CN1104043C - 带有自对准单元的mos栅极器件及其制造方法 - Google Patents

带有自对准单元的mos栅极器件及其制造方法 Download PDF

Info

Publication number
CN1104043C
CN1104043C CN97114151A CN97114151A CN1104043C CN 1104043 C CN1104043 C CN 1104043C CN 97114151 A CN97114151 A CN 97114151A CN 97114151 A CN97114151 A CN 97114151A CN 1104043 C CN1104043 C CN 1104043C
Authority
CN
China
Prior art keywords
layer
diffusion region
polysilicon layer
insulating barrier
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97114151A
Other languages
English (en)
Other versions
CN1184328A (zh
Inventor
D·M·金泽尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of CN1184328A publication Critical patent/CN1184328A/zh
Application granted granted Critical
Publication of CN1104043C publication Critical patent/CN1104043C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66393—Lateral or planar thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

利用一种不需任何严格对准的情况下形成自对准器件单元的方法形成的MOS栅极功率半导体器件。采用侧壁间隔作掩模腐蚀硅中的凹陷，以减少严格对准步骤数。随意选择形成的金属连接多晶硅层与P+和N+扩散区。在与选择形成的金属的组合中，侧壁间隔防止杂质扩散到寄生的DOMS沟道中，并防止使其引起反向泄漏电流。采用这种方法还可形成端子结构。

Description

带有自对准单元的MOS栅极器件及其制造方法
技术领域
本发明涉及半导体器件，更具体地说，涉及在无严格对准情况下采用减少掩膜步骤数形成的MOS栅控基准(MOS-栅极〕半导体器件。
背景技术
MOS栅极器件在本领域中是众所周知的，并包括比如在1995年8月17日向中国申请的专利申请95195778.3中披露的MOS栅极器件，该申请在这里作为参考文件。这些器件包括功率MOSFETs、MOS栅闸流晶体管、绝缘栅闸流晶体管(IGBTs〕、栅极关断器件等。
这些器件的制造方法一般包括许多带有严格掩膜对准步骤的制版掩膜步骤。每个严格掩膜对准步骤增加了制造时间和费用，而且提供了器件缺陷的可能源。
因此，期望使需要严格对准的数最小或消除该严格对准步骤，而且减少掩膜步骤数，以提高生产率和降低制造成本。
发明内容
本发明提供带有自对准单元的MOS栅极器件和在不需任何严格对准的情况下利用形成自对准单元制造MOS栅极器件的新方法。
依据本发明，利用在一种导电型的硅衬底上形成栅绝缘层制备半导体器件。在所述栅绝缘层上淀积多晶硅层。淀积或加热生长第1叠置绝缘层，对选择区构图和腐蚀，在其上形成露出多晶硅层下层区域的隔开的开口。腐蚀多晶硅层下层区域，形成隔开的开口。把另一导电型杂质引入位于多晶硅层中开口底下的硅衬底的表面区，并形成第1扩散区。把一种导电型杂质引入硅衬底的表面区，并形成第2扩散区。淀积第2叠置绝缘层，腐蚀在第1叠置绝缘层上的第2层的一部分，除去沿第1叠置绝缘层和多晶硅层中各开口部分内的侧壁形成垂直侧壁间隔的保留部分，露出硅衬底的各表面区的一部分。在硅衬底表面区的露出部分中腐蚀凹陷部分，直至深于第2扩散区的深度。把另一导电型的杂质引入硅衬底表面区部分，形成第3扩散区。第2扩散区有小于所述第3扩散区的最终深度。因此，在淀积第2叠置绝缘层前形成第3扩散区。第1扩散区比所述第3扩散区更深更宽，并有比所述第3扩散区低的浓度。
淀积接触导电层，构图和腐蚀该层的多个部分，至少形成至少一个接触第2和第3扩散区的源接触点，并至少形成一个栅极接触点。
可以淀积和加热处理另一导电层，以便该层的很多部分接触多个第2和第3扩散区，形成使第2和第3扩散区之间电连接的金属硅化物层。除去该层的未反应部分。
在淀积另一导电层之前，可以腐蚀第2叠置绝缘层的多个垂直侧壁间隔部分和第1叠置绝缘层的一部分，加热处理该导电层，因此形成接触多晶硅层的另一金属硅化物层的多个部分，这些部分提供多晶硅层与多个第2和第3扩散区之间的电连接。
通过栅绝缘材料层用杂质离子注入法可以把杂质引入硅衬底，然后驱动杂质。一种导电型可以是N型，另一导电型可以是P型。第1叠置绝缘层可以是热生长的氧化层，第2叠置绝缘层可以是TEOS层。
另一导电层是钛层或可以是钨层。该导电层可在约800℃时迅速退火，或置先在约600℃快速退火，然后在约800℃退火。可以构图和腐蚀多晶硅层的选择区，形成多晶硅二极管，并可以把一种导电型杂质引入多晶硅层。
可以在硅衬底上形成场绝缘材料层，在该层中，至少构图和腐蚀一个选择区，至少形成一个开口，至少形成一个保留部分。因此，可以在开口中的硅衬底上形成栅绝缘材料层，同样可以在场绝缘和栅绝缘材料上形成多晶硅层。可以构图和腐蚀第1叠置绝缘层的选择区，形成露出栅绝缘材料上的多晶硅层的下层区域的第1隔开的开口，和露出区绝缘材料上的多晶硅层的下层区域的第2隔开的开口。可以腐蚀多晶硅层的第1下层区域，形成另一隔开的开口，然后把杂质引入位于另一开口底下的硅衬底表面区，形成第1扩散区。
另一导电层可以是钛层或钨层并可以迅速热退火。接触导电层可以包括在第2导电层上淀积的可焊接的接触金属，可焊接的接触金属可以包括钛、镍和银的相应层的三金属层。可以形成接触作为栅绝缘材料层顶部的多晶硅层部分的栅极总线。场绝缘材料可以包括界定半导体器件的第2开口并形成带状区，多晶硅层可以包括一个以上位于栅极总线和带状区之间的场绝缘材料上的多晶硅环。
依据本发明的另一方案，半导体器件有按上述方式形成的结构。
根据本发明的另一个方案，提供了一种半导体器件的制备方法，所述方法包括下列步骤：在一个导电型的硅衬底上形成栅绝缘材料层；在所述栅绝缘材料层上淀积多晶硅层；淀积第1叠置绝缘层；构图和腐蚀掉所述第1叠置绝缘层的选择区，以形成露出了所述多晶硅层的下层区域的多个相隔的开口；腐蚀掉所述多晶硅层的下层区域，在其上进一步形成多个相互隔开的开口；把与所述导电型相反的另一种导电型的杂质引入位于所述多晶硅层中的所述进一步开口下面的所述硅衬底表面区，形成第1扩散区；把所述一种导电型的杂质引入所述硅衬底的所述表面区，形成第2扩散区；把所述另一种导电型的杂质引入所述硅衬底的所述表面区，形成第3扩散区；所述第2扩散区的最后深度小于所述第3扩散区的最终深度，所述第1扩散区比所述第3扩散区更深更宽，并有比所述第3扩散区浓度低的浓度；淀积第2叠置绝缘层；腐蚀掉在所述第1叠置绝缘层上的第2叠置绝缘层，从而保留沿所述第1叠置绝缘层中的各所述开口和沿所述多晶硅层的各所述另一开口侧壁形成的垂直侧壁垫的第2叠置绝缘层的残留部分，该部分露出了所述硅衬底的各所述表面区部分；腐蚀所述硅衬底的所述表面区的所述部分中的凹坑，使其腐蚀深度大于所述第2扩散区深度；淀积接触导电层；和构图和腐蚀掉所述接触导电层，至少形成一个源接点，它接触所述第2和第3扩散区和至少一个栅极接点。
利用采用低温氧化侧壁间隔作掩模腐蚀在硅中凹陷并采用有选择地形成与N+和P+扩散区连接的金属的方式，消除严格对准步骤。与选择形成的金属层组合，低温氧化侧壁间隔具有防止把杂质向寄生的DOMS沟道中扩散和使其反向引起泄电流的结构。
参照下列本发明的附图，会进一步明确本发明的其他特征和优点。
附图说明
图1表示在硅晶片上形成栅氧化层、多晶硅层和低温氧化层后，在这些层上开口，在开口区形成轻微掺杂的P区和N+区后，硅晶片内芯片部分的剖视图；
图2表示图1所示结构在淀积和腐蚀另一低温氧化层形成侧壁间隔，各向异性腐蚀硅形成穿过N+区的凹陷和随着光刻胶层的淀积和构图在开口区构成P+区后的结构图；
图3表示图2所示结构在除去低温氧化层和侧壁间隔部分，构成任意选择的金属层，连续淀积和腐蚀铝层后的结构图；
图4表示由图3所示结构构成的终端等效电路图；
图5是表示本发明另一实施例的剖视图，表示在芯片上形成场氧化层并构图，在连续淀积栅氧化层、多晶硅层和低温氧化层后的芯片部分的剖视图；
图6表示图5所示结构在构图和腐蚀低温氧化层和多晶硅层后的结构图；
图7表示图6所示结构在构成略微淀积P区、N+区和P+区，连续构成侧壁间隔后的结构图；
图8表示图7所示结构在构成选择金属塞和连续淀积及腐蚀铝层后的结构图；
图9是图8结构的俯视图；和
图10表示沿图9中9-9线的放大剖视图。
具体实施方式
下面说明的本发明的优选实施例是说明N沟道功率MOSFET器件的制造。但是，本发明还适用于P沟道功率MOSFET器件。此外，只要对结作任何适当的变更，制造其他MOS栅极器件就能使用相同的方法，例如IGBT或MOS栅极可控硅，而不管器件是N沟道还是P沟道。
器件的布局最好为六角形的单元。可是，十分明显，对于本领域技术人员而言，本发明方法同样能用于有任意多边形结构的单元，比如方形或矩形单元，无论是或有偏移还是成直线，以及形成交错结构本发明方法均适用。
首先参照图1，它表示本发明有重复结构的器件区12的第1实施例的晶片或芯片部分。图示的是终端区14的第1个实例。可是，终端区的替代实例可以插入替换这里所述的终端区14。图中仅表示了很少的单元的剖视图。晶片可以为任意期望的尺寸，并将其切割为多个芯片。在本说明中，术语“芯片”和“晶片”有时相互替换。
图1表示具有由单晶硅构成的N层30的晶片。层30最好是在N+衬底29的顶部生长的外延层。漏(或阳极〕接点可以连接在N+衬底上，而且可实现在芯片的两个表面上的连接。
本发明方法中的第1步骤是在N层30的顶部构成绝缘层31。绝缘层31可以是加热生长的氧化硅，并有约250埃的厚度。
接着，在氧化层31的顶部淀积多晶硅层32，其厚度为比如3500埃。可用任意方式形成多晶硅层，但最好采用淀积方式，然后用注入砷或利用连续CVD淀积步骤比如通过把POCL3引入多晶硅进行重掺杂。
此后，在多晶硅层32的顶部形成第1叠置氧化层33，其厚度最好是7000埃。第1叠置氧化层最好由在多晶硅顶部生长的加热生长氧化层构成。可是，可采用其他材料，比如低温氧化物(LTO〕材料、增强的等离子化学汽相淀积(PECVD〕氧化物材料、PECVD TEOS材料或熔化淀积TEOS材料。此外，该层可以掺磷。
在淀积第1叠置氧化层33后，在第1叠置氧化层顶部形成适当的光刻胶层(图中未示出〕，并通过适当的光刻掩模步骤构图，在光刻胶中形成至第1叠置氧化层的开口。然后，对氧化物进行各向异性腐蚀，形成达到多晶硅层32的开口。接着，通过对腐蚀多晶硅层连续的各向异性腐蚀，形成直至栅氧化层的相应开口。第1氧化层和多晶硅的侧壁最好应该尽可能的垂直，以精确地限定随后的注入步骤。
此后，可采用各向同性湿式腐蚀或等离子各向异性腐蚀清除下面露出的栅氧化层31。可是，在此步骤中，也可以不损伤地留下栅氧化层，然后以相当高的能量连续注入离子，使离子渗入薄栅氧化层。
对本领域的技术人员来说，上述采用的各向异性和各向同性腐蚀是众所周知的，对于这些步骤，能够选择任何适当的腐蚀方法。
此后，除去光刻胶层，以80KeV的能量穿过第1叠置氧化层后多晶硅层中的开口把剂量为7.5E13的硼注入露出的硅中。离子注入后，最好在约1175℃下进行约30分钟的P型硼驱进，形成沟道区42和终端区40及41。
然后，例如，通过在下面的氧化/多晶硅层中的开口，以大约120KeV的能量注入相当高的N+剂量的3E15砷或磷，连续形成源区50和51。然后进行扩散步骤。
此后，在图1的晶片表面上形成第2叠置氧化层其厚度大约7000埃。第2叠置氧化层最好由熔化淀积的TEOS构成。可是，也可以采用其他材料，比如LTO材料、PECVD氧化物或PECVD TEOS材料。此外，该层可以掺磷。
然后，如图2所示，对第2叠置氧化层进行等离子腐蚀，以便清除在水平表面上淀积的几乎整个第2叠置氧化层，仅保留厚度约为3000埃的垂直侧壁间隔60、62、64、66。接着，在露出的硅表面中进行另一个各向异性腐蚀，以便形成穿过N+区50、51和52并达到P区40、41和42的孔70、71和72。由于垂直侧壁间隔，在硅表面形成的孔或凹陷的直径小于多晶硅和第1叠置氧化层中的开口的直径。孔的腐蚀深度最好在约500至1000埃左右。
此后，把3E15剂量的硼注入由腐蚀孔露出的硅衬底中，以在P型区40、41和42中形成重掺杂区80、81和82。在大约80KeV的能量下进行离子注入。另一种可替换也是优选的方案是，在淀积第2叠置氧化层之前预先进行硼注入，以便同时形成80、81和82区。
接着，如图2所示，在晶片表面上施加第2光刻胶层88，并第2光刻步骤对它构图，以露出第1叠置层33的多个部分和在硅表面中形成的围绕孔70、71和72的侧壁间隔60、62、64、66部分。在本发明的重要方案中，在这些步骤前，就预先规定器件的源区、基区和沟道区，因此，对于晶片的第2光刻步骤的对准不是严格的。如图2所示，第2光刻步骤在任意方向上的对准公差，与相应的侧壁间隔的壁之间的隔开距离一样大。
在光刻胶层中构成开口后，如图3所示，利用各向异性腐蚀，清除第1叠置层的露出部分和侧壁间隔的露出部分，以露出在N+区50和51及N+源52中的接触区。
然后，最好在氮气环境中在温度975℃下进行30分钟的N+和P+注入。通过设计和确定使用的杂质种类和剂量，使N+区50、51和52比P+区80、81和82浅。
当包括终端区14时，按本发明的另一方案，在晶片表面上淀积钛层。然后，晶片必须迅速退火(RTA〕，以便接触硅衬底的N+和P+区或多晶硅层的钛金属层与硅发生反应，形成硅化钛。可在约800℃下进行RTA步骤，或分两步进行，即在600℃退火后进行800℃的退火。
硅化钛层用于改善与N+和P+区50、51和80、81的接触阻抗，从而降低驱动阻抗，改善击穿电压，增加器件的电流处理容量。硅化钛层还作为器件中对铝迁移的阻挡层。
此后，如图3所示，采用有选择的湿腐蚀，比如用H2SO4/H2O2溶液，清除钛层的未反应部分，保留硅化钛接触区90、91和92。硅化钛层使P+区70、71与N+区50、51连接，在终端区14中的P+和N+区之间形成有意的短路。硅化钛层还使多晶硅层32与P+和N+区连接。
还在器件区12上淀积钛层。然后对晶片进行如上所述的处理，形成另一个硅化钛接触区93和94，如图3所示。可是，如上所述，对于器件区12的工作，不需要的硅化钛接触区93和94，可以省去。
接着，在晶片的表面上淀积源接点金属，比如铝。然后在接点金属层上施加另一光刻胶层(未示出〕，并利用光刻步骤构图，以限定栅极总线100和源接点101。对晶片的这种光刻步骤的对准也不是严格的。在光刻胶层构图后，如图3所示，就通过各向异性腐蚀对接触金属层进行腐蚀，形成栅极总线100和源接点101。
可把漏极(或阳极〕接点(未示出〕与N+衬底29的底表面连接，并可采用与芯片的两个表面连接。如果器件为IGBT，那么在晶片的底表面上还有轻N+缓冲区和P+底层。
图4表示图3中的终端区14的等效电路。漏极接触由N+衬底29和硅化钛部分90承担，这种接点如图3所示，连接端子器件110、111和112的衬底及器件110的漏极。
图4所示的源引出端表示图3所示的铝源接点101，图4所示的栅极引出端表示图3所示的栅极总线100。应该指出，图3所示的硅化钛部分92使器件112的漏极与源和图4所示的器件111的栅极连接。图3所示的硅化钛部分91使器件111的漏极与源和图4所示的器件110的栅极连接。
本发明的另一个方案，如图5所示，使晶片有另一器件区16和另一终端区18。应该指出，终端区18可与图3的器件12组合取代终端区14。同样地，图3的终端区14可以与图5的器件区16组合。
如图5所示，构成栅氧化层之前，在N-层30上形成场氧化层120。在场氧化物上淀积光刻胶层，然后按第1光刻掩模步骤进行构图，在场氧化层中形成开口。接着腐蚀掉场氧化物的露出部分，以露出实际器件区。接着，在实际器件区上生长栅氧化绝缘层131，然后按与上述相同的方式在栅氧化层和场氧化层上形成多晶硅层132和第1叠置氧化层133。接着，可按与上述相同的方式处理器件。
接着，如图6所示，在第1叠置氧化层133上形成第2光刻胶层(未示出〕，通过适当的光刻掩模步骤构图，使第1叠置氧化层的表面形成开口。然后腐蚀第1叠置氧化层的露出部分，在多晶硅层的露出部分的第1叠置氧化层中形成对应的开口135、136和137。
依据本发明的这个方案，在晶片的表面上淀积第3光刻胶层134并构图，以露出器件有源区。对于晶片的第3光刻胶层的构图不是严格的。接着，腐蚀在器件有源区16上的多晶硅层的露出部分，直至栅氧化层。可是，用第1叠置氧化层，而不是用第2叠置氧化层，掩蔽多晶硅层。如图6所示，光刻胶层仅用于防止腐蚀场氧化物上的多晶硅层。然后除去光刻胶层。
此后，如图7所示，按上述方式对P沟道注入区140和141注入和驱动。接着，如上所述，通过在多晶硅和第1叠置氧化层中的开口引入N+源杂质，然后进行驱动。
可是，在本实施例中，P+硼基杂质以更低的1E15的剂量引入，形成如图7所示的区180和181。此后，在晶片表面上形成第2叠置氧化层，接着进行如上所述的腐蚀，在终端区18中形成侧壁间隔160，在器件区16中形成间隔161和162。在P+注入中，这种淀积可以有足够的温度和时间来驱动。或者，接着在900℃温度下驱动P+(N+〕注入，以形成浅源和基底区。源区的典型深度约为0.2微米。
此后，如图8所示，如上所述，各向异性地腐蚀凹陷部分170、171和172，穿过N+层达到P+基层。
接着，可按上述方式淀积任选的钛层，然后退火，在凹陷部分170、171内部形成硅化钛塞190、191和192。在本实施例中，各侧壁间隔160、161、162的整体无损伤，以便仅在凹陷部分中形成硅化物。接着，如上所述，清除钛的未反应部分。因此，在露出硅和多晶硅区上有选择地淀积钨，然后退火，形成硅化钨塞。
作为对上述处理步骤的另一方式，可对第2光刻胶层构图，在器件区16中形成开口，但不在终端区18中形成开口，以便连续腐蚀形成开口136和137，但没有开口135。这时不淀积第3光刻胶层。代之进行对器件区16中多晶硅层露出部分的腐蚀。接着，进行P-型沟道杂质、N+源注入和P+基区杂质的注入，然后形成并腐蚀第2叠置氧化层，在器件区18中形成侧壁间隔161和162。此后，在器件区中腐蚀凹陷部分170和171。接着，淀积和构图第3光刻胶层，以便在终端区18中形成开口，然后腐蚀位于该区的第1叠置氧化层的露出部分。接着，淀积和构图钛或钨，形成钛或钨的硅化物塞。
此后，如图8所示，在器件的表面上淀积接触金属，比如淀积铝，填充叠置氧化和多晶硅层中的开口并填塞顶部硅衬底中的开口。因此，当省去钛时，就在凹陷部分170和171上直接淀积接触金属。当包括硅化物塞190和191时，硅化物塞使N+源区与其对应的下面的P+基区连接，该连接是利用接触金属的另外连接。然后，在铝上形成第4光刻胶层，并采用第4次非严格光刻步骤构图。接着腐蚀铝层，形成栅极总线200和源接点201。
作为另一方案，在铝层的器件表面上淀积可焊接接触金属，比如包括钛、镍和银层的三层金属。然后按上述方式对可焊接的顶部金属构图，并形成栅极总线200和源接触201。应该指出，作为另一方案，多晶硅层32或132还包括多晶硅二极管。其中，淀积多晶硅层，然后随掺入杂质砷或磷，然后以附加光刻掩模步骤确定多晶硅中的二极管区。接着腐蚀多晶硅二极管，随后清除光刻胶。然后，把N+砷杂质引入完整保留的多晶硅层中。接着，在晶片表面上淀积第1叠置氧化层，并按上述方式进行连续处理。
图9表示图8剖视图所示器件的俯视图。栅极总线201有处于场氧化膜上的多晶硅层132的连接部分。源接点200在终端单元220、222和224的顶部，该单元一般有1.5微米的间隔。图中还示出了器件单元230，该单元一般有2.5微米的单元尺寸和3.5微米的间隔。两个单元的剖视图如图10所示。
图9还表示多晶硅环240的部分，该部分位于栅极总线201和带203之间的场氧化物顶部。多晶硅环保持浮动电位。
依据本发明，图9所示的单元密度一般可增至每平方英寸约20百万个单元的密度。
尽管以特定的实施例说明了本发明，但对本领域的技术人员来说，十分明显，本发明还可有许多其他的变型、改进和其他应用。因此，应指出，本发明并不限于以上披露的内容，而仅由所附的权利要求限定。

Claims (15)

1.一种半导体器件的制备方法，所述方法包括下列步骤：
在一个导电型的硅衬底上形成栅绝缘材料层；
在所述栅绝缘材料层上淀积多晶硅层；
淀积第1叠置绝缘层；
构图和腐蚀掉所述第1叠置绝缘层的选择区，以形成露出了所述多晶硅层的下层区域的多个相隔的开口；
腐蚀掉所述多晶硅层的下层区域，在其上进一步形成多个相互隔开的开口；
把与所述导电型相反的另一种导电型的杂质引入位于所述多晶硅层中的所述进一步开口下面的所述硅衬底表面区，形成第1扩散区；
把所述一种导电型的杂质引入所述硅衬底的所述表面区，形成第2扩散区；
把所述另一种导电型的杂质引入所述硅衬底的所述表面区，形成第3扩散区；所述第2扩散区的最后深度小于所述第3扩散区的最终深度，所述第1扩散区比所述第3扩散区更深更宽，并有比所述第3扩散区浓度低的浓度；
淀积第2叠置绝缘层；
腐蚀掉在所述第1叠置绝缘层上的第2叠置绝缘层，从而保留沿所述第1叠置绝缘层中的各所述开口和沿所述多晶硅层的各所述另一开口侧壁形成的垂直侧壁垫的第2叠置绝缘层的残留部分，该部分露出了所述硅衬底的各所述表面区部分；
腐蚀所述硅衬底的所述表面区的所述部分中的凹坑，使其腐蚀深度大于所述第2扩散区深度；
淀积接触导电层；和
构图和腐蚀掉所述接触导电层，至少形成一个源接点，它接触所述第2和第3扩散区和至少一个栅极接点。
2.如权利要求1所述的方法，其特征在于，还包括下列步骤：在淀积所述接触导电层之前淀积另一导电层；加热处理所述另一导电层，以便用所述另一导电层的接触所述第2和第3扩散区的部分形成在所述第2和第3扩散区之间提供电连接的金属硅化物层；和除去所述另一导电层的未反应部分。
3.如权利要求2所述的方法，其特征在于，还包括以下步骤：在淀积另一导电层的所述步骤前构图构图和腐蚀掉所述第2叠置绝缘层的所述垂直侧壁间隔部分，和所述第1叠置绝缘层的一部分；其中，加热处理所述另一导电层的所述步骤形成接触所述多晶硅层的所述金属硅化物层，并在所述多晶硅层和所述第2及第3扩散区之间提供电连接的另一部分。
4.如权利要求1所述的方法，其特征在于，所述一个导电型是N型，所述另一个导电型是P型。
5.如权利要求1所述的方法，其特征在于，淀积多晶硅层的所述步骤还包括构图和腐蚀所述多晶硅层的选择区的步骤，以形成多晶硅二极管，然后把所述一个导电型的杂质引入所述多晶硅层。
6.如权利要求1所述的方法，其特征在于，还包括以下步骤：在所述硅衬底上形成场绝缘材料层；构图和腐蚀所述场绝缘材料层的至少一个选择区，在所述场绝缘材料层中形成至少一个开口，并形成至少一个保留区；其中，在所述场绝缘材料层内的至少一个开口中的所述硅衬底上形成所述栅绝缘材料层，在所述场绝缘材料层的所述保留区和所述栅绝缘材料层上形成所述多晶硅层，腐蚀所述第1叠置绝缘层的所述选择区，在其上形成多个第1隔开的开口，该开口露出了在所述栅绝缘材料层上的所述多晶硅层的下层区域，并形成多个第2隔开的开口，该开口露出了在所述多晶硅层上的所述多晶硅层的下层区域，进一步腐蚀所述多晶硅层的所述第1下层区域，在其上形成多个隔开的开口，把所述另一个导电型的杂质引入位于另一开口底下的所述硅衬底的表面区。
7.如权利要求1所述的方法，其特征在于，淀积接触导电层的所述步骤包括在所述接触导电层上淀积可焊接的接触金属。
8.如权利要求7所述的方法，其特征在于，所述可焊接的接触金属由包括钛、镍和银的相应层的三层金属构成。
9.一种半导体器件，包括：
栅绝缘层，它形成在一种导电型的硅衬底上；
多晶硅层，它形成在所述栅绝缘层上；
第1叠置绝缘层，在其上有多个隔开的开口；所述多晶硅层也有多个隔开的开口，它们与所述第1叠置绝缘层中的所述多个隔开的开口对应；
另一导电型杂质的第1扩散区，该区有与所述一种导电型相反的导电型，形成在位于所述多晶硅层中所述另一开口底下的所述硅衬底的表面区内；
所述一种导电型杂质的第2扩散区，它形成在所述硅衬底的所述表面区；
所述另一导电型的第3扩散区，它形成在所述硅衬底的所述表面区；所述第2扩散区的最终深度小于所述第3扩散区的最终深度，所述第1扩散区比所述第3扩散区更深更宽，并有比所述第3扩散区低的浓度；
第2叠置绝缘层的多个垂直侧壁间隔，它们沿所述第1叠置绝缘层中的各所述开口的内侧壁和沿所述多晶硅层中的各所述另一开口内的侧壁形成，该间隔围绕所述硅衬底的各所述表面区部分；
多个凹陷部分，它们形成在所述硅衬底的所述表面区的所述部分内，并比所述第2扩散区的深度更深；和
接触导电层，它至少包括一个接触所述第2和第3扩散区的源接点，并至少有一个栅极接触点，
其特征在于，还包括另一导电层，它包括接触所述第2和第3扩散区的金属硅化物层，以使所述多晶硅层与所述第2和第3扩散区电连接。
10.如权利要求9所述的器件，其特征在于，清除所述第2叠置绝缘层的所述垂直侧壁间隔的部分和所述第1叠置绝缘层的部分，以使所述金属硅化物层接触所述多晶硅和所述多晶硅层，从而使所述第2和第3扩散区电连接。
11.如权利要求9所述的器件，其特征在于，所述一个导电型是N型，所述另一个导电型是P型。
12.如权利要求9所述的器件，其特征在于，多晶硅的所述多晶硅层包括多晶硅二极管，其中所述多晶硅层包括所述一种导电型的杂质。
13.如权利要求9所述的器件，其特征在于，还包括：场绝缘材料层，它形成在所述硅衬底上，其中至少有一个开口和至少一个保留部分；在所述场绝缘材料层中的至少一个所述开口内的所述硅衬底上形成的栅绝缘材料层；其中，在所述场绝缘材料层的所述保留部分上和所述栅绝缘材料的层上形成的所述多晶硅层，所述第1叠置绝缘层中有多个第1隔开的开口，这些开口露出位于所述多晶硅层的下层区域，该多晶硅层的下层区域处在栅绝缘材料的所述层上面，该层还有多个第2隔开的开口，该开口露出所述多晶硅层的下层区域，该多晶硅层的下层区域在所述场绝缘材料层上，所述多晶硅层中还有与所述第1叠置绝缘层中的所述多个第1隔开开口对应的多个第2隔开开口，而且位于所述多晶硅层中所述另一开口底下的所述硅衬底的表面区内形成所述第1扩散区。
14.如权利要求9所述的器件，其特征在于，所述接触导电层包括在所述接触导电层上形成的可焊接接触金属。
15.如权利要求14所述的器件，其特征在于，所述可焊接的接触金属由包括钛、镍和银的相应层的三金属构成。
CN97114151A 1996-10-25 1997-10-25 带有自对准单元的mos栅极器件及其制造方法 Expired - Fee Related CN1104043C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US2949196P 1996-10-25 1996-10-25
US029,491 1996-10-25
US029491 1996-10-25

Publications (2)

Publication Number Publication Date
CN1184328A CN1184328A (zh) 1998-06-10
CN1104043C true CN1104043C (zh) 2003-03-26

Family

ID=21849286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97114151A Expired - Fee Related CN1104043C (zh) 1996-10-25 1997-10-25 带有自对准单元的mos栅极器件及其制造方法

Country Status (10)

Country Link
US (2) US6043126A (zh)
JP (1) JP3117426B2 (zh)
KR (1) KR100270796B1 (zh)
CN (1) CN1104043C (zh)
DE (1) DE19747159B4 (zh)
FR (1) FR2756102A1 (zh)
GB (1) GB2318685B (zh)
IT (1) IT1295873B1 (zh)
SG (1) SG67999A1 (zh)
TW (1) TW391037B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0749158B1 (en) * 1995-06-16 2001-10-31 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method of manufacturing a semiconductor device with auto-aligned polycide gate
JP2000260953A (ja) * 1998-11-10 2000-09-22 Texas Instr Inc <Ti> ソースとドレイン端子用の拡大されたコンタクト領域を有するゲートデバイス及びその製造方法
JP3317347B2 (ja) * 1999-09-02 2002-08-26 日本電気株式会社 ダイオードを備えた半導体装置およびその製造方法
US6312993B1 (en) * 2000-02-29 2001-11-06 General Semiconductor, Inc. High speed trench DMOS
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
US6242288B1 (en) * 2000-05-05 2001-06-05 International Rectifier Corp. Anneal-free process for forming weak collector
EP1158583A1 (en) * 2000-05-23 2001-11-28 STMicroelectronics S.r.l. Low on-resistance LDMOS
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
CN1206814C (zh) 2000-12-20 2005-06-15 皇家菲利浦电子有限公司 用于与可分离连接到处理设备的数据载体进行非接触通信的处理设备
WO2002084745A2 (en) * 2001-04-11 2002-10-24 Silicon Wireless Corporation Power semiconductor devices and methods of forming same
US6767797B2 (en) 2002-02-01 2004-07-27 Agere Systems Inc. Method of fabricating complementary self-aligned bipolar transistors
JP2004221234A (ja) * 2003-01-14 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3906184B2 (ja) * 2003-06-11 2007-04-18 株式会社東芝 半導体装置およびその製造方法
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US6964911B2 (en) * 2003-09-23 2005-11-15 Freescale Semiconductor, Inc. Method for forming a semiconductor device having isolation regions
KR100612072B1 (ko) * 2004-04-27 2006-08-14 이태복 고 내압용 반도체 소자 및 그 제조방법
KR100572359B1 (ko) 2004-06-14 2006-04-18 노틸러스효성 주식회사 자동화 기기의 현송 주기 최적화 방법
US7736984B2 (en) * 2005-09-23 2010-06-15 Semiconductor Components Industries, Llc Method of forming a low resistance semiconductor contact and structure therefor
JP2008078396A (ja) * 2006-09-21 2008-04-03 Nec Electronics Corp 半導体装置
US7564099B2 (en) 2007-03-12 2009-07-21 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
US7646058B2 (en) * 2007-06-05 2010-01-12 Force-Mos Technology Corporation Device configuration and method to manufacture trench MOSFET with solderable front metal
JP5588671B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
JP2010238738A (ja) 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法
CN102087963B (zh) * 2009-12-04 2013-08-14 无锡华润上华半导体有限公司 多晶硅层的蚀刻方法
TWI425575B (zh) * 2010-07-09 2014-02-01 Tzu Hsiung Chen 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法
TWI422041B (zh) 2010-09-01 2014-01-01 Pfc Device Corp 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
US8735289B2 (en) * 2010-11-29 2014-05-27 Infineon Technologies Ag Method of contacting a doping region in a semiconductor substrate
US8569842B2 (en) 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8455948B2 (en) 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US8759939B2 (en) * 2012-01-31 2014-06-24 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
CN103632962A (zh) * 2012-08-20 2014-03-12 北大方正集团有限公司 一种dmos管的制造方法及装置
US9230807B2 (en) * 2012-12-18 2016-01-05 General Electric Company Systems and methods for ohmic contacts in silicon carbide devices
JP5602256B2 (ja) * 2013-01-11 2014-10-08 株式会社東芝 半導体装置の製造方法
US9400513B2 (en) 2014-06-30 2016-07-26 Infineon Technologies Austria Ag Cascode circuit
JP6168370B2 (ja) * 2015-12-17 2017-07-26 ローム株式会社 ＳｉＣ電界効果トランジスタ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757025A (en) * 1985-03-25 1988-07-12 Motorola Inc. Method of making gate turn off switch with anode short and buried base
US4895810A (en) * 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
EP0272755B1 (en) * 1986-12-23 1994-03-16 Philips Electronics Uk Limited A method of manufacturing a semiconductor device
JPH0834311B2 (ja) * 1987-06-10 1996-03-29 日本電装株式会社 半導体装置の製造方法
US5173435A (en) * 1987-11-11 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
US5342797A (en) * 1988-10-03 1994-08-30 National Semiconductor Corporation Method for forming a vertical power MOSFET having doped oxide side wall spacers
JPH02119184A (ja) * 1988-10-28 1990-05-07 Hitachi Ltd 絶縁ゲート半導体装置およびその製造方法
JPH02185069A (ja) * 1988-12-02 1990-07-19 Motorola Inc 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
US5119162A (en) * 1989-02-10 1992-06-02 Texas Instruments Incorporated Integrated power DMOS circuit with protection diode
US4960723A (en) * 1989-03-30 1990-10-02 Motorola, Inc. Process for making a self aligned vertical field effect transistor having an improved source contact
US5234851A (en) * 1989-09-05 1993-08-10 General Electric Company Small cell, low contact assistance rugged power field effect devices and method of fabrication
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5155052A (en) * 1991-06-14 1992-10-13 Davies Robert B Vertical field effect transistor with improved control of low resistivity region geometry
US5304837A (en) * 1992-01-08 1994-04-19 Siemens Aktiengesellschaft Monolithically integrated temperature sensor for power semiconductor components
GB9219268D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Semiconductor device incorporating a contact and manufacture thereof
JP2944840B2 (ja) * 1993-03-12 1999-09-06 株式会社日立製作所 電力用半導体装置
DE69325645T2 (de) * 1993-04-21 1999-12-09 Cons Ric Microelettronica Integrierte Schutzschaltungsstruktur zum Schutz von logischen MOS-Leistungshalbleitenbauelementen von elektrostatischen Entladungen
EP0658940A1 (de) * 1993-11-23 1995-06-21 Siemens Aktiengesellschaft Durch Feldeffekt steuerbares Halbleiterbauelement
KR0143459B1 (ko) * 1995-05-22 1998-07-01 한민구 모오스 게이트형 전력 트랜지스터
US5631484A (en) * 1995-12-26 1997-05-20 Motorola, Inc. Method of manufacturing a semiconductor device and termination structure
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation
US5825065A (en) * 1997-01-14 1998-10-20 Texas Instruments Incorporated Low voltage DMOS transistor

Also Published As

Publication number Publication date
DE19747159A1 (de) 1998-05-07
KR19980033182A (ko) 1998-07-25
JP3117426B2 (ja) 2000-12-11
US6043126A (en) 2000-03-28
IT1295873B1 (it) 1999-05-28
GB2318685A (en) 1998-04-29
ITMI972399A1 (it) 1999-04-24
CN1184328A (zh) 1998-06-10
GB9722653D0 (en) 1997-12-24
KR100270796B1 (ko) 2000-11-01
SG67999A1 (en) 1999-10-19
GB2318685B (en) 2002-01-02
TW391037B (en) 2000-05-21
FR2756102A1 (fr) 1998-05-22
DE19747159B4 (de) 2006-11-23
JPH10189969A (ja) 1998-07-21
US6144065A (en) 2000-11-07

Similar Documents

Publication Publication Date Title
CN1104043C (zh) 带有自对准单元的mos栅极器件及其制造方法
CN1311526C (zh) 掩模数目减少的mos栅控器件生产工艺
CN1220273C (zh) 具有双扩散体分布的沟槽mosfet器件及制造方法
CN1248298C (zh) 制造半导体整流器件的方法及所得器件
CN100338778C (zh) 场效应晶体管及其制造方法
CN100342505C (zh) 高压半导体器件及其制造方法
CN1228857C (zh) 具有绝缘栅型双极晶体管的半导体器件及其制造方法
CN101185169B (zh) 沟栅场效应晶体管及其形成方法
CN101371343B (zh) 自对准沟槽mosfet结构和制造方法
CN1211844C (zh) 功率mosfet及利用自对准体注入制作其的方法
CN1812129A (zh) 半导体器件及其制造方法
CN1331495A (zh) 横向半导体器件
CN1290203C (zh) 半导体器件的结构及其制造方法
CN1379479A (zh) 电力半导体器件
CN1822389A (zh) 具有深槽电荷补偿区的半导体器件及方法
CN1822390A (zh) 半导体器件边缘终端结构及方法
CN1152419C (zh) 功率半导体器件及其制造方法
CN1822391A (zh) 超结半导体器件结构和方法
CN1589499A (zh) 具有多晶硅源极接触结构的沟槽mosfet器件
CN101043053A (zh) 具有改善性能的功率半导体器件和方法
CN1539169A (zh) 对称沟槽mosfet器件及其制造方法
CN101567384B (zh) 具有低导通电阻的高电压功率mosfet
CN1716551A (zh) 在双栅极fet中制造自对准源极和漏极接触件的方法
CN1132238C (zh) 半导体元件及其制造方法
CN1379480A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030326

Termination date: 20161025