CN1311526C - 掩模数目减少的mos栅控器件生产工艺 - Google Patents

掩模数目减少的mos栅控器件生产工艺 Download PDF

Info

Publication number
CN1311526C
CN1311526C CNB951957783A CN95195778A CN1311526C CN 1311526 C CN1311526 C CN 1311526C CN B951957783 A CNB951957783 A CN B951957783A CN 95195778 A CN95195778 A CN 95195778A CN 1311526 C CN1311526 C CN 1311526C
Authority
CN
China
Prior art keywords
layer
diffusion region
openings
silicon substrate
many
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB951957783A
Other languages
English (en)
Other versions
CN1161758A (zh
Inventor
D·M·金萨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of CN1161758A publication Critical patent/CN1161758A/zh
Application granted granted Critical
Publication of CN1311526C publication Critical patent/CN1311526C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Thyristors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Measuring Fluid Pressure (AREA)
  • Control Of Multiple Motors (AREA)
  • Non-Volatile Memory (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种掩模减少用于制作MOS栅控器件，比如功率MOSFET的工艺，使用第一掩模(33)顺序形成单元体(50)和单元体(50)中的源区(51)，再用第二掩模工序通过硅腐蚀在每个单元的硅表面形成中心开口(80、81)，接着底割环绕中心开口(80、81)的氧化物(60)。然后接触层(84)填入每个单元的开口(80、81)，把体(50)和源区(51)连接起来。在该工艺中只有一道苛刻的掩模对准工序被使用。

Description

掩模数目减少的MOS栅控器件生产工艺
技术领域
本发明涉及一种功率MOS栅控器件的生产工艺，更具体地，涉及一种用掩模数目减少、并只有一道苛刻对准工序的工艺来生产这些器件的新工艺。
背景技术
MOS栅控器件在本领域中是熟知的，包括的器件诸如功率MOSFET，比如在美国专利5,008,725中所说明的功率MOSFET，还有功率IGBT，比如在提交于1990年5月9日的申请序列NO.07/521,177(现已放弃)中，以及在提交于1993年3月30日的其后续申请序列NO.08/041,136(现已在1994年9月30日重新提交为申请序列NO.08/316,112)中所说明的功率IGBT。这些内容在此引入作为参考。MOS栅控器件还包括MOS栅控晶闸管、门极可关断器件等。
这些器件的生产工艺包括许多光刻掩模工序和苛刻的掩模对准工序，每道工序都需要额外的生产时间和费用，而且每道工序都可能产生器件缺陷源。减少生产这种器件所需的掩模数和对准工序数是所希望的，这可提高生产成品率，并降低生产成本。
美国专利5,302,537公开了一种功率MOSFET的生产工艺，其中产生一个孔穿过源区中心并进入下面的基区中。金属镀进孔中把源区和基区连接起来。但是这些区域只是在孔壁圆周区域被连接。这样源区和基区之间可靠的低阻连接在大批量生产工艺中很难形成。
本发明提供一种新的生产工艺，使生产功率MOS栅控器件所需的掩模数量减少到三。
发明内容
根据本发明，对N沟道器件，第一掩模确定了器件每个单元的P型体区，以及位于该P型体区域中的源区。应当指出器件布局可以是交指型的，也可以是网格状的。还应当指出体区域有时指的是MOSFET单元的沟道区。然后使用第二掩模，和每个单元的N+区上的小中心区或器件的线条对准，各向异性氧化物腐蚀在覆盖器件的氧化层上形成开口，并到达硅表面。接下来各向异性硅腐蚀在硅表面上形成和N+区同中心的浅孔。该孔深到足以穿通N+区并到下面的P型沟道或体区域。第二掩模是接触掩模，其对准是该工艺中唯一的苛刻的对准。
在各向异性硅腐蚀之后是各向同性腐蚀，钻蚀栅极氧化物以及栅极氧化物上的保护性低温氧化物，从而在芯片的硅表面露出台肩，该台肩环绕着腐蚀开口到N+单元区中。
此后，可以是金属的导电层淀积在芯片(或者是其中包含许多这样的芯片的晶片)表面上，金属穿过N+区填入孔中，从而接触到下面的P型体区域，并覆盖住在硅表面环绕N+源区的台肩。因此对N+源区和下面的P区形成良好的接触。应当指出，为了使在MOS栅控器件的每个单元结构中都会自然产生的寄生NPN三极管短路，在下面P+体区域和N+源区之间的这种接触是需要的。第三掩模用来对金属形成图象，接着是烧结和背面镀金属。这样生产工艺减少到只有三道掩模工序，并只在接触掩模时有一次苛刻的对准。
在另一种工艺中，为了改进接触金属在下面的栅极氧化物和低温氧化物上的台阶覆盖，上述的硅腐蚀工序使用了光刻胶遮蔽掩模。首先，低温氧化物和栅极氧化物区被各向同性地腐蚀以露出比光刻胶开口大的硅表面区。这次腐蚀会留下有些倾斜的氧化物侧壁。接着通过熟知的各种Cl2等离子体刻蚀，用光刻胶作遮蔽掩模。进行各向异性等离子体刻蚀。这种工艺会刻蚀出穿过N+源区直到P+基区、和光刻胶开口面积相同的孔。这样，一部分最初的N+表面保留下来，并露出以接收铝接触金属。
为了完成器件，需要在栅极金属和栅极多晶硅电极之间提供接触。这在和源区以及体区接触的同一步掩模工序中完成。这意味着要在腐蚀硅中的孔的同时在多晶硅中腐蚀出孔。因此需要控制硅的腐蚀深度，以使P+体区已露出而多晶硅层的一部分还保留。
还需要提供能承受所需阻塞电压的边缘结构。一种优选的边缘结构可使用一系列多晶硅环和间隔。通过使每个多晶硅环在有源区边上和相邻间隔的扩散物短路，就可得到这种结构。
本发明另一个重要特性的实现方法是把重体注入物(heavy bodyimplant)注入到和源区相同的窗口中并比源区更深。这可使源区几乎完全被重掺杂体区包围。这防止了穿通击穿以及漏源泄漏，还提供了体区中从每个单元的边缘到中心的接触区的极低电阻路径。为了在紧靠表面处只留下较小轻掺杂体区而形成反型沟道，扩散参数可以调节。
作为本发明的另一个实施方案，体区可以用一次注入和推进(drive)来形成，即通过注入体区到第一深度，大约和源区深度相同或更深，然后注入源区到更浅的深度。两次注入都通过同一掩模窗口进行。此后这两个区域经过退火，可这样来推进：体区在约975℃下退火三小时，产生1-2微米的深度，而源区在约975℃下退火约1小时只获得约0.3微米的深度。这样，只采用再次注入就可形成完整的单元。之后可如前所述完成生产工艺。
在另一个实施方案中，重基区接触注入通过接触窗口而不是多晶硅窗口来进行。这完成于在硅上腐蚀出孔以露出体区之后，而在金属淀积在晶片上之前。明显地，在为获得金属和体区之间的低接触电阻的金属化之前的注入不需要退火。这是因为约420℃的烧结足以激活足够多的掺杂物，而这一温度又足够低至在金属淀积以后也能承受。
本发明提供了一种MOS栅控半导体器件的生产工艺，该工艺包括的工序为：在硅衬底上形成栅极绝缘材料层，在栅极绝缘材料层上形成多晶硅层，在多晶硅层上形成第一光刻胶层，通过采用第一光刻工序在第一光刻胶层中形成许多分离开口以露出多晶硅层部分；对通过第一光刻胶层中的许多分离开口露出的多晶硅层部分进行腐蚀，以在多晶硅层中形成许多相应的开口；把第一导电类型杂质引入到硅衬底的表面区域中，该表面区域每个都和多晶硅层中许多开口中的一个完整开口分别相对应并位于其下，以形成用第一导电类型杂质大量掺杂的第一扩散区；把和第一导电类型相反的第二导电类型杂质引入到硅衬底的上述表面区域中，以形成用第二导电类型杂质大量掺杂的第二扩散区，其中在硅衬底的每个上述表面区的第一扩散区具有比第二扩散区小的最终深度；在该MOS栅控半导体器件的上表面上淀积第二绝缘层；在第二绝缘层上形成第二光刻胶层；通过和第一光刻工序对准的第二光刻工序在第二光刻胶层中形成许多中心开口，每个中心开口和多晶硅层中的许多开口中相应的一个开口沿中心对准；上述许多中心开口每个的横向长度都比相应的一个第一扩散区横向长度小；腐蚀掉第二绝缘层通过第二光刻胶层中的许多中心开口露出的部分，以在第二绝缘层中形成开口，该第二绝缘层中的开口具有和硅衬底表面所在平面垂直的侧壁，并露出下面各自相应的硅衬底第二表面区；在硅衬底第二表面区中腐蚀出凹陷，其深度大于第一扩散区的深度，对上述侧壁进行腐蚀以在第二绝缘层中环绕硅衬底第二表面区形成钻蚀部分，从而露出在硅衬底上和上述表面的钻蚀部分相邻的硅衬底表面部分，在表面上淀积导电层，由此该导电层在上述凹陷的底部接触第二扩散区，还在凹陷的上部和与上述钻蚀部分相邻的硅衬底表面区的露出部分接触第一扩散区；每个第二扩散区比环绕该第二扩散区的硅衬底的相应部分的掺杂浓度大，每个第二扩散区包围相应的一个第一扩散区。
本发明还提供了一种MOS栅控半导体器件的生产工艺，该工艺包括的工序为：在硅衬底上形成栅极绝缘材料层，在栅极绝缘材料层上形成多晶硅层，在多晶硅层上形成第一光刻胶层，通过采用第一光刻工序在第一光刻胶层中形成许多分离开口以露出多晶硅层部分；对通过第一光刻胶层中的许多分离开口露出的多晶硅层部分进行腐蚀，以在多晶硅层中形成许多相应的开口；把第一导电类型杂质引入到硅衬底的表面区域中，该表面区域每个都和多晶硅层中许多开口中的一个完整开口分别相对应并位于其下，以形成用第一导电类型杂质大量掺杂的第一扩散区；把和第一导电类型相反的第二导电类型杂质引入到硅衬底的上述表面区域中，以形成用第二导电类型杂质大量掺杂的第二扩散区，其中在硅衬底的每个上述表面区的第一扩散区具有比第二扩散区小的最终深度；在形成第一和第二扩散区以前，引入第二导电类型杂质，以形成比第二扩散区更深，更宽以及浓度更低的第三扩散区；在该MOS栅控半导体器件的上表面上淀积第二绝缘层；在第二绝缘层上形成第二光刻胶层；通过和第一光刻工序对准的第二光刻工序在第二光刻胶层中形成许多中心开口，每个中心开口和多晶硅层中的许多开口中相应的一个开口沿中心对准；上述许多中心开口每个的横向长度都比相应的一个第一扩散区横向长度小；腐蚀掉第二绝缘层通过第二光刻胶层中的许多中心开口露出的部分，以在第二绝缘层中形成露出下面各自相应的硅衬底第二表面区的开口，还具有从第二光刻胶层的钻蚀的部分，该第二绝缘层中的钻蚀部分通过各向同性腐蚀形成，该腐蚀在第二绝缘层中腐蚀出曲面壁，从而在第二光刻层中确定邻近凹陷的悬伸遮蔽掩模凸缘，通过用悬伸遮蔽掩模凸缘作为遮蔽掩模的各向异性硅腐蚀在第二表面区中腐蚀出凹陷，其深度大于第一扩散区的深度，以在硅衬底表面上形成圆形边缘并改善导电层的形成；在表面上淀积导电层，由此该导电层在上述凹陷的底部接触第二扩散区，还在凹陷的上部和与上述钻蚀部分相邻的硅衬底表面区的露出部分接触第一扩散区；每个第二扩散区包围相应的一个第一扩散区。
本发明还提供了一种MOS栅控半导体器件的生产工艺，该工艺包括的工序为：在硅衬底上形成栅极绝缘材料层，在栅极绝缘材料层上形成多晶硅层，在多晶硅层上形成第一光刻胶层，通过采用第一光刻工序在第一光刻胶层中形成许多分离开口以露出多晶硅层部分；对通过第一光刻胶层中的许多分离开口露出的多晶硅层部分进行腐蚀，以在多晶硅层中形成许多相应的开口；多晶硅层中的这许多开口具有和硅衬底表面所在平面相垂直的侧壁；把第一导电类型杂质引入到硅衬底的表面区域中，该表面区域每个都和多晶硅层中许多开口中的一个完整开口分别相对应并位于其下，以形成用第一导电类型杂质大量掺杂的第一扩散区；把和第一导电类型相反的第二导电类型杂质引入到硅衬底的上述表面区域中，以形成用第二导电类型杂质大量掺杂的第二扩散区，其中在硅衬底的每个上述表面区的第一扩散区具有比第二扩散区小的最终深度；在形成第一和第二扩散区以前，引入第二导电类型杂质，以形成比第二扩散区更深、更宽以及浓度更低的第三扩散区；每个第二扩散区比环绕该第二扩散区的相应一个第三扩散区掺杂浓度大，而且每个第二扩散区包围相应的一个第一扩散区。
本发明还提供了一种MOS栅控半导体器件的生产工艺，该工艺包括的工序为：在硅衬底上形成栅极绝缘材料层，在栅极绝缘材料层上形成多晶硅层，在多晶硅层上形成第一光刻胶层，通过采用第一光刻工序在第一光刻胶层中形成许多分离开口以露出多晶硅层部分；对通过第一光刻胶层中的许多分离开口露出的多晶硅层部分进行腐蚀，以在多晶硅层中形成许多相应的开口；把第一导电类型杂质引入到硅衬底的表面区域中，该表面区域每个都和多晶硅层中许多开口中的一个完整开口分别相对应并位于其下，以形成用第一导电类型杂质大量掺杂的第一扩散区；在该MOS栅控半导体器件的上表面上淀积第二绝缘层；在第二绝缘层上形成第二光刻胶层；通过和第一光刻工序对准的第二光刻工序在第二光刻胶层中形成许多中心开口，每个中心开口和多晶硅层中的许多开口中相应的一个开口沿中心对准；上述许多中心开口每个的横向长度都比相应的一个第一扩散区横向长度小；腐蚀掉第二绝缘层通过第二光刻胶层中的许多中心开口露出的部分，以在第二绝缘层中形成开口，该第二绝缘层中的开口具有和硅衬底表面所在平面垂直的侧壁，并露出下面各自相应的硅衬底第二表面区；在硅衬底第二表面区中腐蚀出凹陷，其深度大于第一扩散区的深度，对上述侧壁进行腐蚀以在第二绝缘层中环绕硅衬底第二表面区形成钻蚀部分，从而露出在硅衬底上和上述表面的钻蚀部分相邻的硅衬底表面部分，把和第一导电类型相反的第二导电类型杂质引入到通过第二表面区的腐蚀而露出的硅衬底中，以形成用第二导电类型杂质大量掺杂的第二扩散区，其中在硅衬底的每个上述表面区的第一扩散区具有比第二扩散区小的最终深度；在表面上淀积导电层，由此该导电层在上述凹陷的底部接触第二扩散区，还在凹陷的上部和与上述钻蚀部分相邻的硅衬底表面区的露出部分接触第一扩散区。
本发明的其他特性和优点会通过以下参照附图的发明详述变得明显起来。
附图说明
图1是氧化层、多晶硅层和光刻胶层在硅片上形成后的硅片中芯片的一部分横截面图。
图2是图1的器件或结构在第一掩模工序完成并在光刻胶层中产生许多对称排列的槽沟或开口以后的视图。
图3所示的是图2的结构除去了通过光刻胶层中开口所露出的多晶硅和栅极氧化物区域。
图4所示的是图3在通过多晶硅窗口注入P+区的注入工序后的结构。
图5所示的是图4在除去光刻胶以及P+注入物被推进而形成更轻掺杂的深P区以后的结构。
图6和图5相似，但显示了通过多晶硅栅极确定的掩模开口注入的P+和N+注入层。
图7所示的是图6在低温氧化物淀积在器件表面上之后、以及在图6的P+和N+注入区推进后的结构。
图8所示的是图7在晶片中每个N+区上产生中心开口的第二掩模工序之后、以及在对下面的低温氧化物和多晶硅各向异性腐蚀到硅片表面以后的结构。
图9所示的是图8在各向异性硅腐蚀形成穿通N+层的凹陷，接着由各向同性氧化物腐蚀钻蚀LTO和栅极氧化物以后的结构。
图10所示的是图9在除去光刻胶和淀积诸如铝的源极金属以后的结构。
图11所示的是可用来改善台阶覆盖的工艺改进，其中在图8的工序后进行低温氧化物的各向同性腐蚀。
图12所示的是图10在用光刻胶作为遮蔽掩模进行硅腐蚀的工序以后的结构。
图13所示的是图12是除去光刻和对有改进台阶覆盖的结构镀金属以后的结构。
图14所示的是工艺改进，其中在图3的工序以后，通过由第一掩模形成的开口，形成N+注入和P+注入。
图15所示的是图14在结退火形成具有P+体区和N+源区的单元或条形之后，用前述工序完成的结构。
图16所示的是本发明的另一个实施方案，其中P+扩散通过接触掩模形成。
具体实施方式
以下本发明优选实施方案的详述描述了N沟道功率MOSFET器件的制作。不过，任何合适的结改进都可用来使用该掩模数目减少的工艺来生产任何MOS栅控器件，诸如IGBT或MOS栅控晶闸管、而不论是N沟道还是P沟道。具体的布局在这些附图中没有特意示出，但应当指出所用的布局优选的是六边形单元，如那些在专利5,008,725中所示的。不过，对那些本领域的技术人员明显可见：该工艺可同样适用于任何多边形结构，诸如正方形或矩形单元，不论是偏移的还是顺排的，另外也适用于交指型(interdigitated)结构。还应当指出，器件的最终结构没有给出，但通过对任何MOS栅控器件所用的最终结构也都可在这里使用。
首先参照图1，其中只显示了具有重复结构的晶片或芯片的很小一部分，显示了少量元件的横截面图。晶片可以是任何所需的尺寸，并会切成许多芯片。在这里的本发明优选实施方案详述，术语“芯片(chip)”和“晶片(wafer)”有时相互交换。
图1显示了具有N-体区30的单晶硅片。N-体区30可以是在N-衬底(未画出)上的外延层。漏极(或阳极)接触可连接到N-衬底上，也适合于连接在芯片表面上。外延体所具有的厚度和电阻率根据最终形成的器件的击穿电压而定。
本发明的工艺中的第一步是在硅30上形成绝缘层31，其中层31上可热生长二氧化硅，其厚度从200到1500埃，这根据其后形成的器件所需的阈值电压而定。然后在二氧化硅层31上依次覆盖多晶硅层32，例如其厚度可为7500埃，可用任何选用的方式形成。优选地，多晶硅用注入砷或后续的CVD掺杂工序进行重掺杂。然后合适的光刻胶层33形成在多晶硅层32上面。
接着如图2所示，光刻胶33通过适当的光刻掩模工序形成图形，并产生开口34’和35’穿过光刻胶直到多晶硅层32的表面。如果选用网格(cellular)布局，开口34’和35’的每一个可以是成千上万个相同的对称开口之一，这些开口可有任何所需的多边形结构，比如六边形或正方形，其一侧到另一侧的尺寸约为5-10微米，而其中心距根据电压和光刻精度而定。不过，应当指出如果所选布局是交指型布局，开口34’和35’也可以是平行的细长条形。
在图2的光刻胶层33中形成开口34’和35’之后，各向异性腐蚀用来腐蚀露出的多晶硅，如图3所示。优选地，各向异性多晶硅腐蚀不会钻蚀光刻胶，因为后者的注入区域应优选地由多晶硅而不是光刻胶确定。该腐蚀是选择性的，足以在除去栅极氧化物之前停在晶片上任何地方。多晶硅侧壁也应尽可能是大致垂直的，这对精确确定深体注入区很重要。
此后，如果需要，下面露出的二氧化硅可以用各向同性湿法腐蚀除去，在多晶硅层32中形成开口34和35，并形成氧化物层31。所用的各向异性和各向同性腐蚀是那些对普通技术人员熟知的方法，任何腐蚀都可选择用于这些不很苛刻工序。不过应当指出，在该工艺的这一工序中也可以使栅极氧化物保持不动。而用足够高的能量进行其后的注入过程以穿透较薄的栅极氧化物。
此后，如图4所示，用硼作为注入物进行注入，其剂量为3-8E13，能量约80kV。这一注入在多晶硅层32和氧化物层31中的暴露开口34和35的底部之下形成P型区40和41。
在这一注入过程之后，如图5所示，光刻胶33被除去，P’注入区40和41在1175℃下推进约30-60分钟，从而到达1.0-2.0微米的深度。其他注入能量和扩散时间及深度可以由设计者根据他所想制作的器件类型来选择。
在下一道工艺工序中，如图6所示，砷或磷以较高的N+剂量。如1E16，通过开34和35以约120keV的注入能量被注入。接着可以有扩散工序。例如，如果砷是所用物质，可在975℃下推进约一小时。在这一段时间中，在低温氧化物淀积之前，薄氧化物(未画出)生长在多晶硅侧壁上以封住多晶硅。此后P+硼通过开口34和35以1E15的剂量、80-120keV的注入能量被注入。N+区51会比P+区50层浅，其多少由设计者选择和由所用物质和剂量决定。
然后，如图7所示，低温氧化物(LTO)层淀积在图6晶片的表面上，厚度从0.6到0.8微米。LTO淀积条件采用在约425℃下有氧的硅烷分解反应，这样形成LTO层60。其厚度的选取使栅源交叠电容和短路降到最小，同时又使得有方便的制图和良好的台阶覆盖。
在LTO层60淀积后，N+和P+区51和50分别在约975℃的温度下推进约30分钟。然后，这些结推进到一定深度：对N+区约0.3微米，对P+区约1微米。通过在LTO层60淀积后进行推进，LTO层也在推进条件下变得致密。
应当指出，这一操作对所示两个单元产生了环形沟道区55和56。这些沟道区在确定了每个单元多晶硅栅极的多晶硅层32相应部分下面，并在栅极电势接到多晶硅层32上时可反型。如果这些单元是多边形结构，多晶硅层32在单元间会有网格结构。这一网格会在其侧面或边缘覆盖在单元内下面的沟道区之上。
扩散参数的正确选取可阻止P+掺杂物到达表面沟道区，其量足以基本上改变阈值电压。该工艺可用精确控制来设计，使P+对峰值沟道掺杂有部分贡献。这提供了最好的击穿保护和最短沟道的可能性。这要求非常精确地控制多晶硅侧壁面尽可能地垂直。
此后，如图8所示，新的光刻胶层70加在LTO层60上面，并通过第二即接触掩模工序对光刻胶层70制图，以形成精确对准的小中心开口，这些开口位于每个独立单元的轴线上，或者如果用的是交指型几何结构，就位于线条的长度方向。这是新工艺中唯一苛刻的对准工序。如果使用网格结构，光刻胶70中的开口直径约1.5-2微米。这一尺寸根据光刻工艺和金属-硅接触系统而定。在光刻胶中的开口形成以后，LTO层通过各向异性氧化物腐蚀而被腐蚀，产生到达硅表面的中心开口。
此后，如图9所示，对露出的硅表面进行各向异性腐蚀，从而在硅表面对每个单元形成穿过N+区51并到P+区50的孔。这样，通过氯化学各向异性等离子体刻蚀，约0.4微米的硅从表面除去，在由区40和41形成的单元的中心产生凹陷或开口80和81。
此后，也如图9所示，硅晶片受到各向同性湿法腐蚀，用来钻蚀LTO回到断面82和83。对六边形或多边形单元，这一作用露出了环绕开口80和81扩展的硅芯片表面台肩。
在本发明的优选实施方案中，在LTO和栅极氧化物中产生钻蚀的湿法腐蚀是2-5分钟的湿法6∶1缓冲氧化物腐蚀。这可产生0.2-0.5微米宽的台肩，这足以对源区制作低阻接触。
此后，如图10所示，光刻胶70被除去，源极金属84，例如铝，淀积在器件所有表面上。铝会填入开口80和81中，并覆盖在图9和图10中由钻蚀82和83形成的暴露硅台肩上面。这样源极金属84自动地把下面的P+区50连接到N+区51，从而在每个单元的P区和N区之间有意地形成短路。
图10所示结构产生了完整的MOSFET网格结构(或者交指型结构，如果选用的话)，器件制作中剩下的工序包括：形成栅极和源极电极连接区图样的普通不苛刻的掩模，以及在绝缘刻线层中产生窗口的可选掩模等。基本的工艺工序没有包括刻线掩模，只需要三次掩模来生产MOS栅控器件，且只有一次苛刻的对准。
还应当指出，为了完成图10的器件，还需要漏极接触。该漏极接触可用普通方式做在晶片底部，或者如果需要，也可放在晶片上部，通过钻孔和掩埋层等连接到单元40和41之间的公用导电区，如专利5,191,396所公开的。还应指出，如果器件要做成IGBT，普通薄N+缓冲层和P+底层应以常规方式加到晶片结构的底部。
图11显示出本发明的工艺的第二实施方案，其中在图8的工序后，LTO通过各向同性腐蚀而腐蚀形成开口壁的倒圆曲线90。该腐蚀可用6∶1缓冲氧化物腐蚀液进行约8分钟。曲线钻蚀的横向尺寸在LTO层底部约0.5微米，在LTO层顶部约1微米。
此后，如图12所示，被前面的各向同性腐蚀钻蚀的光刻胶层悬伸部分，在使用氯等离子体的各向异性等离子体刻蚀中被用作遮蔽掩模。该各向异性等离子体刻蚀在单元中形成中心开口95，深度可有0.4微米，但足以到达并切进P+区50。
LTO层60中的渐变曲面90和硅中直径减小的开口95提供了更光滑的表面，以后铝电极可在其上形成。这样，众所周知，铝对尖锐角度覆盖不好，最好具有渐变弯曲表面以改进铝的台阶覆盖。这正好是由图12所示的工艺工序所产生的效果。
如图13所示，光刻胶70被除去，铝接触层98淀积在表面上，并容易跟随LTO中的渐变曲面90，对铝电极提供更好的台阶覆盖。应当指出，铝电极也自动在P+区50和N+区51之间形成接触，从而在其中心实现这两层所需的短接。
图14和15显示出本发明的另一个实施方案，其中，在图3的工序之后，用来产生基本单元或交指区域的结通过再次注入形成，其第一次以3E14、120kV硼离子注入在氧化物31中的开口34和35中形成P+区100和101。光刻胶除去后，该区域在1050℃退火约一小时，然后以1E16、120kV的砷或磷注入分别在开口34和35中形成层102和103。在注入后光刻胶被除去，淀积上LTO层120，源区注入在975℃退火约一小时。这一工序推进P+区110至约1.4微米，N+区111至约0.3微米。
此后，包含两个结的晶片将如前所述进行加工。应当指出，如果正确控制，器件表面沟道区中的P+区可以有较低的P型浓度，这样可以成为易反型的沟道区。
接着参照图16，显示了本发明的另一个实施方案，其中器件如图9所示进行加工，但P+区51不是通过开口34和35形成。而是如图16所示，重掺杂P+接触区120和121是在腐蚀出孔80和81而露出体区40和41的表面之后，通过接触掩模形成的。该结构然后如图10至13进行加工。意外地，在区120和121注入后不再需要退火。这是因为在金属84(图10)淀积后约420℃的后续烧结足以激活足够多的掺杂物，而这一温度又足够低至如图10所示在金属淀积后也能承受。
尽管本发明结合其具体的实施方案进行了说明，但对那些本领域的技术人员许多其他变化和改进以及其他应用会变得清楚。因此优选的是本发明不由这些具体的公开内容限制，而只由所附权利要求限制。

Claims (20)

1.一种MOS栅控半导体器件的生产工艺，该工艺包括的工序为：在硅衬底上形成栅极绝缘材料层，在栅极绝缘材料层上形成多晶硅层，在多晶硅层上形成第一光刻胶层，通过采用第一光刻工序在第一光刻胶层中形成许多分离开口以露出多晶硅层部分；对通过第一光刻胶层中的许多分离开口露出的多晶硅层部分进行腐蚀，以在多晶硅层中形成许多相应的开口；把第一导电类型杂质引入到硅衬底的表面区域中，该表面区域每个都和多晶硅层中许多开口中的一个完整开口分别相对应并位于其下，以形成用第一导电类型杂质大量掺杂的第一扩散区；把和第一导电类型相反的第二导电类型杂质引入到硅衬底的上述表面区域中，以形成用第二导电类型杂质大量掺杂的第二扩散区，其中在硅衬底的每个上述表面区的第一扩散区具有比第二扩散区小的最终深度；在该MOS栅控半导体器件的上表面上淀积第二绝缘层；在第二绝缘层上形成第二光刻胶层；通过和第一光刻工序对准的第二光刻工序在第二光刻胶层中形成许多中心开口，每个中心开口和多晶硅层中的许多开口中相应的一个开口沿中心对准；上述许多中心开口每个的横向长度都比相应的一个第一扩散区横向长度小；腐蚀掉第二绝缘层通过第二光刻胶层中的许多中心开口露出的部分，以在第二绝缘层中形成开口，该第二绝缘层中的开口具有和硅衬底表面所在平面垂直的侧壁，并露出下面各自相应的硅衬底第二表面区；在硅衬底第二表面区中腐蚀出凹陷，其深度大于第一扩散区的深度，对上述侧壁进行腐蚀以在第二绝缘层中环绕硅衬底第二表面区形成钻蚀部分，从而露出在硅衬底上和上述表面的钻蚀部分相邻的硅衬底表面部分，在表面上淀积导电层，由此该导电层在上述凹陷的底部接触第二扩散区，还在凹陷的上部和与上述钻蚀部分相邻的硅衬底表面区的露出部分接触第一扩散区；每个第二扩散区比环绕该第二扩散区的硅衬底的相应部分的掺杂浓度大，每个第二扩散区包围相应的一个第一扩散区。
2.根据权利要求1的工艺，其中栅极绝缘层是二氧化硅。
3.根据权利要求1的工艺，其中第一光刻胶层中的许多分离开口具有相同的形状。
4.根据权利要求3的工艺，其中所述许多分离开口从闭合多边形和细长条形组成的集合中选出。
5.根据权利要求1的工艺，其中第一和第二扩散区通过注入杂质原子，然后加热硅衬底使杂质原子扩散进硅衬底中的工序形成。
6.根据权利要求1的工艺，其中第二绝缘层是低温氧化物。
7.根据权利要求1的工艺，其中第二表面区中的凹陷通过各向异性腐蚀形成，第二绝缘层中的钻蚀部分通过各向同性腐蚀形成。
8.根据权利要求1的工艺，其中导电层是该MOS栅控半导体器件的主电极层。
9.根据权利要求1的工艺，包括工序：在形成第一和第二扩散区以前，引入第二导电类型，杂质以形成比第二扩散区更深、更宽以及浓度更低的第三扩散区。
10.根据权利要求1的工艺，其中第二绝缘层在中心开口下的区域通过各向异性腐蚀而被腐蚀，该腐蚀不在第二光刻胶层下钻蚀第二绝缘层，使中心开口的侧面保持垂直。
11.根据权利要求6的工艺，其中在低温氧化物形成以后，硅衬底被加热，以同时推进第一和第二扩散区，并使低温氧化物层致密。
12.根据权利要求1的工艺，其中栅极绝缘材料层在腐蚀多晶硅层部分的工序中进行腐蚀。
13.一种MOS栅控半导体器件的生产工艺，该工艺包括的工序为：在硅衬底上形成栅极绝缘材料层，在栅极绝缘材料层上形成多晶硅层，在多晶硅层上形成第一光刻胶层，通过采用第一光刻工序在第一光刻胶层中形成许多分离开口以露出多晶硅层部分；对通过第一光刻胶层中的许多分离开口露出的多晶硅层部分进行腐蚀，以在多晶硅层中形成许多相应的开口；把第一导电类型杂质引入到硅衬底的表面区域中，该表面区域每个都和多晶硅层中许多开口中的一个完整开口分别相对应并位于其下，以形成用第一导电类型杂质大量掺杂的第一扩散区；把和第一导电类型相反的第二导电类型杂质引入到硅衬底的上述表面区域中，以形成用第二导电类型杂质大量掺杂的第二扩散区，其中在硅衬底的每个上述表面区的第一扩散区具有比第二扩散区小的最终深度；在形成第一和第二扩散区以前，引入第二导电类型杂质，以形成比第二扩散区更深，更宽以及浓度更低的第三扩散区；在该MOS栅控半导体器件的上表面上淀积第二绝缘层；在第二绝缘层上形成第二光刻胶层；通过和第一光刻工序对准的第二光刻工序在第二光刻胶层中形成许多中心开口，每个中心开口和多晶硅层中的许多开口中相应的一个开口沿中心对准；上述许多中心开口每个的横向长度都比相应的一个第一扩散区横向长度小；腐蚀掉第二绝缘层通过第二光刻胶层中的许多中心开口露出的部分，以在第二绝缘层中形成露出下面各自相应的硅衬底第二表面区的开口，还具有从第二光刻胶层的钻蚀的部分，该第二绝缘层中的钻蚀部分通过各向同性腐蚀形成，该腐蚀在第二绝缘层中腐蚀出曲面壁，从而在第二光刻层中确定邻近凹陷的悬伸遮蔽掩模凸缘，通过用悬伸遮蔽掩模凸缘作为遮蔽掩模的各向异性硅腐蚀在第二表面区中腐蚀出凹陷，其深度大于第一扩散区的深度，以在硅衬底表面上形成圆形边缘并改善导电层的形成；在表面上淀积导电层，由此该导电层在上述凹陷的底部接触第二扩散区，还在凹陷的上部和与上述钻蚀部分相邻的硅衬底表面区的露出部分接触第一扩散区；每个第二扩散区包围相应的一个第一扩散区。
14.根据权利要求13的工艺，其中第一光刻胶层中的许多分离开口具有相同的形状。
15.根据权利要求14的工艺，其中所述许多分离开口从闭合多边形和细长条形组成的集合中选出。
16.根据权利要求13的工艺，其中第二绝缘层是低温氧化物。
17.根据权利要求13的工艺，其中导电层是MOS栅控半导体器件的主电极层。
18.一种MOS栅控半导体器件的生产工艺，该工艺包括的工序为：在硅衬底上形成栅极绝缘材料层，在栅极绝缘材料层上形成多晶硅层，在多晶硅层上形成第一光刻胶层，通过采用第一光刻工序在第一光刻胶层中形成许多分离开口以露出多晶硅层部分；对通过第一光刻胶层中的许多分离开口露出的多晶硅层部分进行腐蚀，以在多晶硅层中形成许多相应的开口；多晶硅层中的这许多开口具有和硅衬底表面所在平面相垂直的侧壁；把第一导电类型杂质引入到硅衬底的表面区域中，该表面区域每个都和多晶硅层中许多开口中的一个完整开口分别相对应并位于其下，以形成用第一导电类型杂质大量掺杂的第一扩散区；把和第一导电类型相反的第二导电类型杂质引入到硅衬底的上述表面区域中，以形成用第二导电类型杂质大量掺杂的第二扩散区，其中在硅衬底的每个上述表面区的第一扩散区具有比第二扩散区小的最终深度；在形成第一和第二扩散区以前，引入第二导电类型杂质，以形成比第二扩散区更深、更宽以及浓度更低的第三扩散区；每个第二扩散区比环绕该第二扩散区的相应一个第三扩散区掺杂浓度大，而且每个第二扩散区包围相应的一个第一扩散区。
19.一种MOS栅控半导体器件的生产工艺，该工艺包括的工序为：在硅衬底上形成栅极绝缘材料层，在栅极绝缘材料层上形成多晶硅层，在多晶硅层上形成第一光刻胶层，通过采用第一光刻工序在第一光刻胶层中形成许多分离开口以露出多晶硅层部分；对通过第一光刻胶层中的许多分离开口露出的多晶硅层部分进行腐蚀，以在多晶硅层中形成许多相应的开口；把第一导电类型杂质引入到硅衬底的表面区域中，该表面区域每个都和多晶硅层中许多开口中的一个完整开口分别相对应并位于其下，以形成用第一导电类型杂质大量掺杂的第一扩散区；在该MOS栅控半导体器件的上表面上淀积第二绝缘层；在第二绝缘层上形成第二光刻胶层；通过和第一光刻工序对准的第二光刻工序在第二光刻胶层中形成许多中心开口，每个中心开口和多晶硅层中的许多开口中相应的一个开口沿中心对准；上述许多中心开口每个的横向长度都比相应的一个第一扩散区横向长度小；腐蚀掉第二绝缘层通过第二光刻胶层中的许多中心开口露出的部分，以在第二绝缘层中形成开口，该第二绝缘层中的开口具有和硅衬底表面所在平面垂直的侧壁，并露出下面各自相应的硅衬底第二表面区；在硅衬底第二表面区中腐蚀出凹陷，其深度大于第一扩散区的深度，对上述侧壁进行腐蚀以在第二绝缘层中环绕硅衬底第二表面区形成钻蚀部分，从而露出在硅衬底上和上述表面的钻蚀部分相邻的硅衬底表面部分，把和第一导电类型相反的第二导电类型杂质引入到通过第二表面区的腐蚀而露出的硅衬底中，以形成用第二导电类型杂质大量掺杂的第二扩散区，其中在硅衬底的每个上述表面区的第一扩散区具有比第二扩散区小的最终深度；在表面上淀积导电层，由此该导电层在上述凹陷的底部接触第二扩散区，还在凹陷的上部和与上述钻蚀部分相邻的硅衬底表面区的露出部分接触第一扩散区。
20.根据权利要求19的工艺，包括工序：在形成第一和第二扩散区以前，引入第二导电类型杂质，以形成比第二扩散区更深、更宽以及浓度更低的第三扩散区。
CNB951957783A 1994-09-01 1995-08-17 掩模数目减少的mos栅控器件生产工艺 Expired - Lifetime CN1311526C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/299,533 1994-09-01
US08/299,533 US5795793A (en) 1994-09-01 1994-09-01 Process for manufacture of MOS gated device with reduced mask count

Publications (2)

Publication Number Publication Date
CN1161758A CN1161758A (zh) 1997-10-08
CN1311526C true CN1311526C (zh) 2007-04-18

Family

ID=23155225

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB951957783A Expired - Lifetime CN1311526C (zh) 1994-09-01 1995-08-17 掩模数目减少的mos栅控器件生产工艺

Country Status (17)

Country Link
US (2) US5795793A (zh)
EP (2) EP1686616A3 (zh)
JP (2) JP3527247B2 (zh)
KR (1) KR100295631B1 (zh)
CN (1) CN1311526C (zh)
AT (1) ATE358331T1 (zh)
BR (1) BR9508883A (zh)
CA (1) CA2199013A1 (zh)
CZ (1) CZ62997A3 (zh)
DE (1) DE69535441T2 (zh)
FI (1) FI970850A (zh)
HU (1) HUT76792A (zh)
NO (1) NO970934L (zh)
PL (1) PL178316B1 (zh)
SG (1) SG52166A1 (zh)
TW (1) TW280944B (zh)
WO (1) WO1996007200A1 (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
US5843796A (en) * 1995-09-11 1998-12-01 Delco Electronics Corporation Method of making an insulated gate bipolar transistor with high-energy P+ im
EP0768714B1 (en) * 1995-10-09 2003-09-17 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Construction method for power devices with deep edge ring
TW344130B (en) * 1995-10-11 1998-11-01 Int Rectifier Corp Termination structure for semiconductor device and process for its manufacture
EP0772241B1 (en) * 1995-10-30 2004-06-09 STMicroelectronics S.r.l. High density MOS technology power device
EP0772242B1 (en) * 1995-10-30 2006-04-05 STMicroelectronics S.r.l. Single feature size MOS technology power device
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
DE69518653T2 (de) * 1995-12-28 2001-04-19 St Microelectronics Srl MOS-Technologie-Leistungsanordnung in integrierter Struktur
US5879968A (en) * 1996-11-18 1999-03-09 International Rectifier Corporation Process for manufacture of a P-channel MOS gated device with base implant through the contact window
US5854503A (en) * 1996-11-19 1998-12-29 Integrated Device Technology, Inc. Maximization of low dielectric constant material between interconnect traces of a semiconductor circuit
KR19980060634A (ko) * 1996-12-31 1998-10-07 김영환 모스 전계효과 트랜지스터의 제조방법
DE19706282A1 (de) * 1997-02-18 1998-08-20 Siemens Ag Verfahren zur Erzeugung einer Transistorstruktur
DE19832329A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
US6537899B2 (en) * 1997-09-16 2003-03-25 Sanyo Electric Co., Ltd. Semiconductor device and a method of fabricating the same
DE19840402C2 (de) * 1997-12-12 2003-07-31 Nat Semiconductor Corp Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes
DE19918198B4 (de) * 1998-04-23 2008-04-17 International Rectifier Corp., El Segundo Struktur eines P-Kanal-Graben-MOSFETs
US6255180B1 (en) * 1998-05-14 2001-07-03 Cypress Semiconductor Corporation Semiconductor device with outwardly tapered sidewall spacers and method for forming same
DE69839439D1 (de) 1998-05-26 2008-06-19 St Microelectronics Srl MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte
US6022790A (en) * 1998-08-05 2000-02-08 International Rectifier Corporation Semiconductor process integration of a guard ring structure
DE19842488A1 (de) * 1998-09-16 2000-03-30 Siemens Ag Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung
US6939776B2 (en) * 1998-09-29 2005-09-06 Sanyo Electric Co., Ltd. Semiconductor device and a method of fabricating the same
DE19953620A1 (de) * 1998-11-09 2000-05-11 Int Rectifier Corp Niederspannungs-MOSFET und Verfahren zu seiner Herstellung
US7098506B2 (en) * 2000-06-28 2006-08-29 Renesas Technology Corp. Semiconductor device and method for fabricating the same
KR100590201B1 (ko) * 1999-02-02 2006-06-15 삼성전자주식회사 자기정렬 콘택 패드의 제조 방법
US6472327B2 (en) * 1999-08-03 2002-10-29 Advanced Micro Devices, Inc. Method and system for etching tunnel oxide to reduce undercutting during memory array fabrication
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
DE10104274C5 (de) * 2000-02-04 2008-05-29 International Rectifier Corp., El Segundo Halbleiterbauteil mit MOS-Gatesteuerung und mit einer Kontaktstruktur sowie Verfahren zu seiner Herstellung
US8314002B2 (en) * 2000-05-05 2012-11-20 International Rectifier Corporation Semiconductor device having increased switching speed
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
JP4655340B2 (ja) * 2000-07-10 2011-03-23 株式会社デンソー 半導体装置の製造方法
US6365942B1 (en) 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
JP4357753B2 (ja) 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
GB2378314B (en) 2001-03-24 2003-08-20 Esm Ltd Process for forming uniform multiple contact holes
EP1396030B1 (en) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertical power semiconductor device and method of making the same
GB0126215D0 (en) 2001-11-01 2002-01-02 Koninkl Philips Electronics Nv Field effect transistor on insulating layer and manufacturing method
US6656845B2 (en) * 2002-02-15 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor substrate with convex shaped active region
DE10210272B4 (de) * 2002-03-08 2005-08-04 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit wenigstens einer Transistorzelle und einer Randzelle
KR100903276B1 (ko) * 2002-06-28 2009-06-17 매그나칩 반도체 유한회사 고전압 소자의 제조방법
US7192853B1 (en) * 2003-09-10 2007-03-20 National Semiconductor Corporation Method of improving the breakdown voltage of a diffused semiconductor junction
US7875936B2 (en) * 2004-11-19 2011-01-25 Stmicroelectronics, S.R.L. Power MOS electronic device and corresponding realizing method
ITMI20042243A1 (it) * 2004-11-19 2005-02-19 St Microelectronics Srl Processo per la realizzazione di un dispositivo mos di potenza ad alta densita' di integrazione
JP4890773B2 (ja) 2005-03-07 2012-03-07 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
DE102005008191B4 (de) 2005-04-13 2010-12-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von VDMOS-Transistoren
WO2007016966A1 (en) 2005-08-10 2007-02-15 Freescale Semiconductor, Inc. Field-effect semiconductor device and method of forming the same
JP2007115734A (ja) * 2005-10-18 2007-05-10 Nec Electronics Corp 半導体装置の製造方法
US7956419B2 (en) * 2005-11-02 2011-06-07 International Rectifier Corporation Trench IGBT with depletion stop layer
US7968394B2 (en) 2005-12-16 2011-06-28 Freescale Semiconductor, Inc. Transistor with immersed contacts and methods of forming thereof
JP4963364B2 (ja) * 2006-03-02 2012-06-27 日本インター株式会社 半導体装置の製造方法
EP2044637B1 (en) * 2006-07-25 2015-09-16 LG Chem, Ltd. Method of manufacturing organic light emitting device and organic light emitting device manufactured by using the method
US7517807B1 (en) * 2006-07-26 2009-04-14 General Electric Company Methods for fabricating semiconductor structures
JP2007036299A (ja) * 2006-11-13 2007-02-08 Renesas Technology Corp 半導体装置及びその製造方法
KR101024638B1 (ko) * 2008-08-05 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
US8710665B2 (en) * 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
JP5617190B2 (ja) * 2009-05-22 2014-11-05 富士電機株式会社 半導体装置の製造方法および半導体装置
TWI425575B (zh) * 2010-07-09 2014-02-01 Tzu Hsiung Chen 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法
TWI489601B (zh) * 2011-05-03 2015-06-21 Ind Tech Res Inst 電子元件封裝結構
CN102776566A (zh) * 2011-05-11 2012-11-14 深圳光启高等理工研究院 基于多晶硅的超材料制备方法和基于多晶硅的超材料
JP2014207324A (ja) * 2013-04-12 2014-10-30 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法
CN104867830A (zh) * 2014-02-20 2015-08-26 北大方正集团有限公司 制作dmos器件的方法
CN104882369A (zh) * 2014-02-28 2015-09-02 株洲南车时代电气股份有限公司 碳化硅离子注入掺杂掩膜结构及其制备方法
CN105206527A (zh) * 2014-06-05 2015-12-30 北大方正集团有限公司 一种vdmos器件及其制作方法
US9871126B2 (en) * 2014-06-16 2018-01-16 Infineon Technologies Ag Discrete semiconductor transistor
CN104576334B (zh) * 2014-08-19 2017-06-06 上海华虹宏力半导体制造有限公司 具有不同bvcbo的npn器件的集成制造方法
FR3029014A1 (fr) * 2014-11-24 2016-05-27 Centre Nat De La Rech Scient (Cnrs) Transistor de puissance a structure verticale et a cathode en tranchee
DE102015102378B4 (de) * 2015-02-19 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterkörpers
DE102015102374A1 (de) 2015-02-19 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
CN106033772A (zh) * 2015-03-19 2016-10-19 国家电网公司 一种具有改善安全工作区的igbt器件及其制造方法
CN106783606A (zh) * 2015-11-25 2017-05-31 比亚迪股份有限公司 功率半导体器件及其制备方法
CN108933167B (zh) * 2017-05-22 2022-05-20 比亚迪半导体股份有限公司 半导体功率器件及其制作方法
CN109300847B (zh) * 2017-07-25 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
GB2585696B (en) 2019-07-12 2021-12-15 Mqsemi Ag Semiconductor device and method for producing same
GB2590716B (en) 2019-12-30 2023-12-20 Mqsemi Ag Fortified trench planar MOS power transistor
GB2592032A (en) 2020-02-13 2021-08-18 Mqsemi Ag Trench planar MOS cell for transistors
GB2592927B (en) 2020-03-10 2024-06-12 Mqsemi Ag Semiconductor device with fortifying layer
CN115911087A (zh) * 2022-09-08 2023-04-04 弘大芯源(深圳)半导体有限公司 一种提高uis性能的sgt-mosfet及其制造方法
CN117219666B (zh) * 2023-11-07 2024-01-26 湖北九峰山实验室 一种具有双触发栅电极的氧化镓异质结晶闸管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155052A (en) * 1991-06-14 1992-10-13 Davies Robert B Vertical field effect transistor with improved control of low resistivity region geometry

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008725C2 (en) * 1979-05-14 2001-05-01 Internat Rectifer Corp Plural polygon source pattern for mosfet
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
DE3016749A1 (de) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
US4516143A (en) * 1982-01-04 1985-05-07 General Electric Company Self-aligned power MOSFET with integral source-base short and methods of making
US4598461A (en) * 1982-01-04 1986-07-08 General Electric Company Methods of making self-aligned power MOSFET with integral source-base short
US4430792A (en) * 1982-07-08 1984-02-14 General Electric Company Minimal mask process for manufacturing insulated-gate semiconductor devices with integral shorts
JPS6032364A (ja) * 1983-08-01 1985-02-19 Toshiba Corp 半導体装置の製造方法
US4809047A (en) * 1983-09-06 1989-02-28 General Electric Company Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short
DE3402867A1 (de) * 1984-01-27 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit kontaktloch
EP0227894A3 (en) * 1985-12-19 1988-07-13 SILICONIX Incorporated High density vertical dmos transistor
US5283202A (en) * 1986-03-21 1994-02-01 Advanced Power Technology, Inc. IGBT device with platinum lifetime control having gradient or profile tailored platinum diffusion regions
DE3788470T2 (de) * 1986-08-08 1994-06-09 Philips Nv Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
JPH0834311B2 (ja) * 1987-06-10 1996-03-29 日本電装株式会社 半導体装置の製造方法
JPS6431469A (en) * 1987-07-27 1989-02-01 Nec Corp Field effect transistor
JPH0817233B2 (ja) * 1987-11-11 1996-02-21 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
US5173435A (en) * 1987-11-11 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
JPH0734474B2 (ja) * 1988-03-03 1995-04-12 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔの製造方法
US4853345A (en) * 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US4960723A (en) * 1989-03-30 1990-10-02 Motorola, Inc. Process for making a self aligned vertical field effect transistor having an improved source contact
US4985740A (en) * 1989-06-01 1991-01-15 General Electric Company Power field effect devices having low gate sheet resistance and low ohmic contact resistance
JPH0430477A (ja) * 1990-05-25 1992-02-03 Fuji Electric Co Ltd 絶縁ゲートトランジスタ
US5223732A (en) * 1991-05-28 1993-06-29 Motorola, Inc. Insulated gate semiconductor device with reduced based-to-source electrode short
DE4137341C1 (zh) * 1991-11-13 1993-04-29 Siemens Ag, 8000 Muenchen, De
US5304837A (en) * 1992-01-08 1994-04-19 Siemens Aktiengesellschaft Monolithically integrated temperature sensor for power semiconductor components
US5268586A (en) * 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication
JPH0685266A (ja) * 1992-09-04 1994-03-25 Sanyo Electric Co Ltd パワーｍｏｓｆｅｔの製造方法
US5399892A (en) * 1993-11-29 1995-03-21 Harris Corporation Mesh geometry for MOS-gated semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155052A (en) * 1991-06-14 1992-10-13 Davies Robert B Vertical field effect transistor with improved control of low resistivity region geometry

Also Published As

Publication number Publication date
JP3527247B2 (ja) 2004-05-17
KR100295631B1 (ko) 2001-10-25
CZ62997A3 (en) 1997-11-12
WO1996007200A1 (en) 1996-03-07
BR9508883A (pt) 1997-12-30
CA2199013A1 (en) 1995-08-17
FI970850A0 (fi) 1997-02-28
PL178316B1 (pl) 2000-04-28
US5731604A (en) 1998-03-24
SG52166A1 (en) 1998-09-28
HUT76792A (en) 1997-11-28
EP0777910B1 (en) 2007-03-28
JPH10505198A (ja) 1998-05-19
EP0777910A1 (en) 1997-06-11
DE69535441D1 (de) 2007-05-10
NO970934L (no) 1997-04-24
US5795793A (en) 1998-08-18
JP3416617B2 (ja) 2003-06-16
EP1686616A3 (en) 2009-03-18
AU698654B2 (en) 1998-11-05
KR970705832A (ko) 1997-10-09
EP0777910A4 (en) 1998-10-07
MX9701579A (es) 1998-03-31
FI970850A (fi) 1997-04-24
DE69535441T2 (de) 2008-04-24
JP2000349093A (ja) 2000-12-15
PL319098A1 (en) 1997-07-21
ATE358331T1 (de) 2007-04-15
TW280944B (zh) 1996-07-11
EP1686616A2 (en) 2006-08-02
CN1161758A (zh) 1997-10-08
AU3464395A (en) 1996-03-22
NO970934D0 (no) 1997-02-28

Similar Documents

Publication Publication Date Title
CN1311526C (zh) 掩模数目减少的mos栅控器件生产工艺
CN1300841C (zh) 制造半导体集成电路的方法及由此制造的半导体集成电路
CN1104043C (zh) 带有自对准单元的mos栅极器件及其制造方法
CN1653619A (zh) 沟槽dmos晶体管结构
EP1393362B1 (en) Method of manufacturing a trench-gate semiconductor device
KR100727452B1 (ko) 자기-정렬 트렌치를 갖는 모스-게이트 디바이스의 성형방법
US4598461A (en) Methods of making self-aligned power MOSFET with integral source-base short
CN1822391A (zh) 超结半导体器件结构和方法
CN1822390A (zh) 半导体器件边缘终端结构及方法
CN1822389A (zh) 具有深槽电荷补偿区的半导体器件及方法
GB2197532A (en) Source drain doping technique
CN1586012A (zh) 具有低栅极电荷的沟槽金属氧化物半导体场效应晶体管
CN1252827C (zh) 高单元密度的功率整流器及其制造方法和计算机主板
CN1436371A (zh) 具有双扩散体分布的沟槽金属氧化物半导体场效应晶体管
CN1109358C (zh) 制造双扩散mos晶体管的方法
CN1695252A (zh) 具有增加的导通电阻的沟槽mosfet器件
CN102479805A (zh) 一种超级结半导体元件及其制造方法
US4516143A (en) Self-aligned power MOSFET with integral source-base short and methods of making
CN101043053A (zh) 具有改善性能的功率半导体器件和方法
CN102097378A (zh) 一种沟槽金属氧化物半导体场效应管的制造方法
CN1539169A (zh) 对称沟槽mosfet器件及其制造方法
CN1784768A (zh) 形成凹槽栅极场效应晶体管的结构和方法
KR100272051B1 (ko) 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정
CN1274028C (zh) 具有减小导通电阻的双扩散场效应晶体管
CN1977374A (zh) 制造平面隔离物以及相关的双极晶体管及BiCMOS电路装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Expiration termination date: 20150817

Granted publication date: 20070418

EXPY Termination of patent right or utility model