CN104882369A - 碳化硅离子注入掺杂掩膜结构及其制备方法 - Google Patents

碳化硅离子注入掺杂掩膜结构及其制备方法 Download PDF

Info

Publication number
CN104882369A
CN104882369A CN201410071399.2A CN201410071399A CN104882369A CN 104882369 A CN104882369 A CN 104882369A CN 201410071399 A CN201410071399 A CN 201410071399A CN 104882369 A CN104882369 A CN 104882369A
Authority
CN
China
Prior art keywords
barrier layer
ion
silicon carbide
epitaxial wafer
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410071399.2A
Other languages
English (en)
Inventor
李诚瞻
刘可安
吴煜东
周正东
史晶晶
高云斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201410071399.2A priority Critical patent/CN104882369A/zh
Publication of CN104882369A publication Critical patent/CN104882369A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Abstract

本发明公开了碳化硅离子注入掺杂掩膜结构及其制备方法，一种掩膜结构是在碳化硅外延片表面形成第一阻挡层二氧化硅（SiO2），另外在非注入区的第一阻挡层上再形成第二阻挡层多晶硅（Poly-Si）。另一种掩膜结构是在碳化硅外延片表面形成第一阻挡层二氧化硅，另外在非注入区的第一阻挡层上再形成第二阻挡层多晶硅，在第二阻挡层上形成第三阻挡层二氧化硅。本发明掩膜结构及其制备方法能够解决离子注入SiC外延片后的箱型杂质浓度不均匀分布现象，同时能够减少高能离子注入SiC外延片带来的表面损伤。

Description

碳化硅离子注入掺杂掩膜结构及其制备方法
技术领域
本发明涉及半导体器件制造领域，尤其是涉及应用于SiC（碳化硅）器件的离子注入掺杂掩膜结构及其制备方法。
背景技术
作为第三代半导体材料，SiC具有禁带宽度大、击穿电场高、饱和电子漂移速率高、热导率高、化学性质稳定等特点，使SiC基功率器件在高压、高温、高频、大功率、强辐射等方面都有极大的应用前景。由于杂质在SiC材料中的扩散能力弱，离子注入是唯一能够在SiC材料中形成选区掺杂的工艺方法。直接在SiC材料表面进行离子注入的浓度分布如附图1所示，掺杂浓度不是完全均匀分布，特别是表面浓度有拖尾现象。
目前普遍的做法是在SiC的表面采用PECVD法淀积一层SiO2，接着通过光刻的方法形成选区湿法腐蚀或干法刻蚀SiO2，形成离子注入窗口，如附图4至附图8所示。但是利用这种做法，高能离子注入直接轰击SiC表面，会形成严重表面损伤，同时表面掺杂浓度过低，使注入区杂质浓度分布不均匀，如附图1所示。
针对目前做法的弊端，由李博、申华军、白云等人发明，由中国科学院微电子研究所于2011年11月25日申请，并于2012年06月13日公开，公开号为CN102496559A的中国发明专利《一种三层复合离子注入阻挡层及其制备、去除方法》，提出了一种SiO2/Ti/Ni的离子注入掩膜结构，如附图9所示。其中，作为第一阻挡层2的SiO2层的厚度为60～100nm，作为保护层，同时减少注入SiC表面的损伤。Ni层7的厚度为800～1000nm，作为阻挡层，实现选区掺杂。而中间的Ti层8的厚度为10～50nm，用于增加Ni金属层与下层的黏附性。
目前普遍利用SiO2作为离子注入掩膜的做法中，高能离子注入会直接轰击SiC外延片表面，会使SiC表面带来严重的晶格损伤，如附图11所示。即使通过高温激活退火，表面损伤也无法修复。同时，离子注入SiC外延片的杂质浓度分布近似于高斯分布，如附图1所示。在采用多次不同能量不同剂量离子注入后，通过每次注入浓度的叠加，形成如附图2所示的箱型掺杂分布，使不同深度杂质尽量均匀分布，但仍然不能解决表面杂质浓度拖尾现象。同时，在利用SiO2作为离子注入掩膜层时，无论湿法还是干法刻蚀，都难以形成陡直的剖面，使得注入掺杂区面积不可控，如附图10所示。
而利用SiO2/Ti/Ni离子注入掩膜结构进行高温离子注入后，对于Ni金属的去除非常困难，在Ni去除过程中很容易残留一层薄的Ni金属膜（约30nm）。在超声或晃动时，此薄膜容易发生翘曲、覆盖和重叠的现象，一旦发生重叠，此薄膜将更难去除。采用RIE的O2等离子体轰击与各种腐蚀液的腐蚀均无法去除。同样的现象，在Ti金属的去除中也同样存在。这些金属在半导体表面去除不干净，导致金属残留，就极易导致器件的表面漏电，造成器件性能变差甚至失效。另外利用金属作为阻挡层后，Ti或Ni可能会受到高能离子注入的能量传递而被注入到SiC外延片内，出现复合能级，使得注入杂质浓度不准确性。
发明内容
有鉴于此，本发明的目的在于提供碳化硅离子注入掺杂掩膜结构及其制备方法，能够解决离子注入SiC外延片后的箱型杂质浓度不均匀分布现象，同时能够减少高能离子注入SiC外延片带来的表面损伤。
为了实现上述发明目的，本发明具体提供了碳化硅离子注入掺杂掩膜结构的技术实现方案，一种碳化硅离子注入掺杂掩膜结构，包括：
形成于SiC外延片被注入区表面的第一阻挡层，避免高能离子注入所述SiC外延片时直接轰击SiC外延片的表面，并使表面掺杂浓度相对较低部分分布在所述第一阻挡层中，使箱型杂质浓度均匀部分分布在所述SiC外延片中；
形成于所述SiC外延片非注入区表面的第一阻挡层，以及形成于所述非注入区表面的第一阻挡层之上的第二阻挡层，所述第二阻挡层使注入离子停留在其内部，所述注入离子无法进入所述SiC外延片的内部，实现选区掺杂。
本发明还具体提供了另一种碳化硅离子注入掺杂掩膜结构的技术实现方案，一种碳化硅离子注入掺杂掩膜结构，包括：
形成于SiC外延片被注入区表面的第一阻挡层，避免高能离子注入所述SiC外延片时直接轰击SiC外延片的表面，并使表面掺杂浓度相对较低部分分布在所述第一阻挡层中，使箱型杂质浓度均匀部分分布在所述SiC外延片中；
形成于所述SiC外延片非注入区表面的第一阻挡层，以及形成于所述非注入区表面的第一阻挡层之上的第二阻挡层，所述第二阻挡层使注入离子停留在其内部，所述注入离子无法进入所述SiC外延片的内部，实现选区掺杂；
形成于所述第二阻挡层之上的第三阻挡层，作为选区刻蚀所述第二阻挡层的掩膜层。
优选的，所述第一阻挡层采用SiO2。
优选的，所述第二阻挡层采用多晶硅，所述第二阻挡层的厚度取决于离子注入的最高能量。
优选的，所述第三阻挡层采用SiO2。
本发明还另外具体提供了一种碳化硅离子注入掺杂掩膜结构的制造方法的技术实现方案，一种碳化硅离子注入掺杂掩膜结构的制造方法，包括以下步骤：
S100：掩膜层形成步骤，在SiC外延片的表面形成第一阻挡层，所述第一阻挡层作为表面保护层以及低杂质浓度分布层；
在所述第一阻挡层的表面淀积第二阻挡层，作为离子注入阻挡层；
S101：第二阻挡层刻蚀窗口形成步骤，在所述第二阻挡层的表面涂敷光刻胶，在掩膜板下经过曝光并显影形成第二阻挡层刻蚀窗口，使要刻蚀所述第二阻挡层的区域暴露出来；
S102：离子注入窗口形成步骤，在所述光刻胶的掩膜下，选区刻蚀所述第二阻挡层暴露出来的区域，使处于离子注入区域上的所述第一阻挡层暴露出来，形成离子注入窗口；
S103：离子注入步骤，采用多次多能离子注入，形成所述SiC外延片中的箱形杂质浓度分布。
本发明还具体提供了另外一种碳化硅离子注入掺杂掩膜结构的制造方法的技术实现方案，一种碳化硅离子注入掺杂掩膜结构的制造方法，包括以下步骤：
S200：掩膜层形成步骤，在SiC外延片的表面形成第一阻挡层，所述第一阻挡层作为表面保护层以及低杂质浓度分布层；
在所述第一阻挡层的表面淀积第二阻挡层，作为离子注入阻挡层；
在所述第二阻挡层的表面淀积第三阻挡层，作为选区刻蚀所述第二阻挡层的掩膜层；
S201：第三阻挡层刻蚀窗口形成步骤，在所述第三阻挡层的表面涂敷光刻胶，在掩膜板下经过曝光并显影形成第三阻挡层刻蚀窗口，使要刻蚀所述第三阻挡层的区域暴露出来；
S202：第二阻挡层刻蚀窗口形成步骤，去除所述第三阻挡层暴露出来的区域，使要刻蚀的所述第二阻挡层的区域暴露出来，形成第二阻挡层刻蚀窗口；
S203：离子注入窗口形成步骤，选区刻蚀所述第二阻挡层暴露出来的区域，使处于离子注入区域上的所述第一阻挡层暴露出来，形成离子注入窗口；
S204：离子注入步骤，采用多次多能离子注入，形成所述SiC外延片中的箱形杂质浓度分布。
优选的，在所述离子注入步骤之前，选区刻蚀所述第二阻挡层暴露出来的区域之后，还包括去除未被显影部分的所述光刻胶的步骤。
优选的，在所述离子注入窗口形成步骤中，选区刻蚀所述第二阻挡层暴露出来的区域之前，还包括去除未被显影部分的所述光刻胶的步骤。
优选的，在所述第二阻挡层刻蚀窗口形成步骤中，湿法腐蚀或干法刻蚀去除所述第三阻挡层暴露出来的区域。
优选的，所述第一阻挡层采用SiO2。
优选的，所述第二阻挡层采用多晶硅，所述第二阻挡层的厚度取决于离子注入的最高能量。
优选的，所述第三阻挡层采用SiO2。
优选的，在所述掩膜层形成步骤中，采用热氧化生长或是PECVD法淀积生成所述第一阻挡层。
优选的，在所述掩膜层形成步骤中，采用LPCVD法淀积生成所述第二阻挡层。
优选的，在所述掩膜层形成步骤中，采用PECVD法淀积生成所述第三阻挡层。
优选的，在所述离子注入窗口形成步骤中，使用氯基气体高能等离子体干法刻蚀所述第二阻挡层暴露出来的区域。
通过实施上述本发明提供的碳化硅离子注入掺杂掩膜结构及其制备方法，具有如下技术效果：
（1）离子注入会对半导体材料造成晶格损伤，其中表面损伤程度最大，如附图11所示，即使经过高温激活，这种表面损伤也无法修复；本发明通过使用一层薄的第一阻挡层作为防止高能离子轰击SiC表面的掩膜材料，使高能离子不直接轰击SiC表面，能够有效减小注入SiC表面损伤；
（2）本发明利用一层薄的第一阻挡层使箱型掺杂结构的表面过低的杂质浓度部分存在于第一阻挡层中，而均匀杂质浓度分布的部分则存在于SiC中，如附图25所示；
（3）在利用SiO2作为离子注入掩膜层时，无论湿法腐蚀还是干法刻蚀，都难以形成陡直的剖面，使得注入掺杂区面积不可控，如附图10所示；本发明使用第二阻挡层作为离子注入阻挡层，并利用氯基气体等离子体干法刻蚀第二阻挡层，可形成陡直的剖面，使注入掺杂区的面积更可控；
（4）在氯基气体高能等离子体刻蚀第二阻挡层时，如果用光刻胶做刻蚀掩膜可能会使光刻胶碳化，去除光刻胶困难；本发明使用的第三阻挡层/第二阻挡层/第一阻挡层在离子注入掩膜结构形成过程中，利用光刻的方法选区刻蚀上面一层的第三阻挡层，再利用第三阻挡层作为掩膜来选区刻蚀第二阻挡层，消除了光刻胶等有机物碳化带来的负面效应。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中离子注入SiC外延片的杂质浓度分布情况示意图；
图2是现有技术中多次多能离子注入SiC外延片的箱型杂质浓度分布情况示意图；
图3是多次多能离子注入SiC外延片的箱型杂质浓度纵向分布情况示意图；
图4～图8是现有技术中形成碳化硅离子注入掩膜结构的流程示意图；
其中，图4为SiC外延片准备步骤示意图，图5为阻挡层形成步骤示意图，图6为刻蚀窗口形成步骤示意图，图7为离子注入窗口形成步骤示意图，图8为离子注入步骤示意图；
图9是现有技术CN102496559A号发明专利申请中三层复合离子注入阻挡层的示意图；
图10是现有技术非陡直剖面离子注入窗口及注入区图形结构示意图；
图11是现有技术中高能离子注入直接轰击SiC表面造成严重的表面晶格损伤的原理示意图；
图12是本发明碳化硅离子注入掺杂掩膜结构第一种具体实施例的结构示意图；
图13～图17是本发明碳化硅离子注入掺杂掩膜结构制造方法第一种具体实施例的流程示意图；
其中，图13为SiC外延片准备步骤示意图，图14为阻挡层形成步骤示意图，图15为刻蚀窗口形成步骤示意图，图16为离子注入窗口形成步骤示意图，图17为离子注入步骤示意图；
图18是本发明碳化硅离子注入掺杂掩膜结构第二种具体实施例的结构示意图；
图19～图24是本发明碳化硅离子注入掺杂掩膜结构制造方法第二种具体实施例的流程示意图；
其中，图19为SiC外延片准备步骤示意图，图20为阻挡层形成步骤示意图，图21为第三阻挡层刻蚀窗口形成步骤示意图，图22为第二阻挡层刻蚀窗口形成步骤示意图，图23为离子注入窗口形成步骤示意图；图24为离子注入步骤示意图；
图25是利用本发明碳化硅离子注入掺杂掩膜结构的SiC器件箱型掺杂结构的杂质浓度分布情况示意图；
图中：1-SiC（碳化硅）外延片，2-第一阻挡层，3-第二阻挡层，4-第三阻挡层，5-光刻胶，6-离子注入区，7-镍（Ni）层，8-钛（Ti）层，9-非陡直剖面，10-第二阻挡层刻蚀窗口，11-离子注入窗口，12-第三阻挡层刻蚀窗口。
具体实施方式
为了引用和清楚起见，将下文中使用的技术名词、简写或缩写记载如下：
碳化硅(SiC)：一种半导体材料，可用于制作半导体器件和集成电路；
多晶硅（Poly-Si）：可作为离子注入掩膜材料，阻挡能力比单晶硅强，晶体结构以无定型存在；
二氧化硅（SiO2）：可作为离子注入掩膜材料，也可作为选区刻蚀掩膜材料；
离子注入：一种对半导体材料进行杂质掺杂的工艺方法，将掺杂剂通过离子注入机的离化、加速和质量分析，成为一束由所需杂质离子组成的高能离子流而投入半导体晶片内部，并通过逐点扫描完成对晶片的注入；
等离子体刻蚀：即干法刻蚀，采用高频辉光放电反应，使反应气体激活成活性粒子，如原子或游离基，这些活性粒子扩散到需刻蚀的部位，在那里与被刻蚀材料进行反应，形成挥发性生成物而被去除；
湿法腐蚀：将半导体晶圆浸入化学溶液中，或是喷射腐蚀液在半导体表面，反应物通过扩散方式到达反应表面发生化学反应，反应生成物通过扩散离开表面；
光刻胶碳化：光刻胶种类很多，都是碳氢化合物，在高能或高温下，会形成C-C长链，使其碳化；
选区掺杂：在半导体材料部分区域改变杂质浓度及类型；
LPCVD：Low Pressure Chemical Vapor Deposition，低压化学气相沉积的简称；
PECVD：Plasma Enhanced Chemical Vapor Deposition，即等离子体增强化学气相沉积，借助微波使含有薄膜组成原子的气体电离，在局部形成等离子体，而等离子化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜；
离子注入：一种对半导体材料进行杂质掺杂的工艺方法，离子注入是将掺杂剂通过离子注入机的离化、加速和质量分析，成为一束由所需杂质离子组成的高能离子流而投入半导体晶片内部，并通过逐点扫描完成对晶片的注入；
离子注入箱型浓度分布：离子注入SiC外延片的杂质浓度分布近似于高斯分布，如附图1所示；在采用多次不同能量不同剂量离子注入后，通过每次注入浓度的叠加，使不同深度杂质均匀分布，但在表面浓度仍然过低，如附图2所示；
晶格损伤及表面损伤：高能离子注入轰击半导体外延片时，由于核碰撞及电子碰撞，会使晶格中的原子离开晶格位置进入间隙，造成晶格损伤。高能离子轰击SiC外延片过程中，由于核碰撞，使得离子能量衰减，在半导体内部造成的晶格损伤程度没有表面严重。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如附图12至附图25所示，给出了本发明碳化硅离子注入掺杂掩膜结构及其制备方法的具体实施例，下面结合附图和具体实施例对本发明作进一步说明。
实施例1：如附图12所示，本发明一种碳化硅离子注入掺杂掩膜结构的具体实施例，包括：
形成于SiC外延片1被注入区表面的第一阻挡层2，避免高能离子注入SiC外延片1时直接轰击SiC外延片1的表面，并使表面掺杂浓度相对较低部分分布在第一阻挡层2中，使箱型杂质浓度均匀部分分布在SiC外延片1中；
形成于SiC外延片1非注入区表面的第一阻挡层2，以及形成于非注入区表面的第一阻挡层2之上的第二阻挡层3，第二阻挡层3使注入离子停留在其内部，注入离子无法进入SiC外延片1的内部，实现选区掺杂。
作为本发明上述第一种碳化硅离子注入掺杂掩膜结构的较佳实施例，第一阻挡层2进一步采用SiO2，第二阻挡层3进一步采用多晶硅，第二阻挡层3的厚度取决于离子注入的最高能量。当离子注入的能量越高时，第三阻挡层4可以做的越厚。作为本发明一种典型的具体实施例，第一阻挡层2的厚度进一步为50～100nm，第二阻挡层3的厚度进一步为1000～2000nm。下面以此情况进行详细说明。
如附图12所示的碳化硅离子注入掺杂掩膜结构，自下而上包括SiO2和Poly-Si。被注入SiC外延片1的表面有一层SiO2作为保护层，避免高能离子注入SiC外延片1时直接轰击SiC的表面，从而减少表面损伤，并使表面掺杂浓度过低部分分布在SiO2中，使箱型杂质浓度均匀部分分布在SiC外延片1中。非注入区除了一层SiO2外，还存在一层足够厚的多晶硅（Poly-Si）作为阻挡层，使注入的高能离子停留在多晶硅内，注入离子无法进入SiC体内，达到选区掺杂的目的。
实施例1采用SiO2和Poly-Si作为离子注入掺杂掩膜结构的材料，可实现选区掺杂浓度均匀分布，并且减少高能离子轰击SiC外延片1带来的表面损伤。
实施例2：如附图18所示，本发明第二种碳化硅离子注入掺杂掩膜结构的具体实施例，包括：
形成于SiC外延片1被注入区表面的第一阻挡层2，避免高能离子注入SiC外延片1时直接轰击SiC外延片1的表面，并使表面掺杂浓度相对较低部分分布在第一阻挡层2中，使箱型杂质浓度均匀部分分布在SiC外延片1中；
形成于SiC外延片1非注入区表面的第一阻挡层2，以及形成于非注入区表面的第一阻挡层2之上的第二阻挡层3，第二阻挡层3使注入离子停留在其内部，注入离子无法进入SiC外延片1的内部，实现选区掺杂；
形成于第二阻挡层3之上的第三阻挡层4，作为选区刻蚀第二阻挡层3的掩膜层。
作为本发明第二种碳化硅离子注入掺杂掩膜结构的较佳实施例，第一阻挡层2进一步采用SiO2，第二阻挡层3进一步采用多晶硅，第二阻挡层3的厚度取决于离子注入的最高能量，第三阻挡层4进一步采用SiO2。作为本发明一种典型的具体实施例，第一阻挡层2的厚度进一步为50～100nm，第二阻挡层3的厚度进一步为1000～2000nm，第三阻挡层4的厚度进一步为10～50nm。作为一种更佳的实施例，下面以此情况进行详细说明。
如附图18所示的碳化硅离子注入掺杂掩膜结构，自下而上包括SiO2、Poly-Si和SiO2。被注入SiC外延片1的表面有一层SiO2作为保护层，避免高能离子注入SiC外延片1时直接轰击SiC的表面，从而减少表面损伤，并使箱型掺杂结构的表面掺杂浓度过低部分分布在SiO2中，在SiC外延片1中形成杂质浓度均匀分布。非注入区除了一层SiO2外，还存在一层足够厚的多晶硅（Poly-Si）作为离子注入阻挡层，使注入的高能离子停留在多晶硅内，注入离子无法进入SiC外延片1体内，达到选区掺杂的目的。在多晶硅上还存在一层SiO2，作为刻蚀多晶硅的掩膜层，消除光刻胶等有机物碳化带来的负面效应。
实施例2采用SiO2、Poly-Si和SiO2作为离子注入掺杂掩膜结构的材料，可实现选区掺杂浓度均匀分布，并且减少高能离子轰击SiC外延片1带来的表面损伤。
实施例1和实施例2描述的碳化硅离子注入掺杂掩膜结构通过SiO2、Poly-Si或SiO2、Poly-Si和SiO2的结构来实现选区掺杂浓度均匀分布，解决了离子注入SiC外延片1后的箱型杂质浓度不均匀分布现象，同时要减少高能离子注入SiC外延片1带来的表面损伤。在进行选区掺杂时，本发明具体实施例使被注入SiC区域的掺杂浓度呈均匀分布。高能离子注入直接轰击SiC表面会带来表面损伤，本发明能够有效减少高能离子注入带来的表面损伤。同时，两种实施例的材料都采用非金属材料作为离子注入掩膜结构，并且在去除过程的产物都是溶于清洗液或是以气态存在，不会在SiC外延片1的表面导致残留，更不会存在金属。
实施例3：如附图13至附图17所示，本发明第一种碳化硅离子注入掺杂掩膜结构制备方法的具体实施例，上述第一种碳化硅离子注入掺杂掩膜结构制备方法的具体实施例，包括以下步骤：
S100：掩膜层形成步骤，准备SiC外延片1，如附图13所示，在SiC外延片1的表面形成第一阻挡层2，第一阻挡层2作为表面保护层以及低杂质浓度分布层；
在第一阻挡层2的表面淀积第二阻挡层3，作为离子注入阻挡层，如附图14所示；
S101：第二阻挡层刻蚀窗口形成步骤，在第二阻挡层3的表面涂敷光刻胶5，在掩膜板下经过曝光并显影形成第二阻挡层刻蚀窗口10，使要刻蚀第二阻挡层3的区域暴露出来，如附图15所示；
S102：离子注入窗口形成步骤，在光刻胶5的掩膜下，选区刻蚀第二阻挡层3暴露出来的区域，使处于离子注入区域上的第一阻挡层2暴露出来，形成离子注入窗口11，如附图16所示；
S103：离子注入步骤，采用多次多能离子注入，形成SiC外延片1中的箱形杂质浓度分布，如附图17所示。
作为本发明第一种碳化硅离子注入掺杂掩膜结构制备方法的较佳实施例，第一阻挡层2进一步采用SiO2，第二阻挡层3进一步采用多晶硅，第二阻挡层3的厚度取决于离子注入的最高能量。作为本发明一种典型的具体实施例，第一阻挡层2的厚度进一步为50～100nm，第二阻挡层3的厚度进一步为1000～2000nm。
在离子注入步骤之前，选区刻蚀第二阻挡层3暴露出来的区域之后，还包括去除未被显影部分的光刻胶5的步骤。
在掩膜层形成步骤中，采用热氧化生长或是等离子体增强化学气相沉积法淀积生成第一阻挡层2。
在掩膜层形成步骤中，采用低压化学气相沉积法淀积生成第二阻挡层3。
在离子注入窗口形成步骤中，使用氯基气体高能等离子体干法刻蚀第二阻挡层3暴露出来的区域。
作为本发明一种典型的具体实施例，在离子注入步骤中，采用注入能量/剂量分别为550keV/1.47×1013cm-2、412keV/1×1013cm-2、307keV/6.7×1012cm-2、212keV/6.5×1012cm-2和150keV/6×1012cm-2的等离子体进行多次多能离子注入。
下面以第一阻挡层2采用SiO2，第二阻挡层3采用多晶硅为例，生成实施例1描述的SiO2/Poly-Si型结构的SiC离子注入掺杂掩膜结构的具体步骤为：
（1）掩膜层形成：先形成一层SiO2，可以采用热氧化生长或是PECVD法淀积，以此作为表面保护层以及低杂质浓度分布层，作为本发明一种典型的具体实施例，SiO2的厚度进一步为50～100nm；
然后是采用LPCVD法淀积一层多晶硅，以此作为离子注入阻挡层，作为本发明一种典型的具体实施例，多晶硅的厚度进一步为1000～2000nm；
（2）刻蚀窗口形成：涂敷光刻胶，在掩膜板下经过曝光并显影形成刻蚀窗口，使要刻蚀多晶硅的区域暴露出来；
（3）离子注入窗口形成：在光刻胶的掩膜下，使用氯基气体高能等离子体干法刻蚀暴露出来的多晶硅，使离子注入区域上的SiO2暴露出来，形成离子注入窗口；
（4）离子注入：采用多次多能离子注入，作为本发明一种典型的具体实施例，注入能量、剂量为550keV/1.47×1013cm-2，412keV/1×1013cm-2，307keV/6.7×1012cm-2，212keV/6.5×1012cm-2，150keV/6×1012cm-2，以此形成如附图3所示的箱形杂质浓度分布。
在实施例3的SiO2/Poly-Si型离子注入掺杂掩膜结构制备过程中，氯基气体高能等离子体干法刻蚀多晶硅表面的产物是四氯化硅气体，不形成其他沉积物。在刻蚀到Poly-Si/SiO2的交界面处时，刻蚀机会检测出SiO2/Poly-Si的高比例而停止通入反应物，刻蚀则自动停止，SiC被注入区上只留下一层薄的SiO2作为保护层。实施例3在离子注入SiC区上面有一层薄的SiO2，避免了高能离子注入直接轰击SiC的表面，减少了SiC外延片1的表面损伤。实施例3采用热氧化生长或PECVD法沉积SiO2，LPCVD法淀积多晶硅，以光刻的方法用氯基气体高能等离子体干法刻蚀多晶硅，能够形成陡直的剖面结构。
实施例4：如附图19至附图24所示，本发明第二种碳化硅离子注入掺杂掩膜结构制备方法的具体实施例，上述第二种碳化硅离子注入掺杂掩膜结构制备方法的具体实施例，包括以下步骤：
S200：掩膜层形成步骤，准备SiC外延片1，如附图19所示，在SiC外延片1的表面形成第一阻挡层2，第一阻挡层2作为表面保护层以及低杂质浓度分布层；
在第一阻挡层2的表面淀积第二阻挡层3，作为离子注入阻挡层；
在第二阻挡层3的表面淀积第三阻挡层4，作为选区刻蚀第二阻挡层3的掩膜层，如附图20所示；
S201：第三阻挡层刻蚀窗口形成步骤，在第三阻挡层4的表面涂敷光刻胶5，在掩膜板下经过曝光并显影形成第三阻挡层刻蚀窗口12，使要刻蚀第三阻挡层4的区域暴露出来，如附图21所示；
S202：第二阻挡层刻蚀窗口形成步骤，去除第三阻挡层4暴露出来的区域，使要刻蚀的第二阻挡层3的区域暴露出来，形成第二阻挡层刻蚀窗口10，如附图22所示；
S203：离子注入窗口形成步骤，选区刻蚀第二阻挡层3暴露出来的区域，使处于离子注入区域上的第一阻挡层2暴露出来，形成离子注入窗口11，如附图23所示；
S204：离子注入步骤，采用多次多能离子注入，形成SiC外延片1中的箱形杂质浓度分布，如附图24所示。
作为本发明第二种碳化硅离子注入掺杂掩膜结构制备方法的较佳实施例，第一阻挡层2进一步采用SiO2，第二阻挡层3进一步采用多晶硅，第二阻挡层3的厚度取决于离子注入的最高能量，第三阻挡层2进一步采用SiO2。作为本发明一种典型的具体实施例，第一阻挡层2的厚度进一步为50～100nm，第二阻挡层3的厚度进一步为1000～2000nm，第三阻挡层4的厚度进一步为10～50nm。
在离子注入窗口形成步骤中，选区刻蚀第二阻挡层3暴露出来的区域之前，还包括去除未被显影部分的光刻胶5的步骤。
在第二阻挡层刻蚀窗口形成步骤中，采用湿法腐蚀或干法刻蚀去除第三阻挡层4暴露出来的区域。
在掩膜层形成步骤中，采用热氧化生长或是等离子体增强化学气相沉积法淀积生成第一阻挡层2。
在掩膜层形成步骤中，采用低压化学气相沉积法淀积生成第二阻挡层3。
在掩膜层形成步骤中，采用热氧化生长或是等离子体增强化学气相沉积法淀积生成第三阻挡层4。
在离子注入窗口形成步骤中，使用氯基气体高能等离子体干法刻蚀第二阻挡层3暴露出来的区域。
在离子注入步骤中，采用注入能量/剂量分别为550keV/1.47×1013cm-2、412keV/1×1013cm-2、307keV/6.7×1012cm-2、212keV/6.5×1012cm-2和150keV/6×1012cm-2的等离子体进行多次多能离子注入。
下面以第一阻挡层2采用SiO2，第二阻挡层3采用多晶硅，第三阻挡层4采用SiO2为例，生成实施例2描述的SiO2/Poly-Si/SiO2型结构的SiC离子注入掺杂掩膜结构的具体步骤为：
（1）掩膜层形成：先形成一层SiO2，可以采用热氧化生长或是PECVD法淀积，以此作为表面保护层以及低杂质浓度分布层，作为本发明一种典型的具体实施例，SiO2的厚度进一步为50～100nm；
然后是采用LPCVD法淀积一层多晶硅，以此作为阻挡层，作为本发明一种典型的具体实施例，多晶硅的厚度进一步为1000～2000nm；
接着是采用PECVD淀积的方法形成一层SiO2，以此作为选区刻蚀多晶硅的掩膜材料，作为本发明一种典型的具体实施例，SiO2的厚度进一步为10～50nm；
（2）SiO2刻蚀窗口形成：涂敷光刻胶，在掩膜板下经过曝光并显影形成刻蚀窗口，使要刻蚀SiO2的区域暴露出来，形成SiO2刻蚀窗口；
（3）多晶硅刻蚀窗口形成：采用湿法腐蚀或干法刻蚀去除暴露出的SiO2，使要刻蚀的多晶硅区域暴露出来，形成多晶硅刻蚀窗口，作为本发明一种典型的具体实施例，使用氢氟酸（49%）与氟化铵（40%）按1：7的配比液进行湿法腐蚀；
（4）离子注入窗口形成：先去除未被显影部分的光刻胶，然后再使用氯基气体高能等离子体干法刻蚀暴露出的多晶硅，使选区离子注入区域的SiO2暴露出来，形成离子注入窗口。
（5）离子注入：采用多次多能离子注入，作为本发明一种典型的具体实施例，注入能量、剂量为550keV/1.47×1013cm-2，412keV/1×1013cm-2，307keV/6.7×1012cm-2，212keV/6.5×1012cm-2，150keV/6×1012cm-2，以此形成如图3所示的箱形杂质浓度分布。
氯基气体高能等离子体干法刻蚀多晶硅时的温度通常在200℃以上，有可能碳化光刻胶，使得去除碳化后的光刻胶需要在800℃下高温氧化去除。SiO2/Poly-Si/SiO2离子注入掩膜结构使用SiO2作为刻蚀多晶硅的掩膜材料，在选区刻蚀SiO2后，可以先去除光刻胶，然后再用氯基气体高能等离子体干法刻蚀多晶硅，此时用SiO2替代了光刻胶使多晶硅得到选区刻蚀，避免了高温处理掩膜层带来的负面效应。
实施例4采用热氧化生长或PECVD沉积SiO2，LPCVD淀积多晶硅，PECVD沉积SiO2，使用光刻的方法湿法腐蚀上面一层SiO2，去除光刻胶后以这层SiO2作掩膜用氯基气体高能等离子体干法刻蚀多晶硅，能够形成陡直的剖面结构。
本发明具体实施例描述的碳化硅离子注入掺杂掩膜结构及其制备方法的技术方案具有如下优点：
（1）离子注入会对半导体材料造成晶格损伤，其中表面损伤程度最大，如附图11所示，即使经过高温激活，这种表面损伤也无法修复；本发明通过使用一层薄的第一阻挡层作为防止高能离子轰击SiC表面的掩膜材料，使高能离子不直接轰击SiC表面，能够有效减小注入SiC表面损伤；
（2）本发明利用一层薄的第一阻挡层使箱型掺杂结构的表面过低的杂质浓度部分存在于第一阻挡层中，而均匀杂质浓度分布的部分则存在于SiC中，如附图25所示；
（3）在利用SiO2作为离子注入掩膜层时，无论湿法还是干法刻蚀，都难以形成陡直的剖面，使得注入掺杂区面积不可控，如附图10所示；本发明使用第二阻挡层作为离子注入阻挡层，并利用氯基气体等离子体干法刻蚀第二阻挡层，可形成陡直的剖面，使注入掺杂区的面积更可控；
（4）在氯基气体高能等离子体刻蚀第二阻挡层时，如果用光刻胶做刻蚀掩膜可能会使光刻胶碳化，去除光刻胶困难；本发明使用的第三阻挡层/第二阻挡层/第一阻挡层在离子注入掩膜结构形成过程中，利用光刻的方法选区刻蚀上面一层的第三阻挡层，再利用第三阻挡层作为掩膜来选区刻蚀第二阻挡层，消除了光刻胶等有机物碳化带来的负面效应。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明的精神实质和技术方案的情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (18)

1.碳化硅离子注入掺杂掩膜结构，其特征在于，包括：
形成于SiC外延片（1）被注入区表面的第一阻挡层（2），避免高能离子注入所述SiC外延片（1）时直接轰击SiC外延片（1）的表面，并使表面掺杂浓度相对较低部分分布在所述第一阻挡层（2）中，使箱型杂质浓度均匀部分分布在所述SiC外延片（1）中；
形成于所述SiC外延片（1）非注入区表面的第一阻挡层（2），以及形成于所述非注入区表面的第一阻挡层（2）之上的第二阻挡层（3），所述第二阻挡层（3）使注入离子停留在其内部，所述注入离子无法进入所述SiC外延片（1）的内部，实现选区掺杂。
2.碳化硅离子注入掺杂掩膜结构，其特征在于，包括：
形成于SiC外延片（1）被注入区表面的第一阻挡层（2），避免高能离子注入所述SiC外延片（1）时直接轰击SiC外延片（1）的表面，并使表面掺杂浓度相对较低部分分布在所述第一阻挡层（2）中，使箱型杂质浓度均匀部分分布在所述SiC外延片（1）中；
形成于所述SiC外延片（1）非注入区表面的第一阻挡层（2），以及形成于所述非注入区表面的第一阻挡层（2）之上的第二阻挡层（3），所述第二阻挡层（3）使注入离子停留在其内部，所述注入离子无法进入所述SiC外延片（1）的内部，实现选区掺杂；
形成于所述第二阻挡层（3）之上的第三阻挡层（4），作为选区刻蚀所述第二阻挡层（3）的掩膜层。
3.根据权利要求1或2所述的碳化硅离子注入掺杂掩膜结构，其特征在于：所述第一阻挡层（2）采用SiO2。
4.根据权利要求1或2所述的碳化硅离子注入掺杂掩膜结构，其特征在于：所述第二阻挡层（3）采用多晶硅，所述第二阻挡层（3）的厚度取决于离子注入的最高能量。
5.根据权利要求2所述的碳化硅离子注入掺杂掩膜结构，其特征在于：所述第三阻挡层（4）采用SiO2。
6.碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于，包括以下步骤：
S100：掩膜层形成步骤，在SiC外延片（1）的表面形成第一阻挡层（2），所述第一阻挡层（2）作为表面保护层以及低杂质浓度分布层；
在所述第一阻挡层（2）的表面淀积第二阻挡层（3），作为离子注入阻挡层；
S101：第二阻挡层刻蚀窗口形成步骤，在所述第二阻挡层（3）的表面涂敷光刻胶（5），在掩膜板下经过曝光并显影形成第二阻挡层刻蚀窗口（10），使要刻蚀所述第二阻挡层（3）的区域暴露出来；
S102：离子注入窗口形成步骤，在所述光刻胶（5）的掩膜下，选区刻蚀所述第二阻挡层（3）暴露出来的区域，使处于离子注入区域上的所述第一阻挡层（2）暴露出来，形成离子注入窗口（11）；
S103：离子注入步骤，采用多次多能离子注入，形成所述SiC外延片（1）中的箱形杂质浓度分布。
7.碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于，包括以下步骤：
S200：掩膜层形成步骤，在SiC外延片（1）的表面形成第一阻挡层（2），所述第一阻挡层（2）作为表面保护层以及低杂质浓度分布层；
在所述第一阻挡层（2）的表面淀积第二阻挡层（3），作为离子注入阻挡层；
在所述第二阻挡层（3）的表面淀积第三阻挡层（4），作为选区刻蚀所述第二阻挡层（3）的掩膜层；
S201：第三阻挡层刻蚀窗口形成步骤，在所述第三阻挡层（4）的表面涂敷光刻胶（5），在掩膜板下经过曝光并显影形成第三阻挡层刻蚀窗口（12），使要刻蚀所述第三阻挡层（4）的区域暴露出来；
S202：第二阻挡层刻蚀窗口形成步骤，去除所述第三阻挡层（4）暴露出来的区域，使要刻蚀的所述第二阻挡层（3）的区域暴露出来，形成第二阻挡层刻蚀窗口（10）；
S203：离子注入窗口形成步骤，选区刻蚀所述第二阻挡层（3）暴露出来的区域，使处于离子注入区域上的所述第一阻挡层（2）暴露出来，形成离子注入窗口（11）；
S204：离子注入步骤，采用多次多能离子注入，形成所述SiC外延片（1）中的箱形杂质浓度分布。
8.根据权利要求6所述的碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于：在所述离子注入步骤之前，选区刻蚀所述第二阻挡层（3）暴露出来的区域之后，还包括去除未被显影部分的所述光刻胶（5）的步骤。
9.根据权利要求6或7所述的碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于：所述第一阻挡层（2）采用SiO2。
10.根据权利要求6或7所述的碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于：所述第二阻挡层（3）采用多晶硅，所述第二阻挡层（3）的厚度取决于离子注入的最高能量。
11.根据权利要求7所述的碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于：所述第三阻挡层（4）采用SiO2。
12.根据权利要求7所述的碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于：在所述离子注入窗口形成步骤中，选区刻蚀所述第二阻挡层（3）暴露出来的区域之前，还包括去除未被显影部分的所述光刻胶（5）的步骤。
13.根据权利要求7所述的碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于：在所述第二阻挡层刻蚀窗口形成步骤中，采用湿法腐蚀或干法刻蚀去除所述第三阻挡层（4）暴露出来的区域。
14.根据权利要求6、7、8、11至13中任一权利要求所述的碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于：在所述掩膜层形成步骤中，采用热氧化生长或是等离子体增强化学气相沉积法淀积生成所述第一阻挡层（2）。
15.根据权利要求7、11、12、13中任一权利要求所述的碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于：在所述掩膜层形成步骤中，采用等离子体增强化学气相沉积法淀积生成所述第三阻挡层（4）。
16.根据权利要求14所述的碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于：在所述掩膜层形成步骤中，采用低压化学气相沉积法淀积生成所述第二阻挡层（3）。
17.根据权利要求15所述的碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于：在所述掩膜层形成步骤中，采用低压化学气相沉积法淀积生成所述第二阻挡层（3）。
18.根据权利要求16或17所述的碳化硅离子注入掺杂掩膜结构的制备方法，其特征在于：在所述离子注入窗口形成步骤中，使用氯基气体高能等离子体干法刻蚀所述第二阻挡层（3）暴露出来的区域。
CN201410071399.2A 2014-02-28 2014-02-28 碳化硅离子注入掺杂掩膜结构及其制备方法 Pending CN104882369A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410071399.2A CN104882369A (zh) 2014-02-28 2014-02-28 碳化硅离子注入掺杂掩膜结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410071399.2A CN104882369A (zh) 2014-02-28 2014-02-28 碳化硅离子注入掺杂掩膜结构及其制备方法

Publications (1)

Publication Number Publication Date
CN104882369A true CN104882369A (zh) 2015-09-02

Family

ID=53949816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410071399.2A Pending CN104882369A (zh) 2014-02-28 2014-02-28 碳化硅离子注入掺杂掩膜结构及其制备方法

Country Status (1)

Country Link
CN (1) CN104882369A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206510A (zh) * 2015-10-14 2015-12-30 上海华力微电子有限公司 小线宽超高离子注入阻挡层工艺方法
CN108091662A (zh) * 2017-11-23 2018-05-29 上海华力微电子有限公司 提高离子注入区的深宽比的制造方法
CN108807157A (zh) * 2018-06-15 2018-11-13 江苏矽导集成科技有限公司 一种用于碳化硅的低损伤离子注入方法及注入掩膜结构
CN109148274A (zh) * 2018-08-27 2019-01-04 北京燕东微电子有限公司 一种用于SiC器件的离子注入方法
CN110648997A (zh) * 2019-09-23 2020-01-03 中国电子科技集团公司第五十五研究所 一种SiC芯片光刻标记形成方法
CN113270482A (zh) * 2021-05-20 2021-08-17 厦门市三安集成电路有限公司 Mosfet器件的制备方法
CN113488492A (zh) * 2021-06-09 2021-10-08 华虹半导体(无锡)有限公司 用于小尺寸cis器件的离子注入方法
EP3857596A4 (en) * 2018-09-28 2022-07-27 General Electric Company SYSTEMS AND METHODS FOR MASKING DURING HIGH ENERGY IMPLANTATION IN FABRICATION OF BROADBAND GAP SEMICONDUCTOR DEVICES
CN115181934A (zh) * 2022-06-21 2022-10-14 广州国显科技有限公司 掩膜板及掩膜板的制备方法
CN115799053A (zh) * 2023-02-08 2023-03-14 通威微电子有限公司 一种高能离子注入方法与半导体器件
CN116504612A (zh) * 2023-02-09 2023-07-28 长鑫存储技术有限公司 半导体结构及其形成方法
CN113488492B (zh) * 2021-06-09 2024-04-23 华虹半导体(无锡)有限公司 用于小尺寸cis器件的离子注入方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138920A (en) * 1980-03-31 1981-10-29 Fujitsu Ltd Method of selection and diffusion for impurities
JPS6468948A (en) * 1987-09-09 1989-03-15 Nec Corp Manufacture of semiconductor device
US5132241A (en) * 1991-04-15 1992-07-21 Industrial Technology Research Institute Method of manufacturing minimum counterdoping in twin well process
JPH06188252A (ja) * 1992-12-18 1994-07-08 Fujitsu Ltd バイポーラトランジスタの製造方法
CN1161758A (zh) * 1994-09-01 1997-10-08 国际整流器公司 掩模数目减少的mos栅控器件生产工艺
US5763302A (en) * 1995-06-07 1998-06-09 Lsi Logic Corporation Self-aligned twin well process
CN1909191A (zh) * 2005-08-02 2007-02-07 本田技研工业株式会社 离子注入掩模及其制造方法,使用离子注入掩模的碳化硅半导体器件及其制造方法
CN102496559A (zh) * 2011-11-25 2012-06-13 中国科学院微电子研究所 一种三层复合离子注入阻挡层及其制备、去除方法
CN103560078A (zh) * 2013-11-13 2014-02-05 中国科学院微电子研究所 一种精确控制碳化硅高温离子注入掩模陡直性的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138920A (en) * 1980-03-31 1981-10-29 Fujitsu Ltd Method of selection and diffusion for impurities
JPS6468948A (en) * 1987-09-09 1989-03-15 Nec Corp Manufacture of semiconductor device
US5132241A (en) * 1991-04-15 1992-07-21 Industrial Technology Research Institute Method of manufacturing minimum counterdoping in twin well process
JPH06188252A (ja) * 1992-12-18 1994-07-08 Fujitsu Ltd バイポーラトランジスタの製造方法
CN1161758A (zh) * 1994-09-01 1997-10-08 国际整流器公司 掩模数目减少的mos栅控器件生产工艺
US5763302A (en) * 1995-06-07 1998-06-09 Lsi Logic Corporation Self-aligned twin well process
CN1909191A (zh) * 2005-08-02 2007-02-07 本田技研工业株式会社 离子注入掩模及其制造方法,使用离子注入掩模的碳化硅半导体器件及其制造方法
CN102496559A (zh) * 2011-11-25 2012-06-13 中国科学院微电子研究所 一种三层复合离子注入阻挡层及其制备、去除方法
CN103560078A (zh) * 2013-11-13 2014-02-05 中国科学院微电子研究所 一种精确控制碳化硅高温离子注入掩模陡直性的方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206510A (zh) * 2015-10-14 2015-12-30 上海华力微电子有限公司 小线宽超高离子注入阻挡层工艺方法
CN108091662B (zh) * 2017-11-23 2020-11-24 上海华力微电子有限公司 提高离子注入区的深宽比的制造方法
CN108091662A (zh) * 2017-11-23 2018-05-29 上海华力微电子有限公司 提高离子注入区的深宽比的制造方法
CN108807157A (zh) * 2018-06-15 2018-11-13 江苏矽导集成科技有限公司 一种用于碳化硅的低损伤离子注入方法及注入掩膜结构
CN109148274A (zh) * 2018-08-27 2019-01-04 北京燕东微电子有限公司 一种用于SiC器件的离子注入方法
EP3857596A4 (en) * 2018-09-28 2022-07-27 General Electric Company SYSTEMS AND METHODS FOR MASKING DURING HIGH ENERGY IMPLANTATION IN FABRICATION OF BROADBAND GAP SEMICONDUCTOR DEVICES
CN110648997B (zh) * 2019-09-23 2021-09-28 中国电子科技集团公司第五十五研究所 一种SiC芯片光刻标记形成方法
CN110648997A (zh) * 2019-09-23 2020-01-03 中国电子科技集团公司第五十五研究所 一种SiC芯片光刻标记形成方法
CN113270482A (zh) * 2021-05-20 2021-08-17 厦门市三安集成电路有限公司 Mosfet器件的制备方法
CN113488492A (zh) * 2021-06-09 2021-10-08 华虹半导体(无锡)有限公司 用于小尺寸cis器件的离子注入方法
CN113488492B (zh) * 2021-06-09 2024-04-23 华虹半导体(无锡)有限公司 用于小尺寸cis器件的离子注入方法
CN115181934A (zh) * 2022-06-21 2022-10-14 广州国显科技有限公司 掩膜板及掩膜板的制备方法
CN115799053A (zh) * 2023-02-08 2023-03-14 通威微电子有限公司 一种高能离子注入方法与半导体器件
CN116504612A (zh) * 2023-02-09 2023-07-28 长鑫存储技术有限公司 半导体结构及其形成方法
CN116504612B (zh) * 2023-02-09 2023-11-21 长鑫存储技术有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
CN104882369A (zh) 碳化硅离子注入掺杂掩膜结构及其制备方法
US9805948B2 (en) Selective etching process of a mask disposed on a silicon substrate
CN101752208B (zh) 半导体高压终端结构及其制造方法
US9087788B2 (en) Shallow trench and fabrication method
CN103560078B (zh) 一种精确控制碳化硅高温离子注入掩模陡直性的方法
CN102479718B (zh) 一种金属氧化物半导体场效应晶体管的制作方法
CN109103242A (zh) 一种穿通结构的可控硅芯片及其生产方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
JPWO2010150442A1 (ja) 半導体装置の製造方法
US20150132971A1 (en) Plasma generation and pulsed plasma etching
TW201436272A (zh) 使用抗蝕刻薄膜製造太陽能電池之射極區
CN103137443A (zh) 无定形碳硬掩膜层的形成方法及刻蚀方法
CN208706655U (zh) 一种穿通结构的可控硅芯片
CN104779164B (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
CN103296068A (zh) Cmos及其形成方法
CN104952783A (zh) 浅沟槽隔离结构、其制作方法及包括其的半导体器件
KR102417739B1 (ko) 희생 마스크의 제거 방법
CN104900701B (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
CN101840854B (zh) 半导体的掺杂方法
CN101882574B (zh) 半导体制造工艺流程中掺杂栅极和漏、源极的方法
CN105655253A (zh) 半导体结构及其形成方法
CN104681444B (zh) 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
CN104779162B (zh) 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
CN103617956B (zh) 一种碳化硅静电感应晶体管减小栅长的方法
US9601333B2 (en) Etching process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150902

RJ01 Rejection of invention patent application after publication