CN101752208B - 半导体高压终端结构及其制造方法 - Google Patents

半导体高压终端结构及其制造方法 Download PDF

Info

Publication number
CN101752208B
CN101752208B CN 200810203922 CN200810203922A CN101752208B CN 101752208 B CN101752208 B CN 101752208B CN 200810203922 CN200810203922 CN 200810203922 CN 200810203922 A CN200810203922 A CN 200810203922A CN 101752208 B CN101752208 B CN 101752208B
Authority
CN
China
Prior art keywords
oxide layer
terminal structure
voltage terminal
ramp
slope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810203922
Other languages
English (en)
Other versions
CN101752208A (zh
Inventor
龚大卫
邵凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shang Haihan
Original Assignee
商海涵
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 商海涵 filed Critical 商海涵
Priority to CN 200810203922 priority Critical patent/CN101752208B/zh
Publication of CN101752208A publication Critical patent/CN101752208A/zh
Application granted granted Critical
Publication of CN101752208B publication Critical patent/CN101752208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)

Abstract

本发明提供一种半导体高压终端结构及其制造方法,该方法包括以下步骤:首先提供硅基板,于该硅基板上形成场氧化层,并在场氧化层上层引入易腐蚀层;利用光刻掩膜版定义高压终端结构区;然后利用湿法腐蚀场氧化层,形成具斜角的斜坡氧化层;利用斜坡氧化层作为自对准掩膜进行离子注入,引入横向扩散的初始杂质;最后在斜坡氧化层的起始端形成具有渐变横向掺杂梯度的高压保护环;在斜坡氧化层上淀积高掺杂多晶硅或金属形成斜坡场板。该半导体高压终端结构包括硅基板、设置在硅基板上的斜坡氧化层、利用该斜坡氧化层作为自对准掩膜注入的渐变横向掺杂梯度的高压保护环,以及淀积在斜坡氧化层上的高掺杂多晶硅或金属斜坡场板。

Description

半导体高压终端结构及其制造方法
技术领域
本发明涉及一种半导体的制作方法,尤其涉及一种半导体高压终端结构的制造方法,以及涉及利用该方法获得的半导体高压终端结构。
背景技术
场板与场限环是用来提高半导体元器件抗电压击穿能力的常用终端保护技术,而在高压器件中,具有渐变横向掺杂梯度(VLD)的高压终端保护环结构,通常被认为比均匀掺杂的场限环具有更高的效率。
通常,与本发明相关的渐变横向掺杂梯度高压终端结构采用掩膜版来制作。在掩膜版上设置若干成条状和孔状的通道,这些通道被利用为离子注入窗口,离子注入后再通过热扩散来形成所需要的横向扩散梯度。然而,这种方法,需要预先根据所拟定的杂质分布梯度来计算通道的数量和密度,这样的计算是比较复杂的,并且需要将计算过程进行模拟并不断校正,过程比较繁琐。另外,通过通道排布获得的杂质梯度,呈明显的锯齿状,达不到比较连续的缓变梯度。
鉴于此,即需要提出一种可改善横向杂质扩散分布的方法,以获得较连续缓变的杂质分布梯度。
发明内容
本发明要解决的技术问题在于提供一种可改善杂质横向掺杂分布的半导体高压终端结构的方法以及提供一种由该方法获得的半导体高压终端结构。
本发明通过这样的技术方案解决上述的技术问题:
一种半导体高压终端结构的制造方法,包括以下步骤:第一步,提供硅基板,于该硅基板上形成场氧化层,通过离子轰击在场氧化层上部引入损伤层,该损伤层相比较下部的未损伤层有较高的腐蚀速率,或直接在场氧化层上淀积松散氧化层引入易腐蚀层;第二步,利用光刻掩膜版定义高压终端结构区;第三步,利用湿法腐蚀损伤层或易腐蚀层,按照损伤层或易腐蚀层的厚度和该层与下面普通场氧化层的腐蚀速率差异形成具斜角的斜坡氧化层;第四步,利用斜坡氧化层作为自对准掩膜进行离子注入,引入横向掺杂的初始杂质;第五步,横向热扩散杂质,形成最终的渐变横向掺杂梯度。
本发明另提供一种利用上述技术方案获得的半导体高压终端结构,该结构包括硅基板、设置在硅基板上的斜坡氧化层、利用该斜坡氧化层作为自对准掩膜注入的渐变横向掺杂梯度的高压保护环,以及淀积在斜坡氧化层上的高掺杂多晶硅或金属斜坡场板。
作为本发明的一种改进,该场氧化层为二氧化硅层。
作为本发明的另一种改进,其特征在于:在第四步与第五步之间利用退火工艺激活斜坡场氧化层下的掺杂杂质,并形成渐变横向掺杂梯度的高压保护环。
作为本发明的另一种改进,于第一步中,离子轰击的能量造成场氧化层表面损伤,损伤的程度和深度决定于离子轰击能量和剂量,斜坡氧化层的斜角角度与该氧化层表面损伤的程度和深度以及腐蚀条件有关。
作为本发明的另一种改进,于第一步中的直接淀积松散氧化层可以通过化学气相淀积方法获得。
作为本发明的另一种改进,第一步中的离子轰击过程采用氩离子或硅离子。
作为本发明的另一种改进,第三步中,用到的刻蚀溶液为氢氟酸和浓度为40%的氟化氨水溶液的混合液,氢氟酸和氟化氨水溶液的比例为1:20至1:2,刻蚀时间10分钟-1个小时。
作为本发明的另一种改进,第四步中的离子注入过程采用硼离子、磷离子或砷离子。
与现有技术相比较,本发明具有以下优点:本发明利用高压终端结构中常用的斜坡氧化层作为自对准掩膜来进行离子注入,不需要专门的掩膜版,就可以得到更连续缓变的横向扩散杂质分布,并且自然结合了斜坡场板的作用,可以提高普通斜坡场板高压终端结构的工艺容限,并缩小终端结构的尺寸。调节斜坡氧化层的斜角和离子注入的能量或剂量,就可以得到需要的横向扩散浓度分布。
附图说明
图1为本发明离子轰击场氧化层的示意图;
图2为本发明光刻掩膜定义终端结构区的示意图;
图3为本发明湿法腐蚀形成斜坡氧化层的示意图;
图4为本发明引入渐变横向掺杂的初始杂质的示意图;
图5为本发明横向扩散杂质热扩散后的示意图;
图6为本发明斜坡场板结构下的横向扩散杂质的示意图。
具体实施方式
下面结合附图详细说明本发明的具体实施方式。
请参图1,本发明半导体高压终端结构的制造方法的第一步骤,于硅(Si)基板10上通过热生长形成场氧化层20,该场氧化层20为二氧化硅(SiO2)层,厚度为1000纳米-1500纳米,其实该场氧化层也可为其他硅合物,如氮氧化硅等。通过离子轰击的方式,在该场氧化层上部引入损伤层,以便这部分被损伤的场氧化层有更快的腐蚀速率;该效果也可以通过在场氧化层上化学气相淀积一定厚度的易腐蚀氧化层达到。于本步骤中,为了使得后续步骤中场氧化层被腐蚀成斜坡形状,需要调整离子轰击的剂量和能量(或淀积易腐蚀氧化层的条件)。于本步骤中,离子注入过程采用氩离子或硅离子。
请参照图2,本发明半导体高压终端结构的制造方法的第二步骤,利用光刻工艺定义终端结构区,即定义终端结构的大小。光刻工艺利用光敏的抗蚀涂层30(光刻胶)发生光化学反应,结合刻蚀的方法把掩膜版图形复制到光刻胶上。
请参照图3,本发明半导体高压终端结构的制造方法的第三步骤,利用湿法腐蚀损伤层,形成斜坡氧化层20’。于该步骤中,针对步骤一中形成的二氧化硅损伤层,优选用到的刻蚀溶液为氢氟酸(HF)和氟化氨(NH4F)水溶液(浓度为40%)的混合液,氢氟酸和氟化氨的比例为1:20至1:2,刻蚀时间10分钟-1个小时。湿法腐蚀是将损伤层浸泡在腐蚀液内进行腐蚀,它是一种纯化学刻蚀,具有优良的选择性,只会刻蚀需进行刻蚀的材料,而不会损坏其他材料。鉴于步骤一中,场氧化层表面层腐蚀速率较下层快,湿法腐蚀将是一种各向异性的腐蚀,结果会形成特定的斜角。
请参照图4,本发明半导体高压终端结构的制造方法的第四步骤,利用斜坡氧化层20’作为自对准掩膜沿图4中箭头所示方向进行离子注入,引入具有横向掺杂梯度的初始杂质分布40;于此步骤中,预先设定离子注入的能量(离子获得的撞击注入表面的初始速度)与剂量,以此设定离子注入的深度与浓度,离子注入的深度一般只与初始速度有关,因此,一旦能量确定,在注入方向上的注入深度即确定了。于该步骤中,斜坡氧化层20’在图4中所示的横向方向(由左往右的方向)上厚度逐渐增加,因而,离子在厚度较小的左端注入较深,杂质浓度较大;而越往右氧化层厚度较大的区域,注入深度较浅,杂质浓度较低,于该步骤的离子注入过程中,所采用的离子通常为硼、磷或砷。
请参照图5,本发明半导体高压终端结构的制造方法的第五步骤,横向热扩散杂质40。热扩散是利用分子在高温下的扩散运动,使杂质从浓度很高的杂质源向硅基板中扩散并形成一定的分布。于此步骤中,通过控制热扩散的温度以及时间,可以达到预先拟定的扩散程度及浓度。
请参照图6,本发明半导体高压终端结构的制造方法所得到的斜坡场板结构下的横向掺杂杂质分布。
本发明利用高压终端结构中常用的斜坡氧化层20’作为自对准掩膜来进行离子注入,不需要专门的掩膜版,就可以得到更连续缓变的横向扩散杂质分布,并且自然结合了斜坡场板的作用,可以提高普通斜坡场板高压终端结构的工艺容限,并缩小终端结构的尺寸。
另外,在第四步与第五步之间可利用退火工艺激活斜坡场氧化层下的掺杂杂质,并形成渐变横向掺杂梯度的高压保护环。
利用本发明所提供的半导体高压终端结构的制造方法所获得的半导体高压终端结构包括硅基板、设置在硅基板上的斜坡氧化层、利用该斜坡氧化层作为自对准掩膜注入的渐变横向掺杂梯度的高压保护环,以及淀积在斜坡氧化层上的高掺杂多晶硅或金属斜坡场板。
以上所述仅为本发明的较佳实施方式,本发明的保护范围并不以上述实施方式为限,但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化,皆应纳入权利要求书中记载的保护范围内。

Claims (7)

1.一种半导体高压终端结构的制造方法,其特征在于该方法包括以下步骤:
第一步,提供硅基板,于该硅基板上形成场氧化层,通过离子轰击的方式在场氧化层上部引入损伤层;
第二步,利用光刻掩膜版定义高压终端结构区;
第三步,利用湿法腐蚀损伤层,按照损伤层与未损伤氧化层的腐蚀速率差异形成具斜角的斜坡氧化层;
第四步,利用斜坡氧化层作为自对准掩膜进行离子注入,引入横向扩散的初始杂质;
第五步,横向热扩散杂质,形成具有渐变横向掺杂梯度的高压保护环;
第六步,在斜坡氧化层上淀积一定厚度的高掺杂多晶硅或金属层形成斜坡场板。
2.根据权利要求1所述的半导体高压终端结构的制造方法,其特征在于:该场氧化层为二氧化硅层。
3.根据权利要求2所述的半导体高压终端结构的制造方法,其特征在于:在第四步与第五步之间利用退火工艺激活斜坡场氧化层下的掺杂杂质,并形成渐变横向掺杂梯度的高压保护环。
4.根据权利要求1所述的半导体高压终端结构的制造方法,其特征在于:第一步中,离子轰击的能量造成场氧化层表面损伤,损伤的程度和深度决定于离子轰击能量和剂量,斜坡氧化层的斜角角度与该氧化层表面损伤的程度和深度以及腐蚀条件有关。
5.根据权利要求1所述的半导体高压终端结构的制造方法,其特征在于:第一步中的离子轰击过程采用氩离子或硅离子。
6.根据权利要求1所述的半导体高压终端结构的制造方法,其特征在于:第三步中,用到的刻蚀溶液为氢氟酸和浓度为40%的氟化氨水溶液的混合液,氢氟酸和氟化氨水溶液的比例为1:20至1:2,刻蚀时间10分钟-1个小时。
7.根据权利要求1所述的半导体高压终端结构的制造方法,其特征在于:第四步中的离子注入过程采用硼离子、磷离子或砷离子。
CN 200810203922 2008-12-03 2008-12-03 半导体高压终端结构及其制造方法 Active CN101752208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810203922 CN101752208B (zh) 2008-12-03 2008-12-03 半导体高压终端结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810203922 CN101752208B (zh) 2008-12-03 2008-12-03 半导体高压终端结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101752208A CN101752208A (zh) 2010-06-23
CN101752208B true CN101752208B (zh) 2013-06-19

Family

ID=42478971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810203922 Active CN101752208B (zh) 2008-12-03 2008-12-03 半导体高压终端结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101752208B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157374A (zh) * 2011-01-28 2011-08-17 上海宏力半导体制造有限公司 梯形场氧化层的制作方法
CN102184947A (zh) * 2011-03-15 2011-09-14 上海集成电路研发中心有限公司 一种高压半导体结构及其制备方法
CN102354680A (zh) * 2011-11-02 2012-02-15 上海宏力半导体制造有限公司 场氧化物湿法刻蚀方法以及半导体器件
CN102779750A (zh) * 2012-04-23 2012-11-14 上海先进半导体制造股份有限公司 沟槽绝缘栅双极型晶体管的制造方法
CN104576359B (zh) 2013-10-23 2017-10-27 无锡华润上华科技有限公司 功率二极管的制备方法
CN104576345B (zh) * 2013-10-29 2017-06-06 上海华虹宏力半导体制造有限公司 功率器件中斜坡场板结构的制备方法
CN105845614B (zh) * 2015-01-15 2019-06-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN106847897B (zh) * 2017-01-04 2019-12-10 上海华虹宏力半导体制造有限公司 平面栅超级结器件的制造方法
CN107591324A (zh) * 2017-08-24 2018-01-16 西安电子科技大学 结终端扩展终端结构的制备方法及结构
CN112310188A (zh) * 2019-07-23 2021-02-02 珠海格力电器股份有限公司 横向变掺杂终端结构及其制造方法
CN110491779B (zh) * 2019-08-22 2022-05-20 吉林华微电子股份有限公司 Vld终端的制造方法及vld终端
CN112447821A (zh) * 2019-09-02 2021-03-05 珠海零边界集成电路有限公司 一种终端结构制造方法
CN111785640A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 一种调整ldmos晶体管中氧化物场板角度的方法
CN113053999B (zh) * 2021-03-12 2023-02-21 深圳方正微电子有限公司 金属氧化物半导体晶体管及其制备方法
CN113223945B (zh) * 2021-04-28 2024-06-25 杰华特微电子股份有限公司 横向变掺杂结构的制造方法及横向功率半导体器件
CN113314405B (zh) * 2021-05-26 2022-07-26 四川上特科技有限公司 半导体功率器件斜坡场板的制作方法
CN114300530A (zh) * 2022-03-09 2022-04-08 芯众享(成都)微电子有限公司 一种碳化硅功率器件结终端结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381031A (en) * 1993-12-22 1995-01-10 At&T Corp. Semiconductor device with reduced high voltage termination area and high breakdown voltage
CN1367528A (zh) * 2000-12-19 2002-09-04 先进功率半导体股份有限公司 制造功率整流器件以改变工作参数的改进方法及所得器件
CN1937257A (zh) * 2006-09-14 2007-03-28 电子科技大学 高压SensorFET器件
CN101118840A (zh) * 2007-08-31 2008-02-06 江苏宏微科技有限公司 功率半导体分立器件第一层光刻对位标记的制作方法
CN101150145A (zh) * 2006-09-19 2008-03-26 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003227926A1 (en) * 2003-05-13 2004-12-03 Cambridge Semiconductor Limited Lateral soi semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381031A (en) * 1993-12-22 1995-01-10 At&T Corp. Semiconductor device with reduced high voltage termination area and high breakdown voltage
CN1367528A (zh) * 2000-12-19 2002-09-04 先进功率半导体股份有限公司 制造功率整流器件以改变工作参数的改进方法及所得器件
CN1937257A (zh) * 2006-09-14 2007-03-28 电子科技大学 高压SensorFET器件
CN101150145A (zh) * 2006-09-19 2008-03-26 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
CN101118840A (zh) * 2007-08-31 2008-02-06 江苏宏微科技有限公司 功率半导体分立器件第一层光刻对位标记的制作方法

Also Published As

Publication number Publication date
CN101752208A (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
CN101752208B (zh) 半导体高压终端结构及其制造方法
US9991116B1 (en) Method for forming high aspect ratio patterning structure
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
US9773675B2 (en) 3D material modification for advanced processing
CN101572229A (zh) 多晶硅表面平坦化的方法
CN104882369A (zh) 碳化硅离子注入掺杂掩膜结构及其制备方法
CN101673687B (zh) 场效应晶体管制造方法
CN101572230A (zh) 提高栅极侧壁氧化层厚度一致性的方法及栅极的制造方法
TWI258167B (en) Formation of a double gate structure
CN101826457B (zh) 栅极及mos晶体管的制作方法
CN102270573A (zh) 栅极制造方法
DE102016100938A1 (de) Steuern des Reflow-Verhaltens von BPSG-Filmen und hiermit hergestellte Vorrichtungen
CN103137443A (zh) 无定形碳硬掩膜层的形成方法及刻蚀方法
CN103943486B (zh) 多晶硅膜层形貌的形成方法
CN100369204C (zh) 利用双镶嵌工艺来制造t型多晶硅栅极的方法
CN103165451B (zh) 半导体器件的结构及制造方法
CN101740368A (zh) 半导体器件及其栅极的形成方法
CN101577222A (zh) 掺杂方法及ldd掺杂区的形成方法
CN100356584C (zh) 薄膜晶体管及其制造方法
CN101764057B (zh) 侧墙基层形成方法及侧墙形成方法
JP2020194880A (ja) 半導体装置の製造方法
CN1877798A (zh) 基于mosfet工艺的硅基单电子器件结构及其制备方法
CN106158644B (zh) 半导体器件的栅极结构及防止其产生空洞的方法
CN106206284B (zh) 改进型蚀刻工艺
CN107887277A (zh) 一种制作sigma型锗硅的沟槽及器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANG HAIHAN

Free format text: FORMER OWNER: SHINGHAI XINNENG ELECTRONIC TECNOLOGY CO., LTD.

Effective date: 20100727

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200001 ROOM 609-2, AREA B, KEJIJINGCHENG, NO.666, BEIJING EAST ROAD, HUANGPU DISTRICT, SHANGHAI CITY TO: 200060 NO.247, LANE 1281, XIKANG ROAD, PUTUO DISTRICT, SHANGHAI CITY

TA01 Transfer of patent application right

Effective date of registration: 20100727

Address after: Shanghai City, Putuo District Xikang Road 200060 Lane 1281 No. 247

Applicant after: Shang Haihan

Address before: 200001, room 609-2, B District, science capital, 666, Huangpu District, Shanghai, Beijing East Road

Applicant before: Shanghai Xineng Electronic Technology Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant