CN110491779B - Vld终端的制造方法及vld终端 - Google Patents

Vld终端的制造方法及vld终端 Download PDF

Info

Publication number
CN110491779B
CN110491779B CN201910780944.8A CN201910780944A CN110491779B CN 110491779 B CN110491779 B CN 110491779B CN 201910780944 A CN201910780944 A CN 201910780944A CN 110491779 B CN110491779 B CN 110491779B
Authority
CN
China
Prior art keywords
vld
mask
forming
terminal
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910780944.8A
Other languages
English (en)
Other versions
CN110491779A (zh
Inventor
左义忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Sino Microelectronics Co Ltd
Original Assignee
Jilin Sino Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin Sino Microelectronics Co Ltd filed Critical Jilin Sino Microelectronics Co Ltd
Priority to CN201910780944.8A priority Critical patent/CN110491779B/zh
Publication of CN110491779A publication Critical patent/CN110491779A/zh
Application granted granted Critical
Publication of CN110491779B publication Critical patent/CN110491779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供了一种VLD终端的制造方法及VLD终端，涉及半导体器件领域，包括在半导体单晶材料表面通过刻蚀工艺，形成掩蔽窗口；在半导体单晶材料的表面淀积多晶硅层；获取掩膜版，并将掩膜版分割成多个分区；按照预设的第一刻开区宽度，确定每个分区的窗口面积；基于每个分区的窗口面积，按照预设的第二刻开区宽度对每个分区进行刻开，在掩膜版上形成多个注入窗口；在多晶硅层上形成光刻胶；利用掩膜版，通过光刻工艺在光刻胶上形成注入掩蔽窗口；在多晶硅层中注入杂质，形成VLD终端。本发明可以使VLD终端横向上杂质浓度连续变化，减小浓度波动，提高终端效率。

Description

VLD终端的制造方法及VLD终端
技术领域
本发明涉及半导体器件领域，尤其是涉及VLD终端的制造方法及VLD终端。
背景技术
半导体器件的终端技术中横向变掺杂(Variation of Lateral Doping,VLD)终端技术，因终端效率比较高，被广泛应用。现有的工艺实现方式主要是通过先后执行对掩蔽窗口面积调整操作，一次光刻操作、一次注入操作而实现。在芯片的终端处，通过光刻工艺，形成条形闭合掩蔽膜，掩蔽膜窗口的宽窄以及疏密按照一定规律变化；再将杂质注入进行扩散工艺，杂质从表面进行横向和纵向的扩散形成横向掺杂浓度按一定规律变化分布的VLD终端。这种工艺实现方法比较简单，但存在的问题是在横向上杂质浓度变化不平滑，存在十分明显的浓度波动，因此降低了终端效率。
发明内容
本发明的目的在于提供一种VLD终端的制造方法及VLD终端，可以使VLD终端横向上杂质浓度连续变化，减小浓度波动，提高终端效率。
第一方面，本发明实施例提供了一种VLD终端的制造方法，方法包括：在半导体单晶材料表面通过刻蚀工艺，形成掩蔽窗口；在半导体单晶材料的表面淀积多晶硅层；获取掩膜版，并将掩膜版分割成多个分区；按照预设的第一刻开区宽度，确定每个分区的窗口面积；基于每个分区的窗口面积，按照预设的第二刻开区宽度对每个分区进行刻开，在掩膜版上形成多个注入窗口；在多晶硅层上形成光刻胶；利用掩膜版，通过光刻工艺在光刻胶上形成注入掩蔽窗口；在多晶硅层中注入杂质，形成VLD终端。
结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，在多晶硅层注入杂质之后，还包括：去掉光刻胶掩蔽层。
结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，形成VLD终端的步骤，包括：通过扩散工艺形成VLD终端。
结合第一方面的第二种可能的实施方式，本发明实施例提供了第一方面的第三种可能的实施方式，其中，通过扩散工艺形成VLD终端的步骤，包括：进行扩散工艺；去除多晶硅层，形成VLD终端。
结合第一方面的第二种可能的实施方式，本发明实施例提供了第一方面的第四种可能的实施方式，其中，通过扩散工艺形成VLD终端的步骤，包括：进行扩散工艺；通过氧化工艺将多晶硅层氧化成二氧化硅层，形成VLD终端。
结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，在半导体单晶材料表面通过刻蚀工艺，形成掩蔽窗口之前，还包括：通过氧化工艺，在半导体单晶材料表面形成氧化层。
结合第一方面，本发明实施例提供了第一方面的第六种可能的实施方式，其中，获取掩膜版，并将掩膜版分割成多个分区的步骤，包括：获取待制造的VLD终端的长度；按照预设的分割间距以及VLD终端的长度，将掩膜版分割成多个分区。
结合第一方面，本发明实施例提供了第一方面的第七种可能的实施方式，其中，预设的第一刻开区宽度是按照线性规律设置的。
结合第一方面，本发明实施例提供了第一方面的第八种可能的实施方式，其中，半导体单晶材料包括单晶片和/或外延片。
第二方面，本发明实施例还提供了一种VLD终端，其中，该VLD终端是采用第一方面任一实施方式提供的方法制造得到的。
本发明实施例提供了一种VLD终端的制造方法，其中，该方法包括：在半导体单晶材料表面通过刻蚀工艺，形成掩蔽窗口；在半导体单晶材料的表面淀积多晶硅层；获取掩膜版，并将掩膜版分割成多个分区；按照预设的第一刻开区宽度，确定每个分区的窗口面积；基于每个分区的窗口面积，按照预设的第二刻开区宽度对每个分区进行刻开，在掩膜版上形成多个注入窗口；在多晶硅层上形成光刻胶；利用掩膜版，通过光刻工艺在光刻胶上形成注入掩蔽窗口；在多晶硅层中注入杂质，并扩散形成VLD终端。上述VLD终端的制造方法，能够先后按照第一刻开区宽度和第二刻开区宽度对掩膜版进行刻开处理(也即可理解为掩膜版经过两次离散处理)，有助于形成更细密的注入窗口，由于注入杂质在多晶硅层中的扩散速率通常快于半导体单晶材料中的扩散速率，因此，注入杂质经过扩散后，能够使半导体单晶材料表面的横向上杂质浓度更加均匀和连续，得到横向浓度连续变化的VLD终端，减小表面杂质浓度波动，提高终端效率。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1本发明实施例提供的一种VLD终端的制造方法的流程图；
图2为现有技术提供的一种宽窄疏密变化的掩蔽窗口的示意图；
图3为现有技术提供的一种VLD终端的示意图；
图4为本发明实施例提供的另一种VLD终端的制造方法的流程图；
图5为本发明实施例提供的一种在VLD终端形成掩蔽窗口的示意图；
图6为本发明实施例提供的一种半导体单晶材料的表面淀积多晶硅层的示意图；
图7为本发明实施例提供的一种掩膜版的离散示意图；
图8为本发明实施例提供的一种在光刻胶上形成注入掩蔽窗口注入杂质的示意图；
图9为本发明实施例提供的一种扩散后的VLD终端的示意图。
图标：
1-半导体单晶材料；2-光刻胶；3-杂质；4-氧化层；5-VLD扩散区；6-等浓度线；7-多晶硅层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有VLD终端的制造，通过先后执行对掩蔽窗口面积调整操作，一次光刻操作、一次注入操作而实现，该工艺流程包括：参见图2所示，在半导体单晶材料1的表面，通过光刻工艺，在光刻胶2上形成宽窄疏密变化的掩蔽窗口；参见图3所示，注入杂质3，进行扩散工艺，杂质3在半导体单晶材料1的表面进行横向和纵向扩散，得到VLD扩散区5，通过氧化工艺形成氧化层4，最终形成横向掺杂浓度按一定规律变化分布的VLD终端。其中，VLD扩散区5的等浓度线6存在明显的波动。这种工艺实现方法比较简单，但是，在横向上杂质浓度变化不平滑，存在十分明显的浓度波动，因此降低了终端效率。
考虑到现有的工艺实现方法比较简单，在横向上杂质浓度变化不平滑，存在十分明显的浓度波动，终端效率低，基于此，本发明实施例提供了一种VLD终端的制造方法及VLD终端，可以使半导体单晶材料表面的横向上杂质浓度更加均匀和连续，得到横向浓度连续变化的VLD终端，减小表面杂质浓度波动，提高终端效率。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种VLD终端的制造方法及VLD终端进行详细介绍。
参见图1所示的一张VLD终端的制造方法的流程图，示意出VLD终端的制造方法的工艺流程，包括步骤S101至步骤S108：
步骤S101，在半导体单晶材料表面通过刻蚀工艺，形成掩蔽窗口；
步骤S102，在半导体单晶材料的表面淀积多晶硅层；
步骤S103，获取掩膜版，并将掩膜版分割成多个分区；
步骤S104，按照预设的第一刻开区宽度，确定每个分区的窗口面积；
步骤S105，基于每个分区的窗口面积，按照预设的第二刻开区宽度对每个分区进行刻开，在掩膜版上形成多个注入窗口；
步骤S106，在多晶硅层上形成光刻胶；
步骤S107，利用掩膜版，通过光刻工艺在光刻胶上形成注入掩蔽窗口；
步骤S108，在多晶硅层中注入杂质，形成VLD终端。
本实施例提供的上述VLD终端的制造方法，能够先后按照第一刻开区宽度和第二刻开区宽度对掩膜版进行刻开处理(也即可理解为掩膜版经过两次离散处理)，有助于形成更细密的注入窗口，由于注入杂质在多晶硅层中的扩散速率通常快于半导体单晶材料中的扩散速率(通常来说注入杂质在多晶硅层中的扩散速率至少是在半导体单晶材料中的十倍以上)，因此，注入杂质经过扩散后，能够使半导体单晶材料表面的横向上杂质浓度更加均匀和连续，得到横向浓度连续变化的VLD终端，减小表面杂质浓度波动，提高终端效率。
通常而言，VLD终端表面横向上杂质浓度不平滑，存在十分明显的波动；同时，因为VLD终端表面杂质浓度比较低，耐沾污能力弱，需要对结构进行改善。但是，因为表面浓度存在波动，如果场板的末端处在表面浓度高点，会降低终端的耐电压水平，增加场板结构的优化设计难度，甚至不能实现理想的优化结果。本实施例提供的上述VLD终端的制造方法，能够使掩膜版经过两次离散处理，充分利用生产制程能力，形成更细密的掩蔽窗口；同时，利用多晶硅层的横向加速扩散使注入杂质在半导体单晶材料表面的横向上掺杂更加均匀和连续，形成更趋于理想的杂质分布，得到横向浓度连续变化的VLD终端。通过上述VLD终端的制造方法得到的VLD终端表面杂质浓度变化更加平滑和连续，不仅提高了VLD终端的耐电压水平，而且降低了场板结构的优化难度。
进一步，在图1的基础上，本发明实施例提供了一种具体的VLD终端的制造方法，参见图4所示，包括步骤S100至步骤S111：
步骤S100，通过氧化工艺，在半导体单晶材料表面形成氧化层。
步骤S101，在半导体单晶材料表面通过刻蚀工艺，形成掩蔽窗口。
进一步，本实施例提供了一种在VLD终端形成掩蔽窗口的示意图，示意出半导体单晶材料表面形成掩蔽窗口的具体形式，参见图5所示，半导体单晶材料1表面通过氧化工艺形成氧化层4；再通过刻蚀工艺，在半导体单晶材料1表面形成窗口。在具体应用中，上述半导体单晶材料可以是N型硅片，N型硅片的种类可以是单晶片或者外延片。
步骤S102，在半导体单晶材料的表面淀积多晶硅层。
进一步，本实施例提供了一种在半导体单晶材料的表面淀积多晶硅层的示意图，示意出半导体单晶材料表面淀积多晶硅层的具体形式，参见图6所示，在半导体单晶材料1表面和氧化层4表面淀积多晶硅层7。
步骤S103，获取掩膜版，并将掩膜版分割成多个分区。
步骤S104，按照预设的第一刻开区宽度，确定每个分区的窗口面积。
步骤S105，基于每个分区的窗口面积，按照预设的第二刻开区宽度对每个分区进行刻开，在掩膜版上形成多个注入窗口。
进一步，本实施例提供了一种掩膜版的离散示意图，示意出掩膜版的离散的具体方式，包括上述步骤S103至步骤S105，参见图7所示，对掩膜版进行两次离散处理，形成最终注入窗口版图。在具体应用中，对掩膜版的离散处理的具体过程可以是：
获取待制造的VLD终端的长度；
按照预设的分割间距以及VLD终端的长度，将掩膜版分割成多个分区，其中，按照预设的分割间距将掩膜版分割成多个分区可以是按照一定的步距间隔(诸如等间距)将掩膜版分割成多个分区；
按照预设的第一刻开区宽度，确定每个分区的窗口面积，其中，预设的第一刻开区宽度，可以是按照线性规律设置的。在具体应用中，可以是根据窗口面积从大到小按照线性规律进行设置，并对窗口面积进行确定；
基于每个分区的窗口面积，按照预设的第二刻开区宽度对每个分区进行刻开，在掩膜版上形成多个注入窗口。在实际应用中，第二次离散后的窗口面积变化线性(变化斜率)接近第一次离散变化线性，离散后形成的版图中窗口区线条即光刻刻开尺寸以及窗口与窗口之间掩蔽区的尺寸，根据生产制程能力，接近最小值。
步骤S106，在多晶硅层上形成光刻胶。
步骤S107，利用掩膜版，通过光刻工艺在光刻胶上形成注入掩蔽窗口。
步骤S108，在多晶硅层中注入杂质。
进一步，本实施例提供了一种在光刻胶上形成注入掩蔽窗口注入杂质的示意图，示意出在光刻胶上形成注入掩蔽窗口注入杂质的具体方式，参见图8所示，在多晶硅层7中注入杂质，其中，注入的杂质可以是P型杂质。注入的杂质在多晶硅层7中的扩散速率通常快于半导体单晶材料1中的扩散速率(通常来说注入杂质在多晶硅层7中的扩散速率至少是在半导体单晶材料1中的十倍以上)，所以，注入杂质在多晶硅层7中水平方向上的扩散远大于向半导体单晶材料1中的扩散，通过多晶硅层7的横向加速扩散使注入杂质在半导体单晶材料1表面的横向上掺杂更加均匀和连续。
参见图8所示，光刻胶2的形成包括上述步骤S106和步骤S107，在具体应用中，形成光刻胶2的具体过程可以是：在多晶硅层7上形成光刻胶，利用掩膜版，通过光刻工艺在光刻胶上形成注入掩蔽窗口，得到具有多个注入掩蔽窗口的光刻胶2。其中，掩膜版是上述经过两次离散处理后形成的具有多个注入窗口的掩膜版。
步骤S109，去掉光刻胶掩蔽层。
步骤S110，进行扩散工艺。
进一步，本实施例提供了一种扩散后的VLD终端的示意图，示意出扩散后的VLD终端的具体方式，参见图9所示，注入杂质经过扩散工艺扩散后形成VLD扩散区5，VLD扩散区5中的等浓度线6更加平滑和连续，浓度波动减小。
步骤S111，去除多晶硅层或通过氧化工艺将多晶硅层氧化成二氧化硅层，形成VLD终端。
在具体应用中，扩散之后还包括：去除多晶硅层或通过氧化工艺将多晶硅层氧化成二氧化硅层，参见图9所示的氧化层4，最终形成横向浓度连续变化的VLD终端。VLD终端表面杂质横向浓度连续变化，不仅可以减小VLD终端表面杂质浓度的波动，提高终端效率，而且可以提高VLD终端的耐电压水平，降低场板结构的优化难度。
本实施例提供的上述VLD终端的制造方法，通过对掩膜版进行两次离散处理，充分利用生产制程能力，形成更细密的掩蔽窗口；同时，利用多晶硅层的横向加速扩散使注入杂质在半导体单晶材料表面的横向上掺杂更加均匀和连续，形成更趋于理想的杂质分布，得到横向浓度连续变化的VLD终端。不仅可以减小VLD终端表面杂质浓度的波动，提高终端效率，而且可以提高VLD终端的耐电压水平，降低场板结构的优化难度。
进一步，本发明实施例还提供了一种VLD终端，该VLD终端可采用前述VLD终端的制造方法制造得到。在具体应用中，该VLD终端可以应用到半导体器件的制造中。
本发明实施例提供的上述VLD终端的制造方法及VLD终端，由于VLD终端表面的杂质横向浓度连续变化的，不仅可以减小VLD终端表面杂质浓度的波动，提高终端效率，而且可以提高VLD终端的耐电压水平，降低场板结构的优化难度。除非另外具体说明，否则在这些实施例中阐述的部件并不限制本发明的范围。
本发明实施例所提供的VLD终端的制造方法及VLD终端，包括氧化工艺和光刻工艺。氧化工艺用于在半导体的单晶材料表面形成氧化层以及将多晶硅层氧化成二氧化硅；光刻工艺用于在多晶硅层表面形成光刻胶的注入掩蔽窗口，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述氧化工艺和光刻工艺的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的实施例中，应该理解到，所揭露制造方法，可以通过其它的方式实现。以上所描述的终端结构制造方法实施例仅仅是示意性的。
最后应说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种VLD终端的制造方法，其特征在于，所述方法包括：
在半导体单晶材料表面通过刻蚀工艺，形成掩蔽窗口；
在所述半导体单晶材料的表面淀积多晶硅层；
获取掩膜版，并将所述掩膜版分割成多个分区；
按照预设的第一刻开区宽度，确定每个所述分区的窗口面积；
基于每个所述分区的所述窗口面积，按照预设的第二刻开区宽度对每个所述分区进行刻开，在所述掩膜版上形成多个注入窗口；
在所述多晶硅层上形成光刻胶；
利用所述掩膜版，通过光刻工艺在所述光刻胶上形成注入掩蔽窗口；
在所述多晶硅层中注入杂质，形成VLD终端；
所述获取掩膜版，并将所述掩膜版分割成多个分区的步骤，包括：
获取待制造的VLD终端的长度；
按照预设的分割间距以及所述VLD终端的长度，将所述掩膜版分割成多个分区。
2.根据权利要求1所述的VLD终端的制造方法，其特征在于，在所述在所述多晶硅层注入杂质之后，还包括：
去掉光刻胶掩蔽层。
3.根据权利要求1所述的VLD终端的制造方法，其特征在于，所述形成VLD终端的步骤，包括：
通过扩散工艺形成VLD终端。
4.根据权利要求3所述的VLD终端的制造方法，其特征在于，所述通过扩散工艺形成VLD终端的步骤，包括：
进行扩散工艺；
去除所述多晶硅层，形成所述VLD终端。
5.根据权利要求3所述的VLD终端的制造方法，其特征在于，所述通过扩散工艺形成VLD终端的步骤，包括：
进行扩散工艺；
通过氧化工艺将所述多晶硅层氧化成二氧化硅层，形成所述VLD终端。
6.根据权利要求1所述的VLD终端的制造方法，其特征在于，在所述在半导体单晶材料表面通过刻蚀工艺，形成掩蔽窗口之前，还包括：
通过氧化工艺，在所述半导体单晶材料表面形成氧化层。
7.根据权利要求1所述的VLD终端的制造方法，其特征在于，所述预设的第一刻开区宽度是按照线性规律设置的。
8.根据权利要求1所述的VLD终端的制造方法，其特征在于，所述半导体单晶材料包括单晶片和/或外延片。
9.一种VLD终端，其特征在于，所述VLD终端是采用如权利要求1至8任一项所述的方法制造得到的。
CN201910780944.8A 2019-08-22 2019-08-22 Vld终端的制造方法及vld终端 Active CN110491779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910780944.8A CN110491779B (zh) 2019-08-22 2019-08-22 Vld终端的制造方法及vld终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910780944.8A CN110491779B (zh) 2019-08-22 2019-08-22 Vld终端的制造方法及vld终端

Publications (2)

Publication Number Publication Date
CN110491779A CN110491779A (zh) 2019-11-22
CN110491779B true CN110491779B (zh) 2022-05-20

Family

ID=68553040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910780944.8A Active CN110491779B (zh) 2019-08-22 2019-08-22 Vld终端的制造方法及vld终端

Country Status (1)

Country Link
CN (1) CN110491779B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271210B (zh) * 2020-10-22 2023-04-21 吉林华微电子股份有限公司 半导体功率及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064344A (zh) * 2006-04-28 2007-10-31 日产自动车株式会社 半导体装置及其制造方法
CN104183627A (zh) * 2014-08-29 2014-12-03 电子科技大学 一种超结功率器件终端结构
CN108598150A (zh) * 2018-04-25 2018-09-28 西安理工大学 一种横向变掺杂-结终端延伸复合终端结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3851744B2 (ja) * 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
CN101752208B (zh) * 2008-12-03 2013-06-19 商海涵 半导体高压终端结构及其制造方法
US9754788B2 (en) * 2015-07-13 2017-09-05 United Microelectronics Corp. Manufacturing method of semiconductor structure including planarizing a polysilicon layer over an array area and a periphery area
CN105304696B (zh) * 2015-10-29 2019-01-01 深圳深爱半导体股份有限公司 半导体器件的横向变掺杂结终端结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064344A (zh) * 2006-04-28 2007-10-31 日产自动车株式会社 半导体装置及其制造方法
CN104183627A (zh) * 2014-08-29 2014-12-03 电子科技大学 一种超结功率器件终端结构
CN108598150A (zh) * 2018-04-25 2018-09-28 西安理工大学 一种横向变掺杂-结终端延伸复合终端结构及其制造方法

Also Published As

Publication number Publication date
CN110491779A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
US7309636B2 (en) High-voltage metal-oxide-semiconductor device and method of manufacturing the same
WO2008137293A1 (en) A jfet having a step channel doping profile and method of fabrication
US7192834B2 (en) LDMOS device and method of fabrication of LDMOS device
CN110491779B (zh) Vld终端的制造方法及vld终端
US9337288B2 (en) Method of manufacturing MOS-type semiconductor device
JPH04118936A (ja) 半導体装置の製造方法
CN108447896B (zh) 碳化硅功率器件终端结构的制造方法
CN107342224B (zh) Vdmos器件的制作方法
DE102006003102A1 (de) Halbleiterbauelement, Bipolartransistor und Herstellungsverfahren
CN115295417A (zh) 一种横向变掺杂高压ldmos及其制作方法
CN110459466A (zh) 一种沟槽栅功率器件栅极制作方法
CN111128725B (zh) 一种igbt器件制备方法
CN113437154A (zh) 终端有源区同设计的SiC功率器件及其制备方法
CN108054099B (zh) 半导体功率器件的制作方法
CN108110049A (zh) 金属氧化物半导体晶体管及其制作方法
CN106549057B (zh) Dmos器件制作方法与dmos器件
CN109119326B (zh) 半导体结构及其制造方法
CN111244181B (zh) 金属氧化物半导体场效应晶体管及其制作方法
CN111354642B (zh) 一种低导通电阻低压槽栅mos器件的制造方法
CN108735752B (zh) 一种闪存单元结构的制备方法
JPS5952878A (ja) 半導体装置の製造方法
KR100624053B1 (ko) 펀치스루를 방지하기 위한 전력용 반도체 소자 및 그 제조방법
CN117855048A (zh) 一种提升双极pjfet阈值均匀性的方法
CN113223941A (zh) 横向变掺杂结构的制造方法及横向功率半导体器件
KR100498607B1 (ko) 반도체 소자의 폴리실리콘층 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant