CN106549057B - Dmos器件制作方法与dmos器件 - Google Patents
Dmos器件制作方法与dmos器件 Download PDFInfo
- Publication number
- CN106549057B CN106549057B CN201510608584.5A CN201510608584A CN106549057B CN 106549057 B CN106549057 B CN 106549057B CN 201510608584 A CN201510608584 A CN 201510608584A CN 106549057 B CN106549057 B CN 106549057B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- shielding
- polysilicon
- dmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 108
- 229920005591 polysilicon Polymers 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 210000000746 body region Anatomy 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 147
- 125000006850 spacer group Chemical group 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims 2
- 150000002500 ions Chemical class 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种DMOS器件制作方法与DMOS器件，方法包括：在基底上形成多晶硅层；在所述多晶硅层上形成屏蔽材料层；对所述多晶硅层和所述屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层，所述屏蔽层位于所述多晶硅栅极上方；以所述屏蔽层为掩膜，对所述基底进行第一离子注入，形成体区。根据本发明，能够实现对多晶硅栅极掺杂浓度的精确控制。
Description
技术领域
本发明涉及半导体技术，尤其涉及一种DMOS器件制作方法与DMOS器件。
背景技术
DMOS(Double-diffused Metal Oxide Semiconductor，双重扩散金属氧化物半导体)器件是功率MOSFET的一种主要类型，其开关性能在应用中是非常重要的，开关性能主要取决于DMOS器件中多晶硅栅极的等效电阻。理论上等效电阻越小开关频率越高。
但随着DMOS器件尺寸的不断缩减，DMOS器件的面积变得越来越小，开关频率也越来越高，当开关频率达到一定阈值时，可能引发对于DMOS器件的输入信号的EMI(Electromagnetic Interference，电磁干扰)问题，这样有可能导致半导体器件不能正常工作。因此，多晶硅栅极的等效电阻并非越小越好，而是需要根据实际情况调整到合理的范围，使多晶硅栅极电阻能够与DMOS器件的开关特性相匹配，例如开启时间和关断时间，以保证DMOS器件能安全工作。由于多晶硅栅极的等效电阻主要是由掺杂程度决定的，因此，如何精确控制多晶硅的掺杂浓度是亟需解决的问题。
发明内容
本发明提供一种DMOS器件制作方法与DMOS器件，以实现精确控制多晶硅的掺杂浓度。
本发明第一个方面提供一种DMOS器件制作方法，包括：
在基底上形成多晶硅层；
在所述多晶硅层上形成屏蔽材料层；
对所述多晶硅层和所述屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层，所述屏蔽层位于所述多晶硅栅极上方；
以所述屏蔽层为掩膜，对所述基底进行第一离子注入，形成体区。
本发明另一个方面提供一种DMOS器件，包括：
基底；
多晶硅栅极，形成于所述基底上；
屏蔽层，形成于所述多晶硅栅极上方；
体区，形成于所述基底中，且所述体区位于所述多晶硅栅极的两侧。
本发明再一个方面提供一种
由上述技术方案可知，本发明提供的DMOS器件制作方法与DMOS器件，通过在多晶硅栅极上形成屏蔽层，使得在形成多晶硅栅极之后进行的离子注入工艺，由于屏蔽层的屏蔽作用，掺杂离子不会进入到多晶硅栅极中，使得多晶硅栅极的掺杂程度不会受到影响，进而实现对多晶硅栅极掺杂浓度的精确控制，相应地，也能够实现对多晶硅栅极的等效电阻的精确控制。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为根据本发明一实施例的DMOS器件制作方法的流程示意图；
图2A至2I为本发明另一实施例DMOS器件制作方法的各个步骤的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本实施例提供一种DMOS器件制作方法，用于制作DMOS器件。如图1所示，为根据本实施例的DMOS器件制作方法的流程示意图。本实施例的DMOS器件的制作方法包括：
步骤101，在基底上形成多晶硅层。
本实施例的基底可以包括由下而上依次形成的衬底、外延层和栅氧化层。形成该多晶硅层的方式可以是：在栅氧化层上形成一层多晶硅材料层，然后进行离子注入掺杂工艺，形成多晶硅层。
步骤102，在多晶硅层上形成屏蔽材料层。
该屏蔽材料层可以是二氧化硅层。该屏蔽材料层的形成方式有多种，例如多晶硅层上以沉积方式形成多晶硅层，还可以对多晶硅层进行热氧化，在多晶硅层上生成二氧化硅层，采用热氧化方式形成多晶硅层的致密性较好，更利于后续的屏蔽作用。
步骤103，对多晶硅层和屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层，屏蔽层位于多晶硅栅极上方。
具体地，可以在屏蔽材料层上形成具有图案的光刻胶层，然后以该具有图案的光刻胶层为掩膜，对多晶硅层和屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层。本实施例的屏蔽层的厚度可以是0.3微米-0.6微米。
步骤104，以屏蔽层为掩膜，对基底进行第一离子注入，形成体区。
后续形成DMOS器件的源区、漏区、阱区的步骤均同于现有技术，在此不再赘述。由于屏蔽层的作用，多晶硅栅极的离子浓度不会受到任何影响，即多晶硅栅极的掺杂浓度可以为预先设定的浓度，后续由于屏蔽层的屏蔽作用，不会发生改变。
本实施例中，通过在多晶硅栅极上形成屏蔽层，使得在形成多晶硅栅极之后进行的离子注入工艺，由于屏蔽层的屏蔽作用，掺杂离子不会进入到多晶硅栅极中，使得多晶硅栅极的掺杂程度不会受到影响，进而实现对多晶硅栅极掺杂浓度的精确控制，相应地，也能够实现对多晶硅栅极的等效电阻的精确控制。
实施例二
本实施例对实施例一的DMOS器件制作方法做进一步补充说明。如图2A至2I所示，为根据本实施例的DMOS器件制作方法的各个步骤的结构示意图。本实施例以N型DMOS器件制作方法为例进行说明。
如图2A所示，在初始基底201上形成栅氧化层2014，由下而上的衬底2011、外延层2012和栅氧化层2014构成基底200，然后在基底200上形成多晶硅材料层204。
形成栅氧化层2014的具体方式可以是对外延层2012进行热氧化，形成多晶硅材料层204的方式可以采用沉积方式，具体为在栅氧化层2014上形成多晶硅材料层204。
如图2B所示，对多晶硅材料层204进行N型离子注入，形成多晶硅层205。
该N型离子注入工艺为现有技术，在此不再赘述。
如图2C所示，在多晶硅层205上形成屏蔽材料层206。
具体可以对多晶硅层205进行热氧化形成二氧化硅层作为屏蔽材料层206，热氧化工艺的温度在800摄氏度-1000摄氏度。
如图2D所示，对多晶硅层205和屏蔽材料层206进行刻蚀，形成多晶硅栅极207和屏蔽层208，屏蔽层208位于多晶硅栅极207上方。
具体地，可以在屏蔽层208上形成具有图案的光刻胶层209，并以该光刻胶层209为掩膜，对多晶硅层205和屏蔽材料层206进行刻蚀。该屏蔽层208的厚度为0.3微米-0.6微米。
如图2E所示，以屏蔽层208为掩膜，对基底200进行第一离子注入，形成体区210。
在该步骤中，还可以对当前所形成的半导体器件进行退火工艺。该体区210为P型体区。形成P体区210之后，去除光刻胶层209，具体可以采用灰化方式去除该光刻胶层209。
此外，由于离子扩散作用，体区210的两端分别延伸至两侧的多晶硅栅极207的下方。
如图2F所示，在体区210中形成源区211和漏区212。
具体地，在体区207上形成具有图案的光刻胶层213，以屏蔽层208、光刻胶层213为掩膜，对基底200进行离子注入，即N型离子注入，以在多晶硅栅极207的两侧的体区207中分别形成源区211和漏区212。由于离子扩散作用，图2F中示出的是源区211的一端和漏区212的一端分别延伸至多晶硅栅极207下方的情况。
如图2G所示，在屏蔽层208和基底200上形成间隔层214，并对基底200进行第二离子注入，在体区210中形成阱区215。
即在图2F所示的半导体器件的上形成间隔层214，该间隔层214的材料可以是氧化硅。对基底200进行第二离子注入具体为对阱区215进行重掺杂P型离子注入，以在体区210中形成阱区215。
如图2H所示，在间隔层214上形成层间介质层216。
具体地，可以采用沉积方式在间隔层214上形成层间介质层216。该层间介质层216的材料可以是氮化硅。
如图2I所示，在阱区215和多晶硅205上形成接触孔，并在接触孔中形成金属层217。
具体可以对间隔层214和层间介质层216进行刻蚀，以在阱区215上形成接触孔，并对间隔层214、层间介质层216和屏蔽层208进行刻蚀，以在多晶硅栅极上形成接触孔，然后采用沉积方式，在各接触孔中形成金属层217。
接着对金属层217进行刻蚀以及后续其他工艺，完成整个DMOS器件的制作。后续流程为现有技术，在此不再赘述。
根据本实施例的DMOS器件制作方法，通过在多晶硅栅极上形成屏蔽层，使得在形成多晶硅栅极之后进行的离子注入工艺中的离子均不会进入到多晶硅栅极中，进而使得多晶硅栅极的掺杂程度不会受到影响，进而实现多晶硅栅极掺杂浓度的精确控制，相应地，也能够实现对多晶硅栅极的等效电阻的精确控制。
实施例三
本实施例提供一种DMOS器件。如图2E所示，本实施例的DMOS器件包括基底200、多晶硅栅极207、屏蔽层208和体区210。
其中，多晶硅栅极207形成于基底200上；屏蔽层208形成于多晶硅栅极207上方；体区210形成于基底200中，且体区210位于多晶硅栅极207的两侧。其中，基底包括由下而上依次形成的衬底2011、外延层2012和栅氧化层2014。
需指出的是，尽管是在多晶硅栅极207两侧的基底210中注入离子，但是由于体区210的离子扩散作用，体区210的两端会延伸进多晶硅栅极207的底部。
本实施例的屏蔽层208的材料为二氧化硅，屏蔽层208的厚度为0.3微米-0.6微米。
本实施例中，通过在多晶硅栅极上设置屏蔽层，使得在形成多晶硅栅极之后进行的离子注入工艺，由于屏蔽层的屏蔽作用，掺杂离子不会进入到多晶硅栅极中，使得多晶硅栅极的掺杂程度不会受到影响，进而实现多晶硅栅极掺杂浓度的精确控制，相应地，也能够实现对多晶硅栅极的等效电阻的精确控制。
实施例四
本实施例对实施例三的DMOS器件做进一步补充说明。
如图2I所示，本实施例的DMOS器件除了实施例三描述的基底200、多晶硅栅极207、屏蔽层208和体区210，还包括有源区211和漏区212、间隔层214、层间介质层216、阱区215和金属层217。
其中，源区211和漏区212形成于体区210中，间隔层214形成在屏蔽层208上，且间隔层208分别覆盖在源区211和漏区212上，层间介质层216形成在间隔层208上，阱区215形成于体区210中，且阱区215位于源区211和漏区212之间，金属层217分别形成于阱区215上和多晶硅栅极207上。
该DMOS器件的具体形成方法与实施例二一致，在此不再赘述。
根据本实施例的DMOS器件，通过在多晶硅栅极上设置屏蔽层，使得在形成多晶硅栅极之后进行的离子注入工艺中的离子均不会进入到多晶硅栅极中，进而使得多晶硅栅极的掺杂程度不会受到影响，进而实现多晶硅栅极掺杂浓度的精确控制，相应地，也能够实现对多晶硅栅极的等效电阻的精确控制。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (6)
1.一种DMOS器件制作方法，其特征在于，包括：
在基底上形成多晶硅材料层后，对所述多晶硅材料层进行N型离子注入，形成多晶硅层；
在所述多晶硅层上形成屏蔽材料层；
对所述多晶硅层和所述屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层，所述屏蔽层位于所述多晶硅栅极上方；所述屏蔽层的厚度为0.3微米-0.6微米；
以所述屏蔽层为掩膜，对所述基底进行第一离子注入，形成体区；
所述在所述多晶硅层上形成屏蔽材料层包括：
对所述多晶硅层进行热氧化，在所述多晶硅层上生成二氧化硅层。
2.根据权利要求1所述的DMOS器件制作方法，其特征在于，在形成体区之后，还包括：
在所述体区中形成源区；
在所述屏蔽层和所述基底上形成间隔层；
对所述基底进行第二离子注入，在所述体区中形成阱区；
在所述间隔层上形成层间介质层；
在所述阱区和所述多晶硅上形成接触孔；
在所述接触孔中形成金属层。
3.根据权利要求1-2中任一项所述的DMOS器件制作方法，其特征在于，所述基底包括由下而上依次形成的衬底、外延层和栅氧化层。
4.一种DMOS器件，其特征在于，包括：
基底；
通过在所述基底上形成多晶硅材料层后，对所述多晶硅材料层进行N型离子注入而形成的多晶硅栅极；
屏蔽层，形成于所述多晶硅栅极上方；所述屏蔽层的厚度为0.3微米-0.6微米；
通过以所述屏蔽层为掩膜，对所述基底进行第一离子注入而形成于所述基底中的体区，且所述体区位于所述多晶硅栅极的两侧；
所述屏蔽层为二氧化硅层。
5.根据权利要求4所述的DMOS器件，其特征在于，还包括：
形成于体区中的源区；
在所述屏蔽层上形成的间隔层，所述间隔层覆盖在所述源区上；
在所述间隔层上形成的层间介质层；
形成于所述体区中的阱区，所述阱区位于所述源区之间；
金属层，分别形成于所述阱区上和所述多晶硅栅极上。
6.根据权利要求4-5中任一项所述的DMOS器件，其特征在于，所述基底包括由下而上依次形成的衬底、外延层和栅氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510608584.5A CN106549057B (zh) | 2015-09-22 | 2015-09-22 | Dmos器件制作方法与dmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510608584.5A CN106549057B (zh) | 2015-09-22 | 2015-09-22 | Dmos器件制作方法与dmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106549057A CN106549057A (zh) | 2017-03-29 |
| CN106549057B true CN106549057B (zh) | 2020-06-23 |
Family
ID=58365423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510608584.5A Active CN106549057B (zh) | 2015-09-22 | 2015-09-22 | Dmos器件制作方法与dmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106549057B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117193B (zh) | 2020-09-21 | 2023-05-16 | 杭州芯迈半导体技术有限公司 | 碳化硅mosfet器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965146B1 (en) * | 2004-11-29 | 2005-11-15 | Silicon-Based Technology Corp. | Self-aligned planar DMOS transistor structure and its manufacturing methods |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100204805B1 (ko) * | 1996-12-28 | 1999-06-15 | 윤종용 | 디엠오에스 트랜지스터 제조방법 |
| CN1237588C (zh) * | 2001-03-26 | 2006-01-18 | 立生半导体股份有限公司 | 功率金属氧化物半导体场效应晶体管的制造方法 |
| CN104867972B (zh) * | 2014-02-20 | 2017-09-05 | 北大方正集团有限公司 | 集成驱动电阻的dmos器件及其制作方法 |
-
2015
- 2015-09-22 CN CN201510608584.5A patent/CN106549057B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965146B1 (en) * | 2004-11-29 | 2005-11-15 | Silicon-Based Technology Corp. | Self-aligned planar DMOS transistor structure and its manufacturing methods |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106549057A (zh) | 2017-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8981470B2 (en) | Semiconductor device and manufacturing method of the same | |
| US8017486B2 (en) | Method of fabricating low on-resistance lateral double-diffused MOS device | |
| US10756200B2 (en) | Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor | |
| KR20100064556A (ko) | 반도체 소자 및 그 제조 방법 | |
| US9331194B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TW201622150A (zh) | 半導體元件、終端結構及其製造方法 | |
| TW201840003A (zh) | 具有可調整臨界電壓之高壓空乏型mos元件及其製造方法 | |
| CN112018187B (zh) | Ldmos器件及其制造方法 | |
| US7948031B2 (en) | Semiconductor device and method of fabricating semiconductor device | |
| CN106549057B (zh) | Dmos器件制作方法与dmos器件 | |
| JP2014022487A (ja) | 半導体装置 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| EP3035388B1 (en) | Semiconductor device and fabrication method thereof | |
| CN104810288A (zh) | 一种dmos器件的制造方法 | |
| JP2013115144A (ja) | 半導体装置およびその製造方法 | |
| CN105405889B (zh) | 一种具有全方位电流扩展路径的沟槽mosfet | |
| CN105225957A (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 | |
| KR20110078879A (ko) | 수평형 디모스 트랜지스터의 제조방법 | |
| KR20110078978A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20130073776A (ko) | 횡형 디모스 트랜지스터 및 이의 제조방법 | |
| CN109065447B (zh) | 一种功率器件芯片及其制造方法 | |
| CN108807379B (zh) | 具有可调整临界电压的高压耗尽型mos元件及其制造方法 | |
| US9748339B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 | |
| TWI553870B (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |