CN104867972B - 集成驱动电阻的dmos器件及其制作方法 - Google Patents

集成驱动电阻的dmos器件及其制作方法 Download PDF

Info

Publication number
CN104867972B
CN104867972B CN201410058147.6A CN201410058147A CN104867972B CN 104867972 B CN104867972 B CN 104867972B CN 201410058147 A CN201410058147 A CN 201410058147A CN 104867972 B CN104867972 B CN 104867972B
Authority
CN
China
Prior art keywords
driving resistance
dmos
grid
units
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410058147.6A
Other languages
English (en)
Other versions
CN104867972A (zh
Inventor
蔡远飞
何昌
姜春亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410058147.6A priority Critical patent/CN104867972B/zh
Publication of CN104867972A publication Critical patent/CN104867972A/zh
Application granted granted Critical
Publication of CN104867972B publication Critical patent/CN104867972B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种集成驱动电阻的DMOS器件及其制作方法，涉及半导体技术领域，所述DMOS器件包括：栅端口、驱动电阻和若干DMOS单元，每个DMOS单元均包括栅极，所述栅端口与所述驱动电阻的一端连接，所述驱动电阻的另一端与每个DMOS单元的栅极分别连接。本发明通过在DMOS器件中设置栅端口的驱动电阻，降低了DMOS单元的开关速度，并抑制了高频振荡。

Description

集成驱动电阻的DMOS器件及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种集成驱动电阻的DMOS器件及其制作方法。
背景技术
DMOS器件与互补金属氧化物半导体（Complementary Metal OxideSemiconductor，CMOS）结构类似，也有源、漏、栅等电极，但是漏端击穿电压高。DMOS器件主要有两种类型，垂直双扩散金属氧化物半导体场效应管VDMOSFET（vertical double-diffused MOSFET）和横向双扩散金属氧化物半导体场效应管LDMOSFET（lateral double-dif fused MOSFET）。
参照图1，DMOS器件是由成百上千的单一结构的DMOS单元所组成的，这些单元的数目是根据一个芯片所需要的驱动能力所决定的，DMOS器件的性能直接决定了芯片的驱动能力和芯片面积，故而DMOS单元的性能也是至关重要的，但DMOS单元处于高频状态时，由于输入阻抗降低，在某个频率范围内甚至变成负阻，导致开关速度过快，从而引发高频振荡。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：如何降低DMOS单元的开关速度，抑制高频振荡。
（二）技术方案
为解决上述技术问题，本发明提供了一种集成驱动电阻的DMOS器件，所述DMOS器件包括：栅端口、驱动电阻和若干DMOS单元，每个DMOS单元均包括栅极，所述栅端口与所述驱动电阻的一端连接，所述驱动电阻的另一端与每个DMOS单元的栅极分别连接。
其中，所述DMOS器件还包括：外延层，所述外延层上表面设有栅氧化层，所述栅极为栅极多晶硅，所述驱动电阻和所述栅极多晶硅设于栅氧化层上表面。
其中，所述外延层内设有体区，所述体区内设有N阱区和P阱区，所述N阱区为所述DMOS单元的源极，所述DMOS器件还包括：源端口，所述源端口与每个DMOS单元的源极连接。
其中，所述外延层下表面设有衬底，所述衬底为所述DMOS单元的漏极，所述DMOS器件还包括：漏端口，所述漏端口与每个DMOS单元的漏极连接。
本发明还公开了一种用于制作所述的DMOS器件的制作方法，所述方法包括：
S1：在衬底的上表面生长外延层；
S2：在所述外延层的上表面从下到上依次生长栅氧化层和多晶硅层；
S3：对所述多晶硅层上表面除待设置驱动电阻外的区域进行掺杂；
S4：对掺杂后的多晶硅层进行刻蚀，保留所述待设置驱动电阻的区域，并形成栅极多晶硅，所述栅极多晶硅为DMOS单元的栅极；
S5：对所述待设置驱动电阻的区域进行掺杂，以形成所述驱动电阻；
S6：将所述驱动电阻的一端和所述栅极多晶硅相连，所述驱动电阻的另一端与DMOS器件的栅端口连接。
其中，步骤S6包括：
S601：在上一步所形成的结构上表面淀积介质层，并在所述驱动电阻上方的介质层上开设第一接触孔和第二接触孔，在所述栅极多晶硅上方的介质层上开设第三接触孔；
S602：进行金属淀积和回刻，以使得所述驱动电阻通过所述第二接触孔和第三接触孔相连接，所述驱动电阻通过第一接触孔与所述栅端口连接。
其中，在步骤S1和步骤S2之间还包括：
S101：在所述外延层上表面生长初始氧化层；
S102：剥除所述初始氧化层，以打开有源区；
步骤S2中，所述栅氧化层和多晶硅层生长于所述有源区内。
其中，步骤S4和S5还包括：
S401：对所述外延层进行注入，以形成体区；
步骤S5还包括：
对除位于所述驱动电阻正下方以外的体区均进行注入掺杂，以形成N阱区，所述N阱区为DMOS单元的源极；
步骤S5和S6之间还包括：
在上一步所形成的结构的上表面淀积侧墙，利用所述侧墙向所述体区进行注入，以形成P阱区；
步骤S601还包括：在所述源极之上开设第四接触孔；
步骤S602还使得所述源极与所述DMOS器件的源端口连接。
其中，步骤S6之后还包括：
对所述衬底下表面进行减薄和金属沉积处理，所述衬底为DMOS单元的漏极，将所述漏极与所述DMOS器件的漏端口连接。
其中，步骤S5还包括：通过调整对所述待设置驱动电阻的区域的掺杂浓度，以调整所述驱动电阻的阻值。
（三）有益效果
本发明通过在DMOS器件中设置栅端口的驱动电阻，降低了DMOS单元的开关速度，并抑制了高频振荡。
附图说明
图1是现有技术中的DMOS器件的结构示意图；
图2是本发明一种实施方式的集成驱动电阻的DMOS器件的结构示意图；
图3是图2所示的DMOS器件的制作方法的流程图；
图4是本发明一种实施例的集成驱动电阻的DMOS器件的制作方法中第1步的示意图；
图5是本发明一种实施例的集成驱动电阻的DMOS器件的制作方法中第2步的示意图；
图6是本发明一种实施例的集成驱动电阻的DMOS器件的制作方法中第3步的示意图；
图7是本发明一种实施例的集成驱动电阻的DMOS器件的制作方法中第4步的示意图；
图8是本发明一种实施例的集成驱动电阻的DMOS器件的制作方法中第5步的示意图；
图9是本发明一种实施例的集成驱动电阻的DMOS器件的制作方法中第6步的示意图；
图10是本发明一种实施例的集成驱动电阻的DMOS器件的制作方法中第7步的示意图；
图11是本发明一种实施例的集成驱动电阻的DMOS器件的制作方法中第8步的示意图；
图12是本发明一种实施例的集成驱动电阻的DMOS器件的制作方法中第9步的示意图；
图13是本发明一种实施例的集成驱动电阻的DMOS器件的制作方法中第10步的示意图；
图14是本发明一种实施例的集成驱动电阻的DMOS器件的制作方法中第11步的示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
图2是本发明一种实施方式的集成驱动电阻的DMOS器件的结构示意图；参照图2，所述DMOS器件包括：栅端口、驱动电阻和若干DMOS单元，每个DMOS单元均包括栅极，所述栅端口与所述驱动电阻的一端连接，所述驱动电阻的另一端与每个DMOS单元的栅极分别连接。
为保证驱动电阻的体积足够小，以节省电路的布线空间，优选地，所述DMOS器件还包括：外延层，所述外延层上表面设有栅氧化层，所述栅极为栅极多晶硅，所述驱动电阻和所述栅极多晶硅设于栅氧化层上表面。
优选地，所述外延层内设有体区，所述体区内设有N阱区（即图中的“N+”区域）和P阱区（即图中的“P+”区域），所述N阱区为所述DMOS单元的源极，所述DMOS器件还包括：源端口，所述源端口与每个DMOS单元的源极连接。
优选地，所述外延层下表面设有衬底，所述衬底为所述DMOS单元的漏极，所述DMOS器件还包括：漏端口，所述漏端口与每个DMOS单元的漏极连接。
本发明还公开了一种用于制作所述的DMOS器件的制作方法，参照图3，所述方法包括：
S1：在衬底的上表面生长外延层；
S2：在所述外延层的上表面从下到上依次生长栅氧化层和多晶硅层；
S3：对所述多晶硅层上表面除待设置驱动电阻外的区域进行掺杂；
S4：对掺杂后的多晶硅层进行刻蚀，保留所述待设置驱动电阻的区域，并形成栅极多晶硅，所述栅极多晶硅为DMOS单元的栅极；
S5：对所述待设置驱动电阻的区域进行掺杂，以形成所述驱动电阻；
S6：将所述驱动电阻的一端和所述栅极多晶硅相连，所述驱动电阻的另一端与DMOS器件的栅端口连接。
为便于实现步骤S6，优选地，步骤S6包括：
S601：在上一步所形成的结构上表面淀积介质层，并在所述驱动电阻上方的介质层上开设第一接触孔和第二接触孔，在所述栅极多晶硅上方的介质层上开设第三接触孔；
S602：进行金属淀积和回刻，以使得所述驱动电阻通过所述第二接触孔和第三接触孔相连接，所述驱动电阻通过第一接触孔与所述栅端口连接。
优选地，在步骤S1和步骤S2之间还包括：
S101：在所述外延层上表面生长初始氧化层；
S102：剥除所述初始氧化层，以打开有源区；
步骤S2中，所述栅氧化层和多晶硅层生长于所述有源区内。
优选地，步骤S4和S5还包括：
S401：对所述外延层进行注入，以形成体区；
步骤S5还包括：
对除位于所述驱动电阻正下方以外的体区均进行注入掺杂，以形成N阱区，所述N阱区为DMOS单元的源极；
步骤S5和S6之间还包括：
在上一步所形成的结构的上表面淀积侧墙，利用所述侧墙向所述体区进行注入，以形成P阱区；
步骤S601还包括：在所述源极之上开设第四接触孔；
步骤S602还使得所述源极与所述DMOS器件的源端口连接。
优选地，步骤S6之后还包括：
对所述衬底下表面进行减薄和金属沉积处理，所述衬底为DMOS单元的漏极，将所述漏极与所述DMOS器件的漏端口连接。
当驱动电阻Rg过大时，导通时间延长，损耗发热加剧；驱动电阻Rg过小时，di/dt增高，可能产生误导通，使器件损坏。故而应根据管子的电流容量和电压额定值以及开关频率来选取驱动电阻Rg的阻值，通常选取几欧至几十欧之间(在具体应用中，还应根据实际情况予以适当调整)，为便于调整驱动电阻的阻值，优选地，步骤S5还包括：通过调整对所述待设置驱动电阻的区域的掺杂浓度，以调整所述驱动电阻的阻值。
驱动电阻Rg的阻值的计算方法为：Rg=Rs*(W/L)，其中，Rs为单元电阻，W/L为图形的宽长比。通过合理匹配DMOS单元的源极注入的浓度（调节Rs，一般调整至几十欧每单元即可）与合理设计Rg的宽长比（视Rs而定），可将Rg的阻值调整到目标值。
由于DMOS单元的栅极与驱动电阻均利用多晶硅来制作，各自的工艺参数有不同的要求，具体的制作步骤如下：多晶硅淀积后，采用光罩选择性注入掺杂，首先对栅电极部分的多晶硅进行掺杂，把制作驱动电阻部分的多晶硅利用光阻保护起来，在SRC注入（即源极注入）时再完成该部分电阻的掺杂。采用这种方法将栅极多晶硅与驱动电阻多晶硅分为两个步骤完成掺杂，达到满足各自电性要求的目的。
实施例
下面以一个具体的实施例来说明本发明的制作方法，但不限定本发明的保护范围。本实施例的制作方法包括以下步骤：
1、参照图4，在衬底（即图中的“N+Sub”）的上表面生长外延层（即图中的“N-EPI”），并在外延层的上表面生长初始氧化层（即图中的“Int-OX”）；
2、参照图5，剥除初始氧化层，打开有源区（终端结构位置需要留下初始氧化层，为便于描述，此处及后续步骤均省略了终端结构）；
3、参照图6，在所述外延层的上表面有源区内从下到上依次生长栅氧化层和多晶硅层；
4、参照图7，多晶硅层淀积后利用光罩选择性注入，只对栅极多晶硅掺杂(栅极的作用是传导控制信号)；待设置驱动电阻Rg的区域多晶硅用光阻（PR）保护起来；
5、参照图8，对掺杂后的多晶硅层进行刻蚀，保留所述待设置驱动电阻的区域，并形成栅极多晶硅，所述栅极多晶硅为DMOS单元的栅极；
6、参照图9，对所述外延层进行注入和退火处理，以形成体区（即图中的“P-Body”）；
7、参照图10，对除位于所述驱动电阻正下方以外的体区均进行注入（SRC注入，即源极注入）和退火处理，以形成N阱区（即图中的“N+”区域），所述N阱区为DMOS单元的源极。
8、参照图11，在上一步所形成的结构的上表面淀积侧墙（即图中的“Spacer”），利用所述侧墙向所述体区进行注入，以形成P阱区（即图中的“P+”区域）；
9、参照图12，在上一步所形成的结构上表面淀积并回流，以形成介质层（即图中的“ILD”）；
10、参照图13，并在所述驱动电阻上方的介质层上开设第一接触孔和第二接触孔，在所述栅极多晶硅上方的介质层上开设第三接触孔，在所述源极之上开设第四接触孔，进行金属淀积和回刻，以使得所述驱动电阻通过所述第二接触孔和第三接触孔相连接，所述驱动电阻通过第一接触孔与所述栅端口（即图中的“Gate”）连接，所述源极与所述DMOS器件的源端口（即图中的“Source”）连接，图中的“Metal”为金属层；
11、对所述衬底下表面进行减薄和金属沉积处理，所述衬底为DMOS单元的漏极，将所述漏极与所述DMOS器件的漏端口连接，所述漏端口为Ti-Ni-Ag，其由金属沉积形成。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (6)

1.一种用于制作集成驱动电阻的DMOS器件的制作方法，其特征在于，所述DMOS器件包括：栅端口、驱动电阻和若干DMOS单元，每个DMOS单元均包括栅极，所述栅端口与所述驱动电阻的一端连接，所述驱动电阻的另一端与每个DMOS单元的栅极分别连接；
所述制作方法包括：
S1：在衬底的上表面生长外延层；
S2：在所述外延层的上表面从下到上依次生长栅氧化层和多晶硅层；
S3：对所述多晶硅层上表面除待设置驱动电阻外的区域进行掺杂；
S4：对掺杂后的多晶硅层进行刻蚀，保留所述待设置驱动电阻的区域，并形成栅极多晶硅，所述栅极多晶硅为DMOS单元的栅极；
S5：对所述待设置驱动电阻的区域进行掺杂，以形成所述驱动电阻；
S6：将所述驱动电阻的一端和所述栅极多晶硅相连，所述驱动电阻的另一端与DMOS器件的栅端口连接。
2.如权利要求1所述的方法，其特征在于，步骤S6包括：
S601：在上一步所形成的结构上表面淀积介质层，并在所述驱动电阻上方的介质层上开设第一接触孔和第二接触孔，在所述栅极多晶硅上方的介质层上开设第三接触孔；
S602：进行金属淀积和回刻，以使得所述驱动电阻通过所述第二接触孔和第三接触孔相连接，所述驱动电阻通过第一接触孔与所述栅端口连接。
3.如权利要求2所述的方法，其特征在于，在步骤S1和步骤S2之间还包括：
S101：在所述外延层上表面生长初始氧化层；
S102：剥除所述初始氧化层，以打开有源区；
步骤S2中，所述栅氧化层和多晶硅层生长于所述有源区内。
4.如权利要求2所述的方法，其特征在于，步骤S4和S5还包括：
S401：对所述外延层进行注入，以形成体区；
步骤S5还包括：
对除位于所述驱动电阻正下方以外的体区均进行注入掺杂，以形成N阱区，所述N阱区为DMOS单元的源极；
步骤S5和S6之间还包括：
在上一步所形成的结构的上表面淀积侧墙，利用所述侧墙向所述体区进行注入，以形成P阱区；
步骤S601还包括：在所述源极之上开设第四接触孔；
步骤S602还使得所述源极与所述DMOS器件的源端口连接。
5.如权利要求4所述的方法，其特征在于，步骤S6之后还包括：
对所述衬底下表面进行减薄和金属沉积处理，所述衬底为DMOS单元的漏极，将所述漏极与所述DMOS器件的漏端口连接。
6.如权利要求1所述的方法，其特征在于，步骤S5还包括：通过调整对所述待设置驱动电阻的区域的掺杂浓度，以调整所述驱动电阻的阻值。
CN201410058147.6A 2014-02-20 2014-02-20 集成驱动电阻的dmos器件及其制作方法 Expired - Fee Related CN104867972B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410058147.6A CN104867972B (zh) 2014-02-20 2014-02-20 集成驱动电阻的dmos器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410058147.6A CN104867972B (zh) 2014-02-20 2014-02-20 集成驱动电阻的dmos器件及其制作方法

Publications (2)

Publication Number Publication Date
CN104867972A CN104867972A (zh) 2015-08-26
CN104867972B true CN104867972B (zh) 2017-09-05

Family

ID=53913684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410058147.6A Expired - Fee Related CN104867972B (zh) 2014-02-20 2014-02-20 集成驱动电阻的dmos器件及其制作方法

Country Status (1)

Country Link
CN (1) CN104867972B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549057B (zh) * 2015-09-22 2020-06-23 北大方正集团有限公司 Dmos器件制作方法与dmos器件
CN107425014B (zh) 2017-05-16 2021-02-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN107393923B (zh) * 2017-06-27 2020-06-23 苏州美天网络科技有限公司 开关性能稳定的功率器件
CN109192782A (zh) * 2018-09-04 2019-01-11 深圳市诚朗科技有限公司 一种功率器件及其制作方法
CN114267717B (zh) * 2021-11-19 2024-03-01 深圳深爱半导体股份有限公司 半导体器件及其制备方法
CN114783951B (zh) * 2022-06-15 2022-09-02 南京华瑞微集成电路有限公司 一种提高栅极驱动能力的器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879666B2 (en) * 2008-07-23 2011-02-01 Freescale Semiconductor, Inc. Semiconductor resistor formed in metal gate stack
CN102237310A (zh) * 2010-04-29 2011-11-09 台湾积体电路制造股份有限公司 集成电路及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614480B2 (en) * 2011-07-05 2013-12-24 Texas Instruments Incorporated Power MOSFET with integrated gate resistor and diode-connected MOSFET
US20130313653A1 (en) * 2012-05-25 2013-11-28 Infineon Technologies Austria Ag MOS Transistor with Multi-finger Gate Electrode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879666B2 (en) * 2008-07-23 2011-02-01 Freescale Semiconductor, Inc. Semiconductor resistor formed in metal gate stack
CN102237310A (zh) * 2010-04-29 2011-11-09 台湾积体电路制造股份有限公司 集成电路及其制造方法

Also Published As

Publication number Publication date
CN104867972A (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
CN104867972B (zh) 集成驱动电阻的dmos器件及其制作方法
TWI585970B (zh) 橫向超級接面金氧半場效電晶體元件
CN102569411B (zh) 半导体器件及其制作方法
CN103872137B (zh) 增强型、耗尽型和电流感应集成vdmos功率器件
CN111463281B (zh) 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法
CN101924131B (zh) 横向扩散mos器件及其制备方法
TWI618154B (zh) 用於製備橫向超級接面結構的方法
CN103178093A (zh) 高压结型场效应晶体管的结构及制备方法
CN102593178B (zh) 具有超结结构的半导体器件及其制作方法
CN106783620B (zh) 抗emi的超结vdmos器件结构及其制备方法
CN103779415A (zh) 平面型功率mos器件及其制造方法
CN106158927A (zh) 一种优化开关特性的超结半导体器件及制造方法
CN111244177A (zh) 一种沟槽型mos器件的结构、制作工艺以及电子装置
CN103560149A (zh) 绝缘栅双极型晶体管及其制造方法
CN103123898A (zh) 超级结双扩散金属氧化物半导体器件的制作方法
CN211017082U (zh) 一种超结型mosfet器件
CN101447433B (zh) 双扩散场效应晶体管制造方法
CN105576022B (zh) 具有超结结构的半导体器件及其制备方法
CN106206720A (zh) 一种低栅漏电容沟槽型功率器件及其制造方法
CN106169506B (zh) Ddd mos器件结构及其制造方法
CN102956489A (zh) 沟槽晶体管的制造方法
CN113140559B (zh) 功率集成二极管及其制造方法
CN103839803B (zh) 一种平面型igbt结构的制备方法
CN104810286B (zh) 一种mos管及其制造方法
CN107230633A (zh) 具有垂直结构的氮化镓场效应晶体管器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170905

Termination date: 20180220