CN108807379B - 具有可调整临界电压的高压耗尽型mos元件及其制造方法 - Google Patents
具有可调整临界电压的高压耗尽型mos元件及其制造方法 Download PDFInfo
- Publication number
- CN108807379B CN108807379B CN201710313015.7A CN201710313015A CN108807379B CN 108807379 B CN108807379 B CN 108807379B CN 201710313015 A CN201710313015 A CN 201710313015A CN 108807379 B CN108807379 B CN 108807379B
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- conductive
- type
- region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 title description 8
- 150000004706 metal oxides Chemical class 0.000 title description 8
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种具有可调整临界电压的高压耗尽型MOS元件及其制造方法，该具有可调整临界电压的高压耗尽型MOS元件包含:第一导电型阱区；第二导电型沟道区，用以于非耗尽状态下使高压耗尽型MOS元件导通操作，且于耗尽状态下使高压耗尽型MOS元件不导通操作；第二导电型连接区，邻接于第二型沟道区；第一导电型栅极，用以控制高压耗尽型MOS元件的导通与不导通；第二导电型轻掺杂扩散区，邻接于第二导电型沟道区；第二导电型源极；第二导电型漏极，不与第一导电型栅极相邻接。其中第一导电型栅极具有第一导电型或/及第二导电型的杂质掺杂，且第一导电型栅极的净掺杂浓度根据目标临界电压而决定。
Description
技术领域
本发明涉及一种高压耗尽型金属氧化物半导体(Metal Oxide Semiconductor,MOS)元件，特别是指一种具有可调整临界电压(threshold voltage)的高压耗尽型MOS元件。本发明也涉及制造具有可调整临界电压的高压耗尽型MOS元件的制造方法。
背景技术
一般而言，应用于例如但不限于电源供应电路等高压电路，通常会需要不同临界电压的相同导电型的MOS元件，以利于高压电路设计。图1揭示一种现有技术的高压MOS元件(MOS元件1)，其中MOS元件1包含MOS元件1A与1B，MOS元件1A与1B为相同导电型的MOS元件(例如皆为NMOS)，二者的结构相似，其差别处在于MOS元件1A与1B的栅极介电层138A与138B的厚度不同(例如图1中MOS元件1B的栅极介电层138B的厚度较大)，使得MOS元件1A与1B可具有不同的临界电压。
图2则揭示另一种现有技术的高压MOS元件(MOS元件2)，MOS元件2A与2B的差别在于第一导电型阱区12A与12B的杂质掺杂(doping)浓度不同，使得MOS元件2A与2B可具有不同的临界电压。
图1与2中所示的现有技术，其缺点在于皆需以额外的光罩与工艺步骤才能定义与制作出不同厚度的绝缘层或是具有不同杂质掺杂浓度的导电型阱区，而形成具有多种临界电压的相同导电型高压MOS元件，成本因而提高。
本发明相较于图1与2的现有技术，不需额外的光罩与工艺步骤，即可于同一基板中形成具有多种临界电压的相同导电型高压耗尽型MOS元件，因而可降低成本。
发明内容
本发明的目的在于克服现有技术的不足与缺陷，提出一种具有可调整临界电压的高压耗尽型MOS元件及其制造方法，不需额外的光罩与工艺步骤，即可于同一基板中形成具有多种临界电压的相同导电型高压耗尽型MOS元件，因而可降低成本。
为达上述目的，就其中一个观点言，本发明提供了一种具有可调整临界电压的高压耗尽型金属氧化物半导体(Metal Oxide Semiconductor,MOS)元件，形成于一半导体基板，其中该半导体基板，于一纵向上，具有相对的一上表面与一下表面，该高压耗尽型MOS元件包含：一第一导电型阱区，形成于该半导体基板中，且于该纵向上，位于该上表面下方并接触于该上表面；一第二导电型沟道区，形成于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，其中该第二导电型沟道区于一非耗尽状态下，该高压耗尽型MOS元件导通操作，且于一耗尽状态下，该高压耗尽型MOS元件不导通操作；一第二导电型连接区，形成于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于该横向上，邻接于该第二导电型沟道区；一第一导电型栅极，形成于该上表面上，于该纵向上，该第一导电型栅极堆叠并接触于该上表面上，且位于并接触该第二导电型沟道区的至少一部分区域正上方，用以控制该第二导电型沟道区为该耗尽状态或该非耗尽状态；一第二导电型轻掺杂扩散区，形成于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，并位于该第一导电型栅极的一间隔层正下方，且于该横向上，邻接于该第二导电型沟道区；一第二导电型源极，形成于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于该横向上，邻接于该第二导电型轻掺杂扩散区；以及一第二导电型漏极，形成于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于该横向上，邻接于该第二导电型连接区，且不与该第一导电型栅极相邻接；其中该第二导电型连接区的杂质掺杂浓度低于该第二导电型漏极的杂质掺杂浓度；其中该第一导电型栅极具有第一导电型或/及第二导电型的杂质掺杂，且该第一导电型栅极的一净掺杂浓度根据一目标临界电压而决定。
在一较佳实施例中，该基板还具有一高压MOS元件，与该高压耗尽型MOS元件，利用对应相同的工艺步骤，形成一第一导电型阱区、一第二导电型源极、以及一第二导电型漏极，且该高压MOS元件具有一第二导电型栅极。
在一较佳实施例中，该高压耗尽型MOS元件还包含一场氧化区，形成于该上表面上，且堆叠并接触于部分该第二导电型连接区的正上方，其中该第一导电型栅极靠近该第二导电型漏极侧的部分区域，于该纵向上堆叠且接触于至少一部分该场氧化区的正上方。
为达上述目的，就另一个观点言，本发明也提供了一种具有可调整临界电压的高压耗尽型金属氧化物半导体(Metal Oxide Semiconductor,MOS)元件制造方法，包含以下步骤：提供一半导体基板，且于一纵向上，具有相对的一上表面与一下表面；形成一第一导电型阱区于该半导体基板中，且于该纵向上，位于该上表面下方并接触于该上表面；形成一第二导电型沟道区于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，其中当该第二导电型沟道区于一非耗尽状态下，该高压耗尽型MOS元件导通操作，且于一耗尽状态下，该高压耗尽型MOS元件不导通操作；形成一第二导电型连接区于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于该横向上，邻接于该第二导电型沟道区；形成一第一导电型栅极于该上表面上，且于该纵向上，该第一导电型栅极堆叠并接触于该上表面上，且位于并接触该第二导电型沟道区的至少一部分区域正上方，用以控制该第二导电型沟道区为该耗尽状态或该非耗尽状态；形成一第二导电型轻掺杂扩散区于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，并位于该第一导电型栅极的一间隔层正下方，且于该横向上，邻接于该第二导电型沟道区；形成一第二导电型源极于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于该横向上，邻接于该第二导电型轻掺杂扩散区；以及形成一第二导电型漏极于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于该横向上，邻接于该第二导电型连接区，且不与该第一导电型栅极相邻接；其中该第二导电型连接区的杂质掺杂浓度低于该第二导电型漏极的杂质掺杂浓度；其中该第一导电型栅极具有第一导电型或/及第二导电型的杂质掺杂，且该第一导电型栅极的一净掺杂浓度根据一目标临界电压而决定。
在一较佳实施例中，该基板还具有一高压MOS元件，与该高压耗尽型MOS元件，利用对应相同的工艺步骤，形成一第一导电型阱区、一第二导电型源极、以及一第二导电型漏极，且该高压MOS元件具有一第二导电型栅极。
在一较佳实施例中，该第一导电型栅极利用与该半导体基板中的一晶体管元件的一第一导电型源极或一第一导电型漏极相同的一光刻步骤(lithography step)以及相同的一离子植入步骤形成。
在一较佳实施例中，该高压耗尽型MOS元件制造方法还包含以下步骤:形成一场氧化区于该上表面上，且堆叠并接触于部分该第二导电型连接区的正上方，其中于该第一导电型栅极靠近该第二导电型漏极侧的部分区域，该纵向上堆叠且接触于至少一部分该场氧化区的正上方。
以下通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1显示一种现有技术的金属氧化物半导体元件的剖面示意图；
图2显示一种现有技术的金属氧化物半导体元件的剖面示意图；
图3显示本发明的具有可调整临界电压高压耗尽型金属氧化物半导体元件的一实施例的剖面示意图；
图4显示本发明的具有可调整临界电压高压耗尽型金属氧化物半导体元件的一实施例的剖面示意图；
图5显示本发明的具有可调整临界电压高压耗尽型金属氧化物半导体元件的一实施例的剖面示意图；
图6A-6I显示本发明的具有可调整临界电压高压耗尽型金属氧化物半导体元件制造方法的一实施例的剖面示意图。
图中符号说明
1,1A,1B,2,2A,2B 金属氧化物半导体元件
3,3A,3B,4,5,6,61,62 金属氧化物半导体元件
11 半导体基板
11’ 上表面
11” 下表面
12,12A,12B 第一导电型阱区
13,13A,13B 栅极
14,14A,14B 第二导电型源极
15,15A,15B 第二导电型沟道区
16,16A,16B 第二导电型连接区
17,17A,17B 第二导电型漏极
18 场氧化区
19,19A,19B 第二导电型轻掺杂扩散区
135,135A,135B 栅极间隔层
136,136A,136B 栅极间隔层
137,137A,137B 栅极导电层
138,138A,138B 介电层
21,22,23 光阻层
具体实施方式
本发明中的图式均属示意，主要意在表示工艺步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。
请参阅图3，图中所示为本发明的具有可调整临界电压的高压耗尽型金属氧化物半导体(Metal Oxide Semiconductor,MOS)元件的一种实施例(高压耗尽型MOS元件3A与3B)，高压耗尽型MOS元件3A与3B皆为耗尽型(depletionmode)高压MOS元件。其中高压耗尽型MOS元件3A与3B形成于同一半导体基板11，其于一纵向(如图中的虚线箭号方向，下同)上，具有相对的一上表面11’与一下表面11”，高压耗尽型MOS元件3A与3B分别包含：第一导电型阱区12A与12B、第二导电型沟道区15A与15B、第二导电型连接区16A与16B、栅极13A与13B、第二导电型轻掺杂扩散区19A与19B、第二导电型源极14A与14B、以及第二导电型漏极17A与17B。需说明的是，前述的“第一导电型”与“第二导电型”指于高压耗尽型MOS元件中，以不同导电型的杂质掺杂于半导体组成区域(例如但不限于前述的阱区、源极、漏极与栅极等区域)内，使得半导体组成区域成为第一或第二导电型(例如但不限于第一导电型为P型，而第二导电型为N型，或反之亦可)。
请继续参阅图3，第一导电型阱区12A与12B，形成于半导体基板11中，且于该纵向上，位于该上表面11’下方并接触于该上表面11’；在一实施例中，第一导电型阱区12A与12B可互相邻接，换言之，高压耗尽型MOS元件3A与3B可形成于同一阱区内。
第二导电型沟道区15A与15B，分别形成于第一导电型阱区12A与12B中，且于该纵向上，位于该上表面11’下方并接触于该上表面11’，其中第二导电型沟道区15A与15B分别用以于一非耗尽(non-depleted)状态下使该高压耗尽型MOS元件3A与3B导通操作，且于一耗尽(depleted)状态下使MOS元件3A与3B不导通操作。
第二导电型连接区16A与16B，分别形成于第一导电型阱区12A与12B中，且于该纵向上，位于该上表面11’下方并接触于该上表面11’，且于一横向(如图中的实线箭号方向，下同)上，分别邻接于第二导电型沟道区15A与15B。
栅极13A与13B，形成于该上表面11’上，于该纵向上，该栅极13A与13B堆叠并邻接于该上表面11’上，且分别位于并接触第二导电型沟道区15A与15B各自的至少一部分区域正上方，分别用以控制第二导电型沟道区15A与15B为该耗尽状态或该非耗尽状态。
第二导电型轻掺杂扩散区19A与19B，形成于第一导电型阱区12A与12B中，且于该纵向上，位于该上表面11’下方并接触于该上表面11’，并位于栅极13A与13B的一间隔层135A与135B正下方，且于该横向上，分别邻接于第二导电型沟道区15A与15B，以避免高压耗尽型MOS元件3A与3B导通操作时，发生沟道不导通的状况，且可改善短沟道效应(shortchannel effect)。
第二导电型源极14A与14B，分别形成于第一导电型阱区12A与12B中，且于该纵向上，位于该上表面11’下方并接触于该上表面11’，且于该横向上，第二导电型源极14A与14B分别邻接于第二导电型轻掺杂扩散区19A与19B；第二导电型漏极17A与17B，分别形成于第一导电型阱区12A与12B中，且于该纵向上，位于该上表面11’下方并接触于该上表面11’，且于该横向上，分别与第二导电型连接区16A与16B邻接，且不与栅极13A与13B相邻接；其中第二导电型连接区16A与16B的杂质掺杂浓度分别皆低于第二导电型漏极17A与17B的杂质掺杂浓度。
在一实施例中，高压耗尽型MOS元件3A的栅极13A的杂质掺杂为第二导电型，而高压耗尽型MOS元件3B的栅极13B的杂质掺杂为第一导电型，由于栅极13A与栅极13B杂质掺杂为不同导电型，因此其工作函数(work function)亦不相同，使得高压耗尽型MOS元件3A与3B可具有不同的临界电压，换言之，本发明可在同一基板中，形成具有多种临界电压的高压耗尽型MOS元件。其中所述的栅极杂质掺杂指于图中所示的栅极导电层137A与137B中，掺杂第一导电型杂质及╱或第二导电型杂质。
此外需说明的是，所谓的高压MOS元件，指于正常操作时，施加于漏极的电压高于一特定的电压，例如5V；一般而言，高压MOS元件的漏极与栅极间，具有第二导电型连接区(如图3中16A与16B所示意的区域)，将漏极(如图3中17A与17B)与栅极(如图3中13A与13B)分隔，且第二导电型连接区的横向长度根据正常操作时所承受的操作电压而调整。此外，高压耗尽型MOS元件3A可以由高压增强型MOS元件取代，此种组合亦属于本发明的范围。
在一实施例中，可于同一高压耗尽型MOS元件的栅极上同时掺杂不同导电型的杂质，举例而言，请参阅图4，图中显示本发明的高压耗尽型MOS元件的一种实施例(高压耗尽型MOS元件4)的剖面图，MOS元件4与上述的高压耗尽型MOS元件3B类似，其不同之处在于高压耗尽型MOS元件4的栅极导电层137同时具有杂质掺杂为第一导电型与第二导电型的栅极杂质掺杂，且其中栅极导电层137的净杂质型态为第一导电型。需说明的是，其中第一导电型与第二导电型的栅极杂质掺杂浓度可依需求而调整，而使得高压耗尽型MOS元件4的临界电压更具可调整性。此外，在一较佳实施例中，同时具有杂质掺杂为第一导电型与第二导电型的栅极杂质掺杂的栅极导电层137中，于横向、纵向以及宽度方向上，皆无显著的第一导电型与第二导电型的接面(例如P-N接面)。
值得注意的是，本发明的高压耗尽型MOS元件，可通过前述不同型式或浓度的杂质掺杂，使得高压耗尽型MOS元件可具有可调整的临界电压。在一较佳实施例中，于同一基板中，本发明的高压耗尽型MOS元件可具有多种临界电压的高压耗尽型MOS元件，因此可大幅增加高压电路设计的弹性，且本发明调整临界电压的方式，在一较佳实施例中，可使用一般的高压耗尽型MOS元件工艺步骤与光罩组合，因而可以较低的成本，在单一基板中，形成具有多种临界电压的高压耗尽型MOS元件，其工艺步骤的细节将详述于后。
请参阅图5，图中显示本发明的高压耗尽型MOS元件的一种实施例(高压耗尽型MOS元件5)，高压耗尽型MOS元件5与上述的高压耗尽型MOS元件3B及4类似，其不同之处在于高压耗尽型MOS元件5还包含场氧化区18，形成于该上表面11’上，且堆叠并接触于部分该第二导电型连接区16的正上方，其中，栅极13靠近该第二导电型漏极17侧的部分区域，于该纵向上堆叠且接触于至少一部分场氧化区18的正上方(在本实施例的图式中，栅极13靠近该第二导电型漏极17侧的部分区域，于该纵向上堆叠且接触于全部场氧化区18的正上方)。本实施例说明了，根据本发明的教示，本发明的高压耗尽型MOS元件还可结合应用于例如高压耗尽型MOS元件5等高压耗尽型MOS元件中，其中高压耗尽型MOS元件5由于具有场氧化区18，因此能承受较高的电压。此外，场氧化区18并不限于如图所示的区域氧化(local oxidationof silicon,LOCOS)结构，亦可为浅沟槽绝缘(shallow trench isolation,STI)结构(未示出)。
图6A-6I显示根据本发明的具有可调整临界电压的高压耗尽型金属氧化物半导体元件6(包含元件61与62)制造方法的剖视示意图。首先，如图6A所示，提供半导体基板11，其中，半导体基板11例如但不限于为P型硅基板，当然亦可以为其他半导体基板。半导体基板11于一纵向(如图中的虚线箭号方向)上，具有相对的一上表面11’与一下表面11”。接着，如图6B所示，形成第一导电型阱区12A与12B，形成于半导体基板11中，且于该纵向上，位于该上表面11’下方并接触于该上表面11’；形成第一导电型阱区12A与12B的方法，例如但不限于以光刻工艺、离子植入工艺、与热工艺形成(未示出)，此为本领域技术人员所熟知，在此不予赘述。在一实施例中，第一导电型阱区12A与12B可互相邻接，亦即，高压耗尽型MOS元件61与62可形成于同一阱区内。
接下来，如图6C所示，形成场氧化区18于半导体基板11上，以定义高压耗尽型MOS元件61与62的区域，且在后续工艺中所形成的栅极13A与13B、第二导电型源极14A与14B、第二导电型沟道区15A与15B、第二导电型连接区16A与16B、第二导电型漏极17A与17B等皆分别形成于如图所示的高压耗尽型MOS元件3A与3B的区域内。其中，场氧化区18为如图所示的区域氧化(local oxidation of silicon,LOCOS)结构或浅沟槽绝缘(shallow trenchisolation,STI)结构(未示出)。
接下来，如图6D所示，分别形成第二导电型沟道区15A与15B于第一导电型阱区12A与12B中，且于该纵向上，位于该上表面11’下方并接触于该上表面11’，其中第二导电型沟道区15A与15B分别用以于一非耗尽(non-depleted)状态下使该高压耗尽型MOS元件61与62导通操作，且于一耗尽(depleted)状态下使高压耗尽型MOS元件3A与3B不导通操作。
接下来，如图6E所示，形成第二导电型连接区16A与16B于第一导电型阱区12A与12B中，且于该纵向上，位于该上表面11’下方并接触于该上表面11’，且于该横向上，分别邻接于第二导电型沟道区15A与15B。
接下来，如图6F所示，形成栅极13A与13B于该上表面11’上，于该纵向上，该栅极13A与13B堆叠并接触于该上表面11’上，且分别位于并接触第二导电型沟道区15A与15B各自的至少一部分区域正上方，用以控制该第二导电型沟道区15A与15B为该耗尽状态或该非耗尽状态。
接下来，如图6G所示，以介电层138A与138B、栅极导电层137A与137B以及光阻层21作为屏蔽，以定义第二导电型轻掺杂扩散区19A与19B的离子植入区，并以离子植入工艺步骤，将第二导电型杂质，以加速离子的形式，植入定义的区域内以形成第二导电型轻掺杂扩散区19A与19B，且于该横向上，分别邻接于第二导电型沟道区15A与15B。
接下来，如图6H所示，以栅极13A、场氧化区18以及光阻层22作为屏蔽，以定义第二导电型源极14A与14B与第二导电型漏极17A与17B的离子植入区，并以离子植入工艺步骤，将第二导电型杂质，以加速离子的形式，植入定义的区域内以形成第二导电型源极14A与14B与第二导电型漏极17A与17B。其中，于该横向上，第二导电型源极14A与14B分别邻接于第二导电型轻掺杂扩散区19A与19B，而第二导电型漏极17A与17B则分别邻接于第二导电型连接区16A与16B；且其中第二导电型漏极17A与17B不与栅极13A与13B相邻接，使得高压耗尽型MOS元件61与62可操作于较高的电压。
此外值得注意的是，在本实施例中，栅极13A的第二导电型栅极杂质掺杂亦在本步骤中形成。当然，栅极13A的第二导电型栅极杂质掺杂，亦可与第二导电型源极14A与14B与第二导电型漏极17A与17B的形成步骤分开，而以不同于第二导电型源极14A与14B与第二导电型漏极17A与17B的第二导电型杂质的浓度或其他参数而形成的。
需说明的是，在一实施例中，第二导电型沟道区15A与15B可以光罩定义第二导电型杂质离子植入区域，使得第二导电型沟道区15A与15B分别邻接于第二导电型轻掺杂扩散区19A与19B以及第二导电型连接区16A与16B，但未邻接于第二导电型源极14A与14B与第二导电型漏极17A与17B，以使本发明的高压耗尽型MOS元件可操作于较高的电压下。而在一实施例中，第二导电型沟道区15A与15B则不需以光罩定义第二导电型杂质离子植入区域，以节省成本，在此情况下，部分的第二导电型沟道区15A与15B可能会重叠于部分的第二导电型轻掺杂扩散区19A与19B、第二导电型连接区16A与16B、第二导电型源极14A与14B、以及第二导电型漏极17A与17B。
接下来，如图6I所示，以光阻层23作为屏蔽，以定义形成栅极13B的第一导电型栅极杂质掺杂区域，并以离子植入工艺步骤，将第一导电型杂质，以加速离子的形式，植入定义的区域内以使栅极13B具有第一导电型的栅极杂质掺杂。在一较佳实施例中，第一导电型杂质掺杂至栅极13B的步骤可与半导体基板11中的一晶体管元件(例如一第一导电型MOS元件，未示出)的一第一导电型源极或一第一导电型漏极(未示出)的形成步骤同时进行，因此本发明可在不增加光罩数目以及工艺步骤的情况下，仍可提供具有多种临界电压的同导电型的高压耗尽型MOS元件，可大幅增加高压电路设计的弹性且不增加成本。当然，栅极13B的第一导电型杂质掺杂亦可与第一导电型MOS元件的第一导电型源极与漏极的形成步骤分开，而以不同于第一导电型MOS元件的源极与漏极的第一导电型杂质的浓度或其他参数而形成的。
以上已针对较佳实施例来说明本发明，以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。所说明的各个实施例，并不限于单独应用，亦可以组合应用；举其中一例，具有“第一导电型栅极杂质掺杂”、“第二导电型栅极杂质掺杂”、与同时具有“第一与第二导电型栅极杂质掺杂”的高压耗尽型MOS元件，其中的二者或以上可以并用，而使得本发明的高压耗尽型MOS元件具有多种临界电压高压耗尽型MOS元件的组合。此外，在本发明的相同精神下，本领域技术人员可以思及各种等效变化以及各种组合，例如，本发明亦可应用于其他型式的高压或非高压MOS元件中。由此可知，在本发明的相同精神下，本领域技术人员可以思及各种等效变化以及各种组合，其组合方式甚多，在此不一一列举说明。因此，本发明的范围应涵盖上述及其他所有等效变化。
Claims (5)
1.一种具有可调整临界电压的高压耗尽型MOS元件，形成于一半导体基板，其中该半导体基板，于一纵向上，具有相对的一上表面与一下表面，其特征在于，该高压耗尽型MOS元件包含：
一第一导电型阱区，形成于该半导体基板中，且于该纵向上，位于该上表面下方并接触于该上表面；
一第二导电型沟道区，形成于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，其中当该第二导电型沟道区于一非耗尽状态下，该高压耗尽型MOS元件导通操作，且于一耗尽状态下，该高压耗尽型MOS元件不导通操作；
一第二导电型连接区，形成于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于一横向上，邻接于该第二导电型沟道区；
一第一导电型栅极，形成于该上表面上，于该纵向上，该第一导电型栅极堆叠并接触于该上表面上，且位于并接触该第二导电型沟道区的至少一部分区域正上方，用以控制该第二导电型沟道区为该耗尽状态或该非耗尽状态；
一第二导电型轻掺杂扩散区，形成于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，并位于该第一导电型栅极的一间隔层正下方，且于该横向上，邻接于该第二导电型沟道区；
一第二导电型源极，形成于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于该横向上，邻接于该第二导电型轻掺杂扩散区；以及
一第二导电型漏极，形成于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于该横向上，邻接于该第二导电型连接区，且不与该第一导电型栅极相邻接；其中该第二导电型连接区的杂质掺杂浓度低于该第二导电型漏极的杂质掺杂浓度；
其中该第一导电型栅极具有第一导电型或/及第二导电型的杂质掺杂，且该第一导电型栅极的一净掺杂浓度根据一目标临界电压而决定；
其中该基板还具有一高压MOS元件，与该高压耗尽型MOS元件，利用对应相同的工艺步骤，形成一第一导电型阱区、一第二导电型源极、以及一第二导电型漏极，且该高压MOS元件具有一第二导电型栅极。
2.如权利要求1所述的高压耗尽型MOS元件，其中，还包含一场氧化区，形成于该上表面上，且堆叠并接触于部分该第二导电型连接区的正上方，其中该第一导电型栅极靠近该第二导电型漏极侧的部分区域，于该纵向上堆叠且接触于至少一部分该场氧化区的正上方。
3.一种具有可调整临界电压的高压耗尽型MOS元件制造方法，其特征在于，包含以下步骤：
提供一半导体基板，且于一纵向上，具有相对的一上表面与一下表面；
形成一第一导电型阱区于该半导体基板中，且于该纵向上，位于该上表面下方并接触于该上表面；
形成一第二导电型沟道区于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，其中当该第二导电型沟道区于一非耗尽状态下，该高压耗尽型MOS元件导通操作，且于一耗尽状态下，该高压耗尽型MOS元件不导通操作；
形成一第二导电型连接区于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于一横向上，邻接于该第二导电型沟道区；
形成一第一导电型栅极于该上表面上，且于该纵向上，该第一导电型栅极堆叠并接触于该上表面上，且位于并接触该第二导电型沟道区的至少一部分区域正上方，用以控制该第二导电型沟道区为该耗尽状态或该非耗尽状态；
形成一第二导电型轻掺杂扩散区于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，并位于该第一导电型栅极的一间隔层正下方，且于该横向上，邻接于该第二导电型沟道区；
形成一第二导电型源极于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于该横向上，邻接于该第二导电型轻掺杂扩散区；以及
形成一第二导电型漏极于该第一导电型阱区中，且于该纵向上，位于该上表面下方并接触于该上表面，且于该横向上，邻接于该第二导电型连接区，且不与该第一导电型栅极相邻接；其中该第二导电型连接区的杂质掺杂浓度低于该第二导电型漏极的杂质掺杂浓度；
其中该栅极具有第一导电型或/及第二导电型的杂质掺杂，且该栅极的一净掺杂浓度根据一目标临界电压而决定；
其中该基板还具有一高压MOS元件，与该高压耗尽型MOS元件，利用对应相同的工艺步骤，形成一第一导电型阱区、一第二导电型源极、以及一第二导电型漏极，且该高压MOS元件具有一第二导电型栅极。
4.如权利要求3所述的高压耗尽型MOS元件制造方法，其中，该第一导电型栅极利用与该半导体基板中的一晶体管元件的一第一导电型源极或一第一导电型漏极相同的一光刻步骤以及相同的一离子植入步骤形成。
5.如权利要求3所述的高压耗尽型MOS元件制造方法，其中，还包含：形成一场氧化区于该上表面上，且堆叠并接触于部分该第二导电型连接区的正上方，其中该第一导电型栅极靠近该第二导电型漏极侧的部分区域，于该纵向上堆叠且接触于至少一部分该场氧化区的正上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710313015.7A CN108807379B (zh) | 2017-05-05 | 2017-05-05 | 具有可调整临界电压的高压耗尽型mos元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710313015.7A CN108807379B (zh) | 2017-05-05 | 2017-05-05 | 具有可调整临界电压的高压耗尽型mos元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807379A CN108807379A (zh) | 2018-11-13 |
| CN108807379B true CN108807379B (zh) | 2021-08-27 |
Family
ID=64054903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710313015.7A Active CN108807379B (zh) | 2017-05-05 | 2017-05-05 | 具有可调整临界电压的高压耗尽型mos元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807379B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359688A (zh) * | 2007-07-31 | 2009-02-04 | 台湾积体电路制造股份有限公司 | 一种半导体器件 |
| CN101484985A (zh) * | 2005-07-25 | 2009-07-15 | 飞思卡尔半导体公司 | 半导体器件及其制造方法 |
| CN101752418A (zh) * | 2008-12-09 | 2010-06-23 | 上海华虹Nec电子有限公司 | 提高ldmos晶体管中的崩溃电压的方法 |
| CN103489912A (zh) * | 2012-06-12 | 2014-01-01 | 无锡华润上华半导体有限公司 | 一种高压结型场效应晶体管 |
| CN103985759A (zh) * | 2014-05-22 | 2014-08-13 | 无锡市晶源微电子有限公司 | 一种无耗尽注入的耗尽型pmos管结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611111B1 (ko) * | 2004-07-15 | 2006-08-10 | 삼성전자주식회사 | 고주파용 모오스 트랜지스터, 이의 형성 방법 및 반도체장치의 제조 방법 |
| JP5349885B2 (ja) * | 2008-09-30 | 2013-11-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2017
- 2017-05-05 CN CN201710313015.7A patent/CN108807379B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101484985A (zh) * | 2005-07-25 | 2009-07-15 | 飞思卡尔半导体公司 | 半导体器件及其制造方法 |
| CN101359688A (zh) * | 2007-07-31 | 2009-02-04 | 台湾积体电路制造股份有限公司 | 一种半导体器件 |
| CN101752418A (zh) * | 2008-12-09 | 2010-06-23 | 上海华虹Nec电子有限公司 | 提高ldmos晶体管中的崩溃电压的方法 |
| CN103489912A (zh) * | 2012-06-12 | 2014-01-01 | 无锡华润上华半导体有限公司 | 一种高压结型场效应晶体管 |
| CN103985759A (zh) * | 2014-05-22 | 2014-08-13 | 无锡市晶源微电子有限公司 | 一种无耗尽注入的耗尽型pmos管结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807379A (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI392086B (zh) | 具有堆疊異質摻雜邊緣及漸進漂移區域之改良式減少表面場的高壓ｐ型金屬氧化半導體裝置 | |
| TWI438898B (zh) | 自我對準之互補雙擴散金氧半導體 | |
| US8158475B2 (en) | Gate electrodes of HVMOS devices having non-uniform doping concentrations | |
| US9660020B2 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same | |
| JP4965080B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09270466A (ja) | 半導体装置及びその製造方法 | |
| US20100176449A1 (en) | Semiconductor device and method for manufacturing same | |
| TW201427002A (zh) | 橫向雙擴散金屬氧化物半導體元件製造方法 | |
| TWI621273B (zh) | 具有可調整臨界電壓之高壓空乏型mos元件及其製造方法 | |
| KR101781220B1 (ko) | 디프레션형 ｍｏｓ 트랜지스터를 갖는 반도체 장치 | |
| KR102424771B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8450808B1 (en) | HVMOS devices and methods for forming the same | |
| US9263436B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP6651957B2 (ja) | 半導体装置およびその製造方法 | |
| US6350641B1 (en) | Method of increasing the depth of lightly doping in a high voltage device | |
| CN108807379B (zh) | 具有可调整临界电压的高压耗尽型mos元件及其制造方法 | |
| CN108962988B (zh) | 高压金属氧化物半导体元件及其制造方法 | |
| TWI509813B (zh) | 延伸源極－汲極金屬氧化物半導體電晶體及其形成方法 | |
| TWI595570B (zh) | 具有雙井區之金屬氧化物半導體元件及其製造方法 | |
| JP2009302114A (ja) | 半導体装置及びその製造方法 | |
| JP4202388B2 (ja) | 半導体装置及びその製造方法 | |
| CN108074928B (zh) | 具有双阱的金属氧化物半导体元件及其制造方法 | |
| US10325981B2 (en) | High-side power device and manufacturing method thereof | |
| US20230178648A1 (en) | Nmos half-bridge power device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |