JP4965080B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4965080B2
JP4965080B2 JP2005067575A JP2005067575A JP4965080B2 JP 4965080 B2 JP4965080 B2 JP 4965080B2 JP 2005067575 A JP2005067575 A JP 2005067575A JP 2005067575 A JP2005067575 A JP 2005067575A JP 4965080 B2 JP4965080 B2 JP 4965080B2
Authority
JP
Japan
Prior art keywords
diffusion layer
impurity diffusion
gate electrode
self
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005067575A
Other languages
English (en)
Other versions
JP2006253397A (ja
Inventor
衛 石切山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2005067575A priority Critical patent/JP4965080B2/ja
Priority to US11/276,405 priority patent/US20060205166A1/en
Publication of JP2006253397A publication Critical patent/JP2006253397A/ja
Application granted granted Critical
Publication of JP4965080B2 publication Critical patent/JP4965080B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、ゲート電極にオーバーラップした低濃度拡散層からなる電界緩和層を有する高耐圧ＭＯＳトランジスタ及びその製造方法に関する。
高耐圧ＭＯＳトランジスタにおいては、一般的に、ドレイン電極に高電圧が印加される。このため、ゲート電極直下のドレイン電極側の低濃度拡散層で、電界集中が生じ、インパクトイオン化を引き起こし、高エネルギーを持った電子及び正孔が直上のゲート絶縁膜に注入・捕獲され、素子特性の経時変化を引き起こす。
そこで、ゲート電極の下端部での電界を緩和のため、ソース／ドレインを構成する高濃度拡散領域をゲート電極から離間させたオフセット構造が知られている。オフセット構造の従来例が、特許文献１に開示されている。ゲート電極の側壁に隣接してスペーサが設けられ、このスペーサの直下には低濃度拡散領域が設けられる。よって、高濃度拡散領域は、ほぼスペーサの距離だけゲート電極から離間即ちオフセットされる。ここで、電界緩和効果を大きくするには、オフセット量を大きくする。
ゲート電極の下端部での電界緩和のための他の構造として、電界緩和層として働く低濃度拡散層がゲート電極にオーバーラップした構造が知られている。特許文献１は、高耐圧ＭＯＳトランジスタの従来のゲートオーバーラップ構造を開示するものである。ドレイン領域の低濃度拡散層の一部が、ゲート電極とオーバーラップしている。ゲート絶縁膜上に形成したマスクを使用してイオン注入工程を行い、半導体基板上に低濃度拡散層を選択的に形成する。その後、ゲート絶縁膜上にポリシリコン層を形成し、更に、このポリシリコン層をパターニングすることで、低濃度拡散層と所定の距離だけオーバーラップするゲート電極を形成する。このため、低濃度拡散層がゲート電極の長さに依存せず形成することが可能となる。ここで、電界緩和効果を大きくするには、オーバーラップ量を大きくすることが効果的であるとしている。
前述の従来のゲートオーバーラップ構造の形成方法は、電界緩和効果を大きくする視点で提案されたものであるため、実際には以下の問題が生じる。
第１の問題として、低濃度拡散層を形成した後にゲート電極を形成する必要がある。よって、公知のリソグラフィー技術において、低濃度拡散層を形成するためのパターニングと、ゲート電極を形成するためのパターニングとの合わせ余裕を考慮して、低濃度拡散層とゲート電極とのオーバーラップ寸法を決定する必要があった。即ち、本来必要とする低濃度拡散層とゲート電極とのオーバーラップ寸法に、パターニングの合わせ余裕を加えた寸法を設計値とする必要があった。このため、電流駆動能力の低下を招くと共に、素子の微細化が妨げられていた。
第２の問題として、低濃度拡散層を形成した後にゲート電極を形成する必要がある。よって、公知のリソグラフィー技術において、低濃度拡散層を形成するためのパターニングと、ゲート電極を形成するためのパターニングとの合わせずれが生じた場合、ゲート電極に対し低濃度拡散層が非対称となり、素子の特性にばらつきを与える。
第３の問題として、公知のリソグラフィー技術において、高濃度拡散層を形成するためのパターニングと、ゲート電極を形成するためのパターニングとの合わせ余裕を考慮して、高濃度拡散層とゲート電極との距離を決定する必要があった。即ち、本来必要とする高濃度拡散層とゲート電極との距離に、パターニングの合わせ余裕を加えた寸法を設計値とする必要があった。このため、電流駆動能力の更なる低下を招くと共に、素子の特性にばらつきを与える。更に、素子の微細化が妨げられていた。
そこで、本発明の目的は、前述した問題のない半導体装置を提供することである。
更に、本発明の目的は、前述した問題のない半導体装置の製造方法を提供することである。
本発明は、半導体基板の上方に、ゲート絶縁膜を形成する第１の工程と、前記ゲート絶縁膜上に、第１の導電性膜を形成する第２の工程と、前記第１の導電性膜上に、第１の絶縁膜パターンを形成する第３の工程と、少なくとも前記第１の絶縁膜パターンをマスクとして使用して、前記半導体基板中に不純物のイオン注入を行うことで、前記半導体基板中に第１の不純物拡散層を選択的に形成する第４の工程と、前記第１の絶縁膜パターンをマスクとして再使用して、前記第１の不純物拡散層と自己整合的にオーバーラップするシリコン酸化膜を、前記第１の導電性膜に選択的に形成する第５の工程と、少なくとも前記シリコン酸化膜をマスクとして使用して、前記第１の導電性膜を選択的にエッチングすることにより、前記シリコン酸化膜により画定したゲート端部であって、前記第１の不純物拡散層に自己整合するゲート端部を有すると共に、前記第１の不純物拡散層と自己整合的にオーバーラップするゲート電極を形成する第６の工程と、前記ゲート電極をマスクとして使用して、前記半導体基板中に、不純物のイオン注入を行うことで、第１の不純物拡散層に隣接すると共に、前記ゲート端部に自己整合する第２の不純物拡散層を前記半導体基板中に選択的に形成する第７の工程とを含むことを特徴とする半導体装置の製造方法を提供する。
また、本発明は、半導体基板の上方に延在するゲート絶縁膜上に、第１の導電性膜を形成する第１の工程と、前記第１の導電性膜上に、第１の絶縁膜パターンを形成する第２の工程と、少なくとも前記第１の絶縁膜パターンをマスクとして使用して、前記半導体基板中に不純物のイオン注入を行うことで、前記半導体基板中に第１の不純物拡散層を選択的に形成する第３の工程と、前記第１の絶縁膜パターンをマスクとして再使用して、前記第１の不純物拡散層と自己整合的にオーバーラップするシリコン酸化膜を、前記第１の導電性膜に選択的に形成する第４の工程と、少なくとも前記シリコン酸化膜をマスクとして使用して、前記第１の導電性膜を選択的にエッチングすることにより、前記シリコン酸化膜により画定したゲート端部であって、前記第１の不純物拡散層に自己整合するゲート端部を有すると共に、前記第１の不純物拡散層と自己整合的にオーバーラップするゲート電極を形成する第５の工程とを含むことを特徴とするゲートオーバーラップ構造の形成方法を提供する。
また、本発明は、半導体基板の上方に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極上に設けられ、前記ゲート電極のゲート端部を画定する選択絶縁膜と、前記選択絶縁膜に対し自己整合的にオーバーラップすると共に、前記ゲート電極に自己整合的にオーバーラップする第１の不純物拡散層と、前記第１の不純物拡散層との境界が、前記ゲート端部に自己整合する第２の不純物拡散層と、を含み、前記ゲート電極は、ポリシリコン膜からなり、前記選択絶縁膜は、熱酸化して形成されたシリコン酸化膜からなることを特徴とする半導体装置を提供する。
また、本発明は、半導体基板の上方に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極上に設けられ、前記ゲート電極のゲート端部を画定するシリコン酸化膜と、前記シリコン酸化膜に対し自己整合的にオーバーラップすると共に、前記ゲート電極に自己整合的にオーバーラップする第１の不純物拡散層と、前記第１の不純物拡散層との境界が、前記ゲート端部に自己整合する第２の不純物拡散層と、前記第２の不純物拡散層中に設けられ、前記ゲート電極に自己整合的にオフセットする第３の不純物拡散層と、を含むことを特徴とする半導体装置を提供する。
また、本発明は、半導体基板の上方に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極上に設けられ、前記ゲート電極のゲート端部を画定する選択絶縁膜と、前記選択絶縁膜に対し自己整合的にオーバーラップすると共に、前記ゲート電極に自己整合的にオーバーラップする第１の不純物拡散層と、前記第１の不純物拡散層との境界が、前記ゲート端部に自己整合する第２の不純物拡散層と、前記第２の不純物拡散層中に設けられ、前記ゲート電極に自己整合的にオフセットする第３の不純物拡散層と、を含み、前記ゲート電極は、ポリシリコン膜からなり、前記選択絶縁膜は、熱酸化して形成されたシリコン酸化膜からなることを特徴とする半導体装置を提供する。
本発明によれば、第１の不純物拡散層と、ゲート電極端部を画定する選択絶縁膜とは、共に、第１の絶縁膜パターンをマスクとして自己整合的に形成され、更に、第１の不純物拡散層に隣接する第２の不純物拡散層は、ゲート電極をマスクとして自己整合的に形成される。その結果、第１の不純物拡散層と第２の不純物拡散層との境界は、ゲート電極端部に、自己整合している。そして、電界緩和層として働く第１の不純物拡散層と、ゲート電極の端部を画定する選択絶縁膜とは、互いに自己整合的にオーバーラップしている。ゲート電極の端部近傍領域にオーバーラップし、電界緩和層として働く第１の不純物拡散層が、ゲート電極端部に自己整合的に形成される。この自己整合ゲートオーバーラップ構造は、以下の効果を奏する。
第１の効果として、第１の不純物拡散層を形成するためのパターニングと、ゲート電極を形成するためのパターニングとの合せ余裕を考慮せずに、第１の不純物拡散層とゲート電極とのオーバーラップ寸法を決定することが可能となる。非自己整合的にゲートオーバーラップ構造を形成する場合、本来必要とされるゲートオーバーラップ寸法に、前述のパターニングの合せ余裕を足し合わせた寸法を設計値とする必要がある。これに対し、自己整合にゲートオーバーラップ構造を形成する場合、前述のパターニングの合せ余裕を必要とせず、本来必要とされるゲートオーバーラップ寸法をそのまま設計値とすればよい。このため、高耐圧ＭＯＳトランジスタの電流駆動能力の改善が得られ、その結果、素子の縮小が可能となる。
（１）第１実施形態
本実施形態によれば、ゲート電極の端部近傍領域に自己整合的にオーバーラップし、電界緩和層として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法が提供される。
（高耐圧ＭＯＳトランジスタの構造）
図５（ｃ）は、本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分縦断面図である。
本実施形態に係る高耐圧ＭＯＳトランジスタは、以下の構造を有する。Ｐ型単結晶シリコン基板１００の主面は、フィールド酸化膜１２０からなる素子分離領域と、該フィールド酸化膜１２０により画定される活性領域１０００とを含む。Ｐ型単結晶シリコン基板１００の活性領域１０００には、境界１２８を介して互いに隣接する第１のＮ−低濃度拡散層１０５と第２のＮ−低濃度拡散層１０９とが設けられる。第２のＮ−低濃度拡散層１０９の上部領域中には、第１のＮ＋高濃度拡散層１１１が選択的に設けられる。第１のＮ＋高濃度拡散層１１１は、第２のＮ−低濃度拡散層１０９により、第１のＮ−低濃度拡散層１０５から離間される。第１のＮ−低濃度拡散層１０５どうしは、Ｐ型単結晶シリコン基板１００の選択上部領域からなるチャネル領域により互いに離間される。
Ｐ型単結晶シリコン基板１００の主面上には、ゲート酸化膜１０１が設けられる。即ち、ゲート酸化膜１０１は、第１のＮ−低濃度拡散層１０５上、第２のＮ−低濃度拡散層１０９上、及び第１のＮ＋高濃度拡散層１１１上に延在する。ポリシリコンゲート電極１０８がゲート酸化膜１０１上に選択的に設けられる。ポリシリコンゲート電極１０８の上部領域であって、且つその端部近傍領域には、熱酸化膜１０６が設けられる。熱酸化膜１０６は、第１のＮ−低濃度拡散層１０５に、水平方向位置でみて自己整合している。本願において、用語「水平方向」とは、基板面に平行な面に含まれ、且つチャネルの長さ方向に平行な方向のことを意味する。即ち、熱酸化膜１０６の内側端部１０６−１は、第１のＮ−低濃度拡散層１０５の内側端部１０５−１に、水平方向位置でみて自己整合している。一方、熱酸化膜１０６の外側端部１０６−２は、第１のＮ−低濃度拡散層１０５の外側端部１０５−２に、水平方向位置でみて自己整合している。ポリシリコンゲート電極１０８のゲート電極端部１２６は、熱酸化膜１０６の外側端部１０６−２と、水平方向位置でみて自己整合している。また、第１のＮ−低濃度拡散層１０５と第２のＮ−低濃度拡散層１０９との境界１２８は、第１のＮ−低濃度拡散層１０５の外側端部１０５−２に相当する。よって、ポリシリコンゲート電極１０８のゲート電極端部１２６は、第１のＮ−低濃度拡散層１０５と第２のＮ−低濃度拡散層１０９との境界１２８に、水平方向位置でみて自己整合している。即ち、第１のＮ−低濃度拡散層１０５がポリシリコンゲート電極１０８に自己整合的にオーバーラップすることで、第１のＮ−低濃度拡散層１０５は、電界緩和層として働く。
層間絶縁膜１１２が、ポリシリコンゲート電極１０８上、熱酸化膜１０６上、ゲート酸化膜１０１上に、設けられる。ソース／ドレインコンタクト１１３が層間絶縁膜１１２のコンタクトホール内に設けられる。ソース／ドレインコンタクト１１３は、第１のＮ＋高濃度拡散層１１１とオーミックコンタクトをとる。ソース／ドレイン配線層１１４が層間絶縁膜１１２上に設けられ、ソース／ドレインコンタクト１１３を介して第１のＮ＋高濃度拡散層１１１と電気的に接続される。
既知の高耐圧ＭＯＳトランジスタと、本実施形態に係る高耐圧ＭＯＳトランジスタとの構造上の相違点の主な点は、以下の通りである。本実施形態に係る高耐圧ＭＯＳトランジスタは、第１のＮ−低濃度拡散層１０５がポリシリコンゲート電極１０８に自己整合的にオーバーラップした構造を有する。
以下、本実施形態に係る高耐圧ＭＯＳトランジスタの製造方法につき、添付図面を参照して説明する。
（高耐圧ＭＯＳトランジスタの製造方法）
図１乃至図５は、本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの製造工程を示す部分縦断面図である。以下、２０Ｖ耐圧を有するＭＯＳトランジスタの製造工程につき説明する。
図１（ａ）に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、Ｐ型単結晶シリコン基板１００の素子分離領域に、フィールド酸化膜１２０を形成し、活性領域１０００をフィールド酸化膜１２０により画定する。活性領域１０００は、高耐圧ＭＯＳトランジスタを形成するための領域である。その後、Ｐ型単結晶シリコン基板１００上であって、活性領域１０００に、膜厚５００Åのゲート酸化膜１０１を形成する。
図１（ｂ）に示すように、ゲート酸化膜１０１上及びフィールド酸化膜１２０上に、既知のＣＶＤ法により、膜厚１５００Åのポリシリコン膜１０２を形成する。
図１（ｃ）に示すように、ポリシリコン膜１０２上に、既知のＣＶＤ法により、シリコン窒化膜１０３を形成する。
図２（ａ）に示すように、既知のリソグラフィー技術により、シリコン窒化膜１０３上に、レジストパターン１０４を形成する。
図２（ｂ）に示すように、レジストパターン１０４をマスクとして使用してシリコン窒化膜１０３をエッチングすることで、シリコン窒化膜１０３を選択的に除去し、シリコン窒化膜１０３に、幅０．５μｍの開口部１２２を形成する。ここで、開口部１２２が形成される領域は、ゲート電極の端部近傍領域に自己整合的にオーバーラップする電界緩和層を形成する予定の領域である。開口部１２２は、チャネル幅方向に延在し、アクティブパタンを少なくともクロスするよう形成する。ここで、アクティブパタンとは、活性領域１０００とフィールド酸化膜１２０との境界で画定されるパターンである。即ち、開口部１２２は、チャネル幅方向において、フィールド酸化膜１２０の一部まで延在するよう形成される。尚、図２（ｂ）は、チャネル長さ方向に沿った縦断面図であるので、この構造は示されていない。
図２（ｃ）に示すように、レジストパターン１０４及びシリコン窒化膜１０３をマスクとして使用して、加速エネルギー２２０ｋｅＶ及びドーズ量６．０×１０１２ｃｍ−２の条件下で、Ｎ型不純物であるリン（Ｐ）を、ポリシリコン膜１０２及びゲート酸化膜１０１を介し、Ｐ型単結晶シリコン基板１００の主面中に選択的に注入する。結果、Ｐ型単結晶シリコン基板１００の上部領域であって、且つ、開口部１２２の下方に位置する領域に、第１のＮ−低濃度拡散層１０５を選択的に形成する。尚、第１のＮ−低濃度拡散層１０５の幅及び不純物濃度は、内蔵素子耐圧仕様に応じて任意に設定することが可能である。
図３（ａ）に示すように、既知の方法によりレジストパターン１０４を除去する。その後、シリコン窒化膜１０３をマスクとして使用して、該シリコン窒化膜１０３の開口部１２２を介して露出しているポリシリコン膜１０２の露出表面を選択的に熱酸化して、ポリシリコン膜１０２の上部領域であって、開口部１２２の下方に位置する領域に、膜厚２００Åの熱酸化膜１０６を形成する。ここで、第１のＮ−低濃度拡散層１０５及び熱酸化膜１０６共に、開口部１２２を有するシリコン窒化膜１０３をマスクとして使用して形成したので、第１のＮ−低濃度拡散層１０５と熱酸化膜１０６とは、水平方向位置でみて、互いに自己整合している。即ち、熱酸化膜１０６の内側端部１０６−１は、第１のＮ−低濃度拡散層１０５の内側端部１０５−１に、水平方向位置でみて自己整合している。一方、熱酸化膜１０６の外側端部１０６−２は、第１のＮ−低濃度拡散層１０５の外側端部１０５−２に、水平方向位置でみて自己整合している。
図３（ｂ）に示すように、シリコン窒化膜１０３を既知のエッチング法により除去する。エッチング法として、典型的には、熱リン酸を用いることができる。
図３（ｃ）に示すように、既知のリソグラフィー技術により、熱酸化膜１０６の内側領域上、及び該熱酸化膜１０６間に位置するＰ型単結晶シリコン基板１００の上部領域上に、レジストパターン１０７を形成する。
図４（ａ）に示すように、レジストパターン１０７及び熱酸化膜１０６をマスクとして、ポリシリコン膜１０２を選択的にエッチングし、除去することで、ポリシリコンゲート電極１０８を形成する。ここで、ポリシリコンゲート電極１０８は、その上部領域であって且つ端部近傍領域に、熱酸化膜１０６を有する。ポリシリコンゲート電極１０８は、ゲート電極端部１２６を有し、このゲート電極端部１２６は、第１のＮ−低濃度拡散層１０５の外側端部１０５−２と、水平方向位置でみて、自己整合する。その後、第２のレジストパターン１０７を既知の方法により除去する。
図４（ｂ）に示すように、レジストパターン１０７及びポリシリコンゲート電極１０８をマスクとして使用して、加速エネルギー１３０ｋｅＶ及びドーズ量６．０×１０１２ｃｍ−２の条件下で、Ｎ型不純物であるリン（Ｐ）を、ゲート酸化膜１０１を介し、Ｐ型単結晶シリコン基板１００の主面中に選択的に注入する。結果、Ｐ型単結晶シリコン基板１００の上部領域であって、且つ、第１のＮ−低濃度拡散層１０５の外側に隣接する領域に、ポリシリコンゲート電極１０８に自己整合する第２のＮ−低濃度拡散層１０９を選択的に形成する。前述したように、ゲート電極端部１２６は、第１のＮ−低濃度拡散層１０５の外側端部１０５−２と、水平方向位置でみて、自己整合する。更に、第２のＮ−低濃度拡散層１０９は、ゲート電極端部１２６に、水平方向位置でみて自己整合する。よって、第２のＮ−低濃度拡散層１０９は、第１のＮ−低濃度拡散層１０５の内側端部１０５−１に、水平方向位置でみて、自己整合する。即ち、第１のＮ−低濃度拡散層１０５と第２のＮ−低濃度拡散層１０９との境界１２８は、ゲート電極端部１２６に、水平方向位置でみて自己整合する。そして、第１のＮ−低濃度拡散層１０５とポリシリコンゲート電極１０８の熱酸化膜１０６とは、水平方向位置でみて、互いに自己整合的にオーバーラップしている。換言すると、電界緩和層として働く第１のＮ−低濃度拡散層１０５と、ポリシリコンゲート電極１０８の端部近傍領域に位置する熱酸化膜１０６とは、水平方向位置でみて、互いに自己整合的にオーバーラップしている。
図４（ｃ）に示すように、ゲート電極１０８上及びゲート酸化膜１０１上に、既知のリソグラフィー技術により、第３のレジストパターン１１０を形成する。ここで、第３のレジストパターン１１０は、ゲート酸化膜１０１上に開口部を有する。
図５（ａ）に示すように、第３のレジストパターン１１０をマスクとして使用して、加速エネルギー４０ｋｅＶ及びドーズ量５．０×１０１５ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、ゲート酸化膜１０１を介し、Ｎ−低濃度拡散層１０９中に選択的に注入する。結果、Ｎ−低濃度拡散層１０９の上部領域に選択的に第１のＮ＋高濃度拡散層１１１を形成する。
図５（ｂ）に示すように、第３のレジストパターン１１０を既知の方法により除去する。
図６に、第３のレジストパターン１１０を除去した後の基板上の構造を示す。第１のＮ−低濃度拡散層１０５と、該第１のＮ−低濃度拡散層１０５に自己整合的に形成された熱酸化膜１０６とは、チャネル幅方向に沿って、活性領域１０００を縦断するよう形成されていることがわかる。第１のＮ−低濃度拡散層１０５は、活性領域１０００と素子分離領域との境界まで延在する。一方、熱酸化膜１０６は、活性領域１０００と素子分離領域との境界を越えて素子分離領域まで延在することがわかる。
図５（ｃ）に示すように、層間絶縁膜１１２を、ポリシリコンゲート電極１０８上、熱酸化膜１０６上、ゲート酸化膜１０１上に、既知の方法により形成する。コンタクトホールを層間絶縁膜１１２及びゲート酸化膜１０１中に形成する。ソース／ドレインコンタクト１１３をコンタクトホール内に形成することで、ソース／ドレインコンタクト１１３は、第１のＮ＋高濃度拡散層１１１とオーミックコンタクトをとる。ソース／ドレイン配線層１１４を層間絶縁膜１１２上に既知の方法により形成し、ソース／ドレインコンタクト１１３を介して第１のＮ＋高濃度拡散層１１１と電気的に接続する。
（効果）
前述したように、第１のＮ−低濃度拡散層１０５と、ゲート電極端部１２６を画定する熱酸化膜１０６とは、共に、シリコン窒化膜１０３からなるパターンをマスクとして自己整合的に形成され、更に、第１のＮ−低濃度拡散層１０５に隣接する第２のＮ−低濃度拡散層１０９は、ゲート電極１０８をマスクとして自己整合的に形成される。その結果、第１のＮ−低濃度拡散層１０５と第２のＮ−低濃度拡散層１０９との境界１２８は、ゲート電極端部１２６に、水平方向位置でみて自己整合している。そして、電界緩和層として働く第１のＮ−低濃度拡散層１０５と、ポリシリコンゲート電極１０８の端部近傍領域に位置する熱酸化膜１０６とは、水平方向位置でみて、互いに自己整合的にオーバーラップしている。ポリシリコンゲート電極１０８の端部近傍領域にオーバーラップし、電界緩和層として働く第１のＮ−低濃度拡散層１０５が、ゲート電極端部１２６に自己整合的に形成されるため、この自己整合ゲートオーバーラップ構造は、以下の効果を奏する。
第１の効果として、第１のＮ−低濃度拡散層１０５を形成するためのパターニングと、ポリシリコンゲート電極１０８を形成するためのパターニングとの合せ余裕を考慮せずに、第１のＮ−低濃度拡散層１０５とゲート電極１０８とのオーバーラップ寸法を決定することが可能となる。合せ余裕を考慮する場合、オーバーラップ寸法を少なくとも約１．０μｍ必要とした。例えば、４０Ｖ耐圧を有するＭＯＳトランジスタの場合、オーバーラップ寸法は約２μｍ必要とした。しかし、本発明に係る自己整合的に形成されたゲートオーバーラップ構造によれば、ゲートオーバーラップ寸法を０．５μｍに縮小可能となる。即ち、非自己整合的にゲートオーバーラップ構造を形成する場合、本来必要とされるゲートオーバーラップ寸法に、前述のパターニングの合せ余裕を足し合わせた寸法を設計値とする必要がある。これに対し、自己整合にゲートオーバーラップ構造を形成する場合、前述のパターニングの合せ余裕を必要とせず、本来必要とされるゲートオーバーラップ寸法をそのまま設計値とすればよい。このため、高耐圧ＭＯＳトランジスタの電流駆動能力の改善が得られ、その結果、素子の縮小が可能となる。
第２の効果として、本発明に係る自己整合的に形成されたゲートオーバーラップ構造は、チャネル領域を基準として、水平方向位置でみて、対称に形成することが可能となる。一方、非自己整合的に形成されたゲートオーバーラップ構造では、ゲートオーバーラップ量の合わせずれを許容する。この合わせずれの許容は、ゲートオーバーラップ構造が、チャネル領域を基準として、水平方向位置でみて、非対称となることを許容する。結果、素子特性のばらつきを許容する。しかし、本発明によれば、ゲートオーバーラップ構造を自己整合的に形成するので、ゲートオーバーラップ量の合わせずれが生じない。このため、自己整合的に形成されたゲートオーバーラップ構造は、チャネル領域を基準として、水平方向位置でみて、対称となる。結果、素子特性のばらつきを低減する。更に、歩留まりの向上が図れる。
（２）第２実施形態
本実施形態によれば、ゲート電極の端部近傍領域に自己整合的にオーバーラップし、電界緩和層として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法が提供される。本実施形態は、前述の第１の実施形態に比較し、第２のＮ−低濃度拡散層を形成する工程と、第１のＮ＋高濃度拡散層を形成する工程との順序が異なる。
（高耐圧ＭＯＳトランジスタの構造）
本実施形態は、前述の第１の実施形態と、高耐圧ＭＯＳトランジスタの構造は同じである。即ち、図１１（ｃ）は、本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分縦断面図である。
本実施形態に係る高耐圧ＭＯＳトランジスタは、以下の構造を有する。Ｐ型単結晶シリコン基板１００の主面は、フィールド酸化膜１２０からなる素子分離領域と、該フィールド酸化膜１２０により画定される活性領域１０００とを含む。Ｐ型単結晶シリコン基板１００の活性領域１０００には、境界１２８を介して互いに隣接する第１のＮ−低濃度拡散層１０５と第２のＮ−低濃度拡散層１０９とが設けられる。第２のＮ−低濃度拡散層１０９の上部領域中には、第１のＮ＋高濃度拡散層１１１が選択的に設けられる。第１のＮ＋高濃度拡散層１１１は、第２のＮ−低濃度拡散層１０９により、第１のＮ−低濃度拡散層１０５から離間される。第１のＮ−低濃度拡散層１０５どうしは、Ｐ型単結晶シリコン基板１００の選択上部領域からなるチャネル領域により互いに離間される。
Ｐ型単結晶シリコン基板１００の主面上には、ゲート酸化膜１０１が設けられる。即ち、ゲート酸化膜１０１は、第１のＮ−低濃度拡散層１０５上、第２のＮ−低濃度拡散層１０９上、及び第１のＮ＋高濃度拡散層１１１上に延在する。ポリシリコンゲート電極１０８がゲート酸化膜１０１上に選択的に設けられる。ポリシリコンゲート電極１０８の上部領域であって、且つその端部近傍領域には、熱酸化膜１０６が設けられる。熱酸化膜１０６は、第１のＮ−低濃度拡散層１０５に、水平方向位置でみて自己整合している。即ち、熱酸化膜１０６の内側端部１０６−１は、第１のＮ−低濃度拡散層１０５の内側端部１０５−１に、水平方向位置でみて自己整合している。一方、熱酸化膜１０６の外側端部１０６−２は、第１のＮ−低濃度拡散層１０５の外側端部１０５−２に、水平方向位置でみて自己整合している。ポリシリコンゲート電極１０８のゲート電極端部１２６は、熱酸化膜１０６の外側端部１０６−２と、水平方向位置でみて自己整合している。また、第１のＮ−低濃度拡散層１０５と第２のＮ−低濃度拡散層１０９との境界１２８は、第１のＮ−低濃度拡散層１０５の外側端部１０５−２に相当する。よって、ポリシリコンゲート電極１０８のゲート電極端部１２６は、第１のＮ−低濃度拡散層１０５と第２のＮ−低濃度拡散層１０９との境界１２８に、水平方向位置でみて自己整合している。即ち、第１のＮ−低濃度拡散層１０５がポリシリコンゲート電極１０８に自己整合的にオーバーラップすることで、第１のＮ−低濃度拡散層１０５は、電界緩和層として働く。
層間絶縁膜１１２が、ポリシリコンゲート電極１０８上、熱酸化膜１０６上、ゲート酸化膜１０１上に、設けられる。ソース／ドレインコンタクト１１３が層間絶縁膜１１２のコンタクトホール内に設けられる。ソース／ドレインコンタクト１１３は、第１のＮ＋高濃度拡散層１１１とオーミックコンタクトをとる。ソース／ドレイン配線層１１４が層間絶縁膜１１２上に設けられ、ソース／ドレインコンタクト１１３を介して第１のＮ＋高濃度拡散層１１１と電気的に接続される。
既知の高耐圧ＭＯＳトランジスタと、本実施形態に係る高耐圧ＭＯＳトランジスタとの構造上の相違点の主な点は、以下の通りである。本実施形態に係る高耐圧ＭＯＳトランジスタは、第１のＮ−低濃度拡散層１０５がポリシリコンゲート電極１０８に自己整合的にオーバーラップした構造を有する。
以下、本実施形態に係る高耐圧ＭＯＳトランジスタの製造方法につき、添付図面を参照して説明する。
（高耐圧ＭＯＳトランジスタの製造方法）
図７乃至図１１は、本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの製造工程を示す部分縦断面図である。以下、２０Ｖ耐圧を有するＭＯＳトランジスタの製造工程につき説明する。
図７（ａ）に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、Ｐ型単結晶シリコン基板１００の素子分離領域に、フィールド酸化膜１２０を形成し、活性領域１０００をフィールド酸化膜１２０により画定する。活性領域１０００は、高耐圧ＭＯＳトランジスタを形成するための領域である。その後、Ｐ型単結晶シリコン基板１００上であって、活性領域１０００に、膜厚５００Åのゲート酸化膜１０１を形成する。
図７（ｂ）に示すように、ゲート酸化膜１０１上及びフィールド酸化膜１２０上に、既知のＣＶＤ法により、膜厚１５００Åのポリシリコン膜１０２を形成する。
図７（ｃ）に示すように、ポリシリコン膜１０２上に、既知のＣＶＤ法により、シリコン窒化膜１０３を形成する。
図８（ａ）に示すように、既知のリソグラフィー技術により、シリコン窒化膜１０３上に、レジストパターン１０４を形成する。
図８（ｂ）に示すように、レジストパターン１０４をマスクとして使用してシリコン窒化膜１０３をエッチングすることで、シリコン窒化膜１０３を選択的に除去し、シリコン窒化膜１０３に、幅０．５μｍの開口部１２２を形成する。ここで、開口部１２２が形成される領域は、ゲート電極の端部近傍領域に自己整合的にオーバーラップする電界緩和層を形成する予定の領域である。開口部１２２は、チャネル幅方向に延在し、アクティブパタンを少なくともクロスするよう形成する。ここで、アクティブパタンとは、活性領域１０００とフィールド酸化膜１２０との境界で画定されるパターンである。即ち、開口部１２２は、チャネル幅方向において、フィールド酸化膜１２０の一部まで延在するよう形成される。尚、図２（ｂ）は、チャネル長さ方向に沿った縦断面図であるので、この構造は示されていない。
図８（ｃ）に示すように、レジストパターン１０４及びシリコン窒化膜１０３をマスクとして使用して、加速エネルギー２２０ｋｅＶ及びドーズ量６．０×１０１２ｃｍ−２の条件下で、Ｎ型不純物であるリン（Ｐ）を、ポリシリコン膜１０２及びゲート酸化膜１０１を介し、Ｐ型単結晶シリコン基板１００の主面中に選択的に注入する。結果、Ｐ型単結晶シリコン基板１００の上部領域であって、且つ、開口部１２２の下方に位置する領域に、第１のＮ−低濃度拡散層１０５を選択的に形成する。尚、第１のＮ−低濃度拡散層１０５の幅及び不純物濃度は、内蔵素子耐圧仕様に応じて任意に設定することが可能である。
図９（ａ）に示すように、既知の方法によりレジストパターン１０４を除去する。その後、シリコン窒化膜１０３をマスクとして使用して、該シリコン窒化膜１０３の開口部１２２を介して露出しているポリシリコン膜１０２の露出表面を選択的に熱酸化して、ポリシリコン膜１０２の上部領域であって、開口部１２２の下方に位置する領域に、膜厚２００Åの熱酸化膜１０６を形成する。ここで、第１のＮ−低濃度拡散層１０５及び熱酸化膜１０６共に、開口部１２２を有するシリコン窒化膜１０３をマスクとして使用して形成したので、第１のＮ−低濃度拡散層１０５と熱酸化膜１０６とは、水平方向位置でみて、互いに自己整合している。即ち、熱酸化膜１０６の内側端部１０６−１は、第１のＮ−低濃度拡散層１０５の内側端部１０５−１に、水平方向位置でみて自己整合している。一方、熱酸化膜１０６の外側端部１０６−２は、第１のＮ−低濃度拡散層１０５の外側端部１０５−２に、水平方向位置でみて自己整合している。
図９（ｂ）に示すように、シリコン窒化膜１０３を既知のエッチング法により除去する。エッチング法として、典型的には、熱リン酸を用いることができる。
図９（ｃ）に示すように、既知のリソグラフィー技術により、熱酸化膜１０６の内側領域上、及び該熱酸化膜１０６間に位置するＰ型単結晶シリコン基板１００の上部領域上に、レジストパターン１０７を形成する。
図１０（ａ）に示すように、レジストパターン１０７及び熱酸化膜１０６をマスクとして、ポリシリコン膜１０２を選択的にエッチングし、除去することで、ポリシリコンゲート電極１０８を形成する。ここで、ポリシリコンゲート電極１０８は、その上部領域であって且つ端部近傍領域に、熱酸化膜１０６を有する。ポリシリコンゲート電極１０８は、ゲート電極端部１２６を有し、このゲート電極端部１２６は、第１のＮ−低濃度拡散層１０５の外側端部１０５−２と、水平方向位置でみて、自己整合する。
図１０（ｂ）に示すように、レジストパターン１０７を除去した後、ゲート電極１０８上及びゲート酸化膜１０１上に、既知のリソグラフィー技術により、第３のレジストパターン１１０を形成する。ここで、第３のレジストパターン１１０は、ゲート酸化膜１０１上に開口部を有する。
図１０（ｃ）に示すように、第３のレジストパターン１１０をマスクとして使用して、加速エネルギー４０ｋｅＶ及びドーズ量５．０×１０１５ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、ゲート酸化膜１０１を介し、Ｐ型単結晶シリコン基板１００の上部領域中に選択的に注入する。結果、Ｐ型単結晶シリコン基板１００の上部領域に選択的に第１のＮ＋高濃度拡散層１１１を形成する。
図１１（ａ）に示すように、第３のレジストパターン１１０を既知の方法により除去する。
図１１（ｂ）に示すように、ポリシリコンゲート電極１０８をマスクとして使用して、加速エネルギー１３０ｋｅＶ及びドーズ量６．０×１０１２ｃｍ−２の条件下で、Ｎ型不純物であるリン（Ｐ）を、ゲート酸化膜１０１を介し、Ｐ型単結晶シリコン基板１００の主面中に選択的に注入する。結果、Ｐ型単結晶シリコン基板１００の上部領域であって、且つ、第１のＮ−低濃度拡散層１０５の外側に隣接する領域に、ポリシリコンゲート電極１０８に自己整合する第２のＮ−低濃度拡散層１０９を選択的に形成する。結果、第１のＮ＋高濃度拡散層１１１は、第２のＮ−低濃度拡散層１０９の上部領域に位置する。前述したように、ゲート電極端部１２６は、第１のＮ−低濃度拡散層１０５の外側端部１０５−２と、水平方向位置でみて、自己整合する。更に、第２のＮ−低濃度拡散層１０９は、ゲート電極端部１２６に、水平方向位置でみて自己整合する。よって、第２のＮ−低濃度拡散層１０９は、第１のＮ−低濃度拡散層１０５の内側端部１０５−１に、水平方向位置でみて、自己整合する。即ち、第１のＮ−低濃度拡散層１０５と第２のＮ−低濃度拡散層１０９との境界１２８は、ゲート電極端部１２６に、水平方向位置でみて自己整合する。そして、第１のＮ−低濃度拡散層１０５とポリシリコンゲート電極１０８の熱酸化膜１０６とは、水平方向位置でみて、互いに自己整合的にオーバーラップしている。換言すると、電界緩和層として働く第１のＮ−低濃度拡散層１０５と、ポリシリコンゲート電極１０８の端部近傍領域に位置する熱酸化膜１０６とは、水平方向位置でみて、互いに自己整合的にオーバーラップしている。
図１１（ｃ）に示すように、層間絶縁膜１１２を、ポリシリコンゲート電極１０８上、熱酸化膜１０６上、ゲート酸化膜１０１上に、既知の方法により形成する。コンタクトホールを層間絶縁膜１１２及びゲート酸化膜１０１中に形成する。ソース／ドレインコンタクト１１３をコンタクトホール内に形成することで、ソース／ドレインコンタクト１１３は、第１のＮ＋高濃度拡散層１１１とオーミックコンタクトをとる。ソース／ドレイン配線層１１４を層間絶縁膜１１２上に既知の方法により形成し、ソース／ドレインコンタクト１１３を介して第１のＮ＋高濃度拡散層１１１と電気的に接続する。
（効果）
本実施形態は、前述の第１の実施形態と比較して、第１のＮ＋高濃度拡散層を第２のＮ−低濃度拡散層より先に形成する点で異なる。よって、第１のＮ−低濃度拡散層１０５と、ゲート電極端部１２６を画定する熱酸化膜１０６とは、共に、シリコン窒化膜１０３からなるパターンをマスクとして自己整合的に形成され、更に、第１のＮ−低濃度拡散層１０５に隣接する第２のＮ−低濃度拡散層１０９は、ゲート電極１０８をマスクとして自己整合的に形成される。その結果、第１のＮ−低濃度拡散層１０５と第２のＮ−低濃度拡散層１０９との境界１２８は、ゲート電極端部１２６に、水平方向位置でみて自己整合している。そして、電界緩和層として働く第１のＮ−低濃度拡散層１０５と、ポリシリコンゲート電極１０８の端部近傍領域に位置する熱酸化膜１０６とは、水平方向位置でみて、互いに自己整合的にオーバーラップしている。ポリシリコンゲート電極１０８の端部近傍領域にオーバーラップし、電界緩和層として働く第１のＮ−低濃度拡散層１０５が、ゲート電極端部１２６に自己整合的に形成される。このため、本実施形態に係る自己整合ゲートオーバーラップ構造は、前述の第１の実施形態の効果と同様の効果を奏する。
（３）第３実施形態
本実施形態によれば、ゲート電極の端部近傍領域に自己整合的にオーバーラップし、電界緩和層として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法が提供される。本実施形態は、前述の第１及び第２の実施形態に比較し、第２のＮ−低濃度拡散層のみでなく、第１のＮ＋高濃度拡散層をも、ゲート電極に自己整合させる点が異なる。
（高耐圧ＭＯＳトランジスタの構造）
図１７（ｃ）は、本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分縦断面図である。
本実施形態に係る高耐圧ＭＯＳトランジスタは、以下の構造を有する。Ｐ型単結晶シリコン基板２００の主面は、フィールド酸化膜２２０からなる素子分離領域と、該フィールド酸化膜２２０により画定される活性領域１０００とを含む。Ｐ型単結晶シリコン基板２００の活性領域１０００には、境界２２８を介して互いに隣接する第１のＮ−低濃度拡散層２０６と第２のＮ−低濃度拡散層２１３とが設けられる。第２のＮ−低濃度拡散層２１３の上部領域中には、第１のＮ＋高濃度拡散層２１０が選択的に設けられる。第１のＮ＋高濃度拡散層２１０は、第２のＮ−低濃度拡散層２１３により、第１のＮ−低濃度拡散層２０６から離間される。第１のＮ−低濃度拡散層２０６どうしは、Ｐ型単結晶シリコン基板２００の選択上部領域からなるチャネル領域により互いに離間される。
Ｐ型単結晶シリコン基板２００の主面上には、ゲート酸化膜２０１が設けられる。即ち、ゲート酸化膜２０１は、第１のＮ−低濃度拡散層２０６上、第２のＮ−低濃度拡散層２１３上、及び第１のＮ＋高濃度拡散層２１０上に延在する。ポリシリコンゲート電極２１２がゲート酸化膜２０１上に選択的に設けられる。ポリシリコンゲート電極２１２の上部領域であって、且つその端部近傍領域には、熱酸化膜２０７が設けられる。熱酸化膜２０７は、第１のＮ−低濃度拡散層２０６に、水平方向位置でみて自己整合している。即ち、熱酸化膜２０７の内側端部２０７−１は、第１のＮ−低濃度拡散層２０６の内側端部２０６−１に、水平方向位置でみて自己整合している。一方、熱酸化膜２０７の外側端部２０７−２は、第１のＮ−低濃度拡散層２０６の外側端部２０６−２に、水平方向位置でみて自己整合している。ポリシリコンゲート電極２１２のゲート電極端部２２６は、熱酸化膜２０７の外側端部２０７−２と、水平方向位置でみて自己整合している。また、第１のＮ−低濃度拡散層２０６と第２のＮ−低濃度拡散層２１３との境界２２８は、第１のＮ−低濃度拡散層２０６の外側端部２０６−２に相当する。よって、ポリシリコンゲート電極２１２のゲート電極端部２２６は、第１のＮ−低濃度拡散層２０６と第２のＮ−低濃度拡散層２１３との境界２２８に、水平方向位置でみて自己整合している。即ち、第１のＮ−低濃度拡散層２０６がポリシリコンゲート電極２１２に自己整合的にオーバーラップすることで、第１のＮ−低濃度拡散層２０６は、電界緩和層として働く。更に、第１のＮ＋高濃度拡散層２１０がポリシリコンゲート電極２１２に自己整合的にオフセットする。
層間絶縁膜２１４が、ポリシリコンゲート電極２１２上、熱酸化膜２０７上、ゲート酸化膜２０１上に、設けられる。ソース／ドレインコンタクト２１５が層間絶縁膜２１４のコンタクトホール内に設けられる。ソース／ドレインコンタクト２１５は、第１のＮ＋高濃度拡散層２１０とオーミックコンタクトをとる。ソース／ドレイン配線層２１６が層間絶縁膜２１４上に設けられ、ソース／ドレインコンタクト２１５を介して第１のＮ＋高濃度拡散層２１０と電気的に接続される。
既知の高耐圧ＭＯＳトランジスタと、本実施形態に係る高耐圧ＭＯＳトランジスタとの構造上の相違点の主な点は、以下の通りである。本実施形態に係る高耐圧ＭＯＳトランジスタは、第１のＮ−低濃度拡散層２０６がポリシリコンゲート電極２１２に自己整合的にオーバーラップした構造を有する。更に、第１のＮ＋高濃度拡散層２１０がポリシリコンゲート電極２１２に自己整合的にオフセットした構造を有する。
以下、本実施形態に係る高耐圧ＭＯＳトランジスタの製造方法につき、添付図面を参照して説明する。
（高耐圧ＭＯＳトランジスタの製造方法）
図１２乃至図１７は、本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの製造工程を示す部分縦断面図である。以下、２０Ｖ耐圧を有するＭＯＳトランジスタの製造工程につき説明する。
図１２（ａ）に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、Ｐ型単結晶シリコン基板２００の素子分離領域に、フィールド酸化膜２２０を形成し、活性領域１０００をフィールド酸化膜２２０により画定する。活性領域１０００は、高耐圧ＭＯＳトランジスタを形成するための領域である。その後、Ｐ型単結晶シリコン基板２００上であって、活性領域１０００に、膜厚５００Åのゲート酸化膜２０１を形成する。
図１２（ｂ）に示すように、ゲート酸化膜２０１上及びフィールド酸化膜２２０上に、既知のＣＶＤ法により、膜厚１５００Åのポリシリコン膜２０２を形成する。
図１２（ｃ）に示すように、ポリシリコン膜２０２上に、既知のＣＶＤ法により、膜厚２０００Åのシリコン窒化膜２０３を形成する。
図１３（ａ）に示すように、既知のリソグラフィー技術により、シリコン窒化膜２０３上に、レジストパターン２０４を形成する。
図１３（ｂ）に示すように、レジストパターン２０４をマスクとして使用してシリコン窒化膜２０３をエッチングすることで、シリコン窒化膜２０３を選択的に除去し、シリコン窒化膜２０３に、開口部２２２及び開口部２２４を形成する。図１８は、シリコン窒化膜２０３からなるパターンの開口部２２２及び開口部２２４を示す。ここで、開口部２２２が形成される領域は、ゲート電極の端部近傍領域に自己整合的にオーバーラップする電界緩和層を形成する予定の領域である。一方、開口部２２４が形成される領域は、高濃度拡散層を形成する予定の領域である。開口部１２２は、チャネル幅方向に延在し、アクティブパタンを少なくともクロスするよう形成する。ここで、アクティブパタンとは、活性領域１０００とフィールド酸化膜２２０との境界で画定されるパターンである。即ち、開口部１２２は、チャネル幅方向において、フィールド酸化膜２２０の一部まで延在するよう形成される。一方、開口部２２４は、アクティブパタンに内包されるように形成される。開口部２２２の幅は、幅０．５μｍである。一方、開口部２２２と開口部２２４との距離は、例えば２．０μｍ程度である。ここで、開口部２２２の幅とは、チャネル長さ方向における、開口部２２２の寸法のことをいう。
図１３（ｃ）に示すように、レジストパターン２０４を既知の方法により除去する。その後、既知のリソグラフィー技術により、シリコン窒化膜２０３上及び開口部２２４内に、レジストパターン２０５を形成する。
図１４（ａ）に示すように、レジストパターン２０５及びシリコン窒化膜２０３をマスクとして使用して、加速エネルギー２２０ｋｅＶ及びドーズ量６．０×１０１２ｃｍ−２の条件下で、Ｎ型不純物であるリン（Ｐ）を、ポリシリコン膜２０２及びゲート酸化膜２０１を介し、Ｐ型単結晶シリコン基板２００の主面中に選択的に注入する。結果、Ｐ型単結晶シリコン基板２００の上部領域であって、且つ、開口部２２２の下方に位置する領域に、第１のＮ−低濃度拡散層２０６を選択的に形成する。尚、第１のＮ−低濃度拡散層２０６の幅及び不純物濃度は、内蔵素子耐圧仕様に応じて任意に設定することが可能である。
図１４（ｂ）に示すように、既知の方法によりレジストパターン２０５を除去する。
図１４（ｃ）に示すように、シリコン窒化膜２０３をマスクとして使用して、該シリコン窒化膜２０３の開口部２２２及び開口部２２４を介して露出しているポリシリコン膜２０２の露出表面を選択的に熱酸化して、ポリシリコン膜２０２の上部領域であって、開口部２２２及び開口部２２４の下方に位置する領域に、膜厚２００Åの熱酸化膜２０７を形成する。ここで、第１のＮ−低濃度拡散層２０６及び熱酸化膜２０７共に、開口部２２２及び開口部２２４を有するシリコン窒化膜２０３をマスクとして使用して形成したので、第１のＮ−低濃度拡散層２０６と熱酸化膜２０７とは、水平方向位置でみて、互いに自己整合的にオーバーラップしている。即ち、熱酸化膜２０７の内側端部２０７−１は、第１のＮ−低濃度拡散層２０６の内側端部２０６−１に、水平方向位置でみて自己整合している。一方、熱酸化膜２０７の外側端部２０７−２は、第１のＮ−低濃度拡散層２０６の外側端部２０６−２に、水平方向位置でみて自己整合している。
図１５（ａ）に示すように、既知のリソグラフィー技術により、シリコン窒化膜２０３上及び開口部２２４内に、レジストパターン２０８を形成する。
図１５（ｂ）に示すように、レジストパターン２０８及びシリコン窒化膜２０３をマスクとして使用し、開口部２２４の下方に位置する熱酸化膜２０７をエッチングにより除去する。このエッチングとして、典型的には、弗酸を用いることが可能である。
図１５（ｃ）に示すように、レジストパターン２０８及びシリコン窒化膜２０３をマスクとして使用して、加速エネルギー１００ｋｅＶ及びドーズ量１．０×１０１５ｃｍ−２の条件下で、Ｎ型不純物であるリン（Ｐ）を、ポリシリコン膜２０２及びゲート酸化膜２０１を介し、Ｐ型単結晶シリコン基板２００の主面中に選択的に注入する。結果、Ｐ型単結晶シリコン基板２００の上部領域であって、且つ、開口部２２４の下方に位置する領域に、第１のＮ＋高濃度拡散層２１０を選択的に形成する。ここで、前述の第１のＮ−低濃度拡散層２０６及び第１のＮ＋高濃度拡散層２１０は、共に、シリコン窒化膜２０３からなるパターンをマスクとして使用して、形成される。よって、第１のＮ＋高濃度拡散層２１０は、前述の第１のＮ−低濃度拡散層２０６及びゲート電極２１２に対し自己整合的にオフセットされる。
図１６（ａ）に示すように、既知の方法によりレジストパターン２０８を除去する。更に、シリコン窒化膜２０３を既知のエッチング法により除去する。エッチング法として、典型的には、熱リン酸を用いることができる。
図１６（ｂ）に示すように、既知のリソグラフィー技術により、熱酸化膜２０７の内側領域上、及び該熱酸化膜２０７間に位置するＰ型単結晶シリコン基板２００の上部領域上に、レジストパターン２１１を形成する。
図１６（ｃ）に示すように、レジストパターン２１１及び熱酸化膜２０７をマスクとして、ポリシリコン膜２０２を選択的にエッチングし、除去することで、ポリシリコンゲート電極２１２を形成する。ここで、ポリシリコンゲート電極２１２は、その上部領域であって且つ端部近傍領域に、熱酸化膜２０７を有する。ポリシリコンゲート電極２１２は、ゲート電極端部２２６を有し、このゲート電極端部２２６は、第１のＮ−低濃度拡散層２０６の外側端部２０６−２と、水平方向位置でみて、自己整合する。また、ゲート電極端部２２６を画定する熱酸化膜２０７と第１のＮ＋高濃度拡散層２１０とは、共に、シリコン窒化膜２０３からなるパターンをマスクとして形成されるので、第１のＮ＋高濃度拡散層２１０は、ポリシリコンゲート電極２１２と自己整合する。
図１７（ａ）に示すように、既知の方法によりレジストパターン２１１を除去する。
図１７（ｂ）に示すように、ポリシリコンゲート電極２１２をマスクとして使用して、加速エネルギー１３０ｋｅＶ及びドーズ量６．０×１０１２ｃｍ−２の条件下で、Ｎ型不純物であるリン（Ｐ）を、ゲート酸化膜２０１を介し、Ｐ型単結晶シリコン基板２００の主面中に選択的に注入する。結果、Ｐ型単結晶シリコン基板２００の上部領域であって、且つ、第１のＮ−低濃度拡散層２０６の外側に隣接する領域に、ポリシリコンゲート電極２１２に自己整合する第２のＮ−低濃度拡散層２１３を選択的に形成する。結果、第１のＮ＋高濃度拡散層２１０は、第２のＮ−低濃度拡散層２１３の上部領域に位置する。前述したように、ゲート電極端部２２６は、第１のＮ−低濃度拡散層２０６の外側端部２０６−２と、水平方向位置でみて、自己整合する。更に、第２のＮ−低濃度拡散層２１３は、ゲート電極端部２２６に、水平方向位置でみて自己整合する。よって、第２のＮ−低濃度拡散層２１３は、第１のＮ−低濃度拡散層２０６の内側端部２０６−１に、水平方向位置でみて、自己整合する。即ち、第１のＮ−低濃度拡散層２０６と第２のＮ−低濃度拡散層２１３との境界２２８は、ゲート電極端部２２６に、水平方向位置でみて自己整合する。そして、第１のＮ−低濃度拡散層２０６とポリシリコンゲート電極２１２の熱酸化膜２０７とは、水平方向位置でみて、互いに自己整合的にオーバーラップしている。換言すると、電界緩和層として働く第１のＮ−低濃度拡散層２０６と、ポリシリコンゲート電極２１２の端部近傍領域に位置する熱酸化膜２０７とは、水平方向位置でみて、互いに自己整合的にオーバーラップしている。更に、前述したように、ゲート電極端部２２６を画定する熱酸化膜２０７と第１のＮ＋高濃度拡散層２１０とは、共に、シリコン窒化膜２０３からなるパターンをマスクとして形成されるので、第１のＮ＋高濃度拡散層２１０は、ポリシリコンゲート電極２１２に対し自己整合的にオフセットする。よって、第１のＮ−低濃度拡散層２０６は、ポリシリコンゲート電極２１２と自己整合的にオーバーラップする。更に、第１のＮ＋高濃度拡散層２１０がポリシリコンゲート電極２１２に自己整合的にオフセットした構造を有する。
図１７（ｃ）に示すように、層間絶縁膜２１４を、ポリシリコンゲート電極２１２上、熱酸化膜２０７上、ゲート酸化膜２０１上に、既知の方法により形成する。コンタクトホールを層間絶縁膜２１４及びゲート酸化膜２０１中に形成する。ソース／ドレインコンタクト２１５をコンタクトホール内に形成することで、ソース／ドレインコンタクト２１５は、第１のＮ＋高濃度拡散層２１０とオーミックコンタクトをとる。ソース／ドレイン配線層２１６を層間絶縁膜２１４上に既知の方法により形成し、ソース／ドレインコンタクト２１５を介して第１のＮ＋高濃度拡散層２１０と電気的に接続する。
（効果）
本実施形態は、前述の第１の実施形態と比較して、ゲート電極端部２２６を画定する熱酸化膜２０７と第１のＮ＋高濃度拡散層２１０とは、共に、シリコン窒化膜２０３からなるパターンをマスクとして形成されるので、第１のＮ＋高濃度拡散層２１０は、ポリシリコンゲート電極２１２に対し自己整合的にオフセットする点で異なる。よって、前述の第１の実施形態の第１及び第２の効果に加えて以下の効果を奏する。
第３の効果として、第１のＮ＋高濃度拡散層がゲート電極に自己整合するため、第１のＮ＋高濃度拡散層２１０を形成するためのパターニングと、ポリシリコンゲート電極２１２を形成するためのパターニングとの合せ余裕を考慮せずに、第１のＮ＋高濃度拡散層２１０とゲート電極２１２との距離を決定することが可能となる。合せ余裕を考慮する場合、第１のＮ＋高濃度拡散層２１０とゲート電極２１２との距離を少なくとも約２．５μｍ必要とした。しかし、本発明に係る自己整合的に形成された構造によれば、第１のＮ＋高濃度拡散層２１０とゲート電極２１２との距離を２．０μｍに縮小可能となる。即ち、ゲート電極２１２と非自己整合に第１のＮ＋高濃度拡散層２１０を形成する場合、本来必要とされる第１のＮ＋高濃度拡散層２１０とゲート電極２１２との距離に、前述のパターニングの合せ余裕を足し合わせた距離を設計値とする必要がある。これに対し、ゲート電極２１２と自己整合に第１のＮ＋高濃度拡散層２１０を形成する場合、前述のパターニングの合せ余裕を必要とせず、本来必要とされる第１のＮ＋高濃度拡散層２１０とゲート電極２１２との距離をそのまま設計値とすればよい。このため、高耐圧ＭＯＳトランジスタの電流駆動能力の更なる改善が得られ、その結果、素子の更なる縮小が可能となる。
第４の効果として、ゲート電極２１２と自己整合に第１のＮ＋高濃度拡散層２１０を形成する場合、ゲート電極２１２に対して、第１のＮ＋高濃度拡散層２１０を、水平方向位置でみて、対称に形成することが可能となる。一方、ゲート電極２１２と非自己整合に第１のＮ＋高濃度拡散層２１０を形成する場合、ゲート電極２１２に対して、第１のＮ＋高濃度拡散層２１０が、水平方向位置でみて、非対称となることを許容する。結果、素子特性のばらつきを許容する。しかし、本発明によれば、ゲート電極２１２と自己整合に第１のＮ＋高濃度拡散層２１０を形成するので、ゲート電極２１２に対して、第１のＮ＋高濃度拡散層２１０を、水平方向位置でみて、対称に形成することが可能となる。結果、素子特性のばらつきを低減する。更に、大幅な歩留まりの向上が図れる。
（変更例）
前述の第１乃至第３実施形態において、ゲートオーバーラップ構造は、ゲート電極に対して、水平方向位置でみて、対称であった。しかし、ソース側及びドレイン側の一方のみ、前述のゲートオーバーラップ構造を設けてもよい。例えば、図１９に示すように、ドレイン側のみ、前述のゲートオーバーラップ構造を設けてもよい。図１９は、本発明に係る高耐圧ＭＯＳトランジスタの変更例を示す部分縦断面図である。
変更例に係る高耐圧ＭＯＳトランジスタは、以下の構造を有する。Ｐ型単結晶シリコン基板２００の主面は、フィールド酸化膜２２０からなる素子分離領域と、該フィールド酸化膜２２０により画定される活性領域１０００とを含む。Ｐ型単結晶シリコン基板２００の活性領域１０００には、Ｎ−低濃度拡散層２１３が、ソース側及びドレイン側に設けられる。そして、ドレイン側のＮ−低濃度拡散層２１３に境界２２８を介して隣接する第１のＮ−低濃度拡散層２０６が、ドレイン側のみ設けられる。ソース側及びドレイン側の第２のＮ−低濃度拡散層２１３の上部領域中には、第１のＮ＋高濃度拡散層２１０が選択的に設けられる。ドレイン側の第１のＮ＋高濃度拡散層２１０は、第２のＮ−低濃度拡散層２１３により、第１のＮ−低濃度拡散層２０６及びＰ型単結晶シリコン基板２００から離間される。ソース側の第１のＮ＋高濃度拡散層２１０は、第２のＮ−低濃度拡散層２１３により、Ｐ型単結晶シリコン基板２００から離間される。Ｐ型単結晶シリコン基板２００は、ソース側の第２のＮ−低濃度拡散層２１３と、ドレイン側のみ設けられた第１のＮ−低濃度拡散層２０６との間で画定されるチャネル領域を有する。
Ｐ型単結晶シリコン基板２００の主面上に、ゲート酸化膜２０１が設けられる。即ち、ゲート酸化膜２０１は、チャネル領域上、ドレイン側のみ設けられた第１のＮ−低濃度拡散層２０６上、第２のＮ−低濃度拡散層２１３上、及び第１のＮ＋高濃度拡散層２１０上に延在する。ポリシリコンゲート電極２１２がゲート酸化膜２０１上に選択的に設けられる。ポリシリコンゲート電極２１２の上部領域であって、且つそのドレイン側端部近傍領域には、熱酸化膜２０７が設けられる。熱酸化膜２０７は、第１のＮ−低濃度拡散層２０６に、水平方向位置でみて自己整合している。即ち、熱酸化膜２０７の内側端部２０７−１は、第１のＮ−低濃度拡散層２０６の内側端部２０６−１に、水平方向位置でみて自己整合している。一方、熱酸化膜２０７の外側端部２０７−２は、第１のＮ−低濃度拡散層２０６の外側端部２０６−２に、水平方向位置でみて自己整合している。ポリシリコンゲート電極２１２のゲート電極端部２２６は、熱酸化膜２０７の外側端部２０７−２と、水平方向位置でみて自己整合している。また、第１のＮ−低濃度拡散層２０６と、ドレイン側に設けられた第２のＮ−低濃度拡散層２１３との境界２２８は、第１のＮ−低濃度拡散層２０６の外側端部２０６−２に相当する。よって、ポリシリコンゲート電極２１２のゲート電極端部２２６は、第１のＮ−低濃度拡散層２０６と第２のＮ−低濃度拡散層２１３との境界２２８に、水平方向位置でみて自己整合している。即ち、ドレイン側のみに設けられた第１のＮ−低濃度拡散層２０６がポリシリコンゲート電極２１２に自己整合的にオーバーラップすることで、第１のＮ−低濃度拡散層２０６は、電界緩和層として働く。更に、第１のＮ＋高濃度拡散層２１０がポリシリコンゲート電極２１２に自己整合的にオフセットする。
層間絶縁膜２１４が、ポリシリコンゲート電極２１２上、熱酸化膜２０７上、ゲート酸化膜２０１上に、設けられる。ソース／ドレインコンタクト２１５が層間絶縁膜２１４のコンタクトホール内に設けられる。ソース／ドレインコンタクト２１５は、第１のＮ＋高濃度拡散層２１０とオーミックコンタクトをとる。ソース／ドレイン配線層２１６が層間絶縁膜２１４上に設けられ、ソース／ドレインコンタクト２１５を介して第１のＮ＋高濃度拡散層２１０と電気的に接続される。
既知の高耐圧ＭＯＳトランジスタと、本実施形態に係る高耐圧ＭＯＳトランジスタとの構造上の相違点の主な点は、以下の通りである。本実施形態に係る高耐圧ＭＯＳトランジスタは、ドレイン側のみに設けられた第１のＮ−低濃度拡散層２０６がポリシリコンゲート電極２１２に自己整合的にオーバーラップした構造を有する。更に、第１のＮ＋高濃度拡散層２１０がポリシリコンゲート電極２１２に自己整合的にオフセットした構造を有する。
前述の非対称のゲートオーバーラップ構造は、前述した第１乃至第３実施形態における第１乃至第４の効果と同様の効果を得ることができる。
前述の非対称のゲートオーバーラップ構造の形成方法は、前述の実施形態におけるゲートオーバーラップ構造の形成方法と、ドレイン側のみ第１のＮ−低濃度拡散層２０６と熱酸化膜２０７とを形成する点で異なる。
尚、上記イオン注入は、基板面に垂直方向にイオンを打ち込む工程である。
また、上記第１及び第２実施形態ではＮ型ＭＯＳＦＥＴについて記載したが、異なるイオン種を用いることによりＰ型ＭＯＳＦＥＴに、本発明を適用することが可能である。
更に、前記ゲート電極は、不純物を有するポリシリコン層から構成したが、必ずしもこれに限るものではなく、更なる低抵抗化を図るため、前記ゲート電極の上部領域をシリサイド層又はサリサイド層で構成してもよい。
前述した各層の厚さや各層の不純物濃度は、あくまで一例にすぎず、設計変更可能であることはいうまでもない。
本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 図６は、図５（ｂ）に示す製造工程における基板の平面図である。 本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの一連の製造工程を示す部分縦断面図である。 図１３（ｂ）に示す製造工程における基板の平面図である。 本発明に係る高耐圧ＭＯＳトランジスタの変更例を示す部分縦断面図である。
符号の説明
１０００ 活性領域
１００ Ｐ型単結晶シリコン基板
１０１ ゲート酸化膜
１０２ ポリシリコン膜
１０３ シリコン窒化膜
１０４ 第１のレジストパターン
１０５ 第１のＮ−低濃度拡散層
１０５−１ 内側端部
１０５−２ 外側端部
１０６ 熱酸化膜
１０６−１ 内側端部
１０６−２ 外側端部
１０７ 第２のレジストパターン
１０８ ポリシリコンゲート電極
１０９ 第２のＮ−低濃度拡散層
１１０ 第３のレジストパターン
１１１ 第１のＮ＋高濃度拡散層
１１２ 層間絶縁膜
１１３ ソース／ドレインコンタクト
１１４ ソース／ドレイン配線層
１２０ フィールド酸化膜
１２２ 開口部
１２６ ゲート電極端部
１２８ 境界
２２０ フィールド酸化膜
２００ 単結晶シリコン基板
２０１ ゲート酸化膜
２０２ ポリシリコン膜
２０３ シリコン窒化膜
２０４ 第１のレジストパターン
２２２ 開口部
２２４ 開口部
２０５ 第２のレジストパターン
２０６ 第１のＮ−低濃度拡散層
２０６−１ 内側端部
２０６−２ 外側端部
２０７ 熱酸化膜
２０７−１ 内側端部
２０７−２ 外側端部
２０８ 第３のレジストパターン
２０９ 開口部
２１０ 第１のＮ＋高濃度拡散層
２１１ 第４のレジストパターン
２１２ ポリシリコンゲート電極
２１３ 第２のＮ−低濃度拡散層
２１４ 層間絶縁膜
２１５ ソース／ドレインコンタクト
２１６ ソース／ドレイン配線層
２２６ ゲート電極端部
２２８ 境界

Claims (25)

  1. 半導体基板の上方に、ゲート絶縁膜を形成する第１の工程と、
    前記ゲート絶縁膜上に、第１の導電性膜を形成する第２の工程と、
    前記第１の導電性膜上に、第１の絶縁膜パターンを形成する第３の工程と、
    少なくとも前記第１の絶縁膜パターンをマスクとして使用して、前記半導体基板中に不純物のイオン注入を行うことで、前記半導体基板中に第１の不純物拡散層を選択的に形成する第４の工程と、
    前記第１の絶縁膜パターンをマスクとして再使用して、前記第１の不純物拡散層と自己整合的にオーバーラップするシリコン酸化膜を、前記第１の導電性膜に選択的に形成する第５の工程と、
    少なくとも前記シリコン酸化膜をマスクとして使用して、前記第１の導電性膜を選択的にエッチングすることにより、前記シリコン酸化膜により画定したゲート端部であって、前記第１の不純物拡散層に自己整合するゲート端部を有すると共に、前記第１の不純物拡散層と自己整合的にオーバーラップするゲート電極を形成する第６の工程と、
    前記ゲート電極をマスクとして使用して、前記半導体基板中に、不純物のイオン注入を行うことで、第１の不純物拡散層に隣接すると共に、前記ゲート端部に自己整合する第２の不純物拡散層を前記半導体基板中に選択的に形成する第７の工程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記第１の導電性膜は、ポリシリコン膜からなり、
    前記第５の工程は、前記第１の絶縁膜パターンの開口部から露出した前記ポリシリコン膜の表面を熱酸化して、シリコン酸化膜を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の絶縁膜パターンをマスクとして再使用し、不純物のイオン注入を行うことで、前記シリコン酸化膜及び前記第１の不純物拡散層に対し自己整合的に第３の不純物拡散層を形成する第８の工程を更に含むことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記第２の不純物拡散層を形成した後、レジストパターンをマスクとして使用し、不純物のイオン注入を行うことで、前記第２の不純物拡散層中に、選択的に第３の不純物拡散層を形成する第９の工程を更に含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  5. 前記第２の不純物拡散層を形成する前に、レジストパターンをマスクとして使用し、不純物のイオン注入を行うことで、前記半導体基板中に、選択的に第３の不純物拡散層を形成する第１０の工程を更に含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  6. 前記第１の絶縁膜パターンは、前記第１の不純物拡散層が形成された領域に対応する第１の開口部と、前記第１の開口部から離間した第２の開口部とを有し、
    前記第８の工程は、前記第２の開口部を介して不純物のイオン注入を行うことで、前記第１の開口部下に位置する前記シリコン酸化膜及び前記第１の不純物拡散層に対し自己整合的にオフセットする前記第３の不純物拡散層を形成する工程を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
  7. 前記第８の工程は、前記第２の開口部を介して不純物をイオン注入する前に、前記第２の開口部直下の前記ポリシリコン膜の領域の膜厚を薄くする工程を更に含むことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第４の工程は、
    前記第２の開口部を第１のレジストパターンで覆った状態で、前記不純物のイオン注入を行うことで、前記半導体基板中に、前記第１の不純物拡散層を形成する工程を含み、
    前記第５の工程は、
    前記第１のレジストパターンを除去した後、前記第１の絶縁膜パターンの前記第１の開口部と前記第２の開口部とから露出した前記ポリシリコン膜の表面を熱酸化して、前記シリコン酸化膜を形成する工程を含み、
    前記第８の工程は、
    前記第２の開口部下に位置する前記シリコン酸化膜を除去する工程と、
    前記第１の絶縁膜パターンをマスクとして再使用し、前記第２の開口部を介して不純物のイオン注入を行うことで、前記第１の開口部下に位置する前記シリコン酸化膜及び前記第１の不純物拡散層に対し自己整合的にオフセットする前記第３の不純物拡散層を形成する工程とを含むことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第１の絶縁膜パターンは、シリコン窒化膜からなることを特徴とする請求項１乃至８のいずれかに記載の半導体装置の製造方法。
  10. 前記半導体基板は、前記第１の不純物拡散層及び前記第２の不純物拡散層と反対の導電型を有する単結晶シリコン基板からなることを特徴とする請求項１乃至９のいずれかに記載の半導体装置の製造方法。
  11. 前記第１の不純物拡散層は、前記ゲート電極に対し対称となるよう互いに離間した第１の１対の不純物拡散領域からなり、
    前記第２の不純物拡散層は、前記ゲート電極に対し対称となるよう互いに離間した第２の１対の不純物拡散領域からなり、
    前記シリコン酸化膜は、前記ゲート電極に対し対称となるよう互いに離間した１対のシリコン酸化膜からなることを特徴とする請求項１乃至１０のいずれかに記載の半導体装置の製造方法。
  12. 前記第３の不純物拡散層は、前記ゲート電極に対し対称となるよう互いに離間した第３の１対の不純物拡散領域からなることを特徴とする請求項３乃至７のいずれかに記載の半導体装置の製造方法。
  13. 前記第１の不純物拡散層は、第１の単一不純物拡散領域からなり、
    前記第２の不純物拡散層は、第２の単一不純物拡散領域からなることを特徴とする請求項１乃至１２のいずれかに記載の半導体装置の製造方法。
  14. 半導体基板の上方に延在するゲート絶縁膜上に、第１の導電性膜を形成する第１の工程と、
    前記第１の導電性膜上に、第１の絶縁膜パターンを形成する第２の工程と、
    少なくとも前記第１の絶縁膜パターンをマスクとして使用して、前記半導体基板中に不純物のイオン注入を行うことで、前記半導体基板中に第１の不純物拡散層を選択的に形成する第３の工程と、
    前記第１の絶縁膜パターンをマスクとして再使用して、前記第１の不純物拡散層と自己整合的にオーバーラップするシリコン酸化膜を、前記第１の導電性膜に選択的に形成する第４の工程と、
    少なくとも前記シリコン酸化膜をマスクとして使用して、前記第１の導電性膜を選択的にエッチングすることにより、前記シリコン酸化膜により画定したゲート端部であって、前記第１の不純物拡散層に自己整合するゲート端部を有すると共に、前記第１の不純物拡散層と自己整合的にオーバーラップするゲート電極を形成する第５の工程とを含むことを特徴とするゲートオーバーラップ構造の形成方法。
  15. 前記第１の導電性膜は、ポリシリコン膜からなり、
    前記第４の工程は、前記第１の絶縁膜パターンの開口部から露出した前記ポリシリコン膜の表面を熱酸化して、シリコン酸化膜を形成する工程を含むことを特徴とする請求項１４に記載のゲートオーバーラップ構造の形成方法。
  16. 前記第１の絶縁膜パターンは、シリコン窒化膜からなることを特徴とする請求項１４又は１５に記載のゲートオーバーラップ構造の形成方法。
  17. 前記半導体基板は、前記第１の不純物拡散層及び前記第２の不純物拡散層と反対の導電型を有する単結晶シリコン基板からなる請求項１４乃至１６のいずれかに記載のゲートオーバーラップ構造の形成方法。
  18. 前記第１の不純物拡散層は、前記ゲート電極に対し対称となるよう互いに離間した第１の１対の不純物拡散領域からなり、
    前記第２の不純物拡散層は、前記ゲート電極に対し対称となるよう互いに離間した第２の１対の不純物拡散領域からなり、
    前記シリコン酸化膜は、前記ゲート電極に対し対称となるよう互いに離間した１対のシリコン酸化膜からなることを特徴とする請求項１４乃至１７のいずれかに記載のゲートオーバーラップ構造の形成方法。
  19. 前記第１の不純物拡散層は、第１の単一不純物拡散領域からなり、
    前記第２の不純物拡散層は、第２の単一不純物拡散領域からなることを特徴とする請求項１４乃至１７のいずれかに記載のゲートオーバーラップ構造の形成方法。
  20. 半導体基板の上方に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記ゲート電極上に設けられ、前記ゲート電極のゲート端部を画定する選択絶縁膜と、
    前記選択絶縁膜に対し自己整合的にオーバーラップすると共に、前記ゲート電極に自己整合的にオーバーラップする第１の不純物拡散層と、
    前記第１の不純物拡散層との境界が、前記ゲート端部に自己整合する第２の不純物拡散層と、を含み、
    前記ゲート電極は、ポリシリコン膜からなり、前記選択絶縁膜は、熱酸化して形成されたシリコン酸化膜からなることを特徴とする半導体装置。
  21. 半導体基板の上方に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記ゲート電極上に設けられ、前記ゲート電極のゲート端部を画定するシリコン酸化膜と、
    前記シリコン酸化膜に対し自己整合的にオーバーラップすると共に、前記ゲート電極に自己整合的にオーバーラップする第１の不純物拡散層と、
    前記第１の不純物拡散層との境界が、前記ゲート端部に自己整合する第２の不純物拡散層と、
    前記第２の不純物拡散層中に設けられ、前記ゲート電極に自己整合的にオフセットする第３の不純物拡散層と、を含むことを特徴とする半導体装置。
  22. 半導体基板の上方に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記ゲート電極上に設けられ、前記ゲート電極のゲート端部を画定する選択絶縁膜と、
    前記選択絶縁膜に対し自己整合的にオーバーラップすると共に、前記ゲート電極に自己整合的にオーバーラップする第１の不純物拡散層と、
    前記第１の不純物拡散層との境界が、前記ゲート端部に自己整合する第２の不純物拡散層と、
    前記第２の不純物拡散層中に設けられ、前記ゲート電極に自己整合的にオフセットする第３の不純物拡散層と、を含み、
    前記ゲート電極は、ポリシリコン膜からなり、前記選択絶縁膜は、熱酸化して形成されたシリコン酸化膜からなることを特徴とする半導体装置。
  23. 前記第１の不純物拡散層は、前記ゲート電極に対し対称となるよう互いに離間した第１の１対の不純物拡散領域からなり、
    前記第２の不純物拡散層は、前記ゲート電極に対し対称となるよう互いに離間した第２の１対の不純物拡散領域からなり、
    前記シリコン酸化膜は、前記ゲート電極に対し対称となるよう互いに離間した１対のシリコン酸化膜からなることを請求項２０乃至２２のいずれかに記載の半導体装置。
  24. 前記第３の不純物拡散層は、前記ゲート電極に対し対称となるよう互いに離間した第３の１対の不純物拡散領域からなることを特徴とする請求項２３に記載の半導体装置。
  25. 前記第１の不純物拡散層は、第１の単一不純物拡散領域からなり、
    前記第２の不純物拡散層は、第２の単一不純物拡散領域からなることを特徴とする請求項２０乃至２２のいずれかに記載の半導体装置。
JP2005067575A 2005-03-10 2005-03-10 半導体装置及びその製造方法 Expired - Fee Related JP4965080B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005067575A JP4965080B2 (ja) 2005-03-10 2005-03-10 半導体装置及びその製造方法
US11/276,405 US20060205166A1 (en) 2005-03-10 2006-02-28 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005067575A JP4965080B2 (ja) 2005-03-10 2005-03-10 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006253397A JP2006253397A (ja) 2006-09-21
JP4965080B2 true JP4965080B2 (ja) 2012-07-04

Family

ID=36971561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005067575A Expired - Fee Related JP4965080B2 (ja) 2005-03-10 2005-03-10 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20060205166A1 (ja)
JP (1) JP4965080B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261227A (ja) * 2005-03-15 2006-09-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008092269A (ja) 2006-10-02 2008-04-17 Matsushita Electric Ind Co Ltd ハンズフリー通話装置
US7655986B2 (en) * 2006-12-21 2010-02-02 Intel Corporation Systems and methods for reducing contact to gate shorts
JP5547986B2 (ja) * 2010-02-24 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
CN105185816A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2021035414A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 像素电路及驱动方法、显示基板及驱动方法、显示装置
KR20180052171A (ko) * 2016-11-09 2018-05-18 삼성전자주식회사 반도체 집적회로 레이아웃의 설계 방법 및 이를 이용한 반도체 소자의 제조방법
CN112840461A (zh) 2019-08-23 2021-05-25 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN112740421A (zh) 2019-08-23 2021-04-30 京东方科技集团股份有限公司 显示装置及其制备方法
EP4020575A4 (en) 2019-08-23 2022-12-14 BOE Technology Group Co., Ltd. DISPLAY DEVICE AND METHOD OF MANUFACTURING IT
US11404451B2 (en) 2019-08-27 2022-08-02 Boe Technology Group Co., Ltd. Electronic device substrate, manufacturing method thereof, and electronic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
JPH0311639A (ja) * 1989-06-08 1991-01-18 Fujitsu Ltd 半導体装置の製造方法
US5202277A (en) * 1989-12-08 1993-04-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device
JPH03191529A (ja) * 1989-12-20 1991-08-21 Nec Corp 半導体装置の製造方法
JPH04133438A (ja) * 1990-09-26 1992-05-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3260200B2 (ja) * 1993-04-28 2002-02-25 新日本製鐵株式会社 半導体装置の製造方法
TW417256B (en) * 1997-01-31 2001-01-01 Seiko Epson Corp Semiconductor MOS device and its manufacturing method
US6117731A (en) * 1998-03-06 2000-09-12 Texas Instruments-Acer Incorporated Method of forming high capacitive-coupling ratio and high speed flash memories with a textured tunnel oxide
US6090676A (en) * 1998-09-08 2000-07-18 Advanced Micro Devices, Inc. Process for making high performance MOSFET with scaled gate electrode thickness
JP2003100771A (ja) * 2001-09-21 2003-04-04 Oki Electric Ind Co Ltd 高耐圧ｍｏｓトランジタ

Also Published As

Publication number Publication date
US20060205166A1 (en) 2006-09-14
JP2006253397A (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
JP4965080B2 (ja) 半導体装置及びその製造方法
JP3831602B2 (ja) 半導体装置の製造方法
JP2001298184A (ja) 半導体装置とその製造方法
JP4970185B2 (ja) 半導体装置及びその製造方法
JP3448546B2 (ja) 半導体装置とその製造方法
JP2009526409A (ja) 絶縁体上に半導体が設けられた構造（ｓｏｉ）を有するボディコンタクト素子の形成方法及び装置
JP2007027622A (ja) 半導体装置およびその製造方法
JP3283614B2 (ja) 不揮発性半導体メモリ装置及びその製造方法
JP4503080B2 (ja) 半導体装置の製造方法。
KR100790261B1 (ko) 디모스 소자 제조 방법
US20050051840A1 (en) High withstand-voltage semiconductor device and method of fabricating the same
JP2000260988A (ja) 半導体装置の製造方法
JP2006261227A (ja) 半導体装置及びその製造方法
JP4482428B2 (ja) 半導体集積回路の製造方法および半導体集積回路
JPH07263693A (ja) Ｆｅｔの製造方法及び集積構造
JP2009302114A (ja) 半導体装置及びその製造方法
CN108962988B (zh) 高压金属氧化物半导体元件及其制造方法
JP2007335756A (ja) 半導体装置およびその製造方法
JPH08181223A (ja) 半導体装置の製造方法
JP5280121B2 (ja) 半導体装置およびその製造方法
JP3719370B2 (ja) 半導体装置の製造方法
JPH0521811A (ja) 半導体装置及びその製造方法
JP2005142475A (ja) 半導体装置および半導体装置の製造方法
JP2012033841A (ja) 半導体装置及びその製造方法
JP2002289845A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070809

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4965080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees