JP2014022487A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014022487A
JP2014022487A JP2012158405A JP2012158405A JP2014022487A JP 2014022487 A JP2014022487 A JP 2014022487A JP 2012158405 A JP2012158405 A JP 2012158405A JP 2012158405 A JP2012158405 A JP 2012158405A JP 2014022487 A JP2014022487 A JP 2014022487A
Authority
JP
Japan
Prior art keywords
region
type
semiconductor device
gate electrode
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012158405A
Other languages
English (en)
Other versions
JP5983122B2 (ja
Inventor
Michihiro Onoda
道広 小野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2012158405A priority Critical patent/JP5983122B2/ja
Priority to US13/915,088 priority patent/US9054185B2/en
Priority to CN201310300798.7A priority patent/CN103545374B/zh
Publication of JP2014022487A publication Critical patent/JP2014022487A/ja
Application granted granted Critical
Publication of JP5983122B2 publication Critical patent/JP5983122B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Abstract

【課題】様々な使用目的において所望の耐圧を実現しうるＬＤＭＯＳトランジスタを有する高性能の半導体装置を提供する。
【解決手段】第１導電型の半導体基板と、半導体基板内に形成された第２導電型の第１領域と、第１領域内に形成された第１導電型の第２領域と、第２領域内に形成された第２導電型のソース領域と、第１領域内に形成された第２導電型のドレイン領域と、第１領域と第２領域との境界のドレイン領域側の一部を有する第１接合部と、第１接合部とは異なる位置の第１領域と第２の領域との境界の一部を有する第２接合部と、第１接合部の上方に形成されたゲート電極と、第２接合部の上方に形成され、前記ゲート電極から電気的に独立した導電体とを有する。
【選択図】図１

Description

本発明は、半導体装置に関する。
高電圧で動作するトランジスタの一つとして、横方向二重拡散型ＭＯＳトランジスタ（ＬＤＭＯＳトランジスタ：lateral double-diffused metal-oxide-semiconductor transistor）が知られている。ＬＤＭＯＳトランジスタは、ドレイン拡散層と同一導電型の低濃度の拡散層（ドリフト領域）をゲート電極とドレイン拡散層との間に配置してドレイン−ゲート間の電界強度を緩和し、ドレイン耐圧を向上したトランジスタである。
特開２００９−１７０４６８号公報 特開２０１１−０９６９６７号公報 特開２０１２−１０４６７８号公報
しかしながら、ＬＤＭＯＳトランジスタでは、その構造、例えば基板内に含まれる拡散層とゲート電極との配置関係や、使用態様によっては、所望の耐圧を確保することができない場合があった。そのため、そのような構造のトランジスタ及びそのような構造のトランジスタを含む装置の性能低下を招く虞があった。
本発明の目的は、様々な使用目的において所望の耐圧を実現しうるＬＤＭＯＳトランジスタを有する高性能の半導体装置を提供することにある。
実施形態の一観点によれば、第１導電型の半導体基板と、前記半導体基板内に形成された、前記第１導電型と反対の第２導電型の第１領域と、前記第１領域内に形成された前記第１導電型の第２領域と、前記第２領域内に形成された前記第２導電型のソース領域と、前記第１領域内に形成された前記第２導電型のドレイン領域と、前記第１領域と前記第２領域との境界の、前記ドレイン領域側の一部を有する第１接合部と、前記第１接合部とは異なる位置の、前記第１領域と前記第２の領域との境界の一部を有する第２接合部と、前記第１接合部の上方に形成されたゲート電極と、前記第２接合部の上方に形成され、前記ゲート電極から電気的に独立した導電体とを有する半導体装置が提供される。
開示の半導体装置によれば、ドレイン耐圧を向上するとともに、負耐圧の低下をも抑制することができる。これにより、一般的なＬＤＭＯＳトランジスタとしての使用のほか、負耐圧ＬＤＭＯＳトランジスタとしての使用など、幅広い使用目的において所望の耐圧を実現することができ、半導体装置の性能の向上を図ることができる。
図１は、一実施形態による半導体装置の構造を示す平面図（その１）である。 図２は、一実施形態による半導体装置の構造を示す概略断面図である。 図３は、第１参考例による半導体装置の構造を示す平面図及び断面図である。 図４は、ドリフト長、ドレイン耐圧及びＲｏｎ・Ａの関係を示すグラフである。 図５は、ドレイン耐圧のドリフト長依存性をシミュレーションした結果と実測した結果を示すグラフである。 図６は、シミュレーションに用いた二次元断面構造を示す図である。 図７は、第１参考例による半導体装置におけるブレークダウン時の空乏層の広がりを説明する図である。 図８は、第２参考例による半導体装置の構造を示す平面図及び断面図である。 図９は、第２参考例による半導体装置におけるブレークダウン時の空乏層の広がりを説明する図（その１）である。 図１０は、第２参考例による半導体装置におけるブレークダウン時の空乏層の広がりを説明する図（その２）である。 図１１は、負耐圧ｎチャネル型ＬＤＭＯＳトランジスタを用いた回路の例を示す図である。 図１２は、第２参考例による半導体装置における課題を説明する図である。 図１３は、一実施形態による半導体装置の効果を説明する図である。 図１４は、一実施形態による半導体装置の構造を示す平面図（その２）である。 図１５は、一実施形態による半導体装置の構造を示す平面図（その３）である。 図１６は、一実施形態、第１参考例及び第２参考例による半導体装置のドレイン耐圧を負耐圧を示すグラフである。 図１７は、一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図１８は、一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図１９は、一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図２０は、一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図２１は、一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 図２２は、一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 図２３は、一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 図２４は、一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 図２５は、一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 図２６は、一実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 図２７は、一実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 図２８は、一実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 図２９は、一実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。 図３０は、一実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。 図３１は、一実施形態による半導体装置の製造方法を示す工程断面図（その１５）である。 図３２は、一実施形態による半導体装置の製造方法を示す工程断面図（その１６）である。 図３３は、一実施形態の変形例による半導体装置の構造を示す平面図である。 図３４は、図１５のレイアウトによる効果を説明する図（その１）である。 図３５は、図１５のレイアウトによる効果を説明する図（その２）である。 図３６は、図１５のレイアウトによる効果を説明する図（その３）である。
一実施形態による半導体装置及びその製造方法について図１乃至図３６を用いて説明する。
はじめに、本実施形態による半導体装置の構造について図１及び図２を用いて説明する。
図１は、本実施形態による半導体装置の構造を示す平面図である。図２は、本実施形態による半導体装置の構造を示す概略断面図である。図２（ａ）は図１のＡ−Ａ′線断面図であり、図２（ｂ）は図１のＢ−Ｂ′線断面図である。
はじめに、本実施形態による半導体装置の構造について図及び図２を用いて説明する。
図１は本実施形態による半導体装置の構造を示す平面図であり、図２（ａ）は図１のＡ−Ａ′線断面図であり、図２（ｂ）は図１のＢ−Ｂ′線断面図である。
シリコン基板１０の表面から所定の深さの領域には、ｎ型ドリフト領域１８が形成されている。ｎ型ドリフト領域１８内の、シリコン基板１０の表面からｎ型ドリフト領域１８の底面よりも浅い領域には、ｐ型ボディ領域２６が形成されている。ｐ型ボディ領域２６の底面及び側面は、ｎ型ドリフト領域１８により囲まれている。ｎ型ドリフト領域１８とｐ型ボディ領域２６の側面との間には、ｐｎ接合部１０２が形成されている。また、ｎ型ドリフト領域１８とｐ型ボディ領域２６の底面の間には、ｐｎ接合部１０４が形成されている。ｎ型ドリフト領域１８よりも外側の領域には、ｎ型ドリフト領域１８を囲うように配置された環状のｐウェル２８が、ｎ型ドリフト領域１８から離間して形成されている。
シリコン基板１０の表面部には、活性領域２０ａ，２０ｂ，２０ｃ，２０ｄを画定する素子分離絶縁膜２０が形成されている。活性領域２０ａは、ｎ型ドリフト領域１８が形成された領域のシリコン基板１０の一部を露出するように形成されている。活性領域２０ｂは、ｐｎ接合部１０２上方の一部の領域を露出するように形成されている。活性領域２０ｃは、ｐ型ボディ領域２６が形成された領域のシリコン基板１０の一部を露出するように形成されている。活性領域２０ｄは、ｐウェル２８が形成された領域のシリコン基板１０を環状に露出するように形成されている。活性領域２０ｂは、活性領域２０ａと活性領域２０ｃとの間に位置している。
活性領域２０ｂ上には、ゲート絶縁膜３２を介してゲート電極３６が形成されている。ゲート電極３６は、活性領域２０ｂ内に位置するｐｎ接合部１０２上方を覆うように形成されている。活性領域２０ｂ内のｐ型ボディ領域２６の一部はゲート電極３６により覆われておらず、この領域の活性領域２０ｂの表面部には、ｎ型ソース領域６０が形成されている。活性領域２０ａの表面部には、ｎ型ドレイン領域５８が形成されている。活性領域２０ｃの表面部には、ｐ型タップ領域６２が形成されている。活性領域２０ｄの表面部には、ｐ型コンタクト領域６４が形成されている。
ｐｎ接合部１０２の上方であって、ゲート電極３６により覆われていない領域上には、素子分離絶縁膜２０を介して導電体パターン３８が形成されている。すなわち、平面的にみて環状をなすｐｎ接合部２０１の上方には、ゲート電極３６と導電体パターン３８とがこれらによって環状をなすように配置されている。ゲート電極３６と導電体パターン３８とは、電気的に分離されている。
このように、本実施形態による半導体装置は、ｎ型ドリフト領域１８、ｐ型ボディ領域２６、ｎ型ドレイン領域５８、ｎ型ソース領域６０、ｐ型タップ領域６２、ゲート電極３６、導電体パターン３８等を含むｎチャネル型ＬＤＭＯＳトランジスタである。
ｎチャネル型ＬＤＭＯＳトランジスタが形成されたシリコン基板１０上には、層間絶縁膜７４が形成されている。層間絶縁膜７４上には、層間絶縁膜７４に埋め込まれたコンタクトプラグ７６を介してｎチャネル型ＬＤＭＯＳトランジスタの各端子に接続された配線層７８が形成されている。
導電体パターン３８は、図１に示すように、配線７８、ｐ型コンタクト領域６４等を介して、ｐウェル２８に電気的に接続されている。また、ｎ型ソース領域６０とｐ型タップ領域６２とは、図２に示すように、配線層７８によって互いに接続されている。
本実施形態による半導体装置では、例えば、ｐ型タップ領域６２及びｎ型ソース領域６０が負側の電源電圧Ｖｓｓに接続される。そして、ゲート電極３６とｎ型ソース領域６０の間に、例えば比較的低い正の電圧Ｖｇｓが印加され、ｎ型ドレイン領域５８に比較的高い電圧Ｖｄｓが印加される。ゲート電極３６に閾値電圧Ｖｔｈ以上の電圧Ｖｇｓを印加することで、ｎ型ソース領域６０からｎ型ドレイン領域５８に電子が流れるようになる。電子の伝播経路となるｎ型ドリフト領域５８を比較的低い不純物濃度としておくことで、ｎ型ドリフト領域１８内に空乏層が広がり、ｎ型ドレイン領域５８に高電圧が印加できるようになる。
ｎ型ドレイン領域５８に印加できる電圧の上限（ドレイン耐圧）には、例えば、ｎ型ドリフト領域１８とｐ型ボディ領域２６との間の接合耐圧が影響する。この接合耐圧の値には、空乏層の幅が影響し、空乏層の幅には、ｎ型ドリフト領域５８の不純物濃度及びｐ型ボディ領域２６（ｐｎ接合部１０２）からｎ型ドレイン領域５８までの距離（ドリフト長）Ｄが影響する。すなわち、ｎ型ドリフト領域１８を低濃度化し、ドリフト長Ｄを長くするほど、ｎ型ドレイン領域５８に高電圧を印加できるようになる。ただし、このようにｎ型ドリフト領域１８を低濃度化し、ドリフト長Ｄを長くした場合には、トランジスタのオン抵抗Ｒｏｎが増加するため、例えば、そのような点を考慮してドリフト長Ｄ、ｎ型ドリフト領域１８の濃度が設定される。
また、本実施形態による半導体装置では、ゲート電極３６、ｐ型タップ領域６２、ｎ型ソース領域６０及びｎ型ドレイン領域５８のいずれにも高電圧が印加される場合がある。その場合、ｐ型ボディ領域２６とシリコン基板１０との間のパンチスルーをｎ型ドリフト領域１８が抑制する。ただし、ｎ型ドリフト領域１８が低濃度化するほどパンチスルーは生じ易くなる（パンチスルー耐圧が低下する）ため、例えば、ドレイン耐圧、オン抵抗Ｒｏｎのほか、そのような点も考慮してｎ型ドリフト領域１８の濃度が設定される。
なお、ここでは、ｎ型ドレイン領域５８及びｎ型ソース領域６０を、それぞれ別個の活性領域２０ａ，２０ｂ内に設け、ｎ型ドレイン領域５８とｎ型ソース領域６０との間に素子分離絶縁膜２０を設ける場合を例示している。これにより、ゲート電極３６の端でのゲート絶縁膜３２の破壊が抑制される等の効果が得られる。半導体装置の動作条件、ドリフト長Ｄ、ｎ型ドリフト領域１８の濃度等によっては、必ずしも、このようにｎ型ドレイン領域５８とｎ型ソース領域６０との間に素子分離絶縁膜２０を設けることを要しない。その場合、ｎ型ドレイン領域５８、ｎ型ソース領域６０、並びに、ｎ型ドレイン領域５８とｎ型ソース領域６０との間のｎ型ドリフト領域１８及びｐ型ボディ領域２６を露出する活性領域が設けられる。その活性領域では、ｎ型ドリフト領域１８とｐ型ボディ領域２６とのｐｎ接合部１０２に沿ってゲート電極３６が設けられ、ｎ型ドリフト領域１８内にゲート電極３６から離間してｎ型ドレイン領域５８が設けられ、ｐ型ボディ領域２６内にｎ型ソース領域６０が設けられる。
また、ここでは、ｎ型ソース領域６０及びｐ型タップ領域６２を、それぞれ別個の活性領域２０ｂ，２０ｃ内に設ける場合を例示しているが、必ずしも、ｎ型ソース領域６０及びｐ型タップ領域６２の間に素子分離絶縁膜２０を設けることは要しない。ｎ型ソース領域６０及びｐ型タップ領域６２は、同じ活性領域に形成してもよい。
上述のように、本実施形態による半導体装置では、ｎ型ドリフト領域１８とｐ型ボディ領域２６との間のｐｎ接合部１０２の上方を覆うようにゲート電極３６及び導電体パターン３８を環状に配置している。本実施形態による半導体装置では、そのような位置にゲート電極３６及び導電体パターン３８を設けることによって、高耐圧化が図られている。以下、この点について、より詳細に説明する。
そこで、まず比較のため、上記のような導電体パターン３８を有しない半導体装置として、第１参考例による半導体装置について、図３乃至図７を用いて説明する。
図３は、第１参考例による半導体装置の構造を示す平面図及び断面図である。図４は、ドリフト長、ドレイン耐圧及びＲｏｎ・Ａの関係を示すグラフである。図５は、ドレイン耐圧のドリフト長依存性をシミュレーションした結果と実測した結果を示すグラフである。図６は、シミュレーションに用いた二次元断面構造を示す図である。図７は、第１参考例による半導体装置におけるブレークダウン時の空乏層の広がりを説明する図である。
図３は、第１参考例による半導体装置の構造を示す図である。図３（ａ）は平面図であり、図３（ｂ）は図３（ａ）のＡ−Ａ′線断面図である。
第１参考例による半導体装置は、図３に示すように、導電体パターン３８を有していない点で、図１及び図２に示した本実施形態による半導体装置１０と相違している。
高耐圧トランジスタの特性を決める要素には、前述のようなドレイン耐圧のほか、トランジスタのオン抵抗Ｒｏｎと占有面積Ａとの積で表される値（Ｒｏｎ・Ａ）がある。オン抵抗Ｒｏｎとは、ドレインに０．１Ｖ程度の小さな電圧を与え、このドレイン電圧を、ゲートをオンしたときにドレインに流れる電流で割った値である。Ｒｏｎ・Ａが小さいほど、トランジスタの特性は良い。このＲｏｎ・Ａは、例えば、ドリフト長Ｄに応じて変化し、ドリフト長Ｄが長いほど、オン抵抗Ｒｏｎは大きくなり、占有面積Ａも大きくなる。即ち、ドリフト長Ｄ、ドレイン耐圧、Ｒｏｎ・Ａの間には、図４に示すような関係が成立し得る。図４に示した関係の場合、ドリフト長Ｄを長くしてドレイン耐圧を高くするとＲｏｎ・Ａが大きくなり、ドリフト長Ｄを短くしてＲｏｎ・Ａを小さくするとドレイン耐圧が低くなる。高耐圧トランジスタの回路設計時には、例えば、このような関係を考慮して、所望の特性が決められる。
図４の関係によれば、図３に示した半導体装置の場合にも、ドリフト長Ｄを長くするに従い、ドレイン耐圧が高くなることが予想される。しかし、実際の図３に示したような半導体装置の構造では、ドリフト長Ｄが所定長さ以上になると、ドレイン耐圧がドリフト長Ｄに応じて高くならない場合がある。
図５に、ドレイン耐圧のドリフト長依存性をシミュレーションした結果と実測した結果を示す。シミュレーションは、いわゆるＴＣＡＤ（Technology Computer Aided Design）を用い、図６に示す二次元断面構造について行った。実測は、図３に示したような半導体装置を実際に作製して行った。
図５に示すように、図６の二次元断面構造を用いたシミュレーションは、ドリフト長Ｄを長くするに従い、ドレイン耐圧が高くなることを示している。一方、実際に作製した半導体装置を用いた実測では、ドリフト長Ｄが１．５μｍ程度までは、その長さに応じてドレイン耐圧が上昇するが、それより長い場合には、ドレイン耐圧が４０Ｖ程度でほぼ一定の値となっている。このように、実際に作製した半導体装置では、ドリフト長Ｄを所定値以上に長くしても、４０Ｖ程度よりも高いドレイン耐圧を得ることができない。これには以下のような理由が考えられる。
図７は第１参考例による半導体装置におけるブレークダウン時の空乏層の広がりを説明する図である。図７（ａ）は平面図であり、図７（ｂ）は図７（ａ）のＡ−Ａ′線断面図であり、図７（ｃ）は図７（ａ）のＢ−Ｂ′線断面図である。また、図７では、空乏層端Ｅを点線で模式的に図示している。
ここでは、ドリフト長Ｄが３．０μｍであり、ゲート電極３６、ｎ型ソース領域６０、ｐ型タップ領域６２及びシリコン基板１０への印加電圧が０Ｖであり、ｎ型ドレイン領域５８への印加電圧がドレイン耐圧の値である場合を想定している。ドリフト長Ｄの３μｍは、図５に示したように、シミュレーションでは耐圧が５５Ｖ以上あるが、実測では４０Ｖ程度しか得られていない長さに相当する。
ゲート電極３６が配置されている部分には、図７（ａ）及び図７（ｂ）に示すように、ゲート電極３６に沿って幅（空乏層幅）Ｗａの空乏層が広がる。これは、ゲート電極３６に０Ｖが印加されているためである。一方、ゲート電極３６が配置されていない部分には、図７（ｃ）に示すように、ｎ型ドリフト領域１８とｐ型ボディ領域２６の濃度で決まってくる幅（空乏層幅）Ｗｂの空乏層が広がる。この図７に示す例では、空乏層幅Ｗａが空乏層幅Ｗｂよりも広くなっている。
ブレークダウンは、空乏層が狭い部分で発生し易い。空乏層が狭い部分の方が、電界が高くなるためである。したがって、第１参考例による半導体装置では、より狭い空乏層幅Ｗｂの部分でブレークダウンが発生し易い。空乏層幅Ｗｂの部分は、空乏層幅Ｗａの部分とは異なり、耐圧がドリフト長Ｄに依存せず、ｎ型ドリフト領域１８とｐ型ボディ領域２６の濃度で決まってくる部分である。この空乏層幅Ｗｂの部分の耐圧が４０Ｖ程度であったために、実測の条件では、図５に示したように、ドリフト長Ｄを所定値以上に長くしても、トランジスタとしての耐圧が４０Ｖ程度で一定となり、それ以上は上昇しなくなると考えられる。
空乏層幅Ｗａの部分の、ｎ型ドリフト領域１８側の空乏層端Ｅは、ｎ型ドレイン領域５８によって広がりが抑えられるため、ドリフト長Ｄが短く、空乏層幅Ｗａが空乏層幅Ｗｂよりも狭くなる場合がある。この場合、ドレイン耐圧は、ドリフト長Ｄに依存する。図５に示した実測データのうち、ドリフト長Ｄが１．５μｍ未満のときに見られる傾向がこれに該当し、ドレイン耐圧がドリフト長Ｄの増加に伴って上昇している。
図５に示したシミュレーションでドレイン耐圧がドリフト長Ｄに依存したのは、このシミュレーションが図６に示したような二次元断面構造についてのものであるためである。すなわち、図７に示したようなトランジスタ部以外の空乏層幅Ｗｂの部分、つまり、ゲート電極３６が配置されていない領域の、ｎ型ドリフト領域１８とｐ型ボディ領域２６との間のｐｎ接合部１０２が、シミュレーションする構造内に含まれていなかったためである。
次に、更に比較のため、ｎ型ドリフト領域１８とｐ型ボディ領域２６との間のｐｎ接合部１０２に沿って、環状のゲート電極３６を設けた半導体装置として、第２参考例による半導体装置について、図８乃至図１２を用いて説明する。
図８は、第２参考例による半導体装置の構造を示す平面図及び断面図である。図９及び図１０は、第２参考例による半導体装置におけるブレークダウン時の空乏層の広がりを説明する図である。図１１は、負耐圧ｎチャネル型ＬＤＭＯＳトランジスタを用いた回路の例を示す図である。図１２は、第２参考例による半導体装置における課題を説明する図である。
図８は、第２参考例による半導体装置の構造を示す図である。図８（ａ）は平面図であり、図８（ｂ）は図８（ａ）のＡ−Ａ′線断面図である。
第２参考例による半導体装置は、図８に示すように、ゲート電極３６がｐｎ接合部１０２に沿って環状に配置されている点で、図１及び図２に示した本実施形態による半導体装置１０と相違している。
図９は、第２参考例による半導体装置におけるブレークダウン時の空乏層の広がりを説明する図である。図９（ａ）は平面図であり、図９（ｂ）は図９（ａ）のＡ−Ａ′線断面図であり、図９（ｃ）は図９（ａ）のＢ−Ｂ′線断面図である。また、図９では、空乏層端Ｅを点線で模式的に図示している。
ここでは、ゲート電極３６、ｎ型ソース領域６０、ｐ型タップ領域６２及びシリコン基板１０への印加電圧が０Ｖであり、ｎ型ドレイン領域５８への印加電圧がドレイン耐圧の値である場合を想定している。
ｐｎ接合部１０２に沿って環状のゲート電極３６を設けることにより、ｎ型ドレイン領域５８とｎ型ソース領域６０とが対向していない部分に生じる空乏層幅Ｗｂが、第１参考例による半導体装置のように島状のゲート電極３６を設けていた場合に比べて広くなる。すなわち、第２参考例による半導体装置では、トランジスタ部以外の部分にも、トランジスタ部に生じる空乏層の幅Ｗａと同等の幅Ｗｂの空乏層が広がるようになる。これは、そのようなトランジスタ部以外の部分にも、０Ｖに印加された環状のゲート電極３６が配置され、その電界により、ｎ型ドリフト領域１８とｐ型ボディ領域２６との濃度で決まる空乏層幅以上に空乏層が広がるためである。
このように第２参考例による半導体装置では、環状のゲート電極３６を設けることにより、ｐｎ接合部１０２の周囲の空乏層を広げ、空乏層幅が部分的に狭くなるのを抑え、ｐｎ接合部１０２の周囲でブレークダウンが発生するのを抑えることが可能になる。そのため、上記の第１参考例による半導体装置のような構造に比べて、ドレイン耐圧を向上させることが可能になる。
ここで、第２参考例による半導体装置のゲート電極３６の幅について、更に述べる。
図９に示すように、ｎ型ドレイン領域５８とｎ型ソース領域６０とに挟まれた部分のゲート電極３６の、ｐ型ボディ領域２６からゲート電極３６の外周部までの幅をＬａとする。また、それ以外の部分のゲート電極３６の、ｐ型ボディ領域２６からゲート電極３６の外周部までの幅をＬｂとする。
図９には、Ｌａ＝Ｌｂとなるようにゲート電極３６を設けた場合を例示している。Ｌａ＝Ｌｂとなるようにゲート電極３６を設けた場合には、ｎ型ドレイン領域５８とｎ型ソース領域６０とが対向しているトランジスタ部の空乏層幅Ｗａと、トランジスタ部１１以外の部分の空乏層幅Ｗｂとを、同等にすることが可能になる。そのため、ｐｎ接合部１０２の周囲で空乏層幅が部分的に狭くなるのを抑えることができ、ブレークダウンの発生を抑えることができる。
また、ゲート電極３６は、次の図１０に示すように、Ｌａ＜Ｌｂとなるように設けることもできる。
図１０は、第２参考例による半導体装置の別例を示す図であって、図１０（ａ）は平面図であり、図１０（ｂ）は図１０（ａ）のＡ−Ａ′線断面図であり、図１０（ｃ）は図１０（ａ）のＢ−Ｂ′線断面図である。
図１０には、ブレークダウン時の空乏層の広がりを併せて図示している。ここでは、ゲート電極３６、ｎ型ソース領域６０、ｐ型タップ領域６２及びシリコン基板１０への印加電圧が０Ｖであり、ｎ型ドレイン領域５８への印加電圧がドレイン耐圧の値である場合を想定している。図１０では、空乏層端Ｅを点線で模式的に図示している。また、図１０（ａ）では、便宜上、素子分離領域２０の図示を省略し、また、ゲート電極３６及びゲート絶縁膜３２の下のｐｎ接合部１０２を実線で図示している。
図１０に示す半導体装置のように、環状のゲート電極３６は、Ｌａ＜Ｌｂとなるように設計してもよい。この場合、ｎ型ドレイン領域５８とｎ型ソース領域６０との間の部分、すなわちトランジスタ部の空乏層幅Ｗａは、それ以外の部分の空乏層幅Ｗｂよりも狭くなる。そのため、ｐｎ接合部１０２の周囲においては、トランジスタ部が、それ以外の部分に比べて、より低い電圧でブレークダウンし易くなる。つまり、ゲート電極３６を、Ｌａ＜Ｌｂとなるように設計すれば、トランジスタのドレイン耐圧が、そのドリフト長Ｄによって変化するようになり、回路設計時には、ドレイン耐圧を、ドリフト長Ｄを用いて見積もることが可能になる。
なお、ここではゲート電極３６をＬａ＝Ｌｂとする場合、及びＬａ＜Ｌｂとする場合について述べたが、Ｌａ＞Ｌｂとなるようにゲート電極３６を設けることも可能である。ゲート電極３６をＬａ＞Ｌｂとする場合であっても、ゲート電極３６を環状としない場合に比べれば、トランジスタ部以外の部分の空乏層幅Ｗｂを広げることができるため、ブレークダウンの発生を抑えることが可能になる。
ところで、一般的なｎチャネル型ＬＤＭＯＳトランジスタの使用態様ではｐ型ボディ領域２６にシリコン基板１０よりも負の電圧が印加されることはないが、このような電圧関係となる回路構成でｎチャネル型ＬＤＭＯＳトランジスタが用いられることもある。例えば図１１に示す回路では、ｎチャネル型ＬＤＭＯＳトランジスタのドレインＤに０Ｖの電圧が印加されるのに対して、ｎチャネル型ＬＤＭＯＳトランジスタのソースＳ及びバックゲートＢには−１６Ｖ〜＋１８Ｖの電圧が印加される。このような回路に用いられるｎチャネル型ＬＤＭＯＳトランジスタは、負耐圧ｎチャネル型ＬＤＭＯＳトランジスタと呼ばれることがある。
第２参考例による半導体装置において負耐圧ｎチャネル型ＬＤＭＯＳトランジスタとしての動作を想定すると、トランジスタの各端子には例えば図１２に示すような電圧が印加される。すなわち、ゲート電極３６、ｎ型ソース領域６０及びｐ型タップ領域６２には、例えば−１６Ｖが印加され、ｎ型ドレイン領域５８及びシリコン基板１０（ｐ型コンタクト領域６４）には例えば０Ｖが印加される。
このとき、図１２において点線で囲った部分には、シリコン基板１０をソース領域、ｐ型ボディ領域２６をドレイン領域、ｎ型ドリフト領域１８をバックゲート、ゲート電極３６をゲート電極とするｐ型寄生トランジスタ１１０が形成されている。上述のような駆動電圧を印加した場合、このｐ型寄生トランジスタ１１０のゲート電極及びドレイン領域には−１６Ｖが印加され、ソース領域及びバックゲートには０Ｖが印加されることになる。ｐ型寄生トランジスタ１１０のフィールド閾値電圧は−７Ｖ程度であることから、上記駆動電圧の印加によってｐ型寄生トランジスタ１１０がオン状態となり、シリコン基板１０とｐ型ボディ領域２６との間には電流が流れる。この結果、シリコン基板１０とｐ型ボディ領域２６との間の耐圧が低下し、ひいてはドリフト長Ｄを用いて見積もられるドレイン耐圧よりも低い印加電圧でブレークダウンが生じることになる。
このような観点から、本実施形態による半導体装置では、第２参考例による半導体装置における環状のゲート電極を、ゲート電極として本質的に作用する活性領域２０ｂ上に延在する部分と、素子分離絶縁膜２０上に延在する部分とに分割している。すなわち、環状のゲート電極を、活性領域２０ｂ上に延在する部分に形成されたゲート電極３６と、素子分離絶縁膜２０上に延在する部分に形成された導電体パターン３８とに分割している。そして、素子分離絶縁膜２０上に延在する導電体パターン３８をシリコン基板１０に電気的に接続することで、負耐圧ｎチャネル型ＬＤＭＯＳトランジスタとして駆動する際にｐ型寄生トランジスタ１１０がオンしないようにしている。
本実施形態による半導体装置において負耐圧ｎチャネル型ＬＤＭＯＳトランジスタとしての動作を想定すると、トランジスタの各端子には例えば図１３に示すような電圧が印加される。すなわち、ゲート電極３６、ｎ型ソース領域６０及びｐ型タップ領域６２には、例えば−１６Ｖが印加され、導電体パターン３８、ｎ型ドレイン領域５８及びシリコン基板１０（ｐ型コンタクト領域６４）には例えば０Ｖが印加される。
このとき、図１３において点線で囲った部分のｐ型寄生トランジスタ１１０は、ゲート電極に相当する導電体パターン３８への印加電圧が０Ｖのためオン状態にはならず、シリコン基板１０とｐ型ボディ領域２６との間に電流は流れない。この結果、シリコン基板１０とｐ型ボディ領域２６との間の耐圧が低下することはなく、ドリフト長Ｄを用いて見積もられるドレイン耐圧よりも低い印加電圧でブレークダウンが生じるのを防止することができる。
本実施形態による半導体装置を負耐圧ｎチャネル型ＬＤＭＯＳトランジスタではない通常のｎチャネル型ＬＤＭＯＳトランジスタとして動作する場合は、前述の第２参考例による半導体装置の場合と同様である。すなわち、図９及び図１０を用いて説明した第２参考例による半導体装置の効果は、本実施形態による半導体装置においても達成される。すなわち、本実施形態による半導体装置の導電体パターン３８が、第２参考例による半導体装置のゲート電極３６のうち、素子分離絶縁膜２０上に延在する部分と同様に作用する。導電体パターン３８によってトランジスタ部以外の部分の空乏層幅Ｗｂを広げることができるため、ドリフト長Ｄを用いて見積もられるドレイン耐圧よりも低い印加電圧でブレークダウンが生じるのを防止することができる。Ｌａ＜Ｌｂの関係とすることは、例えば、導電体パターン３８の幅をゲート電極３６の幅よりも広くすることにより実現できる。
図１４及び図１５は、本実施形態による半導体装置におけるより具体的なレイアウト例を示す平面図である。図１５は、図１４の点線で囲った部分の拡大図である。図中、■はコンタクト領域である。
図１４に示すように、ｎ型ドレイン領域５８は、第１層目の配線層７８ａを介して引き出され、第２層目の配線層８０ａに接続されている。ｎ型ソース領域６０とｐ型タップ領域６２とは、第１層目の配線層７８ｂによって引き出され且つ互いに接続され、第２層目の配線層８０ｂに接続されている。ｐ型コンタクト領域６４は、第１層目の配線層７８ｃに接続されている。配線層７８ｃは、ｐ型コンタクト領域６４に沿って環状に設けられている。ゲート電極３６は、第１層目の配線層７８ｄを介して引き出され、第２層目の配線層８０ｄに接続されている。導電体パターン３８は、配線層７８ｃに接続されている。
ゲート電極３６と導電体パターン３８との間隙部分は、例えば図１５に示すようにレイアウトすることができる。図中、Ａは、ゲート電極３６の素子分離絶縁膜２０上へのオーバーラップ長であり、設計基準から規定され、例えば１．６μｍ程度である。図中、Ｃは、ゲート電極３６と導電体パターン３８との間隔であり、設計基準から規定され、例えば０．２６μｍ程度である。図中、Ｂは、ドレイン耐圧の観点から規定され、ドレイン耐圧を向上するためにはより長くすることが望ましい。Ｃの設計基準を満たしたうえでＢの長さを長くしてドレイン耐圧を向上するためには、図１５に示すように、ゲート電極３６に対向する導電体パターン３８の辺に段差を設け、ゲート電極３６から離間した部分の導電体パターン３８の幅を広げることが望ましい。ゲート電極３６から離間した部分の導電体パターン３８の幅Ｂは、例えば６．２μｍ程度である。
ｎ型ドレイン領域５８とｐｎ接合部１０２との間の距離は、ｎ型ソース領域６０とｐｎ接合部１０２との間の距離よりも長くなっている。
なお、導電体パターン３８のゲート電極３６に近接する部分には、必ずしも図１５に示すような切り欠き部分を設ける必要はなく、例えば図３３に示すように、ゲート電極３６との間隙部分から真っ直ぐ伸ばすようにしてもよい。
ただし、導電体パターン３８のゲート電極３６に近接する部分に切り欠き部分を設けることには、以下のような効果がある。
図３３に示すレイアウトにおいて、ゲート電極３６の幅をＷ１、導電体パターン３８の幅をＡとする（図３４参照）。ここで、ＬＤＭＯＳが配置される領域の面積（ゲート電極３６及び導電体パターン３８の外周部で規定される面積）を維持したまま、ドレイン耐圧向上のために幅Ａを所望の幅Ｂまで広げることを考慮する。この場合、図３３に示すレイアウトを維持したままであると、幅Ａを幅Ｂまで広げるに伴い、ゲート電極３６の幅Ｗ１は幅Ｗ２まで狭くしなければならない（図３５参照）。
この点、図１５に示すレイアウトによれば、ゲート電極３６の幅Ｗ１を維持したままで導電体パターン３８の幅を幅Ｂまで広げることができ、所望のドレイン耐圧が得られるという効果を奏することができる。また、別の観点からみれば、導電体パターン３８の幅を太くしてもＬＤＭＯＳの専有面積の増加を抑制できるという効果もある。
図１６は、上述の各構造についてドレイン耐圧及び負耐圧の測定を行った結果をまとめたグラフである。図中、◆印のプロットがドレイン耐圧ＢＶｄｓを表し、■印のプロットが負耐圧を表す。
なお、ドレイン耐圧ＢＶｄｓは、Ｖｇ＝Ｖｓ＝Ｖｂ＝Ｖｐｓｕｂ＝０ＶとしてＶｄを０Ｖから１００Ｖまで掃引したときに、Ｉｄが１００ｎＡになるときのＶｄとして定義した。また、負耐圧は、Ｖｄ＝Ｖｐｓｕｂ＝０ＶとしてＶｇ，Ｖｓ，Ｖｂを０Ｖから−１００Ｖまで掃引したときに、Ｉｂ＋Ｉｓ＋Ｉｇが１００ｎＡとなるときのＶｂとして定義した。ここで、Ｖｇは、ゲート電極３６に印加するゲート電圧である。Ｖｓは、ｎ型ソース領域６０に印加するソース電圧である。Ｖｄは、ｎ型ドレイン領域５８を介してｎ型ドリフト領域１８に印加するドレイン電圧である。Ｖｂは、ｐ型タップ領域６２を介してｐ型ボディ領域２６に印加するバックゲート電圧である。Ｖｐｓｕｂは、ｐ型コンタクト領域６４を介してシリコン基板１０に印加する基板電圧である。Ｉｄ，Ｉｂ，Ｉｓ，Ｉｇは、それぞれ、ドレイン電流、基板電流、ソース電流、ゲート電流である。
図１６に示すように、第１参考例による半導体装置では、ドレイン耐圧が４０Ｖ程度であり、負耐圧が−３８Ｖ程度であった。また、第２参考例による半導体装置では、ドレイン耐圧を５２Ｖ程度まで向上できる一方、負耐圧が−７Ｖ程度まで低下した。
これに対し、本実施形態による半導体装置では、ドレイン耐圧を第２参考例による半導体装置と同等の５２Ｖ程度まで向上できることに加え、負耐圧も第１参考例による半導体装置と同等の−３７Ｖ程度に維持することができた。
次に、本実施形態による半導体装置の製造方法について図１７乃至図３２を用いて説明する。
図１７乃至図３２は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１７乃至図２２は、図１のＡ−Ａ′線断面に沿った工程断面図である。図２３乃至図２８は、図１のＢ−Ｂ′線断面に沿った工程断面図である。図２９乃至図３２は、周辺トランジスタの製造方法を示す工程断面図である。
まず、ｐ型の半導体基板、例えばｐ型のシリコン基板１０上に、例えば熱酸化法により、犠牲酸化膜としてのシリコン酸化膜１２を形成する。
次いで、フォトリソグラフィにより、ｎ型ドリフト領域１８の形成予定領域を露出するフォトレジスト膜１４を形成する。
次いで、フォトレジスト膜１４をマスクとして、ｎ型ドリフト領域１８の形成予定領域に燐（Ｐ）や砒素（Ａｓ）等のｎ型不純物をイオン注入し、ｎ型不純物領域１６を形成する（図１７（ａ）、図２３（ａ））。例えば、燐イオンを、加速エネルギーが例えば２ＭｅＶ、注入量が例えば５×１０１２ｃｍ−２の条件でイオン注入し、ｎ型不純物領域１６を形成する。
次いで、例えばアッシングにより、フォトレジスト膜１４を除去する。
次いで、不活性雰囲気、例えば窒素雰囲気中で、例えば１１５０℃、６時間の熱処理を行いｎ型不純物領域１６の不純物を拡散及び活性化し、ｎ型ドリフト領域１８を形成する（図１７（ｂ）、図２３（ｂ））。
次いで、ｎ型ドリフト領域１８を形成したシリコン基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子分離絶縁膜２０を形成する。素子分離絶縁膜２０の深さは、特に限定されるものではないが、２００ｎｍ〜４００ｎｍ程度、例えば３００ｎｍとする。
これにより、シリコン基板１０の表面に、素子分離絶縁膜２０により、活性領域２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ，２０ｇ，２０ｈ等を画定する（図１８（ａ）、図２４（ａ）、図２９（ａ））。なお、素子分離絶縁膜２０の形成方法は特に限定されるものではなく、ＳＴＩ法のほか、例えばＬＯＣＯＳ（LOCal Oxidation of Silicon）法を用いて形成してもよい。
活性領域２０ａ，２０ｂ，２０ｃは、それぞれ、ｎチャネル型ＬＤＭＯＳトランジスタのｎ型ドレイン領域、ｎ型ソース領域及びチャネル領域、ｐ型タップ領域に相当し、ｎ型ドリフト領域１８内に形成される。活性領域２０ｄは、ｎチャネル型ＬＤＭＯＳトランジスタの形成領域を囲うように配置された基板タップ領域に相当する。活性領域２０ｅは、ｎ型低電圧トランジスタの形成領域に相当する。活性領域２０ｆは、ｎ型低電圧トランジスタが形成されるｐウェルのｐ型コンタクト領域に相当する。活性領域２０ｇは、ｐ型低電圧トランジスタの形成領域に相当する。活性領域２０ｈは、ｐ型低電圧トランジスタが形成されるｎウェルのｎ型コンタクト領域に相当する。
なお、素子分離絶縁膜２０の形成後に活性領域２０ａ〜２０ｈ上を覆っている膜は、厳密にはシリコン酸化膜１２と同一ではなく、素子分離絶縁膜２０の形成の際に形成する別のシリコン酸化膜であるが、ここでは簡略化のためにシリコン酸化膜１２として説明する。
次いで、フォトリソグラフィにより、ｐ型ボディ領域２６の形成予定領域を露出するフォトレジスト膜２２を形成する。フォトレジスト膜２２の開口部は、図１８（ｂ）及び図２４（ｂ）に示すように、活性領域２０ｃと活性領域２０ｂの一部とを含む。
次いで、フォトレジスト膜２２をマスクとして、ｐ型ボディ領域の形成予定領域に硼素（Ｂ）等のｐ型不純物をイオン注入し、ｐ型不純物領域２４を形成する（図１８（ｂ）、図２４（ｂ））。例えば、硼素イオンを、加速エネルギーが例えば１５０ｋｅＶ〜５００ｋｅＶ、注入量が例えば１×１０１２ｃｍ−２〜３×１０１３ｃｍ−２の条件でイオン注入する。このイオン注入は、異なる加速エネルギーで複数回に分けて行ってもよい。また、トランジスタの閾値電圧制御用に、加速エネルギーが例えば５ｋｅＶ〜３０ｋｅＶ、注入量が例えば１×１０１３ｃｍ−２の条件でイオン注入する。
次いで、例えばアッシングにより、フォトレジスト膜２２を除去する。
次いで、不活性雰囲気、例えば窒素雰囲気中で、例えば１０５０℃、３０分間の熱処理を行いｐ型不純物領域２４不純物を拡散及び活性化し、ｐ型ボディ領域２６を形成する（図１９（ａ）、図２５（ａ））。
次いで、同様の手法により、ｎ型低電圧トランジスタの形成領域にｐウェル２８を、ｐ型低電圧トランジスタの形成領域にｎウェル３０を、それぞれ形成する。ｐウェル２８は、ｎチャネル型ＬＤＭＯＳトランジスタの形成領域を囲う基板タップ領域（活性領域２０ｄ）にも、ｎ型ドリフト領域１８から離間して形成する（図１９（ｂ）、図２５（ｂ）、図２９（ｂ））。
なお、ｐウェル２８及びｎウェル３０を形成する際の熱処理は、ｐ型ボディ領域２６を形成する際の熱処理と兼用してもよい。また、ｎ型ドリフト領域１８は、ｐ型ボディ領域２６と同様、素子分離絶縁膜２０の形成後に形成するようにしてもよい。
次いで、例えば弗酸水溶液を用いたウェットエッチングにより、活性領域２０ａ〜２０ｈの表面に形成されているシリコン酸化膜１２を除去する。
次いで、例えば熱酸化法により、ｎチャネル型ＬＤＭＯＳトランジスタの形成領域に、例えば膜厚１６ｎｍのシリコン酸化膜を成長し、ゲート絶縁膜３２を形成する（図２０（ａ）、図２６（ａ））。また、低電圧トランジスタ形成領域にシリコン酸化膜を成長し、ゲート絶縁膜３４を形成する（図３０（ａ））。なお、ゲート絶縁膜３２，３４の膜厚は、各トランジスタの動作電圧に基づいて決定される。
なお、ゲート絶縁膜３２，３４の形成方法は、熱酸化法に限定されるものではなく、例えばＣＶＤ法等により堆積するようにしてもよい。
次いで、全面に、例えばＣＶＤ（Chemical Vapor Deposition）法により、例えば膜厚１８０ｎｍのポリシリコン膜を堆積する。
次いで、フォトリソグラフィ及びドライエッチングにより、堆積したポリシリコン膜をパターニングし、ｎチャネル型ＬＤＭＯＳトランジスタのゲート電極３６、導電体パターン３８及び低電圧トランジスタのゲート電極４０を形成する（図２０（ｂ）、図２６（ｂ）、図３０（ｂ））。
次いで、フォトリソグラフィにより、活性領域２０ａ，２０ｂ，２０ｅ，２０ｈを露出するフォトレジスト膜４２を形成する。
次いで、フォトレジスト膜４２及びフォトレジスト膜４２から露出するゲート電極３６及び素子分離絶縁膜２０をマスクとしてｎ型不純物をイオン注入する。これにより、ｎ型トランジスタのＬＤＤ領域となるｎ型不純物領域４４を形成する（図２１（ａ）、図２７（ａ）、図３１（ａ））。例えば、燐イオンを、加速エネルギーが１０ｋｅＶ〜５０ｋｅＶ、注入量が１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２の条件でイオン注入し、ｎ型不純物領域４４を形成する。
次いで、例えばアッシングにより、フォトレジスト膜４２を除去する。
同様にして、活性領域２０ｃ，２０ｄ，２０ｆ，２０ｇを露出するフォトレジスト膜（図示せず）及びこのフォトレジスト膜から露出するゲート電極３６及び素子分離絶縁膜２０をマスクとしてｐ型不純物をイオン注入する。これにより、ｐ型低電圧トランジスタのＬＤＤ領域となるｐ型不純物領域４６を形成する。例えば、硼素イオンを、加速エネルギーが５ｋｅＶ〜２０ｋｅＶ、注入量が１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２の条件でイオン注入し、ｐ型不純物領域４６を形成する。
次いで、ｐ型不純物領域４６の形成に用いたフォトレジスト膜（図示せず）を、例えばアッシングにより除去する。
なお、上述の例では、トランジスタのソース／ドレイン領域のみならず、コンタクト領域である活性領域２０ａ，２０ｃ，２０ｄ，２０ｆ，２０ｈにもＬＤＤ領域用の不純物拡散領域を形成しているが、必ずしも形成する必要はない。
次いで、例えばＣＶＤ法によりシリコン酸化膜を堆積後、このシリコン酸化膜をエッチバックし、ゲート電極３６，４０及び導電体パターン３８の側壁部分に、サイドウォール絶縁膜４８を形成する。
次いで、フォトリソグラフィにより、活性領域２０ａ，２０ｂ，２０ｅ，２０ｈを露出するフォトレジスト膜５０を形成する。
次いで、フォトレジスト膜５０及びフォトレジスト膜５０から露出するゲート電極３６，４０、サイドウォール絶縁膜４６及び素子分離絶縁膜２０をマスクとしてｎ型不純物をイオン注入する。これにより、活性領域２０ａ，２０ｂ，２０ｅ，２０ｈに、ｎ型不純物領域５２を形成する（図２１（ｂ）、図２７（ｂ）、図３１（ｂ））。
次いで、例えばアッシングにより、フォトレジスト膜５０を除去する。
次いで、フォトリソグラフィにより、活性領域２０ｃ，２０ｄ，２０ｆ，２０ｇを露出するフォトレジスト膜５４を形成する。
次いで、フォトレジスト膜５４及びフォトレジスト膜５４から露出する素子分離絶縁膜２０をマスクとしてｐ型不純物をイオン注入する。これにより、活性領域２０ｃ，２０ｄ，２０ｆ，２０ｇに、ｐ型不純物領域５６を形成する（図２２（ａ）、図２８（ａ）、図３２（ａ））。
次いで、例えばアッシングによりフォトレジスト膜５４を除去する。
次いで、不活性雰囲気、例えば窒素雰囲気中で熱処理を行い、イオン注入した不純物を活性化する。これにより、活性領域２０ａの表面部に、ｎ型不純物領域５２よりなるｎ型ドレイン領域５８を形成する。また、活性領域２０ｂの表面部に、ｎ型不純物領域５２よりなるｎ型ソース領域６０を形成する。また、活性領域２０ｃの表面部に、ｐ型不純物領域５６よりなるｐ型タップ領域６２を形成する。また、活性領域２０ｄの表面部に、ｐ型不純物領域５６よりなるｐ型コンタクト領域６４を形成する。また、活性領域２０ｅに、ｎ型不純物領域５２よりなるｎ型ソース／ドレイン領域６６を形成する。また、活性領域２０ｆの表面部に、ｐ型不純物領域５６よりなるｐ型コンタクト領域６８を形成する。また、活性領域２０ｇに、ｐ型不純物領域５６よりなるｐ型ソース／ドレイン領域７０を形成する。また、活性領域２０ｈの表面部に、ｎ型不純物領域５２よりなるｎ型コンタクト領域７２を形成する。
このようにして、シリコン基板１０上の所定領域に所望のトランジスタを形成する。
次いで、トランジスタが形成されたシリコン基板１０上に、例えばＣＶＤ法により絶縁膜を堆積し、層間絶縁膜７４を形成する。
次いで、周知の配線形成プロセスにより、層間絶縁膜７４に埋め込まれたコンタクトプラグ７６、コンタクトプラグ７６を介してトランジスタの各端子に接続された第１層目の配線層７８を形成する。コンタクトプラグ７６には、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等を用いることができる。また、そのようなメタルの拡散を抑えるバリアメタルとして、チタン（Ｔｉ）、タンタル（Ｔａ）等を用いることができる。また、配線層７６には、タングステン、アルミニウム、銅等、更に、それらのバリアメタルとしてチタン、タンタル等を用いることができる。
この後、必要に応じて、第２層目以降の配線層の形成等、所望のバックエンドプロセスを行い、半導体装置を完成する。
このように、本実施形態によれば、ドレイン耐圧を向上するとともに、負耐圧の低下をも抑制することができる。これにより、一般的なＬＤＭＯＳトランジスタとしての使用のほか、負耐圧ＬＤＭＯＳトランジスタとしての使用など、幅広い使用目的において所望の耐圧を実現することができ、半導体装置の性能の向上を図ることができる。
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ｎチャネル型ＬＤＭＯＳトランジスタの例を示したが、ｎ，ｐの導電型を反転し、ｐチャネル型ＬＤＭＯＳトランジスタを形成してもよい。この場合にも、上記と同様の効果を得ることができる。
また、上記実施形態に記載した半導体装置の各構成部分の平面及び断面形状、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
１０…シリコン基板
１２…シリコン酸化膜
１４，２２，４２，５０，５４…フォトレジスト膜
１６，４４，５２…ｎ型不純物領域
１８…ｎ型ドリフト領域
２０…素子分離絶縁膜
２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ，２０ｇ，２０ｈ…活性領域
２４，４６，５６…ｐ型不純物領域
２６…ｐ型ボディ領域
２８…ｐウェル
３０…ｎウェル
３２，３４…ゲート絶縁膜
３６，４０…ゲート電極
３８…導電体パターン
４８…サイドウォール絶縁膜
５８…ｎ型ドレイン領域
６０…ｎ型ソース領域
６２，６８…ｐ型タップ領域
６４…ｐ型コンタクト領域
６６…ｎ型ソース／ドレイン領域
７０…ｐ型ソース／ドレイン領域
７２…ｎ型コンタクト領域
７４…層間絶縁膜
７６…コンタクトプラグ
７８，７８ａ，７８ｂ，７８ｃ，７８ｄ，８０，８０ａ，８０ｂ，８０ｄ…配線層
１０２，１０４…ｐｎ接合部
１１０…ｐ型寄生トランジスタ

Claims (9)

  1. 第１導電型の半導体基板と、
    前記半導体基板内に形成された、前記第１導電型と反対の第２導電型の第１領域と、
    前記第１領域内に形成された前記第１導電型の第２領域と、
    前記第２領域内に形成された前記第２導電型のソース領域と、
    前記第１領域内に形成された前記第２導電型のドレイン領域と、
    前記第１領域と前記第２領域との境界の、前記ドレイン領域側の一部を有する第１接合部と、
    前記第１接合部とは異なる位置の、前記第１領域と前記第２の領域との境界の一部を有する第２接合部と、
    前記第１接合部の上方に形成されたゲート電極と、
    前記第２接合部の上方に形成され、前記ゲート電極から電気的に独立した導電体と
    を有することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記導電体は、前記半導体基板に電気的に接続されている
    ことを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記ゲート電極は、第１の幅を有し、
    前記導電体は、前記第１の幅よりも太い第２の幅を有する
    ことを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記ゲート電極及び前記導電体は、前記第２の領域を囲むように環状に配置されている
    ことを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、
    前記導電体は、前記ゲート電極の近傍に位置する第１の部分と、前記第１の部分に接続された第２の部分とを有し、
    前記第１の部分の幅は、前記第２の部分の幅よりも細い
    ことを特徴とする半導体装置。
  6. 請求項１記載の半導体装置において、
    前記導電体は、素子分離絶縁膜を介して前記第２接合部の上方に形成されている
    ことを特徴とする半導体装置。
  7. 請求項１記載の半導体装置において、
    前記ソース領域は、前記第１の接合部から第１の距離を離れて位置し、
    前記ドレイン領域は、前記第１の接合部から前記第１の距離よりも長い第２の距離を離れて位置している
    ことを特徴とする半導体装置。
  8. 請求項１記載の半導体装置において、
    前記ゲート電極と前記導電体とは、同一の材料により形成されている
    ことを特徴とする半導体装置。
  9. 請求項１記載の半導体装置において、
    前記半導体基板及び前記導電体に第１の電圧が印加され、
    前記第２の領域に前記第１の電圧よりも低い第２の電圧が印加される
    ことを特徴とする半導体装置。
JP2012158405A 2012-07-17 2012-07-17 半導体装置 Expired - Fee Related JP5983122B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012158405A JP5983122B2 (ja) 2012-07-17 2012-07-17 半導体装置
US13/915,088 US9054185B2 (en) 2012-07-17 2013-06-11 Semiconductor device
CN201310300798.7A CN103545374B (zh) 2012-07-17 2013-07-17 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012158405A JP5983122B2 (ja) 2012-07-17 2012-07-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2014022487A true JP2014022487A (ja) 2014-02-03
JP5983122B2 JP5983122B2 (ja) 2016-08-31

Family

ID=49945844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012158405A Expired - Fee Related JP5983122B2 (ja) 2012-07-17 2012-07-17 半導体装置

Country Status (3)

Country Link
US (1) US9054185B2 (ja)
JP (1) JP5983122B2 (ja)
CN (1) CN103545374B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6198292B2 (ja) * 2012-08-17 2017-09-20 ローム株式会社 半導体装置および半導体装置の製造方法
US9153691B1 (en) 2014-07-22 2015-10-06 Qualcomm Incorporated High voltage MOS transistor
ITUB20161081A1 (it) * 2016-02-25 2017-08-25 St Microelectronics Srl Dispositivo a semiconduttore con regione conduttiva sepolta, e metodo di fabbricazione del dispositivo a semiconduttore
JP7300968B2 (ja) * 2019-11-14 2023-06-30 三菱電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02138773A (ja) * 1988-05-25 1990-05-28 Toshiba Corp Ｍｏｓｆｅｔ
JPH09289305A (ja) * 1996-04-19 1997-11-04 Rohm Co Ltd 半導体装置
JPH09293859A (ja) * 1996-04-25 1997-11-11 Rohm Co Ltd 半導体装置
US20070090454A1 (en) * 2005-10-26 2007-04-26 Huang Chin D Transistor device
JP2010147181A (ja) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp 半導体装置
JP2012104678A (ja) * 2010-11-11 2012-05-31 Fujitsu Semiconductor Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023678A (en) * 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US6900101B2 (en) * 2003-06-13 2005-05-31 Texas Instruments Incorporated LDMOS transistors and methods for making the same
JP5280056B2 (ja) 2008-01-10 2013-09-04 シャープ株式会社 Ｍｏｓ電界効果トランジスタ
JP5458809B2 (ja) 2009-11-02 2014-04-02 富士電機株式会社 半導体装置
US8546889B2 (en) * 2010-06-04 2013-10-01 Fuji Electric Co., Ltd. Semiconductor device and driving circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02138773A (ja) * 1988-05-25 1990-05-28 Toshiba Corp Ｍｏｓｆｅｔ
JPH09289305A (ja) * 1996-04-19 1997-11-04 Rohm Co Ltd 半導体装置
JPH09293859A (ja) * 1996-04-25 1997-11-11 Rohm Co Ltd 半導体装置
US20070090454A1 (en) * 2005-10-26 2007-04-26 Huang Chin D Transistor device
JP2010147181A (ja) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp 半導体装置
JP2012104678A (ja) * 2010-11-11 2012-05-31 Fujitsu Semiconductor Ltd 半導体装置

Also Published As

Publication number Publication date
US9054185B2 (en) 2015-06-09
US20140021546A1 (en) 2014-01-23
CN103545374B (zh) 2017-04-26
CN103545374A (zh) 2014-01-29
JP5983122B2 (ja) 2016-08-31

Similar Documents

Publication Publication Date Title
JP6713453B2 (ja) カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置
TWI725087B (zh) 半導體結構及相關之製造方法
US8716791B1 (en) LDMOS with corrugated drift region
KR102068395B1 (ko) 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
TW200950086A (en) Semiconductor device having transistor and method of manufacturing the same
US20150340428A1 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
JP2018101683A (ja) 半導体装置およびその製造方法
JP5983122B2 (ja) 半導体装置
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP2007019200A (ja) 半導体装置およびその製造方法
TW201519446A (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
JP2010177292A (ja) 半導体装置及び半導体装置の製造方法
CN107871782B (zh) 双扩散金属氧化物半导体元件及其制造方法
US20070090454A1 (en) Transistor device
JP2013012577A (ja) 半導体装置
JP5585404B2 (ja) 半導体装置
TWI553867B (zh) 半導體裝置及其製造方法
US20150194424A1 (en) Semiconductor device and method for manufacturing the same
WO2017175544A1 (ja) 半導体装置およびその製造方法
JP2013251497A (ja) 半導体装置及びその製造方法
JP2017162920A (ja) 半導体装置及びその製造方法
JP2014154862A (ja) 半導体装置
TWI794969B (zh) 半導體元件及其製造方法
KR20110078946A (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R150 Certificate of patent or registration of utility model

Ref document number: 5983122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees