DE102006003102A1 - Halbleiterbauelement, Bipolartransistor und Herstellungsverfahren - Google Patents

Halbleiterbauelement, Bipolartransistor und Herstellungsverfahren Download PDF

Info

Publication number
DE102006003102A1
DE102006003102A1 DE102006003102A DE102006003102A DE102006003102A1 DE 102006003102 A1 DE102006003102 A1 DE 102006003102A1 DE 102006003102 A DE102006003102 A DE 102006003102A DE 102006003102 A DE102006003102 A DE 102006003102A DE 102006003102 A1 DE102006003102 A1 DE 102006003102A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
type
polysilicon
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006003102A
Other languages
English (en)
Other versions
DE102006003102B4 (de
Inventor
Young-Dae Seo
Bong-Gil Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006003102A1 publication Critical patent/DE102006003102A1/de
Application granted granted Critical
Publication of DE102006003102B4 publication Critical patent/DE102006003102B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Abstract

Die Erfindung bezieht sich auf ein Halbleiterbauelement und insbesondere einen Bipolartransistor mit einer ersten Halbleiterschicht (15), die einen ersten Leitfähigkeitstyp aufweist und einen Kollektor bildet, einer zweiten Halbleiterschicht (25a), die einen zweiten Leitfähigkeitstyp aufweist und über der ersten Halbleiterschicht ausgebildet ist, um eine Basis bereitzustellen, und einer isolierenden Schicht (31), die auf der zweiten Halbleiterschicht ausgebildet ist und ein erstes und zweites Kontaktfenster aufweist, welche die zweite Halbleiterschicht freilegen, sowie auf ein zugehöriges Verfahren zur Herstellung eines Bipolartransistors. DOLLAR A Erfindungsgemäß weist der Bipolartransistor eine erste Halbleiterstruktur (35a) des ersten Leitfähigkeitstyps, die das erste Kontaktfenster füllt und einen Emitteranschluss bildet, und eine zweite Halbleiterstruktur (35b, 35b') mit dem zweiten Leitfähigkeitstyp auf, die das zweite Kontaktfenster füllt und einen Basisanschluss bildet, wobei die erste und die zweite Halbleiterstruktur vorzugsweise von im Wesentlichen der gleichen Höhe sind. DOLLAR A Verwendung z. B. für rauscharme HF-Schaltkreise, wie rauscharme Verstärker und spannungsgesteuerte Oszillatoren.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement, auf einen Bipolartransistor und ein zugehöriges Herstellungsverfahren.
  • Bei Verwendung einer Komplementär-Metall-Oxid-Halbleiter(CMOS)-Fertigungstechnologie können ein n-Kanal-MOS-Feldeffekttransistor (MOSFET) und ein p-Kanal-MOSFET benachbart zueinander auf einem Halbleitersubstrat gebildet werden. Die stetige Entwicklung der CMOS-Fertigungstechnologie über die vergangenen mehreren Dekaden hinweg hat zu einer momentanen Fähigkeit geführt, hochintegrierte Hochleistungshalbleiterbauelemente bei geringen Kosten herzustellen. CMOS-Bauelemente werden breit verwendet, um Hochfrequenz(HF)-Schaltkreise, HF-Systeme-auf-Chip (SoC) und viele weitere Bauelemente herzustellen.
  • Wenngleich die CMOS-Bauelemente sehr solide Betriebscharakteristika aufweisen, genügen sie häufig nicht den von heutigen HF-Schaltkreisen und/oder Schaltkreiselementen geforderten Anforderungen hinsichtlich geringem Rauschen. Rauscharme Verstärker (LNAs) und spannungsge steuerte Oszillatoren (VCOs) sind einfache Beispiele von HF-Schaltkreisen, die Rauscharmut erfordern.
  • Im Vergleich zu MOSFETs weisen Bipolartransistoren geringes Rauschen, breite lineare Verstärkung, gute Frequenzantwort und hohe Stromtreiberfähigkeit auf. Um bestimmte Schaltkreise oder Schaltkreisfunktionen auszuführen, sind Bipolartransistoren häufig auf dem gleichen Halbleitersubstrat wie CMOS-Bauelemente ausgebildet. Tatsächlich werden in einer gemeinsamen Anwendung Hochleistungs-Bipolartransistoren dazu verwendet, HF-Schaltkreise auszuführen, und CMOS-Bauelemente werden dazu verwendet, zugehörige Logikschaltkreise auszuführen.
  • Um die Betriebsgeschwindigkeit von Bipolartransistoren zu steigern, muss der Basisbereich schmal ausgebildet sein, so dass sich Ladungsträger schnell vom Emitter zum Kollektor bewegen können. Alternativ kann der Basisbereich mit einer hohen Konzentration von leitfähigen Störstellen dotiert sein, um den Widerstand des Basisbereichs zu reduzieren. Im Allgemeinen wird ein sehr schmaler Basisbereich unter Verwendung eines Ionenimplantationsprozesses gebildet. Es ist jedoch sehr schwierig, unter Verwendung von herkömmlichen Ionenimplantationsprozessen einen außergewöhnlich schmalen Basisbereich zu bilden.
  • Demgemäß werden die Basisbereiche von Bipolartransistoren manchmal unter Verwendung von Verfahren gebildet, die eine Epitaxietechnik beinhalten. Gemäß derartigen Epitaxie-Basisbildungstechniken kann ein dünner Basisbereich mit einer hohen Dotierkonzentration gebildet werden, da während des Epitaxie-Wachstumsprozesses Dotierstoffionen hinzugefügt werden.
  • Um die Dotierkonzentration des Basisbereichs zwecks Steigern der Betriebsgeschwindigkeit zu erhöhen, ist es außerdem notwendig, die Do tierkonzentration des entsprechenden Emitterbereichs zu erhöhen, um eine hohe Stromverstärkung zu erhalten. Eine Erhöhung der Dotierkonzentration des Emitterbereichs verursacht jedoch eine Reduktion der Bandlücke, was zu einer verringerten Ladungsträgerinjektionseffizienz und einer reduzierten Emitter-Basis-Durchbruchspannung führt. Diese Kompromisse schränken die Verwendung der vorstehenden Techniken bei Versuchen, die Betriebsgeschwindigkeit von Bipolartransistoren zu verbessern, praktisch ein.
  • Als Ergebnis wurden Verfahren zur Bildung eines Heteroübergangs zwischen Basis und Emitter vorgeschlagen. Innerhalb derartiger Heteroübergangsstrukturen unterscheidet sich die Bandlücke des Emitters von jener der Basis. Um den Heteroübergang zu bilden, wird der Basisbereich typischerweise aus Silicium-Germanium gebildet, das eine schmalere Bandlücke als jene von Silicium aufweist. In der Heteroübergangsstruktur kann der Emitter mit größerer Effizienz Ladungsträger zur Basis emittieren.
  • 1 ist eine schematische Schnittansicht eines Bipolartransistors mit Heteroübergang, wie er zum Beispiel in der Patentschrift US 6.251.738 offenbart ist. In 1 zeigen Bezugszeichen 10 und 18 ein Siliciumsubstrat beziehungsweise einen Kollektor an. Eine p-leitende epitaxiale Silicium-Germanium(Si-Ge)-Basis 22 ist auf dem Substrat 10 aufgewachsen. Eine p-leitende Polysilicium-Basis 36 ist auf der Si-Ge-Basis 22 ausgebildet. Bezugszeichen 42 und 54 zeigen Abstandshalter beziehungsweise einen Basiskontakt an. Ein Bezugszeichen 44 zeigt einen n-leitenden Polysilicium-Emitter an. Bezugszeichen 56 und 52 zeigen einen Emitter-Kontakt beziehungsweise einen Kollektorkontakt an. Innerhalb der vorstehenden herkömmlichen Struktur sind der Polysilicium-Emitter 44 und die Polysilicium-Basis 36 durch die Abstandshalter 42 elektrisch voneinander isoliert.
  • Außerdem ist die Oberseite des Polysilicium-Emitters 44 vergleichsweise höher als jene der Polysilicium-Basis 36, wodurch eine große Stufe zwischen dem Polysilicium-Emitter 44 und dem Kollektor 18 gebildet ist. Demgemäß kann der Polysilicium-Emitter 44, dessen Oberseite vergleichsweise hoch ist, überätzt werden, wenn eine isolierende Zwischenschicht 50 geätzt wird, um Kontaktöffnungen für den Emitter-Kontakt 56, den Basis-Kontakt 54 und den Kollektorkontakt 52 zu bilden. Speziell wird das Problem des Überätzens noch ernster, wenn eine Silicidschicht zur Bildung eines niederohmigen Kontakts verwendet wird. Die Silicidschicht ist im Vergleich zur p-leitenden Polysilicium-Basis 36 relativ dünn auf dem n-leitenden Polysilicium-Emitter 44 ausgebildet. Demgemäß kann die auf diesen Elementen ausgebildete Silicidschicht besonders anfällig gegenüber Überätzen sein. Demzufolge ist ein stabiler Kontakt mit geringem Widerstand sehr schwierig zu bilden.
  • Des Weiteren ist bei der vorstehenden herkömmlichen Struktur der Prozess, durch den die Polysilicium-Basis 36 und der Polysilicium-Emitter 44 elektrisch isoliert voneinander gebildet werden, sehr kompliziert. Das heißt, um die Polysilicium-Basis 36 zu bilden, wird der epitaxiale Si-Ge-Basisbereich 22 gebildet, und dann wird eine Polysiliciumschicht aufgebracht. Danach wird ein Rückätzprozess verwendet, um den epitaxialen Basisbereich 22 durch die Polysiliciumschicht hindurch freizulegen. Dann wird ein Strukturierungsprozess auf die zurückgeätzte Polysilicium-Basis 36 angewendet, um ein Kontaktfenster 40 zu bilden, das am Schluss den Polysilicium-Emitter 44 aufnimmt. Dann werden auf den Seitenwänden des Kontaktfensters 40 Abstandshalter 42 gebildet. Schließlich wird eine weitere Polysiliciumschicht aufgebracht und strukturiert, um den Polysilicium-Emitter 44 zu bilden.
  • 2 ist eine schematische Schnittansicht eines gemäß einem Verfahren gebildeten Bipolartransistors, wie es zum Beispiel in der Patentschrift US 6.744.080 offenbart ist. In 2 bezeichnen Bezugszeichen 2, 5, 9, 13 und 14 eine Basis, einen Basisanschluss, einen Emitteranschluss, einen Basiskontakt beziehungsweise einen Emitterkontakt. Wie bei dem vorigen herkömmlichen Beispiel ist der Emitteranschluss 9 vergleichsweise höher als der Basisanschluss 5, und die elektrische Isolation zwischen dem Emitteranschluss 9 und dem Basisanschluss 5 wird durch einen komplizierten Fertigungsprozess erreicht.
    •
  • Der Erfindung liegt daher als technisches Problem die Bereitstellung eines Halbleiterbauelements und insbesondere eines Bipolartransistors sowie eines zugehörigen Herstellungsverfahrens zugrunde, die in der Lage sind, die vorstehend erwähnten Schwierigkeiten des Standes der Technik zu reduzieren oder zu vermeiden und speziell das Erreichen einer gesteigerten Transistorbetriebsgeschwindigkeit und eine Fertigung durch einen relativ einfachen Prozess zu ermöglichen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 1, eines Bipolartransistors mit den Merkmalen des Anspruchs 8 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 22, 27 oder 33. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die Erfindung stellt ein Verfahren zur Herstellung eines Bipolartransistors bereit, der eine verbesserte Struktur aufweist und gegenüber Problemen weniger anfällig ist, die mit herkömmlichen Bipolartransistoren verknüpft sind, wie jenen vorstehend erörterten. In einer Ausführungsform stellt die Erfindung einen Planarisierungsprozess bereit, der zur Bildung eines Emitteranschlusses und eines Basisanschlusses mit im Wesentlichen ähnlichen Höhen ausgelegt ist. Das heißt, die Höhe des auf herkömmliche Weise gebildeten Emitteranschlusses ist in derartigen Ausführungsformen der Erfindung reduziert.
    •
  • Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, die außerdem die herkömmlichen Ausführungsformen zeigen, die vorstehend erläutert wurden, um das Verständnis der Erfindung zu erleichtern. Es zeigen:
  • 1 eine schematische Schnittansicht eines herkömmlichen Bipolartransistors,
  • 2 eine schematische Schnittansicht eines weiteren herkömmlichen Bipolartransistors,
  • 3 bis 8 schematische Schnittansichten, die sequentielle Prozeduren zur Herstellung eines npn-Bipolartransistors gemäß einer Ausführungsform der Erfindung darstellen,
  • 9 bis 11 schematische Schnittansichten, die sequentielle Prozeduren zur Herstellung eines npn-Bipolartransistors gemäß einer weiteren Ausführungsform der Erfindung darstellen,
  • 12 bis 15 schematische Schnittansichten, die sequentielle Prozeduren zur Herstellung eines npn-Bipolartransistors gemäß noch einer weiteren Ausführungsform der Erfindung darstellen,
  • 16 bis 18 schematische Schnittansichten, die sequentielle Prozeduren zur Herstellung eines npn-Bipolartransistors gemäß noch einer weiteren Ausführungsform der Erfindung darstellen, und
  • 19 bis 22 schematische Schnittansichten, die sequentielle Prozeduren zur Herstellung eines npn-Bipolartransistors gemäß noch einer weiteren Ausführungsform der Erfindung darstellen.
  • Nunmehr wird noch detaillierter auf einige Ausführungsformen der Erfindung Bezug genommen. In den Zeichnungen können Schicht- und Bereichsdicken zwecks Deutlichkeit übertrieben dargestellt sein. Es versteht sich, dass wenn eine Schicht als "auf' einer anderen Schicht oder einem Substrat liegend bezeichnet wird, diese direkt auf der anderen Schicht oder dem Substrat liegen kann oder auch zwischenliegende Schichten vorhanden sein können. Die dargestellten Ausführungsformen der Erfindung sind in Bezug auf ein Verfahren zur Herstellung eines Bipolartransistors gezeigt, speziell eines npn-Bipolartransistors. Für einen Fachmann ist ersichtlich, dass ein pnp-Bipolartransistor durch Umkehren der Polarität der jeweiligen Dotierstoffe in ähnlicher Weise gebildet werden kann. Nachstehend wird ein Bipolartransistor mit zwei Basiskontakten beispielhaft beschrieben.
  • Die 3 bis 8 stellen ein Verfahren zur Herstellung eines npn-Bipolartransistors gemäß einer Ausführungsform der Erfindung dar. Bezugnehmend auf 3 wird ein p-leitendes Siliciumsubstrat 11 präpariert. Das p-leitende Siliciumsubstrat 11 kann durch herkömmliche Techniken gebildet werden. Unter Verwendung eines Ionenimplantationsprozesses oder eines Festkörperdiffusionsprozesses wird eine erste stark dotierte n+-Siliciumschicht (oder ein Subkollektorbereich) 13, der mit einem n-leitenden Dotierstoff, wie Arsen (As), stark dotiert ist, auf dem p-leitenden Siliciumsubstrat 11 gebildet. Dann wird unter Verwendung eines epitaxialen Wachstumsprozesses eine epitaxiale, einkristalline, schwach dotierte n-Siliciumschicht 15 auf der vergrabenen, ersten stark dotierten n+-Schicht 13 gebildet. Die einkristalline Siliciumschicht 15 verwendet typischerweise ein Phosphin(PH3)-Gas als Dotierstoff. Vorzugsweise wird vor der Bildung der einkristallinen Siliciumschicht 15 ein Reinigungsprozess für die vergrabene Schicht 13 durchgeführt.
  • Wenngleich in 3 nicht gezeigt, kann ein p-leitender Dotierstoff, wie Bor, mit einer geringen Konzentration in die einkristalline Siliciumschicht 15 ionenimplantiert werden, um einen Schutzring zu bilden, der aufgrund eines Sperrspannungs-pn-Übergangs eine elektrische Isolation von einem benachbarten Kollektor bereitstellt.
  • Bezugnehmend auf 4 wird ein Bauelementisolationsprozess, wie eine Isolation durch einen flachen Graben (STI), mit der Siliciumschicht 15 durchgeführt, um Bauelementisolationsschichten 17a, 17b und 17c zu bilden, die einen Basis-Emitter-Bereich "A" und einen Kollektorkontakt-Bereich "B" definieren. Dann werden unter Verwendung eines Ionenimplantationsprozesses oder eines Festkörperdiffusionsprozesses eine zweite stark dotierte n+-Siliciumschicht 19, die mit einem n-leitenden Dotierstoff, wie Phosphor, stark dotiert ist, und eine dritte n+-Siliciumschicht 21 (die auch als ein Kollektorstift oder Kollektorsinker bezeichnet wird) in der epitaxialen, schwach dotierten n-Siliciumschicht 15 gebildet. Die zweite stark dotierte n+-Schicht 19 wird in dem Basis-Emitter-Bereich "A" gebildet. Die dritte stark dotierte n+-Siliciumschicht 21 wird in dem Kollektorkontaktbereich "B" gebildet und dient als ein Kollektorkontakt. Die zweite stark dotierte n+-Siliciumschicht 19 bildet zusammen mit der ersten und der dritten stark dotierten n+-Siliciumschicht 13 und 21 einen niederohmigen Strompfad. Die Bauelementisolationsschichten 17a, 17b und 17c können vor oder nach der zweiten und der dritten stark dotierten n+-Schicht 19 und 21 gebildet werden.
  • Bezugnehmend auf 5 wird über der Siliciumschicht 15 mit einer Lücke über dem Basis-Emitter-Bereich "A" eine Passivierungsschicht 23 gebildet. Die Passivierungsschicht 23 kann zum Beispiel aus einer Siliciumoxidschicht durch einen chemischen Gasphasenabscheidungs(CVD)-Prozess gebildet werden. Dann wird eine einkristalline, epi taxiale Silicium-Germanium-Schicht 25a dotiert mit einem p-leitenden Dotierstoff, wie Bor, auf der epitaxialen, schwach dotierten n-Siliciumschicht 15 und der zweiten stark dotierten n+-Siliciumschicht 19 gebildet, die durch die Passivierungsschicht 23 freigelegt sind. Die einkristalline epitaxiale Silicium-Germanium-Schicht 25a wird typischerweise durch einen epitaxialen Wachstumsprozess oder einen CVD-Prozess gebildet. Gleichzeitig wird eine polykristalline Silicium-Germanium-Schicht 25b auf der Passivierungsschicht 23 aufgebracht. Die p-leitende, einkristalline, epitaxiale Silicium-Germanium-Schicht 25a bildet eine dünne, p-leitende Basis. Demgemäß kann durch geeignetes Steuern eines epitaxialen Wachstumsprozesses oder eines CVD-Prozesses eine Heteroübergangsbasis mit einer gewünschten Dotierkonzentration und einer gewünschten Dicke gebildet werden.
  • Bezugnehmend auf 6 wird eine isolierende Schicht 31 auf der p-leitenden, einkristallinen Silicium-Germanium-Schicht 25a und der polykristallinen Silicium-Germanium-Schicht 25b gebildet. Die isolierende Schicht 31 beinhaltet vorzugsweise eine Oxidschicht 27 und eine Nitridschicht 29, die auf einer Oxidschicht 27 gestapelt sind. Die Nitridschicht 29, die später detaillierter beschrieben wird, dient als Stoppschicht für einen Planarisierungsprozess. Die Oxidschicht 27 wird typischerweise aus einer Siliciumoxidschicht durch einen CVD-Prozess gebildet. Die Nitridschicht 29 wird typischerweise aus einer Siliciumnitridschicht durch einen CVD-Prozess gebildet. Die Siliciumnitridschicht kann stöchiometrisch verschiedene Bereiche von Silicium- und Stickstoffatomgehalten aufweisen. Außerdem kann die Siliciumnitridschicht des Weiteren Sauerstoffatome beinhalten.
  • Als nächstes wird die isolierende Schicht 31 strukturiert, um ein erstes Kontaktfenster 33a für einen Emitteranschluss und zweite Kontaktfenster 33b und 33b' für einen Basisanschluss zu bilden. Das erste Kontaktfenster 33a und die zweiten Kontaktfenster 33b und 33b' legen die p- leitende einkristalline Silicium-Germanium-Schicht 25a frei. Das erste Kontaktfenster 33a wird auf der zweiten stark dotierten n+-Siliciumschicht 19 gebildet, und die zweiten Kontaktfenster 33b und 33b' werden auf entgegengesetzten Seiten des ersten Kontaktfensters 33a gebildet.
  • Um die Ätzschädigung der p-leitenden, einkristallinen Silicium-Germanium-Schicht 25a während des Prozesses zur Bildung der Kontaktfenster zu minimieren, werden die Kontaktfenster vorzugsweise durch sequentielles Durchführen eines Trockenätzprozesses und eines Nassätzprozesses gebildet. Das heißt, der Großteil der isolierenden Schicht 31 wird mittels des Trockenätzprozesses geätzt, und dann wird jeglicher verbliebene Teil der dünnen isolierenden Schicht 31 durch den Nassätzprozess geätzt.
  • Bezugnehmend auf 7 werden eine n-leitende Polysiliciumstruktur 35a und p-leitende Polysiliciumstrukturen 35b und 35b' gebildet, um das erste Kontaktfenster 33a beziehungsweise die zweiten Kontaktfenster 33b und 33b' zu bilden. Die p-leitenden Polysiliciumstrukturen 35b und 35b' bilden den Basisanschluss, und die n-leitende Polysilicumstruktur 35a bildet den Emitteranschluss. Zudem bildet die n-leitende Polysiliciumstruktur einen Basis-Emitter-Übergang 36 über der p-leitenden, einkristallinen Silicium-Germanium-Schicht 25a.
  • Die Polysilicumstrukturen 35a, 35b und 35b' werden durch Bilden einer Polysiliciumschicht auf der isolierenden Schicht 31 zum Füllen der Kontaktfenster 33a, 33b und 33b' und anschließendes Durchführen eines Planarisierungsprozesses erzeugt, um die außerhalb der Kontaktfenster 33a, 33b und 33b' gebildete Polysiliciumschicht zu entfernen. Der Planarisierungsprozess wird durchgeführt, bis die Nitridschicht 29 freigelegt ist. Der Planarisierungsprozess wird typischerweise unter Verwendung eines chemisch-mechanischen Polier(CMP)-Prozesses oder eines Rückätzprozesses durchgeführt. Der CMP-Prozess verwendet eine E mulsion, um eine Zielschicht chemisch und mechanisch zu polieren. Dann werden n-leitende Dotierstoffionen, wie Phosphor (P), auf der Polysiliciumschicht implantiert, die das erste Kontaktfenster 33a füllt. Demzufolge wird die n-leitende Polysiliciumstruktur 35a gebildet, die das erste Kontaktfenster 33a füllt, und der Emitter-Basis-Übergang 36 wird auf der Silicium-Germanium-Schicht 25a durch die implantierten n-leitenden Dotierstoffionen gebildet. Eine Tiefe des Emitter-Basis-Übergangs 36 kann durch Steuern des Ionenimplantationsprozesses geeignet eingestellt werden. In einer ähnlichen Weise werden p-leitende Dotierstoffionen, wie Bor (B), auf der Polysiliciumschicht implantiert, welche die zweiten Kontaktfenster 33b und 33b' füllt, um die p-leitenden Polysiliciumstrukturen 35b und 35b' zu bilden. Der zur Bildung des Basisanschlusses und des Emitteranschlusses verwendete Ionenimplantationsprozess kann in ähnlicher Weise verwendet werden, um Source-/Drainbereiche in einem CMOS-Bauelement zu bilden.
  • Im Allgemeinen sind die jeweiligen Höhen der n-leitenden Polysiliciumstruktur 35a und der p-leitenden Polysiliciumstrukturen 35b und 35b' von der Höhe der isolierenden Schicht 31 abhängig, und daher können ihre Höhen eingestellt werden. Außerdem sind ihre Höhen im Wesentlichen gleich, da der Basisanschluss und der Emitteranschluss durch den Planarisierungsprozess gebildet werden.
  • Bezugnehmend auf 8 wird ein photolithographischer Prozess durchgeführt, um die isolierende Schicht 31 und die polykristalline Silicium-Germanium-Schicht 25b zu entfernen, die außerhalb des Basis-Emitter-Bereichs "A" ausgebildet sind, um eine elektrische Isolation zwischen dem Basisanschluss und dem Kollektoranschluss bereitzustellen. Dann wird ein Teil der Passivierungsschicht 23 in dem Kollektorkontaktbereich "B" entfernt, um die dritte stark dotierte n+-Siliciumschicht 21 freizulegen. Es kann eine Silicidpassivierungsschicht (nicht gezeigt) gebildet werden, um so eine Silicidschicht in einem spezifischen Bereich zu bilden, in dem das CMOS-Bauelement zu bilden ist. Die Silicidpassivierungsschicht und die Passivierungsschicht 23 werden strukturiert, um die n-leitende Polysiliciumstruktur 35a, die p-leitenden Polysiliciumstrukturen 35b und 35b' und die dritte stark dotierte n+-Siliciumschicht 21 freizulegen. Dann wird, wenngleich in 8 nicht gezeigt, ein Bereich der Silicidschicht freigelegt, in dem das CMOS-Bauelement zu bilden ist.
  • Ein Silicidprozess wird durchgeführt, um eine Silicidschicht 37a auf der n-leitenden Polysiliciumstruktur 35a, Silicidschichten 37b und 37' auf den p-leitenden Polysiliciumstrukturen 35b und 35b' beziehungsweise eine Silicidschicht 37c auf der dritten stark dotierten n+-Siliciumschicht 21 zu bilden. Die Silicidschichten können durch herkömmliche Verfahren gebildet werden. Die Silicidschichten können zum Beispiel durch Aufbringen eines Metalls, wie Titan, Kobalt und Nickel, und anschließendes Durchführen einer thermischen Behandlung gebildet werden. Außerdem können die Silicidschichten aus einer Wolframsilicidschicht gebildet werden.
  • Als nächstes wird eine isolierende Zwischenschicht 39 gebildet. Die isolierende Zwischenschicht 39 wird typischerweise unter Verwendung einer herkömmlichen Dünnfilmdepositionstechnik, wie eines CVD-Prozesses, aus einer Siliciumoxidschicht gebildet. Die isolierende Zwischenschicht 39 wird strukturiert, um Kontaktöffnungen 41a, 41b, 41b' und 41c zu bilden, welche die Silicidschichten 37a, 37b, 37b' und 37c freilegen. Dann wird eine leitfähige Schicht auf der resultierenden Struktur gebildet und strukturiert, um eine Metallleitung 43a, welche die Silicidschicht 37a elektrisch kontaktiert, auf der Polysiliciumstruktur 35a, Metallleitungen 43b und 43b', welche die Silicidschichten 37b und 37b' elektrisch kontaktieren, auf den Polysiliciumstrukturen 35b und 35b' und eine Metallleitung 43c, welche die Silicidschicht 37c elektrisch kontaktiert, auf der Siliciumschicht 21 zu bilden.
  • Die Silicidschichten 37b und 37b' werden gleichmäßig und dick gebildet, während die Silicidschicht 35a relativ dünn gebildet wird. Im Gegensatz zu herkömmlichen Bauelementen ist die Höhe der n-leitenden Polysiliciumstruktur 35a im Wesentlichen gleich den Höhen der p-leitenden Polysiliciumstrukturen 35b und 35b'. Demgemäß wird bei dem Prozess des Ätzens der isolierenden Zwischenschicht 39 zur Bildung der Kontaktöffnungen 41a, 41b, 41b' und 41c verhindert, dass die Silicidschicht 37a überätzt wird.
  • Die n-leitende Polysiliciumstruktur 35a und die p-leitenden Polysiliciumstrukturen 35b und 35b' werden im Allgemeinen durch einen Ionenimplantationsprozess gebildet. Zum Beispiel können n-leitende Dotierstoffionen, wie Phosphor (P), in die Polysiliciumstrukturen 35a, 35b und 35b' implantiert werden, wenn Polysilicium aufgebracht wird, um die Kontaktfenster 33a, 33b und 33b' zu füllen. Mit anderen Worten wird das n-leitende dotierte Polysilicium in-situ aufgebracht, um die Kontaktfenster 33a, 33b und 33b' zu füllen, und ein Planarisierungsprozess wird durchgeführt, um die n-leitende Polysiliciumstruktur 35a, die das erste Kontaktfenster 33a füllt, und die n-leitenden Polysiliciumstrukturen zu bilden, welche die zweiten Kontaktfenster 33b und 33b' füllen. Dann werden p-leitende Dotierstoffionen, wie Bor (B), in die n-leitenden Polysiliciumstrukturen implantiert, welche die zweiten Kontaktfenster 33b und 33b' füllen. Somit ändert sich der Leitfähigkeitstyp der Polysiliciumstrukturen von n-leitend zu p-leitend, um die p-leitenden Polysiliciumstrukturen 35b und 35b' zu bilden. Alternativ kann p-leitendes dotiertes Polysilicium in-situ aufgebracht werden, und ein Planarisierungsprozess kann durchgeführt werden, um die p-leitenden Polysiliciumstrukturen 35b und 35b', welche die zweiten Kontaktfenster 33b und 33b' füllen, und die p-leitende Polysilicumstruktur zu bilden, die das erste Kontaktfenster 33a füllt. Dann können n-leitende Dotierstoffionen in die p-leitende Polysiliciumstruktur implantiert werden, die das erste Kontaktfenster 33a füllt, um den Leitfähigkeitstyp der Polysiliciumstruktur von p-leitend zu n-leitend zu ändern und so die n-leitende Polysiliciumstruktur 35a zu bilden.
  • Nach der Planarisierung der Polysiliciumstrukturen, welche die Kontaktfenster 33a, 33b und 33b' füllen, kann des Weiteren ein Rückätzprozess an der Polysiliciumschicht durchgeführt werden. Bei Verwendung des Rückätzprozesses werden die Höhen der n-leitenden Polysiliciumstruktur 35a und der p-leitenden Polysiliciumstrukturen 35b und 35b' weiter reduziert. Demgemäß können jegliche Abstände zwischen dem Basisanschluss und dem Emitteranschluss sowie zwischen dem Basisanschluss und dem Kollektoranschluss reduziert werden.
  • Außerdem kann ein drittes Kontaktfenster, das die dritte stark dotierte n+-Siliciumschicht 21 freilegt, während oder nach der Bildung des ersten Kontaktfensters 33a und der zweiten Kontaktfenster 33b und 33b' gebildet werden. Das dritte Kontaktfenster wird im Allgemeinen zur gleichen Zeit gefüllt, wenn das erste Kontaktfenster 33a und die zweiten Kontaktfenster 33b und 33b' mit Polysilicium gefüllt werden. Der Ionenimplantationsprozess, der zur Implantierung des n-leitenden Dotierstoffes in die polykristalline Silicium-Germanium-Schicht 25b in dem Kollektorkontaktbereich "B" verwendet wird, wird vor der Bildung der isolierenden Schicht 31 durchgeführt. Demgemäß wird der Kollektorkontakt so gebildet, dass er eine im Wesentlichen gleiche Höhe wie ein Emitterkontakt und ein Basiskontakt aufweist.
  • Die 9 bis 11 stellen sequentielle Prozeduren für die Herstellung eines npn-Bipolartransistors gemäß einer weiteren Ausführungsform der Erfindung dar. In der in den 9 bis 11 dargestellten Ausführungsform wird die Passivierungsschicht 23 weggelassen. Bezugnehmend auf 9 werden Prozesse durchgeführt, die unter Bezugnahme auf die 3 und 4 beschrieben wurden. Dann wird eine p-leitende Silicium-Germanium-Schicht 25a unter Verwendung eines epitaxialen Wachstums prozesses oder eines CVD-Prozesses gebildet. Die p-leitende, einkristalline, epitaxiale Silicium-Germanium-Schicht 25a wird in einem Basis-Emitter-Bereich "A" und einem Kollektorkontaktbereich "B" gebildet. Währenddessen kann die polykristalline Silicium-Germanium-Schicht 25b auf den Bauelementisolationsschichten 17a, 17b und 17c gebildet werden. Ein Gegendotierungsprozess wird derart durchgeführt, dass sich der Leitfähigkeitstyp der epitaxialen Silicium-Germanium-Schicht 25a, die in dem Kollektorkontaktbereich "B" gebildet wird, von p-leitend zu n-leitend ändert. Das heißt, n-leitende Dotierstoffionen werden in dem Kollektorkontaktbereich "B" in die p-leitende epitaxiale Silicium-Germanium-Schicht 25a implantiert, um eine n-leitende epitaxiale Silicium-Germanium-Schicht 25' in dem Kollektorkontaktbereich "B" zu bilden.
  • Bezugnehmend auf 10 wird eine isolierende Schicht 31 gebildet und strukturiert, um ein erstes Kontaktfenster 33a für einen Emitteranschluss, zweite Kontaktfenster 33b und 33b' für einen Basisanschluss und ein drittes Kontaktfenster 33c für einen Kollektoranschluss zu bilden. Das erste Kontaktfenster 33a und die zweiten Kontaktfenster 33b und 33b' legen die p-leitende epitaxiale Silicium-Germanium-Schicht 25a frei, die in dem Basis-Emitter-Bereich "A" ausgebildet ist. Das dritte Kontaktfenster 33c legt die p-leitende epitaxiale Silicium-Germanium-Schicht 25a' frei, die in dem Kollektorkontaktbereich "B" ausgebildet ist. Das erste Kontaktfenster 33a wird auf der zweiten stark dotierten n+-Siliciumschicht 19 gebildet, und die zweiten Kontaktfenster 33b und 33b' werden auf beiden Seiten des ersten Kontaktfensters 33a gebildet. Das dritte Kontaktfenster 33c wird auf der dritten stark dotierten n+-Siliciumschicht 21 gebildet.
  • Bezugnehmend auf 11 wird eine n-leitende Polysilicumstruktur 35a gebildet, um das erste Kontaktfenster 33a zu füllen. Eine n-leitende Polysiliciumstruktur 35c wird gebildet, um das dritte Kontaktfenster 33c zu füllen. P-leitende Polysiliciumstrukturen 35b und 35b' werden gebildet, um die zweiten Kontaktfenster 33b und 33b' zu füllen.
  • Speziell wird die Polysiliciumschicht auf der isolierenden Schicht 31 gebildet, um die Kontaktfenster 33a, 33b, 33b' und 33c zu füllen, und ein Planarisierungsprozess wird durchgeführt, um die außerhalb der Kontaktfenster 33a, 33b, 33b' und 33c gebildete Polysiliciumschicht zu entfernen, so dass die Polysiliciumschicht lediglich innerhalb der Kontaktfenster 33a, 33b, 33b' und 33c verbleibt. Der Planarisierungsprozess wird im Allgemeinen an der Polysiliciumschicht durchgeführt, bis eine Nitridschicht 29 auf einem oberen Teil der isolierenden Schicht 31 freigelegt ist. Der Planarisierungsprozess kann unter Verwendung eines CMP-Prozesses oder eines Rückätzprozesses durchgeführt werden. Der CMP-Prozess verwendet eine Emulsion, um eine Zielschicht chemisch und mechanisch zu polieren. Dann werden n-leitende Dotierstoffionen in die Polysiliciumschichten implantiert, welche das erste und das dritte Kontaktfenster 33a und 33c füllen. Demzufolge wird die n-leitende Polysiliciumstruktur 35a gebildet, die das erste Kontaktfenster 33a füllt, und durch die implantierten n-leitenden Dotierstoffionen wird ein Emitter-Basis-Übergang 36 auf der Silicium-Germanium-Schicht 25a gebildet. Außerdem wird die n-leitende Polysiliciumstruktur 35c gebildet, die das dritte Kontaktfenster 33c füllt. Eine Tiefe des Emitter-Basis-Übergangs 36 kann durch Steuern des Ionenimplantationsprozesses geeignet eingestellt werden. In der gleichen Weise werden p-leitende Dotierstoffionen in die Polysiliciumschicht implantiert, welche die zweiten Kontaktfenster 33b und 33b' füllt, um die p-leitenden Polysiliciumstrukturen 35b und 35b' zu bilden.
  • Als nächstes wird ein Photolithographieprozess durchgeführt, um einen Teil der isolierenden Schicht 31 und der polykristallinen Silicium-Germanium-Schicht 27 zu entfernen, wodurch der Basis-Emitter-Bereich "A" von dem Kollektorkontaktbereich "B" elektrisch isoliert wird. Speziell wird die isolierende Schicht 31 auf den Bauelementisolationsschichten 17a, 17b und 17c durch einen Trockenätzprozess entfernt, und dann wird die freigelegte polykristalline Silicium-Germanium-Schicht 27 durch einen Trocken- oder Nassätzprozess entfernt, bis die Bauelementisolationsschichten 17a, 17b und 17c freigelegt sind.
  • Ein Silicidprozess wird durchgeführt, um eine Silicidschicht 27a auf dem Emitteranschluss 35a, Silicidschichten 37b und 37b' auf den Basisanschlüssen 35b und 35b' beziehungsweise eine Silicidschicht 37c auf dem Kollektoranschluss 35c zu bilden. Der Strukturierungsprozess, der an der isolierenden Schicht 31 und der polykristallinen Silicium-Germanium-Schicht 27 durchgeführt wird, kann nach der Bildung der Silicidschichten 37a, 37b und 37c durchgeführt werden. Als nächstes wird eine isolierende Zwischenschicht gebildet und strukturiert, um Kontaktöffnungen zu bilden, welche die Silicidschichten 37a, 37b, 37b' und 37c freilegen. Dann wird ein leitfähiges Material aufgebracht und strukturiert, um Metallleitungen zu bilden.
  • Demgemäß sind die jeweiligen Höhen der n-leitenden Polysiliciumstruktur 35a, der n-leitenden Polysiliciumstruktur 35c und der p-leitenden Polysiliciumstrukturen 35b und 35b' von der Höhe der isolierenden Schicht 31 abhängig, und sie werden durch den Planarisierungsprozess gebildet. Demgemäß sind ihre Höhen einander im Wesentlichen gleich.
  • Nach der Durchführung des Planarisierungsprozesses an der Polysiliciumschicht, welche die Kontaktfenster 33a, 33b, 33b' und 33c füllt, kann des Weiteren ein Rückätzprozess an der Polysiliciumschicht durchgeführt werden. Der Rückätzprozess reduziert die jeweiligen Höhen der n-leitenden Polysiliciumstrukturen 35a und 35c sowie der p-leitenden Polysiliciumstrukturen 35b und 35b' weiter, wodurch ihre Widerstände reduziert werden.
  • Die p-leitenden Polysiliciumstrukturen 35b und 35b' und die n-leitenden Polysiliciumstrukturen 35a sowie 35c können in einem einzigen Ionenimplantationsprozess gebildet werden. Die n-leitenden Dotierstoffionen können zum Beispiel zur gleichen Zeit implantiert werden, wenn Polysilicium aufgebracht wird, um die Kontaktfenster 33a, 33b, 33b' und 33c zu füllen. Mit anderen Worten wird das n-leitende dotierte Polysilicium in-situ aufgebracht, um die Kontaktfenster 33a, 33b, 33b' und 33c zu füllen, und ein Planarisierungsprozess wird durchgeführt, um die n-leitende Polysiliciumstruktur 35a, die das erste Kontaktfenster 33a füllt, und die n-leitende Polysiliciumstruktur 35c zu bilden, die das dritte Kontaktfenster 33c füllt. Dann werden die p-leitenden Dotierstoffionen in die n-leitenden Polysiliciumstrukturen implantiert, welche die zweiten Kontaktfenster 33b und 33b' füllen. Demgemäß ändert sich der Leitfähigkeitstyp der Polysiliciumstrukturen von n-leitend nach p-leitend, wodurch die p-leitenden Polysiliciumstrukturen 35b und 35b' gebildet werden. Alternativ wird p-leitendes dotiertes Polysilicium in-situ aufgebracht, und ein Planarisierungsprozess wird durchgeführt, um die p-leitenden Polysiliciumstrukturen 35b und 35b' zu bilden, welche die zweiten Kontaktfenster 33b und 33b' füllen. Dann werden n-leitende Dotierstoffionen in die p-leitende Polysiliciumstruktur, die das erste Kontaktfenster 33a füllt, und die p-leitende Polysiliciumstruktur implantiert, die das dritte Kontaktfenster 33c füllt. Somit ändert sich der Leitfähigkeitstyp der Polysiliciumstrukturen von p-leitend nach n-leitend, wodurch die n-leitenden Polysiliciumstrukturen 35a und 35c gebildet werden.
  • Die 12 bis 15 veranschaulichen ein Verfahren zur Herstellung eines npn-Bipolartransistors gemäß noch einer weiteren Ausführungsform der Erfindung. Das Verfahren beinhaltet die Durchführung der unter Bezugnahme auf die 3 und 4 beschriebenen Prozesse. Dann wird eine Passivierungsschicht 23 gebildet, die einen Emitter-Basis-Bereich freilegt, und eine p-leitende, epitaxiale Silicium-Germanium-Schicht wird unter Verwendung eines epitaxialen Wachstumsprozesses oder eines CVD-Prozesses gebildet.
  • Eine einkristalline Silicium-Germanium-Schicht 25a wird in einer schwach dotierten epitaxialen Siliciumschicht 15 eines Emitter-Basis-Bereichs "A" und einem stark dotierten n-leitenden Siliciumbereich 19 gebildet, und eine polykristalline Silicium-Germanium-Schicht 25b wird auf der Passivierungsschicht 23 gebildet. Die polykristalline Silicium-Germanium-Schicht 25b wird typischerweise vergleichsweise dicker als die einkristalline Silicium-Germanium-Schicht 25a gebildet. Demgemäß verursacht der Dickenunterschied zwischen der Passivierungsschicht 23 und der Silicium-Germanium-Schicht 25a eine Stufe zwischen der Oberseite der polykristallinen Silicium-Germanium-Schicht 25b und der Oberseite der einkristallinen Silicium-Germanium-Schicht 25a. Die Stufe definiert einen vertieften Bereich 28 und eine Seitenwand 25s der einkristallinen Silicium-Germanium-Schicht 25a. Die einkristalline Silicium-Germanium-Schicht 25a bildet eine Basis, und die polykristalline Silicium-Germanium-Schicht 25b bildet einen Basisanschluss. Mit zunehmender Dicke der Passivierungsschicht 23 nimmt die Stufe zwischen der Oberseite der polykristallinen Silicium-Germanium-Schicht 25b und der Oberseite der einkristallinen Silicium-Germanium-Schicht 25a zu.
  • Bezugnehmend auf 12 wird ein isolierendes Material aufgebracht und zurückgeätzt, um einen isolierenden Abstandshalter 26 auf der Seitenwand 25s zu bilden. Der isolierende Abstandshalter 26 wirkt dahingehend, die polykristalline Silicium-Germanium-Schicht 25b, die als der Basisanschluss dient, von dem Emitteranschluss elektrisch zu isolieren, der später gebildet wird. Der isolierende Abstandshalter 26 kann zum Beispiel aus einer Siliciumnitridschicht gebildet werden.
  • Bezugnehmend auf 13 wird eine Polysiliciumschicht gebildet, um den vertieften Bereich 28 zu füllen, und ein Planarisierungsprozess wird durchgeführt, bis der isolierende Abstandshalter 26 freigelegt ist, wodurch die Polysiliciumschicht auf den vertieften Bereich 28 beschränkt wird. Der Planarisierungsprozess kann als CVD-Prozess oder Rückätzprozess durchgeführt werden. Nach dem Planarisierungsprozess ist die Höhe der außerhalb des vertieften Bereichs 28 gebildeten polykristallinen Silicium-Germanium-Schicht 25b im Wesentlichen gleich jener der Polysiliciumschicht innerhalb des vertieften Bereichs 28. Um die polykristalline Silicium-Germanium-Schicht 25b von der Polysiliciumschicht elektrisch zu isolieren, ist es bevorzugt, dass während des Planarisierungsprozesses ein Überätzen durchgeführt wird. Das heißt, der Planarisierungsprozess wird derart durchgeführt, dass die Höhen der polykristallinen Silicium-Germanium-Schicht 25b und der Polysiliciumschicht geringer als die Höhe des isolierenden Abstandshalters 26 sind.
  • Nach dem Planarisierungsprozess kann die Polysiliciumschicht unter Verwendung einer geeigneten Nassätzlösung weiter geätzt werden. Dann werden n-leitende Dotierstoffionen in den vertieften Bereich 28 implantiert, um eine n-leitende Polysiliciumstruktur 35a innerhalb des vertieften Bereichs 28 zu bilden. Die n-leitende Polysiliciumstruktur 35a, die auf den vertieften Bereich 28 beschränkt ist, dient als der Emitteranschluss.
  • Bezugnehmend auf 14 wird ein Photolithographieprozess durchgeführt, um die polykristalline Silicium-Germanium-Schicht 25b und einen Teil der darunter ausgebildeten Passivierungsschicht 23 zu strukturieren. Das heißt, die polykristalline Silicium-Germanium-Schicht 25b und die in dem Kollektorkontaktbereich "B" ausgebildete Passivierungsschicht 23 werden entfernt, um eine polykristalline Silicium-Germanium-Struktur 35b für den Basisanschluss zu bilden und eine dritte stark dotierte n-leitende Siliciumschicht 21 freizulegen, die als der Kollektoranschluss dient.
  • Ein Silicidprozess wird durchgeführt, um eine Silicidschicht 37a auf der n-leitenden Polysiliciumstruktur 35a, die als der Emitteranschluss dient, Silicidschichten 37b und 37b' auf den p-leitenden polykristallinen Silicium-Germanium-Strukturen 35b und 35b', die als der Basisanschluss dienen, beziehungsweise eine Silicidschicht 37c auf der dritten stark dotierten n-leitenden Siliciumschicht 21 zu bilden, die als der Kollektoranschluss dient.
  • Bezugnehmend auf 15 werden verschiedene, in Bezug auf 8 beschriebene Prozesse durchgeführt, um Metallleitungen 43a, 43b und 43c zu bilden. Das heißt, eine isolierende Schicht 39 wird gebildet und strukturiert, um Kontaktöffnungen zu bilden, welche die Silicidschichten 37a, 37b, 37b' und 37c freilegen. Dann wird ein leitfähiges Material aufgebracht und strukturiert. Die Höhe des Emitteranschlusses 35a ist im Wesentlichen gleich oder geringer als jene der Basisanschlüsse 35b und 35b'.
  • Die 16 bis 18 veranschaulichen ein Verfahren zur Herstellung eines npn-Bipolartransistors gemäß noch einer weiteren Ausführungsform der Erfindung. In der in den 16 bis 18 veranschaulichten Ausführungsform legt die Passivierungsschicht 23 den Kollektorkontaktbereich "B" frei. Bezugnehmend auf 16 werden die unter Bezug auf die 3 und 4 beschriebenen Prozesse durchgeführt, um die Passivierungsschicht 23 zu bilden. Die Passivierungsschicht 23 legt einen Basis-Emitter-Bereich "A" und einen Kollektorkontaktbereich "B" frei. Unter Verwendung eines epitaxialen Wachstumsprozesses oder eines CVD-Prozesses wird eine p-leitende einkristalline epitaxiale Silicium-Germanium-Schicht 25a auf dem Basis-Emitter-Bereich "A" gebildet, eine p-leitende einkristalline epitaxiale Silicium-Germanium-Schicht 25a wird auf dem Kollektorkontakt-Bereich "B" gebildet, und eine polykristalline Silicium-Germanium-Schicht 25b wird auf der Passivierungsschicht 23 gebildet. Die auf der Passivierungsschicht 23 ausgebildete Silicium- Germanium-Schicht 25b kann dicker als die in dem Basis-Emitter-Bereich "A" und dem Kollektorkontaktbereich "B" ausgebildete Silicium-Germanium-Schicht 25a sein. Aufgrund des Dickenunterschieds der Silicium-Germanium-Schichten 25a und 25b und der Passivierungsschicht 23 sind vertiefte Bereich 28a und 28b in dem Basis-Emitter-Bereich "A" und dem Kollektorkontakt-Bereich "B" definiert. N-leitende Dotierstoffionen werden implantiert, um den Leitfähigkeitstyp der polykristallinen epitaxialen Silicium-Germanium-Schicht 25a von p-leitend zu n-leitend zu ändern.
  • Bezugnehmend auf 17 wird ein isolierendes Material aufgebracht und zurückgeätzt, um einen isolierenden Abstandshalter 26a auf Seitenwänden des vertieften Bereichs 28a in dem Basis-Emitter-Bereich "A" zu bilden und einen isolierenden Abstandshalter 26b auf Seitenwänden des vertieften Bereichs 28b in dem Kollektorkontaktbereich "B" zu bilden. Eine Polysiliciumschicht wird gebildet, um die vertieften Bereiche 28a und 28b zu füllen, und ein Planarisierungsprozess wird durchgeführt, um die Polysiliciumschicht auf die vertieften Bereiche 28a und 28b zu beschränken. Der Planarisierungsprozess kann unter Verwendung eines CVD-Prozesses oder eines Rückätzprozesses erzielt werden. Demgemäß weisen die außerhalb der vertieften Bereiche 28a und 28b ausgebildete polykristalline Silicium-Germanium-Schicht 25b, die auf die vertieften Bereiche 28a und 28b beschränkte Polysiliciumschicht und die Polysiliciumschicht für den Kollektoranschluss im Wesentlichen die gleichen Dicken auf. Nach dem Planarisierungsprozess wird des Weiteren vorzugsweise ein Ätzprozess durchgeführt, um die Höhe der Polysiliciumschicht zu reduzieren. Dann werden n-leitende Dotierstoffionen in die vertieften Bereiche 28a und 28b implantiert, um eine n-leitende Polysiliciumstruktur 35a für den auf den vertieften Bereich 28a beschränkten Emitteranschluss zu bilden und eine n-leitende Polysiliciumstruktur 35c für den auf den vertieften Bereich 28b beschränkten Kollektoranschluss zu bilden.
  • Bezugnehmend auf 18 wird ein Photolithographieprozess durchgeführt, um die polykristalline Silicium-Germanium-Schicht 25b und eine darunter ausgebildete isolierende Schicht zu strukturieren, wodurch eine polykristalline Silicium-Germanium-Struktur 35b für den Basisanschluss gebildet wird. Ein Silicidprozess wird durchgeführt, um eine Silicidschicht 37a auf der n-leitenden Polysiliciumstruktur 35a, die als ein Emitterkontakt dient, Silicidschichten 37b und 37b' auf den p-leitenden polykristallinen Silicium-Germanium-Strukturen 35b und 35b', die als ein Basiskontakt dienen, und eine Silicidschicht 37c auf der n-leitenden Polysiliciumstruktur 35c zu bilden, die als ein Kollektorkontakt dient. Als nächstes werden unter Bezugnahme auf 8 beschriebene Prozesse durchgeführt, um Metallleitungen zu bilden. Insbesondere wird eine isolierende Schicht gebildet und strukturiert, um Kontaktöffnungen zu bilden, welche die Silicidschichten 37a, 37b, 37b' und 37c freilegen. Dann wird ein leitfähiges Material aufgebracht und strukturiert.
  • Die 19 bis 22 veranschaulichen ein Verfahren zur Herstellung eines npn-Bipolartransistors gemäß noch einer weiteren Ausführungsform der Erfindung. In der in den 19 bis 22 dargestellten Ausführungsform wird ein Emitteranschluss durch einen Planarisierungsprozess gebildet, und so wird eine Emitterkontakt-Charakteristik verbessert. Bezugnehmend auf 19 werden unter Bezugnahme auf die 2 bis 5 beschriebene Prozesse durchgeführt, um die Passivierungsschicht 23 und die Silicium-Germanium-Schichten 25a und 25b für eine Basis zu bilden. Eine einkristalline Silicium-Germanium-Schicht 23a wird in einem Basis-Ernitter-Bereich "A" gebildet, und eine polykristalline Silicium-Germanium-Schicht 23b wird außerhalb des Emitter-Basis-Bereichs gebildet. Eine isolierende Schicht 31 wird auf der Silicium-Germanium-Schicht gebildet. Die isolierende Schicht 31 beinhaltet eine Oxidschicht und eine Nitridschicht die sequentiell gestapelt sind.
  • Bezugnehmend auf 20 wird ein Photolithographieprozess durchgeführt, um die isolierende Schicht 31 zu strukturieren, wodurch ein Kontaktfenster 33a gebildet wird, das einen Emitterkontakt definiert. Das Kontaktfenster 33a wird auf einer zweiten stark dotierten n-leitenden Siliciumschicht 19 gebildet.
  • Bezugnehmend auf 21 wird n-leitendes dotiertes Polysilicium aufgebracht und strukturiert, um einen Emitteranschluss 35a innerhalb des Kontaktfensters 33a zu bilden.
  • Bezugnehmend auf 22 werden die isolierende Schicht 31 und die Silicium-Germanium-Schicht 25b strukturiert, um eine polykristalline Silicium-Germanium-Schicht 35b freizulegen, in der ein Basisanschluss gebildet wird. Nach dem Aufbringen einer isolierenden Zwischenschicht 39 werden ein Kontaktöffnungsprozess und ein Leitungsprozess durchgeführt, um Metallleitungen 43a, 43b und 43c zu bilden.
  • Wie vorstehend beschrieben, weisen wenigstens der Basiskontakt und der Emitterkontakt aufgrund des Planarisierungsprozesses im Wesentlichen die gleiche Dicke auf, wodurch es möglich gemacht wird, den Emitterkontakt und den Basiskontakt mit geringem Widerstand zu bilden. Außerdem kann die Silicidschicht stabil zwischen den Metallleitungen gebildet werden, wodurch Hochgeschwindigkeits-Bipolartransistoren bereitgestellt werden.

Claims (33)

  1. Halbleiterbauelement mit – einer ersten Halbleiterschicht (15) mit einem ersten Leitfähigkeitstyp, – einer zweiten Halbleiterschicht (25) mit einem zweiten Leitfähigkeitstyp, die auf der ersten Halbleiterschicht ausgebildet ist, und – einer ersten Halbleiterstruktur (35a) mit dem ersten Leitfähigkeitstyp und einer zweiten Halbleiterstruktur (35b, 35b') mit dem zweiten Leitfähigkeitstyp, die voneinander beabstandet auf der zweiten Halbleiterschicht ausgebildet sind, dadurch gekennzeichnet, dass – die erste Halbleiterstruktur (35a) und die zweite Halbleiterstruktur (35b, 35b') mit im Wesentlichen gleicher Höhe gebildet sind.
  2. Halbleiterbauelement nach Anspruch 1, wobei die erste Halbleiterschicht eine einkristalline Siliciumschicht beinhaltet, die mit n-leitenden Störstellen dotiert ist und einen Teil eines Kollektors für einen Bipolartransistor bildet.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei – die zweite Halbleiterschicht eine Basis für einen Bipolartransistor bildet und eine mit p-leitenden Störstellen dotierte, einkristalline Silicium-Germanium-Schicht beinhaltet, – die erste Halbleiterstruktur die zweite Halbleiterschicht kontaktiert und einen Emitteranschluss für den Bipolartransistor bildet und – die zweite Halbleiterstruktur die zweite Halbleiterschicht kontaktiert und eine Basiselektrode für den Bipolartransistor bildet.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei die erste Halbleiterstruktur mit n-leitenden Dotierstoffionen dotiertes Polysilicium beinhaltet und die zweite Halbleiterstruktur mit p-leitenden Dotierstoffionen dotiertes Polysilicium beinhaltet.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, weiter umfassend – eine erste Silicidschicht, die auf einer Oberfläche der ersten Halbleiterstruktur ausgebildet ist, – eine zweite Silicidschicht, die auf einer Oberfläche der zweiten Halbleiterstruktur ausgebildet ist, und – eine dritte Silicidschicht, die auf einer Oberfläche der ersten Halbleiterschicht ausgebildet ist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, das des Weiteren eine dritte Halbleiterstruktur umfasst, die den ersten Leitfähigkeitstyp aufweist und auf der ersten Halbleiterschicht ausgebildet ist, wobei die dritte Halbleiterstruktur eine Höhe aufweist, die im Wesentlichen gleich den Höhen der ersten und der zweiten Halbleiterstruktur ist.
  7. Halbleiterbauelement nach Anspruch 6, wobei die erste und die dritte Halbleiterstruktur mit n-leitenden Dotierstoffionen dotiertes Polysilicium beinhaltet und die zweite Halbleiterstruktur mit p-leitenden Dotierstoffionen dotiertes Polysilicium beinhaltet.
  8. Bipolartransistor mit – einer ersten Halbleiterschicht (15), die einen ersten Leitfähigkeitstyp aufweist und einen Kollektor bildet, – einer zweiten Halbleiterschicht (25a), die einen zweiten Leitfähigkeitstyp aufweist und über der ersten Halbleiterschicht aus gebildet ist, wobei die zweite Halbleiterschicht eine Basis bildet, und – einer isolierenden Schicht (31), die auf der zweiten Halbleiterschicht ausgebildet ist, wobei die isolierende Schicht ein erstes Kontaktfenster (33a) und ein zweites Kontaktfenster (33b, 33b') aufweist, welche die zweite Halbleiterschicht freilegen, gekennzeichnet durch – eine erste Halbleiterstruktur (35a) mit dem ersten Leitfähigkeitstyp, die das erste Kontaktfenster (33a) füllt und einen Emitteranschluss bildet, und – eine zweite Halbleiterstruktur (35b, 35b') mit dem zweiten Leitfähigkeitstyp, die das zweite Kontaktfenster (33b, 33b') füllt und einen Basisanschluss bildet.
  9. Bipolartransistor nach Anspruch 8, wobei die erste Halbleiterschicht eine n-leitende epitaxiale Siliciumschicht beinhaltet und die zweite Halbleiterschicht eine p-leitende epitaxiale Silicium-Germanium-Schicht beinhaltet.
  10. Bipolartransistor nach Anspruch 8 oder 9, wobei die erste Halbleiterstruktur n-leitendes Polysilicium beinhaltet und die zweite Halbleiterstruktur p-leitendes Polysilicium beinhaltet.
  11. Bipolartransistor nach einem der Ansprüche 8 bis 10, wobei die isolierende Schicht eine flache Oberseite aufweist und auf der zweiten Halbleiterschicht ausgebildet ist und der Bipolartransistor weiter umfasst: – ein drittes Kontaktfenster, das die isolierende Schicht durchdringt, um die erste Halbleiterschicht freizulegen, und – eine dritte Halbleiterstruktur, die den ersten Leitfähigkeitstyp aufweist und das dritte Kontaktfenster füllt, um einen Kollektoranschluss zu bilden.
  12. Bipolartransistor nach Anspruch 11, weiter umfassend: – eine erste Silicidschicht, die auf der ersten Halbleiterstruktur ausgebildet ist, – eine zweite Silicidschicht, die auf der zweiten Halbleiterstruktur ausgebildet ist, und – eine dritte Silicidschicht, die auf der dritten Halbleiterstruktur ausgebildet ist.
  13. Bipolartransistor nach einem der Ansprüche 8 bis 10, weiter umfassend: – eine erste Silicidschicht, die auf einer Oberfläche der ersten Halbleiterstruktur ausgebildet ist, – eine zweite Silicidschicht, die auf einer Oberfläche der zweiten Halbleiterstruktur ausgebildet ist; und – eine dritte Silicidschicht, die auf der zweiten Halbleiterschicht ausgebildet ist.
  14. Bipolartransistor nach einem der Ansprüche 8 bis 13, wobei die isolierende Schicht eine Oxidschicht und eine Nitridschicht beinhaltet, die sequentiell gestapelt sind.
  15. Bipolartransistor nach einem der Ansprüche 8 bis 14, wobei die erste Halbleiterstruktur eine Höhe aufweist, die im Wesentlichen gleich der Höhe der zweiten Halbleiterstruktur ist.
  16. Bipolartransistor nach Anspruch 10, wobei – die erste Halbleiterschicht einen stark dotierten, n-leitenden Subkollektorbereich beinhaltet, der auf einem p-leitenden Siliciumsubstrat ausgebildet ist, – eine schwach dotierte, n-leitende, einkristalline Siliciumschicht auf einem Subkollektorbereich ausgebildet ist, – eine Bauelementisolationsschicht in der schwach dotierten, n-leitenden, einkristallinen Siliciumschicht ausgebildet ist, um einen Basis-Emitter-Bereich und einen Kollektorkontaktbereich zu definieren, – ein erster und ein zweiter niederohmiger Kollektorbereich durch Implantieren von n-leitenden Dotierstoffionen in die schwach dotierte, n-leitende Siliciumschicht in dem Basis-Emitter-Bereich beziehungsweise dem Kollektorkontaktbereich gebildet sind, wobei der erste und der zweite niederohmige Kollektorbereich mit dem Subkollektorbereich verbunden sind, – die zweite Halbleiterschicht eine p-leitende Silicium-Germanium-Schicht beinhaltet, die auf der schwach dotierten, n-leitenden, einkristallinen Siliciumschicht in dem Basis-Emitter-Bereich ausgebildet ist und als Basis dient, und – die isolierende Schicht auf der p-leitenden Silicium-Germanium-Schicht ausgebildet ist, um das erste Kontaktfenster, das auf dem ersten niederohmigen Kollektorbereich angeordnet ist, und das zweite Kontaktfenster zu beinhalten, das von dem ersten Kontaktfenster beabstandet ist.
  17. Bipolartransistor nach Anspruch 16, weiter umfassend: – eine erste Silicidschicht, die auf dem zweiten niederohmigen Kollektorbereich ausgebildet ist, – eine zweite Silicidschicht, die auf der n-leitenden Polysiliciumstruktur ausgebildet ist, und – eine dritte Silicidschicht, die auf der p-leitenden Polysiliciumschicht ausgebildet ist.
  18. Bipolartransistor nach Anspruch 16 oder 17, weiter umfassend eine Passivierungsschicht, die auf der schwach dotierten, n-leitenden, einkristallinen Siliciumschicht und unter der isolierenden Schicht ausgebildet ist und eine Lücke aufweist, welche die schwach dotierte, n-leitende, einkristalline Siliciumschicht über dem Basis-Emitter-Bereich freilegt.
  19. Bipolartransistor nach Anspruch 18, wobei die Passivierungsschicht eine Siliciumoxidschicht beinhaltet und die isolierende Schicht eine Oxidschicht und eine Nitridschicht beinhaltet, die sequentiell gestapelt sind.
  20. Bipolartransistor nach einem der Ansprüche 16 bis 19, weiter umfassend: – eine n-leitende Silicium-Germanium-Schicht, die eine flache Oberseite aufweist und auf dem ersten niederohmigen Kollektorbereich unter der isolierenden Schicht ausgebildet ist, – ein drittes Kontaktfenster, das in der isolierenden Schicht ausgebildet ist, und – eine n-leitende dritte Polysiliciumstruktur, die das dritte Kontaktfenster füllt.
  21. Bipolartransistor nach Anspruch 20, weiter umfassend eine erste, eine zweite und eine dritte Silicidschicht, die auf der ersten, der zweiten bzw. der dritten Polysiliciumstruktur ausgebildet sind.
  22. Verfahren zur Herstellung eines Bipolartransistors mit folgenden Schritten: – Bilden einer ersten Halbleiterschicht mit einem ersten Leitfähigkeitstyp, – Bilden einer zweiten Halbleiterschicht mit einem zweiten Leitfähigkeitstyp auf der ersten Halbleiterschicht, – Bilden einer isolierenden Schicht auf der zweiten Halbleiterschicht, wobei die isolierende Schicht ein erstes und ein zweites Kontaktfenster beinhaltet, welche die zweite Halbleiterschicht freilegen, – Bilden einer ersten Polysiliciumstruktur, die einen ersten Leitfähigkeitstyp aufweist und das erste Kontaktfenster füllt, wobei die erste Polysiliciumstruktur wenigstens einen Teil eines Emitteranschlusses bildet, und – Bilden einer zweiten Polysiliciumstruktur, die einen zweiten Leitfähigkeitstyp aufweist und das zweite Kontaktfenster füllt, wobei die zweite Polysiliciumstruktur wenigstens einen Teil eines Basisanschlusses bildet.
  23. Verfahren nach Anspruch 22, wobei das Bilden der ersten und der zweiten Polysiliciumstruktur umfasst: – Bilden einer Polysiliciumschicht auf der isolierenden Schicht, um das erste und das zweite Kontaktfenster zu füllen, – Durchführen eines Planarisierungsprozesses, bis eine Oberseite der isolierenden Schicht freigelegt ist, – Implantieren von Dotierstoffionen mit dem ersten Leitfähigkeitstyp für die erste Polysiliciumstruktur und – Implantieren von Dotierstoffionen mit dem zweiten Leitfähigkeitstyp für die zweite Polysiliciumstruktur.
  24. Verfahren nach Anspruch 22 oder 23, wobei das Bilden der ersten und der zweiten Polysiliciumstruktur umfasst: – Bilden einer Polysiliciumschicht mit dem ersten Leitfähigkeitstyp auf der isolierenden Schicht, um das erste und das zweite Kontaktfenster zu füllen, – Durchführen eines Planarisierungsprozesses, bis eine Oberseite der isolierenden Schicht freigelegt ist, und – Implantieren von Dotierstoffionen des zweiten Leitfähigkeitstyps in die zweite Polysiliciumstruktur.
  25. Verfahren nach einem der Ansprüche 22 bis 24, wobei das Bilden der isolierenden Schicht umfasst: – sequentielles Bilden einer Oxidschicht und einer Nitridschicht und – Strukturieren der Nitridschicht und der Oxidschicht.
  26. Verfahren nach einem der Ansprüche 22 bis 25, weiter umfassend: – Bilden eines dritten Kontaktfensters, das die zweite Halbleiterschicht in der isolierenden Schicht freilegt, – Bilden einer dritten Polysiliciumstruktur, die den ersten Leitfähigkeitstyp aufweist und das dritte Kontaktfenster füllt, und – Bilden eines Kollektoranschlusses durch Implantieren von Ionen des ersten Leitfähigkeitstyps in die erste Halbleiterschicht zur gleichen Zeit, wenn die erste Polysiliciumstruktur gebildet wird.
  27. Verfahren zur Herstellung eines Bipolartransistors mit folgenden Schritten: – Präparieren eines Substrats, das eine erste Halbleiterschicht mit einem ersten Leitfähigkeitstyp beinhaltet und wenigstens einen Teil eines Kollektors bildet, und Bilden einer Bauelementisolationsschicht in der ersten Halbleiterschicht, – Bilden einer zweiten Halbleiterschicht, die einen zweiten Leitfähigkeitstyp aufweist und wenigstens einen Teil einer Basis bildet, – Bilden einer isolierenden Schicht mit einem ersten und einem zweiten Kontaktfenster, welche die zweite Halbleiterschicht freilegen, – Bilden einer Polysiliciumschicht auf der isolierenden Schicht, um das erste und das zweite Kontaktfenster zu füllen, – Durchführen eines Planarisierungsprozesses auf der isolierenden Schicht, bis die isolierende Schicht freigelegt ist, wodurch eine erste Polysiliciumstruktur, die das erste Kontaktfenster füllt, und eine zweite Polysiliciumstruktur gebildet werden, die das zweite Kontaktfenster füllt, – Implantieren von Dotierstoffionen des ersten Leitfähigkeitstyps in die erste Polysiliciumstruktur, um einen Emitter-Basis-Übergang und einen Emitteranschluss zu bilden, und – Implantieren von Dotierstoffionen des zweiten Leitfähigkeitstyps in die zweite Polysiliciumstruktur, um einen Basisanschluss zu bilden.
  28. Verfahren nach Anspruch 27, wobei das Bilden der isolierenden Schicht umfasst: – Bilden eines dritten Kontaktfensters, das die zweite Halbleiterschicht freilegt, wenn das erste und das zweite Kontaktfenster gebildet werden, und – Implantieren von Dotierstoffionen des ersten Leitfähigkeitstyps in die dritte Polysiliciumstruktur, wenn die Dotierstoffionen des ersten Leitfähigkeitstyps in die erste Polysiliciumstruktur implantiert werden.
  29. Verfahren nach Anspruch 27 oder 28, wobei das Präparieren des Substrats umfasst: – Präparieren eines Halbleitersubstrats des zweiten Leitfähigkeitstyps, – Implantieren von Dotierstoffionen des ersten Leitfähigkeitstyps in das Halbleitersubstrat, um die erste Halbleiterschicht als einen ersten Kollektorbereich des ersten Leitfähigkeitstyps hoher Konzentration zu bilden, – Bilden einer epitaxialen Siliciumschicht mit dem ersten Leitfähigkeitstyp auf dem ersten Kollektorbereich hoher Konzentration, – Bilden der Bauelementisolationsschicht in der epitaxialen Siliciumschicht und – Implantieren von Dotierstoffionen des ersten Leitfähigkeitstyps in die epitaxiale Siliciumschicht, um einen zweiten und einen dritten Kollektorbereich hoher Konzentration zu bilden, der den ersten Kollektorbereich hoher Konzentration kontaktiert.
  30. Verfahren nach Anspruch 29, wobei das Bilden der zweiten Halbleiterschicht umfasst: – Bilden einer Oxidschicht über einem Teil der epitaxialen Siliciumschicht und der Bauelementisolationsschicht und – Durchführen eines epitaxialen Wachstumsprozesses oder eines CVD-Prozesses, um eine einkristalline epitaxiale Silicium-Germanium-Schicht dotiert mit Ionen des ersten Leitfähigkeitstyps auf einem Teil der epitaxialen Siliciumschicht zu bilden, der durch eine Lücke in der Oxidschicht freiliegt.
  31. Verfahren nach Anspruch 29 oder 30, wobei das Bilden der zweiten Halbleiterschicht ein Durchführen eines epitaxialen Wachstumsprozesses umfasst, um eine einkristalline epitaxiale Silicium-Germanium-Schicht dotiert mit Ionen des ersten Leitfähigkeitstyps auf einem Teil der epitaxialen Siliciumschicht zu bilden, der durch eine Lücke in der Oxidschicht freiliegt.
  32. Verfahren nach Anspruch 30 oder 31, das des Weiteren ein Aufbringen einer polykristallinen Silicium-Germanium-Schicht auf der Oxidschicht unter Verwendung des epitaxialen Wachstumsprozesses oder des CVD-Prozesses umfasst.
  33. Verfahren zur Herstellung eines Bipolartransistors mit folgenden Schritten: – Bilden einer ersten Halbleiterschicht mit einem ersten Leitfähigkeitstyp, wobei die erste Halbleiterschicht wenigstens einen Teil eines Kollektors bildet, – Bilden einer Passivierungsschicht auf der ersten Halbleiterschicht, wobei die Passivierungsschicht einen Emitter-Basis-Bereich definiert, – Bilden einer zweiten Halbleiterschicht mit dem zweiten Leitfähigkeitstyp, wobei die zweite Halbleiterschicht wenigstens einen Teil einer Basis bildet, – Bilden einer isolierenden Schicht mit einem Kontaktfenster, das den Emitter-Basis-Bereich freilegt, – Bilden einer Polysiliciumstruktur des ersten Leitfähigkeitstyps, die das Kontaktfenster füllt und einen Emitteranschluss bildet, und – Strukturieren der isolierenden Schicht und des Halbleiterbereichs, um einen Basisanschluss zu definieren.
DE102006003102A 2005-01-24 2006-01-18 Bipolartransistor und Herstellungsverfahren Expired - Fee Related DE102006003102B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0006370 2005-01-24
KR1020050006370A KR101118649B1 (ko) 2005-01-24 2005-01-24 바이폴라 트랜지스터 및 그 형성 방법

Publications (2)

Publication Number Publication Date
DE102006003102A1 true DE102006003102A1 (de) 2006-08-17
DE102006003102B4 DE102006003102B4 (de) 2011-05-26

Family

ID=36695904

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006003102A Expired - Fee Related DE102006003102B4 (de) 2005-01-24 2006-01-18 Bipolartransistor und Herstellungsverfahren

Country Status (6)

Country Link
US (1) US7554174B2 (de)
JP (1) JP2006210914A (de)
KR (1) KR101118649B1 (de)
CN (1) CN1828929A (de)
DE (1) DE102006003102B4 (de)
TW (1) TWI273704B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2458623B1 (de) 2010-11-26 2014-06-25 Nxp B.V. Verfahren zur Herstellung eines bipolaren Transistors und bipolarer Transistor
US8258545B1 (en) * 2011-03-14 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including a bipolar transistor and methods of making the same
US9123558B2 (en) * 2011-06-20 2015-09-01 Mediatek Inc. Bipolar junction transistor
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
US10847553B2 (en) * 2017-01-13 2020-11-24 Massachusetts Institute Of Technology Method of forming a multilayer structure for a pixelated display and a multilayer structure for a pixelated display

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0354783B1 (de) * 1988-08-11 1995-03-01 Victor Company Of Japan, Limited Magnetisches Aufnahme-/Wiedergabegerät für selektiven Gebrauch mit Bandkassetten zweier verschiedener Grössen
US5024971A (en) * 1990-08-20 1991-06-18 Motorola, Inc. Method for patterning submicron openings using an image reversal layer of material
JPH11330088A (ja) * 1998-05-15 1999-11-30 Nec Corp 半導体装置とその製造方法
KR100286349B1 (ko) * 1999-04-19 2001-03-15 김영환 반도체 소자의 제조방법
US6521974B1 (en) * 1999-10-14 2003-02-18 Hitachi, Ltd. Bipolar transistor and manufacturing method thereof
US6251738B1 (en) * 2000-01-10 2001-06-26 International Business Machines Corporation Process for forming a silicon-germanium base of heterojunction bipolar transistor
JP2002270816A (ja) * 2001-03-07 2002-09-20 Nec Corp バイポーラトランジスタ
FR2822292B1 (fr) * 2001-03-14 2003-07-18 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire de type double polysilicium a base a heterojonction et transistor correspondant
KR100388489B1 (ko) 2001-09-28 2003-06-25 한국전자통신연구원 이종접합 쌍극자 트랜지스터 및 그의 제조방법
KR20030045941A (ko) * 2001-12-03 2003-06-12 삼성전자주식회사 바이폴라 소자 및 그 제조방법
JP3778122B2 (ja) 2002-04-10 2006-05-24 松下電器産業株式会社 半導体装置の製造方法
KR100546332B1 (ko) * 2003-06-13 2006-01-26 삼성전자주식회사 바이폴라 접합 트랜지스터 및 그 제조 방법
JP4886964B2 (ja) * 2003-07-03 2012-02-29 株式会社日立製作所 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR101118649B1 (ko) 2012-03-06
TWI273704B (en) 2007-02-11
CN1828929A (zh) 2006-09-06
JP2006210914A (ja) 2006-08-10
TW200627640A (en) 2006-08-01
US7554174B2 (en) 2009-06-30
DE102006003102B4 (de) 2011-05-26
KR20060085480A (ko) 2006-07-27
US20060163697A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
DE102008001535B4 (de) Bipolartransistor und Verfahren zur Herstellung desselben
DE112012004824T5 (de) Verfahren und Struktur zum Bilden von ETSOI-Kondensatoren, -Dioden, -Widerständen und - Back-Gate-Kontakten
DE10004067A1 (de) Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement
DE112012001855T5 (de) Komplementärer bipolarer Inverter
DE60210834T2 (de) Halbleiterbauelement und zugehöriges Herstellungsverfahren
DE102006003102B4 (de) Bipolartransistor und Herstellungsverfahren
DE3022565A1 (de) Halbleiteranordnung
DE10352765B4 (de) Hetero-Bipolartransistor mit einem schmalen Dotierungsprofil
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE10317098A1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
WO2005109495A1 (de) Verfahren zur herstellung einer halbleiter-schaltungsanordnung
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom
KR100321889B1 (ko) 반도체 장치 및 그 제조 방법
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE10302625B4 (de) Bipolartransistor und Verfahren zum Herstellen desselben
DE102023107737A1 (de) Bipolartransistor
DE10392200B4 (de) Herstellungsverfahren und Varaktor
DE102016207536A1 (de) Verfahren zum Herstellen eines Bipolartransistors
DE4143209A1 (de) Integrierte schaltung
DE102004048332B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung
DE10254663B4 (de) Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen
EP0418422B1 (de) CMOS-kompatibler Bipolartransistor mit verringerter Kollektor/Substrat-Kapazität und Verfahren zu dessen Herstellung
DE10327709A1 (de) Integrierte Schaltungsanordnung mit npn- und pnp-Bipolartransistoren sowie Herstellungsverfahren
DE102004053394B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110827

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee