DE102023107737A1 - Bipolartransistor - Google Patents

Bipolartransistor Download PDF

Info

Publication number
DE102023107737A1
DE102023107737A1 DE102023107737.6A DE102023107737A DE102023107737A1 DE 102023107737 A1 DE102023107737 A1 DE 102023107737A1 DE 102023107737 A DE102023107737 A DE 102023107737A DE 102023107737 A1 DE102023107737 A1 DE 102023107737A1
Authority
DE
Germany
Prior art keywords
region
contacts
contact
structure according
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023107737.6A
Other languages
English (en)
Inventor
Mark D. Levy
Sarah A. McTaggart
Laura J. Silverstein
Qizhi Liu
Jason E. Stephens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102023107737A1 publication Critical patent/DE102023107737A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Offenbarung betrifft Halbleiterstrukturen und insbesondere einen Bipolartransistor (bipolar junction transistor) und Herstellungsverfahren. Die Struktur umfasst: eine Kollektorregion; eine Basisregion angrenzend an die Kollektorregion; eine Emitterregion angrenzend an die Basisregion; Kontakte, die ein erstes Material aufweisen, die mit der Kollektorregion und der Basisregion verbunden sind; und wenigstens einen Kontakt, der ein zweites Material aufweist, der mit der Emitterregion verbunden ist.

Description

  • HINTERGRUND
  • Die vorliegende Offenbarung betrifft Halbleiterstrukturen und insbesondere einen Bipolartransistor (bipolar junction transistor) und Herstellungsverfahren.
  • Bipolartransistoren können vertikale Transistoren oder laterale Transistoren sein. Laterale Bipolartransistoren können in vielen unterschiedlichen Anwendungen, wie etwa Automobilanwendungen, verwendet werden. Diese Vorrichtungen können verglichen mit CMOS sehr hohe Ft (Stromverstärkungsgrenzfrequenz; current gain cut-off frequency) und hohe Fmax (Leistungsverstärkungsgrenzfrequenz; power gain cut off frequency)-Werte erreichen. In fortgeschrittenen Knoten nimmt jedoch, wenn eine Kontaktgröße schrumpft, ein Emitter-Widerstand (Re) und ein Kollector-Widerstand (Rc) wie auch die Kollector-Kapazität (Cbc) zu. Dies beinflusst Ft/Fmax negativ. Ein Faktor, der zu einer Vorrichtungsperformance-Herabsetzung beitragen kann, kann eine Selbsterwärmung der Vorrichtungen aufgrund eines Stromflusses sein.
  • KURZER ABRISS
  • In einem Aspekt der Offenbarung umfasst eine Struktur: eine Kollektorregion; eine Basisregion angrenzend an die Kollektorregion; eine Emitterregion angrenzend an die Basisregion; Kontakte umfassend ein erstes Material, die mit der Kollektorregion und der Basisregion verbunden sind; und wenigstens einen Kontakt umfassend ein zweites Material, der mit der Emitterregion verbunden ist.
  • In einem Aspekt der Offenbarung umfasst eine Struktur: eine Kollektorregion umfassend einen Durchgriff (reach through) und einen Sub-Kollektor; eine Basisregion über der Kollektorregion; eine Emitterregion über der Kollektorregion; Kontakte, die mit der Kollektorregion und der Basisregion verbunden sind; und wenigstens einen Kontakt, der mit der Emitterregion verbunden ist, und eine höhere thermische Leitfähigkeit aufweist als Material der Kontakte, die mit der Kollektorregion und der Basisregion verbunden sind.
  • In einem Aspekt der Offenbarung umfasst ein Verfahren: Bilden einer Kollektorregion; Bilden einer Basisregion angrenzend an die Kollektorregion; eine Emitterregion angrenzend an die Basisregion; Bilden von Kontakten umfassend ein erstes Material, die mit der Kollektorregion und der Basisregion verbunden sind; und Bilden wenigstens eines Kontakts umfassend ein zweites Material, der mit der Emitterregion verbunden ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Offenbarung wird in der folgenden detaillierten Beschreibung unter Bezugnahme auf die genannte Vielzahl von Zeichnungen anhand nicht beschränkender Beispiele exemplarischer Ausführungsformen der vorliegenden Offenbarung beschrieben.
    • 1 zeigt einen Bipolartransistor, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 2 zeigt einen Bipolartransistor, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß zusätzlichen Aspekten der vorliegenden Offenbarung.
    • 3A-3C zeigen Fertigungsprozesse zum Herstellen des Bipolartransistors von 1 gemäß Aspekten der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung betrifft Halbleiterstrukturen und insbesondere einen Bipolartransistor (bipolar junction transistor) und Herstellungsverfahren. Insbesondere betrifft die vorliegende Offenbarung einen Bipolartransistor mit Kontakten aus unähnlichen Materialien. Vorteilhafterweise verbessert die Verwendung von Kontakten aus unähnlichen Materialien eine Wärmedissipation der Vorrichtung, was wiederum eine Transistor-Performance verbessert, z.B. annähernd eine 8%-Verbesserung von Ft/Fmax verglichen mit konventionellen Strukturen in einer 25mA-Wärmequelle.
  • In spezifischeren Ausführungsformen kann der Bipolartransistor ein NPN-Transistor mit Interconnect-Strukturen (z.B. Kontakten) zwischen der Vorrichtung und Back-End-of-Line (BEOL)-Verdrahtungsstrukturen sein. Beispielsweise können Interconnect-Strukturen eines ersten Materials die Kollektorregion (z.B. ein Durchgriff, der sich zu einer Sub-Kollektorregion erstreckt) und Basisregion kontaktieren, und kann eine Interconnect-Struktur eines zweiten Materials die Emitterregion kontaktieren. In Ausführungsformen weist das zweite Material eine höhere thermische Leitfähigkeit als das erste Material auf. Demgemäß kann das zweite Material, das als die Interconnect-Struktur zu der Emitterregion verwendet wird, die thermische Dissipation des Transistors durch die BEOL-Verdrahtungsschichten verstärken, was wiederum die VorrichtungsPerformance verbessert. Die Interconnect-Struktur zu der Emitterregion kann auch breiter als die Interconnect-Strukturen zu der Kollektorregion und der Basisregion sein.
  • Der Bipolartransistor der vorliegenden Offenbarung kann auf mehrere Arten unter Verwendung mehrerer unterschiedlicher Werkzeuge gefertigt werden. Im Allgemeinen werden jedoch die Methodologien und Werkzeuge zum Bilden von Strukturen mit Dimensionen im Mikrometer- und Nanometermaßstab verwendet. Die Methodologien, d.h. Technologien, die eingesetzt werden, um den Bipolartransistor der vorliegenden Offenbarung zu fertigen, wurden aus der Technologie integrierter Schaltkreise (integrated circuit; IC) übernommen. Beispielsweise werden die Strukturen auf Wafern gefertigt und in Materialfilmen realisiert, die durch fotolithografische Prozesse an der Oberseite eines Wafers strukturiert werden. Insbesondere verwendet die Fertigung des Bipolartransistors drei grundlegende Bausteine: (i) Abscheidung von dünnen Materialfilmen an einem Substrat, (ii) Aufbringen einer strukturierten Maske an der Oberseite der Filme durch fotolithografische Bildgebung, und (iii) Ätzen der Filme selektiv bezüglich der Maske. Zusätzlich können Vorreinigungsprozesse verwendet werden, um geätzte Oberflächen von jeglichen Verunreinigungen zu reinigen, wie in der Technik bekannt ist. Außerdem können, wenn notwendig, schnelle thermische Ausheilprozesse (rapid thermal anneal process) verwendet werden, um Dotierstoffe oder Materialschichten hineinzutreiben, wie in der Technik bekannt ist.
  • 1 zeigt einen Bipolartransistor, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung. Insbesondere umfasst der Bipolartransistor 10 ein Halbleitersubstrat 12. In Ausführungsformen kann das Halbleitersubstrat 12 ein P-Typ-Substrat sein, das aus irgendeinem geeigneten Material zusammengesetzt ist, das Si, SiGe, SiGeC, SiC, GaAs, InAs, InP, und andere III/V- oder II/VI-Verbindungshalbleiter umfasst, aber nicht darauf beschränkt ist. In Ausführungsformen kann das Halbleitersubstrat 12 ein Bulk-Substrat oder alternativ Halbleiter-auf-Isolator (semiconductor on insulator; SOI)-Technologien sein. Das Halbleitersubstrat 12 kann auch irgendeine geeignete kristallografische Ausrichtung (z.B. eine kristallografische (100)-, (110)-, (111)- oder (001)-Ausrichtung) umfassen.
  • In dem Halbleitersubstrat 12 kann eine Sub-Kollektorregion (z.B. n-Well) 14 gebildet sein. In Ausführungsformen kann die Sub-Kollektorregion 14 durch entweder einen epitaktischen Wachstumsprozess oder einen Ionenimplantationsprozess gebildet werden, wie detaillierter in Bezug auf 3A beschrieben. Beispielsweise wird in einem epitaktischen Wachstumsprozess ein Halbleiter selektiv an dem Halbleitersubstrat 12 aufgewachsen, gefolgt von einem zusätzlichen Wachstum von Halbleitermaterial für einen oberen Abschnitt des Halbleitersubstrats 12. Der Ionenimplantationsprozess führt andererseits eine Konzentration eines Dotierstoffs in dem Halbleitersubstrat 12 ein. Der Dotierstoff kann, in entweder dem Ionenplantations- oder einem In-situ-Dotierprozess, n-Typ-Dotierstoffe, z.B. Arsen (As), Phosphor (P) und Sb, neben anderen geeigneten Beispielen, in unterschiedlichen Konzentrationen sein.
  • In dem Halbleitersubstrat 12 kann ein Durchgriff 14a gebildet sein und erstreckt sich zwischen Flachgrabenisolationsstrukturen 16 zu der Sub-Kollektorregion 14. Der Durchgriff 14a kann auch durch einen Ionenimplantationsprozess mit n-Typ-Dotierstoffen, z.B. Arsen (As), Phosphor (P) und Sb, neben anderen geeigneten Beispielen, in unterschiedlichen Konzentrationen gebildet werden. In Ausführungsformen kann der Durchgriff 14a vor der Bildung der Flachgrabenisolationsstrukturen 16 gebildet werden. Wie den Fachleuchten auch klar sein sollte, kann eine Kollektorregion 14b über der Sub-Kollektorregion 14 vorgesehen sein.
  • Noch unter Bezugnahme auf 1, können eine oder mehrere Flachgrabenisolationsstrukturen 16 in dem Halbleitersubstrat 12 gebildet sein. Die eine oder die mehreren Flachgrabenisolationsstrukturen 16 können durch konventionelle Lithografie-, Ätz- und Abscheidungsverfahren gebildet werden, die den Fachleuten bekannt sind und wie ferner in Bezug auf 3A beschrieben.
  • An dem Halbleitersubstrat 12 kann eine Basisregion 18 gebildet sein. In Ausführungsformen kann die Basisregion 18 ein einkristallines Halbleitermaterial mit einem SiGe-Material in der aktiven Region (über der Kollektorregion 14b) und einem Polysiliziummaterial und einer SiGe-Schicht in den inaktiven Regionen, z.B. über den Flachgrabenisolationsstrukturen 16, sein. In Ausführungsformen kann die Basisregion 18 eine intrinsische und extrinsische Basisregion sein. Die Basisregion 18 kann durch einen epitaktischen Wachstumsprozess gebildet werden, der von einem Strukturierungsprozess gefolgt ist, wie in der Technik bekannt ist.
  • An der Basisregion 18 kann eine Emitterregion 20 gebildet sein. In Ausführungsformen kann die Emitterregion 20 ein Polysiliziummaterial umfassen, das durch einen Abscheidungsprozess gebildet wurde, wie in der Technik bekannt ist. Die Emitterregion 20 kann durch konventionelle Lithografie- und Ätzprozesse strukturiert werden, wie in der Technik bekannt ist. Die Emitterregion 20 kann Seitenwand-Spacer umfassen, die durch einen Abscheidungsprozess von z.B. Nitrid und/oder Oxid gebildet werden können, gefolgt von einem anisotropen Ätzprozess. Wie gezeigt, kann der Emitter 20 das höchste Merkmal der vertikalen Vorrichtung, d.h. eines vertikalen Bipolartransistors oder vertikalen Heterojunction-Bipolartransistors, sein.
  • In Ausführungsformen kann ein optionaler Liner 22 über den exponierten Abschnitten des Halbleitersubstrats 12, einer oberen Oberfläche der Flachgrabenisolationsstrukturen 16, der Basisregion 18 und der Emitterregion 20 gebildet sein. In Ausführungsformen kann der Liner 22 ein Nitridmaterial sein, das beispielsweise durch ein Blanket-Abscheidungsverfahren, z.B. CVD, abgeschieden wurde. Über dem Liner 22 kann, zusätzlich zu über der Basisregion 18 und der Emitterregion 20, ein Interlevel-Dielektrikum-Material 24 gebildet sein. In Ausführungsformen kann das Interlevel-Dielektrikum-Material 24 SiO2 sein, das durch einen CVD-Prozess abgeschieden wurde. Das Interlevel-Dielektrikum-Material 24 kann auch einem Planarisierungsprozess, z.B. CMP, unterzogen werden.
  • In dem Interlevel-Dielektrikum-Material 24 können unter Verwendung eines Einzel-Damascene-Prozesses, z.B. Ätzen und Abscheidung, Kontakte 26 gebildet werden. In Ausführungsformen kontaktieren die Kontakte 26 Silizid-Kontakte 25 des Halbleitersubstrats 12, z.B. Durchgriffe 14a und Basisregion 18. Die Silizid-Kontakte 25 können vor der Abscheidung des Interlevel-Dielektrikum-Materials 24 unter Verwendung konventioneller Silizid-Prozesse an exponiertem Halbleitermaterial, z.B. exponierten Abschnitten des Halbleitersubstrats 12 und der Basisregion 18, gebildet werden. Die Kontakte 26 können durch konventionelle Lithografie-, Ätz- und Abscheidungsverfahren gebildet werden, die den Fachleuten bekannt sind, und wie detaillierter in Bezug auf 3B beschrieben.
  • Wie ferner in 1 gezeigt, können zwei oder mehr Kontakte 28 in dem Interlevel-Dielektrikum-Material 24 gebildet sein, die sich zu den an der Emitterregion 20 gebildeten Silizid-Kontakten 25 erstrecken und diese kontaktieren. Die Kontakte 28 und Verdrahtungsstrukturen 32 können beispielsweise durch einen Dual-Damascene-Prozess gebildet werden.
  • Vor dem Bilden der Kontakte 28 und der Verdrahtungsstrukturen 32 kann ein optionaler Liner 30 über dem Interlevel-Dielektrikum-Material 24 gebildet werden, wobei ein zusätzliches Interlevel-Dielektrikum-Material 24a über dem Liner 30 gebildet wird. Der Liner 30 kann ein Nitridmaterial sein und das Interlevel-Dielektrikum-Material 24a kann SiO2 sein, als Beispiele. Der Liner 30 und das Interlevel-Dielektrikum-Material 24a können durch konventionelle CVD-Prozesse abgeschieden werden. Die Kontakte 28 und die Verdrahtungsstrukturen 32 können dann durch Lithografie-, Ätz- und Abscheidungsprozesse gebildet werden, wie in der Technik bekannt ist und detaillierter in Bezug auf 3C beschrieben wird. Die Emitter-Kontakte 28 können eine obere Oberfläche aufweisen, die im Wesentlichen koplanar mit der Oberseite der Kontakte 26 ist. Jegliches restliche Material an dem Interlevel-Dielektrikum-Material 24a kann durch einen CMP-Prozess entfernt werden, gefolgt von einer Abscheidung von Back-End-of-Line-Strukturen, z.B. dem Interlevel-Dielektrikum-Material 34, etc.
  • In Ausführungsformen umfassen die Kontakte 28 ein von den Kontakten 26 unterschiedliches Material. Insbesondere weist das Material der Kontakte 28 eine höhere thermische Leitfähigkeit als das Material der Kontakte 26 auf. Zur Veranschaulichung können die Kontakte 28 Kupfer sein, wohingegen die Kontakte 26 Wolfram sein können. Alternativ kann jegliche Kombination der in Tabelle 1 gezeigten Materialien für die Kontakte 28, 26 verwendet werden, wobei ein Material mit einer höheren thermischen Leitfähigkeit für die Kontakte 28 verwendet wird. TABELLE 1
    Kontaktmaterial Thermische Leitfähigkeit
    Kupfer 410 W/mk
    Wolfram 182 W/mk
    Kobalt 104 W/mk
    P-Silizium 130 W/mk
  • Auf diese Weise dissipieren die Kontakte 28 mehr Wärme vom Zentrum der Vorrichtung, z.B. Emitterregion 20, verglichen mit konventionellen Vorrichtungen, die für jeden der Kontakte ein gleiches Material verwenden. Beispielsweise stellen die Kupfer-Emitter-Kontakte eine verbesserte thermische Leitfähigkeit bereit und stellen somit eine bessere Steuerung der Erwärmung als Wolfram-Kontakte bereit.
  • 2 zeigt einen Bipolartransistor, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß zusätzlichen Aspekten der vorliegenden Offenbarung. In dieser Struktur 10a umfasst die Emitterregion 20 des Bipolartransistors 10 einen einzelnen Kontakt 28a, der eine gesamte Emitteröffnung, z.B. eine gesamte Breite der Emitterregion 20, überspannt. Wieder ist der Kontakt 28a aus einem unterschiedlichen Material als die Kontakte 26, wobei der Kontakt 28a ein Material einer höheren thermischen Leitfähigkeit als das Material der Kontakte 26 umfasst. Die Kontakte 28a können eine große Spanne an Emitterbreiten kontaktieren, z.B. von einer minimalen Breite für einen rauscharmen Verstärker (z.B. 0.2 µm) bis zu einer viel breiteren Breite (z.B. 1.6 µm) für Leistungsverstärker. Zusätzlich ist es nun durch Verwenden eines einzelnen Kontakts möglich, dass sich weniger Strom durch Kontakte drängt, mit einer verbesserten thermischen Dissipation für alle Emitterbreiten. Die verbleibenden Merkmale von 2 sind ähnlich der in 1 gezeigten Struktur 10, so dass keine weitere Erklärung für ein vollständiges Verstehen der vorliegenden Offenbarung erforderlich ist.
  • 3A-3C zeigen Fertigungsprozesse zum Bilden des Bipolartransistors von 1. 3A zeigt eine Startstruktur mit einer Standardfertigungsprozessierung, um die Sub-Kollektorregion (z.B. n-Well) 14, Durchgriffe 14a, Flachgrabenisolationsstrukturen 16, Basisregion 18 und Emitterregion 20 zu bilden. Insbesondere kann, ausgehend von dem Halbleitersubstrat 12, entweder ein epitaktischer Wachstumsprozess oder ein Ionenimplantationsprozess verwendet werden, um die Sub-Kollektorregion (z.B. n-Well) 14 zu bilden.
  • Der epitaktische Wachstumsprozess ist ein selektives Wachstum von Halbleitermaterial an dem Halbleitersubstrat 12. Gemäß exemplarischen Ausführungsformen umfassen Epitaxieregionen SiGe oder Si oder alternativ III-V-Verbindungshalbleitermaterial, Kombinationen davon, oder Multi-Schichten davon. Während des epitaktischen Prozesses kann eine n-Typ-Verunreinigung in-situ dotiert werden.
  • Die Ionenimplantation kann verwendet werden, um die Sub-Kollektorregion 14 und die Durchgriffe 14a zu bilden. In dem Ionenimplantationsprozess wird ein Dotierstoff in unterschiedlichen Konzentrationen in dem Halbleitersubstrat 12 für die Sub-Kollektorregion 14 und die Durchgriffe 14a eingeführt. In Ausführungsformen können jeweilige strukturierte Implantationsmasken verwendet werden, um ausgewählte Bereiche zu definieren, die für die Implantationen exponiert sind, z.B. Sub-Kollektorregion 14 und Durchgriffe 14a. Die Implantationsmaske, die verwendet wird, um den exponierten Bereich zum Bilden eines Wells auszuwählen, wird nach einer Implantation, und vor der Implantationsmaske, die verwendet wird, um die Durchgriffe 14a zu bilden, gestrippt (oder umgekehrt). Die Implantationsmasken können eine Schicht eines lichtempfindlichen Materials, wie etwa eines organischen Fotoresists, umfassen, der durch einen Spin-Coating-Prozess aufgebracht, vorgebacken, durch eine Fotomaske projiziertem Licht ausgesetzt, nach der Belichtung gebacken, und mit einem chemischen Entwickler entwickelt wird. Jede der Implantationsmasken weist eine Dicke und Stoppkraft auf, die ausreichend ist, um maskierte Bereiche gegen ein Empfangen einer Dosis der implantierten Ionen zu blockieren. Die Sub-Kollektorregion 14 und die Durchgriffe 14a können mit n-Typ-Dotierstoffen, z.B. Arsen (As), Phosphor (P) und Sb, neben anderen geeigneten Beispielen, dotiert werden.
  • Die Basisregion 18 und die Emitterregion 20 können durch epitaktische Wachstumsprozesse gebildet werden, gefolgt von einem jeweiligen Strukturierungsprozess (z.B. Lithografie und Ätzen). Beispielsweise kann die Basisregion 18 durch Aufwachsen eines Polysiliziummaterials und SiGe-Materials an dem Halbleitersubstrat 12 gebildet werden. Folgend auf den Wachstumsprozess wird die Basisregion 18 strukturiert, um an angrenzenden Flachgrabenisolationsstrukturen 16 zu landen.
  • Die Emitterregion 20 kann durch Abscheiden von Si-Material an der Basisregion 18 gebildet werden. In Ausführungsformen kann der Abscheidungsprozess ein In-situ-Dotieren mit einem n-Typ-Dotierstoff umfassen. Die Emitterregion 20 kann Seitenwand-Spacer umfassen, die durch einen Abscheidungsprozess von z.B. Nitrid und/oder Oxid gebildet werden können, gefolgt von einem anisotropen Ätzprozess. Wie gezeigt, kann die Emitterregion 20 das höchste Merkmal der vertikalen Vorrichtung, d.h. eines vertikalen Bipolartransistors oder vertikalen Heterojunction-Bipolartransistors, sein.
  • Die Flachgrabenisolationsstrukturen 16 können in dem Halbleitersubstrat 12 durch konventionelle Lithografie-, Ätz- und Abscheidungsverfahren gebildet werden, die den Fachleuten bekannt sind. Beispielsweise wird ein über dem Halbleitersubstrat 12 gebildetes Resist einer Energie (Licht) ausgesetzt, um eine Struktur (Öffnung) zu bilden. Ein Ätzprozess mit einer selektiven Chemie, z.B. reaktives Ionenätzen (reactive ion etching; RIE), wird verwendet, um die Struktur von dem Resist auf das Halbleitersubstrat 12 zu übertragen, um einen oder mehrere Gräben in dem Halbleitersubstrat 12 durch die Öffnungen des Resists zu bilden. Folgend auf die Resistentfernung durch einen konventionellen Sauerstoffveraschungsprozess oder andere bekannte Strippmittel kann durch irgendeinen konventionellen Abscheidungsprozess, z.B. chemische Dampfabscheidungs (CVD)-Prozesse, Isolatormaterial (z.B. Oxid) abgeschieden werden. Jegliches restliche Isolatormaterial an der Oberfläche des Halbleitersubstrats 12 kann durch konventionelle chemisch-mechanische Polier (chemical mechanicalpolishing; CMP)-Prozesse entfernt werden.
  • In 3B werden Silizid-Kontakte 25 an exponierten Abschnitten von Halbleitermaterial, z.B. Durchgriffe 14a, Basisregion 18 und Emitterregion 20, gebildet. Die Silizid-Kontakte 25 können vor der Abscheidung des Interlevel-Dielektrikum-Materials 24 und optionalen Liners 22, unter Verwendung konventioneller Silizid-Prozesse an exponiertem Halbleitermaterial, z.B. exponierten Abschnitten des Halbleitersubstrats 12, der Basisregion 18 und der Emitterregion 20, gebildet werden. In einem Beispiel beginnt der Silizidprozess mit der Abscheidung einer dünnen Übergangsmetallschicht, z.B. Nickel, Kobalt oder Titan, über vollständig gebildeten und strukturierten Halbleitervorrichtungen (z.B. Halbleitersubstrat 12, Basisregion 18 und Emitterregion 20). Nach Abscheidung des Materials wird die Struktur erwärmt, was erlaubt, dass das Übergangsmetall mit exponiertem Silizium (oder einem anderen Halbleitermaterial wie hierin beschrieben) in den aktiven Regionen der Halbleitervorrichtung (z.B. Source, Drain, Gate-Kontakt-Region) reagiert, wobei es ein Übergangsmetallsilizid mit geringem Widerstand bildet. Folgend auf die Reaktion wird jegliches verbleibende Übergangsmetall durch chemisches Ätzen entfernt, was Silizid-Kontakte 25 hinterlässt.
  • In Ausführungsformen kann ein optionaler Liner 22 über den exponierten Abschnitten des Halbleitersubstrats 12, einer oberen Oberfläche der Flachgrabenisolationsstrukturen 16, der Basisregion 18 und der Emitterregion 20 gebildet werden. In Ausführungsformen kann der Liner 22 ein Nitridmaterial sein, das beispielsweise durch ein Blanket-Abscheidungsverfahren, z.B. CVD, abgeschieden wurde. Über dem Liner 22 kann zusätzlich zu über der Basisregion 18 und der Emitterregion 20 ein Interlevel-Dielektrikum-Material 24 gebildet werden. In Ausführungsformen kann das Interlevel-Dielektrikum-Material 24 SiO2 sein, das durch einen CVD-Prozess abgeschieden wurde. Das Interlevel-Dielektrikum-Material 24 kann auch einem Planarisierungsprozess, z.B. CMP, unterzogen werden.
  • In dem Interlevel-Dielektrikum-Material 24 können unter Verwendung eines Einzel-Damascene-Prozesses, z.B. Ätzen und Abscheidung, Kontakte 26 gebildet werden. In Ausführungsformen kontaktieren die Kontakte 26 die Silizid-Kontakte 25 des Halbleitersubstrats 12, z.B. Durchgriffe 14a und Basisregion 18.
  • Die Kontakte 26 können durch konventionelle Lithografie-, Ätz- und Abscheidungsprozesse gebildet werden, die den Fachleuten bekannt sind. Beispielsweise wird ein über dem Interlevel-Dielektrikum-Material 24 gebildetes Resist einer Energie (Licht) ausgesetzt, um eine Struktur (Öffnung) zu bilden. Ein Ätzprozess mit einer selektiven Chemie, z.B. RIE, wird verwendet, um die Struktur auf das Interlevel-Dielektrikum-Material 24 zu übertragen, wobei er einen oder mehrere Gräben in dem Interlevel-Dielektrikum-Material 24 bildet, welche die darunterliegenden Silizid-Kontakte 25 für die Basisregion 18 und die Durchgriffe 14a exponieren. Folgend auf die Resistentfernung kann durch irgendwelche konventionelle Abscheidungsprozesse, z.B. chemische Dampfabscheidungs (CVD)-Prozesse, leitendes Material abgeschieden werden. Das leitende Material kann beispielsweise Wolfram sein. Jegliches restliche Material an der Oberfläche des Interlevel-Dielektrikum-Materials 24 kann durch konventionelle chemisch-mechanische Polier (CMP)-Prozesse entfernt werden.
  • Wie in 3C gezeigt, können einer oder mehrere Kontakte 28 in dem Interlevel-Dielektrikum-Material 24, 24a gebildet werden, die sich zu den an der Emitterregion 20 gebildeten Silizid-Kontakten 25 erstrecken und diese kontaktieren. Die Kontakte 28 und Verdrahtungsstrukturen 32 können beispielsweise durch einen Dual-Damascene-Prozess gebildet werden.
  • Beispielsweise kann vor dem Bilden der Kontakte 28 und der Verdrahtungsstrukturen 32 ein optionaler Liner 30 über dem Interlevel-Dielektrikum-Material 24 gebildet werden, wobei ein zusätzliches Interlevel-Dielektrikum-Material 24a über dem Liner 30 gebildet wird. Der Liner 30 kann ein Nitridmaterial sein und das Interlevel-Dielektrikum-Material 24a kann SiO2 sein, als Beispiele. Der Liner 30 und das Interlevel-Dielektrikum-Material 24a können durch konventionelle CVD-Prozesse abgeschieden werden.
  • Die Kontakte 28 und die Verdrahtungsstrukturen 32 können durch Lithografie-, Ätz- und Abscheidungsprozesse, z.B. CVD, gebildet werden, wie in der Technik bekannt ist. Im Fall eines optionalen Liners kann beispielsweise ein Nitridätzen folgend auf ein Oxidätzen erforderlich sein. Ein NFC (near frictionless carbon; nahezu reibungsloser Kohlenstoff) kann verwendet werden, um ein offenes Emitterkontaktloch während des Oxidätzens auszufüllen, und kann vor dem Nitridätzen entfernt werden, so dass der Boden des Liners 30 und der Boden des Emitterkontakts (durch den Liner 22) gleichzeitig geätzt werden können. Die Kontakte 28 können durch Abscheiden eines TaN-Liners, gefolgt von einem Elektroplattierungsprozess von Kupfer, als ein Beispiel, gebildet werden. Die Verdrahtungsstrukturen 32 können auch in einem ähnlichen Abscheidungsprozess oder gleichen Abscheidungsprozess im Fall eines Dual-Damascene-Prozesses gebildet werden. Ein CMP-Prozess kann verwendet werden, um jegliches zusätzliche Material von dem Interlevel-Dielektrikum-Material 24a zu entfernen. Ein Standard-Back-End-of-Line (BEOL)-Prozess geht mit oberen Verdrahtungsstrukturen weiter, wie in der Technik bekannt ist, wie in 1 gezeigt.
  • Die Emitter-Kontakte 28 können eine obere Oberfläche aufweisen, die im Wesentlichen koplanar mit der Oberseite der Kontakte 26 ist. Und, wie oben angemerkt, umfassen die Kontakte 28 ein unterschiedliches Material als das Material der Kontakte 26.
  • Der Bipolartransistor kann in einer System-auf-Chip (system on chip; SoC)-Technologie verwendet werden. Der SoC ist ein integrierter Schaltkreis (auch als ein „Chip“ bekannt), der alle Komponenten eines elektronischen Systems auf einem einzigen Chip oder Substrat integriert. Da die Komponenten auf einem einzigen Substrat integriert sind, verbrauchen SoCs viel weniger Energie und nehmen viel weniger Raum ein als Multi-Chip-Designs mit äquivalenter Funktionalität. Aus diesem Grund werden SoCs die dominante Kraft in den Mobile-Computing (wie etwa in Smartphones)- und Edge-Computing-Märkten. SoC wird auch in eingebetteten Systemen und im Internet of Things verwendet.
  • Das (Die) oben beschriebene(n) Verfahren wird (werden) bei der Fertigung von Chips mit integriertem Schaltkreis verwendet. Die resultierenden Chips mit integriertem Schaltkreis können durch den Fertiger in Roh-Wafer-Form (das heißt, als einzelner Wafer, der mehrere ungehäuste Chips aufweist), als nackter Chip (bare die), oder in gehäuster Form vertrieben werden. Im letzteren Fall ist der Chip in einem Einzelchip-Package (wie etwa ein Kunststoffträger, mit Leitern, die an einem Motherboard oder einem anderen Träger eines höheren Levels befestigt werden) oder in einem Multichip-Package montiert (wie etwa ein keramischer Träger, der einen oder beide Oberflächenzwischenverbindungen oder vergrabene Zwischenverbindungen aufweist). In jedem Fall ist der Chip dann mit anderen Chips, diskreten Schaltelementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil von entweder (a) einem Zwischenprodukt, wie einem Motherboard, oder (b) einem Endprodukt integriert. Das Endprodukt kann irgendein Produkt sein, das Chips mit integriertem Schaltkreis umfasst, und von Spielzeugen und anderen Low-End-Anwendungen bis zu fortgeschrittenen Computerprodukten reicht, die ein Display, ein Keyboard oder eine andere Eingabevorrichtung, und einen zentralen Prozessor aufweisen.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Offenbarung wurden zum Zwecke der Veranschaulichung präsentiert, sollen aber nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen sind für die gewöhnlichen Fachleute offensichtlich, ohne vom Umfang und der Idee der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erklären, oder es anderen gewöhnlichen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Struktur umfassend: eine Kollektorregion; eine Basisregion angrenzend an die Kollektorregion; eine Emitterregion angrenzend an die Basisregion; Kontakte umfassend ein erstes Material, die mit der Kollektorregion und der Basisregion verbunden sind; und wenigstens einen Kontakt umfassend ein zweites Material, der mit der Emitterregion verbunden ist.
  2. Struktur nach Anspruch 1, wobei das zweite Material eine höhere thermische Leitfähigkeit als das erste Material aufweist.
  3. Struktur nach Anspruch 1 oder 2, wobei das erste Material Wolfram umfasst und das zweite Material Kupfer umfasst.
  4. Struktur nach einem der Ansprüche 1 bis 3, wobei die Kollektorregion Durchgriffe zu einer Sub-Kollektorregion umfasst, und die Kontakte umfassend das erste Material die Durchgriffe kontaktieren.
  5. Struktur nach einem der Ansprüche 1 bis 4, wobei die Basisregion über der Kollektorregion ist und die Emitterregion über der Basisregion ist.
  6. Struktur nach Anspruch 5, wobei der wenigstens eine Kontakt umfassend das zweite Material eine obere Oberfläche aufweist, die koplanar mit den Kontakten umfassend das erste Material ist.
  7. Struktur nach Anspruch 5 oder 6, wobei der wenigstens eine Kontakt umfassend das zweite Material einen Liner aus leitenden Material umfasst.
  8. Struktur nach einem der Ansprüche 5 bis 7, ferner umfassend Verdrahtungsstrukturen, die den wenigstens einen Kontakt und die Kontakte umfassend das erste Material kontaktieren.
  9. Struktur nach Anspruch 8, wobei die Verdrahtungsstrukturen das zweite Material umfassen.
  10. Struktur nach Anspruch 9, wobei der wenigstens eine Kontakt und die Verdrahtungsstrukturen, die mit dem wenigstens einen Kontakt verbunden sind, Dual-Damascene-Strukturen sind.
  11. Struktur nach einem der Ansprüche 1 bis 10, wobei der wenigstens eine Kontakt mehrere Kontakte sind.
  12. Struktur nach einem der Ansprüche 1 bis 11, wobei der wenigstens eine Kontakt breiter als die Kontakte umfassend das erste Material ist.
  13. Struktur umfassend: eine Kollektorregion umfassend einen Durchgriff und einen Sub-Kollektor; eine Basisregion über der Kollektorregion; eine Emitterregion über der Kollektorregion; Kontakte, die mit der Kollektorregion und der Basisregion verbunden sind; und wenigstens einen Kontakt, der mit der Emitterregion verbunden ist und eine höhere thermische Leitfähigkeit als Material der Kontakte aufweist, die mit der Kollektorregion und der Basisregion verbunden sind.
  14. Struktur nach Anspruch 13, wobei das Material der Kontakte Wolfram umfasst und das Material des wenigstens einen Kontakts Kupfer umfasst.
  15. Struktur nach Anspruch 13 oder 14, wobei der wenigstens eine Kontakt eine obere Oberfläche umfasst, die koplanar mit den Kontakten ist.
  16. Struktur nach einem der Ansprüche 13 bis 15, ferner umfassend Verdrahtungsstrukturen, welche die Kontakte und den wenigstens einen Kontakt kontaktieren.
  17. Struktur nach Anspruch 16, wobei die Verdrahtungsstrukturen ein gleiches Material wie der wenigstens eine Kontakt umfassen.
  18. Struktur nach Anspruch 16 oder 17, wobei der wenigstens eine Kontakt und die Verdrahtungsstrukturen, die mit dem wenigstens einen Kontakt verbunden sind, Dual-Damascene-Strukturen sind.
  19. Struktur nach einem der Ansprüche 13 bis 18, wobei der wenigstens eine Kontakt eine unterschiedliche Breite als die Kontakte zu der Basisregion und der Kollektorregion aufweist.
  20. Verfahren umfassend: Bilden einer Kollektorregion; Bilden einer Basisregion angrenzend an die Kollektorregion; Bilden einer Emitterregion angrenzend an die Basisregion; Bilden von Kontakten umfassend ein erstes Material, die mit der Kollektorregion und der Basisregion verbunden sind; und Bilden wenigstens eines Kontakts umfassend ein zweites Material, der mit der Emitterregion verbunden ist.
DE102023107737.6A 2022-04-29 2023-03-28 Bipolartransistor Pending DE102023107737A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/733,118 2022-04-29
US17/733,118 US20230352570A1 (en) 2022-04-29 2022-04-29 Bipolar junction transistor

Publications (1)

Publication Number Publication Date
DE102023107737A1 true DE102023107737A1 (de) 2023-11-02

Family

ID=88306726

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023107737.6A Pending DE102023107737A1 (de) 2022-04-29 2023-03-28 Bipolartransistor

Country Status (3)

Country Link
US (1) US20230352570A1 (de)
CN (1) CN116978936A (de)
DE (1) DE102023107737A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117374104A (zh) * 2023-12-08 2024-01-09 芯联集成电路制造股份有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN116978936A (zh) 2023-10-31
US20230352570A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
DE102020133646B4 (de) Feldeffekttransistoren mit back-gate-kontakt und vergrabener hochresistivitätsschicht
DE4139490A1 (de) Bicmos-vorrichtung und verfahren zur herstellung derselben
EP0418421B1 (de) Verfahren zur Herstellung eines Bipolartransistors mit verminderter Basis/Kollektor-Kapazität
DE102021110975B4 (de) Photodioden- und/oder pin-dioden-strukturen
DE60210834T2 (de) Halbleiterbauelement und zugehöriges Herstellungsverfahren
DE102019216082A1 (de) Skalierter gate-kontakt und source/drain-kappe
DE102022123242A1 (de) Elektrostatische Hochspannungsvorrichtungen
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE102022114886A1 (de) Hochspannungs-elektrostatik-entladungs-vorrichtungen
DE102023107737A1 (de) Bipolartransistor
WO2005109495A1 (de) Verfahren zur herstellung einer halbleiter-schaltungsanordnung
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE102020123812A1 (de) Heterojunction-bipolartransistor mit markerschicht
EP1342266B1 (de) Verfahren zur herstellung von schnellen vertikalen npn-bipolartransistoren und komplementären mos-transistoren auf einem chip
DE102022101496A1 (de) Finnen-basierte und bipolare elektrostatische entladevorrichtungen
DE10392200B4 (de) Herstellungsverfahren und Varaktor
DE102021126455A1 (de) Luftspaltisolationsstrukturen
DE102021106165A1 (de) Ko-integrierte hochspannungs (hv)- und mittelspannungs (mv)-feldeffekttransistoren
DE102021123323A1 (de) Schemata zur Integration von Vorrichtungen unter Einsatz eines Bulk-Halbleitersubstrats mit einer <111>-Kristallorientierung
DE102021102414A1 (de) Haftstellenreiche schicht in einer hochresistiven halbleiterschicht
DE102020126945A1 (de) Gate-gesteuerte laterale bipolar-/heterojunction-transistoren
DE102021112077A1 (de) Floating-gate-vorrichtungen in hochspannungsanwendungen
DE102021122674A1 (de) Heterojunction-bipolartransistor mit vergrabener haftstellenreicher isolationsregion
DE102019219072A1 (de) Dummy-füllschema zur verwendung mit passiven vorrichtungen
DE102022124451A1 (de) Transistor mit umhüllender extrinsischer basis

Legal Events

Date Code Title Description
R012 Request for examination validly filed