DE102004048332B4 - Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung Download PDF

Info

Publication number
DE102004048332B4
DE102004048332B4 DE102004048332A DE102004048332A DE102004048332B4 DE 102004048332 B4 DE102004048332 B4 DE 102004048332B4 DE 102004048332 A DE102004048332 A DE 102004048332A DE 102004048332 A DE102004048332 A DE 102004048332A DE 102004048332 B4 DE102004048332 B4 DE 102004048332B4
Authority
DE
Germany
Prior art keywords
layer
monocrystalline
semiconductor
silicide layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004048332A
Other languages
English (en)
Other versions
DE102004048332A1 (de
Inventor
Christoph Dipl.-Phys. Bromberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Munich GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Priority to DE102004048332A priority Critical patent/DE102004048332B4/de
Priority to US11/242,792 priority patent/US7348221B2/en
Publication of DE102004048332A1 publication Critical patent/DE102004048332A1/de
Priority to US12/021,292 priority patent/US20080135850A1/en
Application granted granted Critical
Publication of DE102004048332B4 publication Critical patent/DE102004048332B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiteranordnung, indem
– eine Silizidschicht (2, 21, 22) formiert wird,
– eine amorphe Halbleiterschicht sowohl
auf der Silizidschicht (2, 21, 22), als auch
auf einen offen liegenden, an die Silizidschicht (2, 21, 22)
angrenzenden, monokristallinen Halbleiterbereich (1)
aufgebracht wird, und
– in einer nachfolgenden Temperaturbehandlung die amorphe Halbleiterschicht ausgehend von dem als Kristallisationskeim wirkenden, offen liegenden, monokristallinen Halbleiterbereich (1) kristallisiert wird, so dass die Silizidschicht (2, 21, 22) zumindest teilweise durch eine kristallisierte, monokristalline Halbleiterschicht (41) bedeckt wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung, eine Halbleiteranordnung und eine Hochfrequenzschaltung.
  • In Journal of the Electrochemical Society, 138 (1991), Nr. 12, p. 3771-3777; Journal of Crystal Growth 98 (1989), p. 519-530; Applied Physics Letters, 49 (7), 1996, p. 397-399; Applied Physics Letters, 60 (1), 1992, p. 80-81; Applied Physics Letters, 52 (20), 1988, p. 1681-1683; Applied Physics Letters, 43 (11), 1983, p. 1028-1030; Applied Physics Letters, 52 (21), 1988, p. 1788-1790; Applied Physics Letters, 65 (6), 1990, p. 560-562; Applied Physics Letters, 48 (12), 1986, p. 773-775; Applied Physics Letters, 53 (26), 1988, p. 2626-2628; Applied Physics Letters, 49 (20), 1986, p. 1363-1365; Journal of Applied Physics, 64 (6), 1988, p. 3018-3023; Japanese Journal of Applied Physics, 35, 1996, p-1605-1610; und Japanese Journal of Applied Physics, 31, 1992, p-1695-1701 sind verschiedene Herstellungsvarianten für Halbleiterbauelemente durch teilweises Überwachsen von Oxidschichten mit monokristallinem Silizium per Festphasenepitaxie beschrieben. Hierzu wird auf einen Siliziumwafer zunächst eine Oxidschicht aufgebracht. In der Oxidschicht werden Saatfenster geöffnet, an denen das monokristalline Gitter des Wafers freiliegt. Anschließend wird eine amorphe Siliziumschicht aufgebracht, und diese, ausgehend von den Saatöffnungen, kristallisiert.
  • Aus der US 5,534,716 ist bekannt, eine Filmschicht aus Silizium in einer vorgegebenen Richtung zu kristallisieren. Hierbei werden selektiv Metallatome hinzugefügt, die eine katalytische Wirkung für die Kristallisation von amorphen Silizium aufweisen. Dies wird zur Herstellung eines TFTs mit hoher Grenzfrequenz oder eines TFTs mit niedrigem Leckstrom auf demselben Substrat genutzt. Es wird angegeben, dass Übergangsmetallverunreinigungen die Keimbildungstemperatur von Silizium unter die Keimwachstumstemperatur herabsetzen. Eine andere Herstellung eines TFTs ist aus der US 6,338,991 B1 bekannt.
  • Aus der DE 40 35 842 C2 ist ein Verfahren zur Rekristallisierung voramorphisierter Halbleiteroberflächenzonen bekannt. Die US 5,994,191 zeigt die Ausbildung einer Silizidschicht auf der Gate-Elektrode und den Source- und Draingebieten eines Transistors in CMOS-Technologie. Nasschemisches Ätzen und Chemisch-Mechanisches Polieren ist beispielsweise aus „Technologie hochintegrierter Schaltungen", Springer 1996, Seite 183 bekannt.
  • Aufgabe der vorliegenden Erfindung ist es ein Verfahren zur Herstellung einer Halbleiteranordnung, eine Halbleiteranordnung und eine Hochfrequenzschaltung anzugeben, um elektrische Eigenschaften möglichst zu verbessern.
  • Diese Aufgabe wird erfindungsgemäß durch ein Herstellungsverfahren mit den Merkmalen des Patentanspruchs 1, durch eine Halbleiteranordnung mit den Merkmalen des Patentanspruchs 27 und durch eine Hochfrequenzschaltung mit den Merkmalen des Patentanspruchs 29 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Das Wesen der Erfindung liegt in einem Herstellungsverfahrensschritt, indem in einer Temperaturbehandlung eine amorphe Halbleiterschicht ausgehend von einem als Kristallisationskeim wirkenden, offen liegenden, monokristallinen Halbleiterbereich kristallisiert wird, so dass eine Silizidschicht zumindest teilweise durch eine kristallisierte, monokristalline Halbleiterschicht bedeckt wird. Zuvor wird hierzu die Silizidschicht formiert und vorzugsweise nachfolgend die amorphe Halbleiterschicht sowohl auf der Silizidschicht, als auch auf dem offen liegenden, an die Silizidschicht angrenzenden, monokristallinen Halbleiterbereich aufgebracht.
  • Untersuchungen der Anmelderin haben ergeben, dass es entgegen dem herrschenden Vorurteil möglich ist ohne aufwendige Verfahren, wie
    • – ein Verfahren, auf bestimmte, zu Silizium gitterangepasste Silizide wie ErSi2 oder CoSi2 per Molekularstrahlepitaxie monokristalline Siliziumschichten aufzuwachsen; oder
    • – ein Verfahren, Schichten aufzuwachsen, die aus einer das Kristallgitter des Substrates epitaktisch fortsetzenden Matrix bestehen, in die in einer dünnen Schicht nicht gitterangepasste Silizid-Kristallite eingelagert werden, wobei Kristallite sich durch eine nachfolgende Temperung zu einer durchgehenden Silizidschicht zusammenfügen;
    auf Silizidschichten nach dem erfindungsgemäßen Verfahren monokristalline Halbleitergebiete aufzubringen.
  • In einer beispielhaften Ausgestaltung der Erfindung wird die Silizidschicht aus Titan als Übergangsmetall und Silizium als Halbleitermaterial gebildet.
  • Zwar ist grundsätzlich eine bezüglich der Waferoberfläche ausschließlich vertikale Kristallisationsrichtung möglich, in einer bevorzugten Ausgestaltung der Erfindung wird die amorphe Halbleiterschicht im Wesentlichen zumindest auch lateral kristallisiert. Dies kann natürlich mit einer vertikalen Kristallisationsrichtung vorteilhaft kombiniert werden.
  • Eine besonders bevorzugte Weiterbildung der Erfindung sieht vor, dass die Kristallisation in einem Temperaturbereich zwischen 400°C und 600°C erfolgt. Vorteilhafterweise ist die Temperatur im Prozess dabei von dem verwendeten Silizid abhängig. Vorteilhafterweise ist die Temperatur dabei so gewählt, dass Metallionen der Silizidschicht die angrenzende monokristalline Halbleiterschicht für die maßgebliche Funktion dieser Halbleiterschicht nicht signifikant verunreinigen.
  • Vorteilhafterweise wird die amorphe Siliziumschicht mit einer Schichtdicke von mindestens 300 nm aufgebracht, wobei vorzugsweise zumindest ein Bereich der amorphen Halbleiterschicht mit zumindest einem Dotierstoff, insbesondere mit Germanium, Phosphor, Bor und/oder Arsen dotiert wird, um das Kristallwachstum und die Keimbildungsrate im Herstellungsprozess zu steuern.
  • In einer vorteilhaften Ausgestaltung der Erfindung ist dabei vorgesehen, dass der Dotierstoff in einen vorzugsweise 250 nm dicken Oberflächenbereich der amorphen Siliziumschicht insbesondere durch Implantation eingebracht wird. Um diesen für die Funktion störenden hochdotierten Bereich wieder zu entfernen ist in einer vorteilhaften Weiterbildung der Erfindung vorgesehen, dass mit dem Dotierstoff dotierte Bereiche der kristallisierten, monokristallinen Halbleiterschicht selektiv, insbesondere nasschemisch geätzt werden, indem die mit dem Dotierstoff dotierten Bereiche eine gegenüber einem geringer dotierten Bereich der kristallisierten, monokristallinen Halbleiterschicht eine höhere Ätzrate aufweisen.
  • Eine bevorzugte Weiterbildung der Erfindung sieht vor, dass insbesondere nach der Ätzung der dotierten Bereiche der kristallisierten, monokristallinen Halbleiterschicht die kristallisierte, monokristalline Halbleiterschicht an der Oberfläche oxidiert wird. Nachfolgend wird das Oxid vorzugsweise nasschemisch entfernt.
  • Eine andere vorteilhafte Weiterbildung der Erfindung umfasst das selektive Entfernen nicht-monokristalliner Bereiche der Halbleiterschicht nach der Kristallisation. Vorzugsweise wird die monokristalline Halbleiterschicht nachfolgend auf die Ebene der Oberfläche des Dielektrikums planarisiert.
  • Eine erste Ausgestaltungsvariante dieser Weiterbildung der Erfindung ermöglicht das selektive Entfernen der nicht-monokristallinen Bereiche der Halbleiterschicht mittels einer Poly-Beize. Eine zweite Ausgestaltungsmöglichkeit sieht dagegen die Alternative einer selektiven Entfernung der nicht-monokristallinen Bereiche der Halbleiterschicht mittels einer maskierten Trockenätzung vor.
  • Um insbesondere weitere aktive Bereiche eines Bauelementes zu erzeugen ist in einer vorteilhaften Weiterbildung der Erfindung vorgesehen, dass vorzugsweise nach dem Entfernen der nicht-monokristallinen Bereiche der Halbleiterschicht die monokristalline Schicht durch Epitaxie, vorzugsweise durch selektive vertikale Epitaxie verdickt wird.
  • Mittels der verdickenden Epitaxie können mehrere unterschiedliche Halbleiterschichten aus unterschiedlichen Halbleitermaterialien, wie Si oder SiGe aufgebracht werden. Vorzugsweise sind zudem Halbleiterbereiche mit unterschiedliche Leitungstypen, n-leitend oder p-leitend zur Bildung von pn-Übergängen eines Bipolartransistors oder einer Diode vorgesehen.
  • Zwar sind grundsätzlich auch Versetzungen der Oberfläche zwischen der Silizidschicht und der Saatöffnung möglich, eine bevorzugte Ausgestaltung der Erfindung sieht jedoch vor, dass die Silizidschicht derart ausgebildet wird, dass der monokristalline Halbleiterbereich mit der Silizidschicht zumindest im Bereich der Kristallisation eine im Wesentlichen plane Oberfläche bildet.
  • Ein weiterer Aspekt der Erfindung ist ein Verfahren zur Herstellung einer Halbleiteranordnung, das mit den zuvor dargelegten Verfahrensschritten vorteilhaft kombiniert werden kann. Hierzu wird zumindest eine Grabenstruktur in einen Bereich eines Substrats eines Wafers mit monokristallinem Halbleitermaterial eingebracht. Das Einbringen der Grabenstruktur kann beispielsweise durch isotropes oder anisotropes Ätzen erfolgen und beispielsweise einen V-Graben entlang von der <111> Orientierung des Halbleitergitters des Substrats bilden.
  • Weiterhin wird zumindest in Teilbereichen der Grabenstruktur eine Silizidschicht, beispielsweise eine Titansilizidschicht formiert. Die Grabenstruktur wird zumindest oberhalb der Silizidschicht mit einem Dielektrikum verfüllt. Vorteilhafterweise wird das Dielektrikum aus Siliziumdioxid gebildet.
  • Eine Weiterbildung der Erfindung sieht vor, dass die Formierung der Silizidschicht erfolgt, indem eine Schicht eines Übergangsmetalls auf die Anordnung aus Halbleitersubstrat mit eingebrachter Grabenstruktur und einer aufliegenden Maske aufgebracht wird. Dabei ist das Übergangsmetall mit dem Halbleitersubstrat reaktionsfähig zur Bildung einer leitfähigen Halbleiter-Übergangsmetallverbindung als Silizidschicht. Es wird eine Reaktion zwischen dem Übergangsmetall und dem Halbleitersubstrat durchgeführt, wobei anschließend nicht reagierte Reste des Übergangsmetalls entfernt werden.
  • Die Erfindung vorteilhaft weiterbildend wird eine Maske an die Oberflächenbereiche des Halbleitersubstrats aufgebracht, die nicht durch die Grabenstruktur strukturiert werden. Vorzugsweise wird die Maske aus einer Siliziumdioxidschicht und einer im Vergleich zur Siliziumdioxidschicht dickeren Siliziumnitridschicht gebildet, wobei die Siliziumdioxidschicht durch thermische Oxidation aufgebracht und nachfolgend die Siliziumnitridschicht abgeschieden wird.
  • Um für die folgenden Verfahrensschritte eine möglichst plane Oberfläche zur Verfügung zu haben wird in einer vorteilhaften Weiterbildung der Erfindung das Dielektrikum bis auf die Höhe der Oberkante der Maske planarisiert. Hierbei dient die Siliziumnitridschicht der Maske vorteilhafterweise als Planarisierungsstop. Bevorzugt erfolgt dabei die Planarisierung mittels chemisch-mechanischem Polierens.
  • Der Planarisierung nachfolgend wird die Maske entfernt. Demzufolge liegt außerhalb der Grabenstruktur das monokristalline Siliziumsubstrat und die Kante der Silizidschicht an der Oberfläche offen. Vorzugsweise wird nach dem Entfernen der Maske die amorphe Halbleiterschicht aufgebracht, die demzufolge das monokristalline Siliziumsubstrat und vorzugsweise auch das Dielektrikum zumindest teilweise bedeckt.
  • Die erläuterten Verfahrensschritte ermöglichen mit weiteren Verfahrensschritten, wie dem Aufbringen von Metallisierungsebenen, die Herstellung von Halbleiterbauelementen. Ein wesentlicher Aspekt der Erfindung ist eine Verwendung dieses Herstellungsverfahrens zur Herstellung eines Permeable Base Transistors, eines Resonanz-Tunnel-Transistors und/oder einer Resonanz-Tunnel-Diode, die auch zusammen auf einem Halbleitersubstrat realisiert werden können.
  • Ein weiterer Aspekt der Erfindung ist eine Halbleiteranordnung mit zumindest einer Silizidschicht, wobei die Silizidschicht mit einer monokristallinen Halbleiterschicht zumindest teilweise bedeckt ist. Die monokristalline Halbleiterschicht ist aus einem auf die Silizidschicht aufgebrachten, amorphen Halbleitermaterial kristallisiert. Die Kristallisation ist dabei ausgehend von einem monokristallinen Halbleiterbereich als Kristallisationskeim erfolgt.
  • Vorzugsweise bildet der monokristalline Halbleiterbereich mit der Silizidschicht zumindest im Bereich der Kristallisation eine im Wesentlichen plane Oberfläche. Oberhalb dieser Oberfläche wird die monokristalline Halbleiterschicht aufgebracht, die vorzugsweise mit weiteren Halbleiterschichten als aktiver Halbleiterbereich eines Bauelementes dient.
  • Vorteilhaft ist in einer Weiterbildung der Erfindung vorgesehen, dass an die kristallisierte, monokristalline Halbleiterschicht ein Dielektrikum angrenzt, das die Silizidschicht zumindest teilweise bedeckt. Bevorzugt sind dabei die Silizidschicht und weitere aktive Gebiete desselben oder eines angrenzenden Bauelementes durch das Dielektrikum voneinander distanziert.
  • In einer bevorzugten Weiterbildung der Erfindung ist entlang einer Grabenstruktur zumindest teilweise die Silizidschicht auf den monokristallinen Halbleiterbereich aufgebracht. Vorteilhafterweise ist die Grabenstruktur mit dem Dielektrikum zumindest teilweise, vorzugsweise vollständig verfüllt. Dies ermöglicht eine Beabstandung der Silizidschicht von auf dem Dielektrikum angeordneten Metallisierungen, Kontakten und anderen aktiven Gebieten eine Halbleiterbauelementes. Vorzugsweise ist das verfüllte Dielektrikum dabei planarisiert, um komplexe Metallisierung aufbringen zu können..
  • Eine vorteilhafte Weiterbildung der Erfindung sieht vor, dass die monokristalline Halbleiterschicht im Grenzbereich zur Silizidschicht durch Dotanden dotiert ist, die aus der, als Dotierstoffquelle wirkenden, vergrabenen Silizidschicht ausdiffundiert sind.
  • Ein weiterer Aspekt der Erfindung ist eine Hochfrequenzschaltung mit einer Halbleiteranordnung mit zumindest einer Silizidschicht, die eine vergrabene, dotierte Halbleiterschicht eines aktiven Hochfrequenzbauelementes elektrisch verbindet, wobei die Silizidschicht mit einer, aus einem amorphen Halbleitermaterial kristallisierten, monokristallinen Halbleiterschicht zumindest teilweise bedeckt ist. Vorzugsweise ist dabei zwischen einem Basisanschluss und der Silizidschicht ein Dielektrikum angeordnet, das eine Grabenstruktur verfüllt.
  • Im Folgenden wird die Erfindung anhand von zeichnerisch dargestellten Ausführungsbeispielen näher erläutert.
  • Dabei zeigen
  • 1a eine schematische Darstellung nach mehreren ersten Herstellungsschritten im Herstellungsverfahren einer ersten Ausführungsvariante einer Halbleiteranordnung,
  • 1b eine schematische Darstellung nach mehreren weiteren Herstellungsschritten im Herstellungsverfahren einer ersten Ausführungsvariante einer Halbleiteranordnung;
  • 2a eine schematische Darstellung nach mehreren ersten Herstellungsschritten im Herstellungsverfahren einer zweiten Ausführungsvariante einer Halbleiteranordnung;
  • 2b eine schematische Darstellung nach mehreren weiteren Herstellungsschritten im Herstellungsverfahren einer zweiten Ausführungsvariante einer Halbleiteranordnung;
  • 2c eine schematische Darstellung nach mehreren weiteren anderen Herstellungsschritten im Herstellungsverfahren einer zweiten Ausführungsvariante einer Halbleiteranordnung; und
  • 2d eine schematische Darstellung eines Teils eines Hochfrequenzbipolartransistors.
  • Bei der Kristallisation amorpher Substanzen beeinflussen zwei temperaturabhängige Größen, die Keimbildungsrate und die Kristallwachstumsgeschwindigkeit, die Qualität und die Eigenschaften der kristallisierten Schicht. Wenn sich auf einem Oxid bereits polykristalline Körner gebildet haben, kommt eine von Kristallisationskeimen ausgehende, laterale Festphasenepitaxie an den Korngrenzen zum Stillstand. Mit undotiertem amorphen Si lassen sich so etwa 4 μm Oxid lateral, monokristallin und mit guter Kristallqualität überwachsen. Es ist dabei möglich, dass die laterale Ausdehnung des monokristallinen Bereichs etwa 10 mal die Schichtdicke beträgt. Mit hoch Phosphor-, Bor- oder Germaniumdotierten amorphen Silizium kann dagegen zwischen 20 μm und 40 μm überwachsen werden. Durch selektives Ätzen einer hochdotierten Schicht lassen sich so darüber hinaus auch dünnere Schichten aus kristallisiertem amorphen Silizium bilden.
  • Übergangsmetallverunreinigungen, beispielsweise Nickel, erhöhen die Kristallbildungsrate bei niedrigen Temperaturen. Die Dotierung mit Übergangsmetallen kann beispielsweise zur Herstellung von Dünnschichttransistoren genutzt wenden. Wenn somit in nennenswertem Maße freie Metall-Ionen aus einer Silizidschicht in aufliegendes amorphes Silizium eindiffundieren, erscheint ein Überwachsen von Silizidschichten mit lateraler Festphasenepitaxie von Silizium unmöglich.
  • Jedoch ist in den zeichnerisch dargestellten nachfolgenden Ausführungsbeispielen angegeben, dass es für Vielzahl von Siliziden einen Temperaturbereich gibt, in dem die laterale Festphasenepitaxie, ausgehend von einer auch als Kristallisationskeim bezeichneten Saatöffnung zu einer Kristallwachstumsrate führt, während zugleich die Ausdiffusion der Übergangsmetallionen aus der Silizidschicht in die aufliegende Siliziumschicht derart gering ist, dass nicht in prohibitiv hohem Maße die Kristallisationsrate erhöht ist.
  • 1a zeigt eine schematische Darstellung nach mehreren ersten Herstellungsschritten im Herstellungsverfahren einer ersten Ausführungsvariante einer Halbleiteranordnung. Dargestellt ist der Zustand nach einem Aufbringen einer Silizidschicht 2 auf ein monokristallines Siliziumhalbleitersubstrat 1. Auf die Silizidschicht 2 ist eine Maske 5, beispielsweise aus Photolack aufgebracht, und nachfolgend ist ein Saatfenster 3 in die Silizidschicht 3 geätzt.
  • 1b zeigt hingegen den Herstellungszustand nach weiteren Herstellungsprozessschritten. Hierzu wird eine, in 1b nicht dargestellte, amorphe Siliziumschicht aufgebracht, die eine Dicke von 300 nm aufweist. Die hinsichtlich der Oberfläche oberen 250 nm der amorphen Siliziumschicht sind mit dem Dotanden Arsen hochdosig dotiert, indem die Arsendotanden in die amorphe Siliziumschicht implantiert werden. Andere geeignete Fremdstoffe sind bspw. auch Bor, Phosphor oder Germanium. Diese Dotanden fördern dabei die folgende laterale Festphasenepitaxie, wobei 1b den Herstellungszustand nach erfolgte Festphasenepitaxie schematisch darstellt.
  • Die laterale Festphasenepitaxie erfolgt dabei in einem Temperaturbereich zwischen 400°C und 600°C, der entsprechend einer geringen Rate der Diffusion von Übergangsmetallen aus der Silizidschicht 2 in eine kristallisierte, monokristalline Halbleiterschicht 41, die beispielsweise aus Si oder SiGe besteht, gewählt ist. Die durch die Festphasenepitaxie erhaltene kristallisierte, monokristalline Halbleiterschicht 41 bedeckt dabei das verfüllte Saatfenster 3' als auch angrenzende Bereiche der Silizidschicht 2. Die kristallisierte, monokristalline Halbleiterschicht 41 endet jedoch an polykristallinen Bereichen, die durch spontane Kristallbildung aus der amorphen Siliziumschicht von dem Saatfenster 3 entfernt entstanden sind.
  • In nachfolgenden, zeichnerisch nicht dargestellten Schritten werden die mittels der Fremdstoffe dotierten Bereiche der kristallisierten, monokristallinen Halbleiterschicht 41 chemisch abgetragen, wobei diese Fremdstoffe in ausreichend hoher Konzentration Teile des Siliziums der kristallisierten, monokristallinen Halbleiterschicht 41 für einen chemischen Abtrag angreifbar machen, und wobei monokristallines undotiertes oder niedrig dotiertes Silizium einer Ätzung widersteht. In diesem Ausführungsbeispiel ist eine Phosphordotierung von 7e18 cm–3 und eine Ätzung in HF:HNO3:CH3COOH = 1:3:8 vorgesehen.
  • 2a zeigt eine schematische Darstellung nach mehreren ersten Herstellungsschritten im Herstellungsverfahren einer zweiten Ausführungsvariante einer Halbleiteranordnung für einen Hochfrequenzbipolartransistor.
  • Das Herstellungsverfahren umfasst dabei folgende Verfahrensschritte. Zunächst wird ein Halbleitersubtrat 1 aus einem ersten monokristallinen Halbleitermaterial, in diesem Ausführungsbeispiel Silizium, bereitgestellt. Nachfolgend wird eine strukturierte Maske aufgebracht, die in diesem Ausführungsbeispiel aus eine dünnen Siliziumdioxidschicht 51 und einer dickeren Siliziumnitridschicht 52 besteht. An den von der Maske 51, 52 nicht geschützten Stellen wird durch Ätzung eine Grabenstruktur 4 strukturiert.
  • Nachfolgend wird eine Silizidschicht formiert, indem eine Wolframschicht 61 und eine Kobaltschicht 62 aufgebracht wird. Dieser Herstellungszustand nach Aufbringen der Wolframschicht 61 und der Kobaltschicht 62 ist in 2a dargestellt. Die Übergangsmetalle Wolfram und Kobalt sind mit dem Siliziumsubstrat reaktionsfähig zur Bildung einer Halbleiter-Übergangsmetallverbindung.
  • Nach dem Durchführen der Reaktion wenden die nicht-reagierten Reste der Übergangsmetalle entfernt. Die Reaktion bewirkt, dass innerhalb der Grabenstruktur 4 eine Kobaldsilizidschicht 21 und eine an diese angrenzende Wolframsilizidschicht 22 gebildet ist. Die Grabenstruktur 4 ist mit einem Dielektrikum 9, beispielsweise Siliziumdioxid verfüllt. Danach erfolgt eine Planarisierung durch chemisch-mechanisches Polieren bis auf die Höhe der Maskenschicht 52 aus Siliziumnitrid. Dieser Verfahrenzustand ist in 2b dargestellt.
  • Nachfolgend wird nach einem Entfernen der zur Grabenätzung dienenden Hartmaske aus Oxid 51 und Nitrid 52 eine Schicht aus amorphen Silizium aufgebracht, die mittels einer lateralen Festphasenepitaxie, wie zu den
  • 1a und 1b beschrieben, zumindest in Teilbereichen in eine kristallisierte, monokristalline Halbleiterschicht gewandelt wird. Dieser Zustand ist in 2c dargestellt. Im Unterschied zu den 1a und 1b bilden die Silizidschichten 21 und 22 mit dem monokristallinen Halbleitersubstrat 1 innerhalb der durch das Dielektrikum 9 begrenzten Saatöffnung eine plane Oberfläche. Der Bereich kristallisierter, monokristalliner Halbleiterschicht 41 erstreckt sich dabei über die Größe der Saatöffnung hinaus bis auf Bereiche, die das Dielektrikum 9 zumindest teilweise bedecken. Wiederum ist das monokristalline Kristallwachstum durch eine sich aus der amorphen Siliziumschicht spontan bildende polykristalline Schicht 42 begrenzt.
  • In nachfolgenden Schritten werden die polykristallinen Bereiche 42 durch eine entsprechende Maskierung und anschließende Trockenätzung entfernt. Anschließend wird mittels chemisch-mechanischen Polierens die monokristalline Siliziumschicht 41 bis auf die Höhe des Dielektrikums 9 planarisiert.
  • 2d zeigt eine Teilansicht eines Endzustands des Herstellungsverfahrens, das in diesem Ausführungsbeispiel einen Hochfrequenzbipolartransistor zeigt. In das Substrat ist zusätzlich ein hochdotierter Bereich 1' erzeugt, der an die Silizidschicht 21 grenzt und mit ihr einen niederohmigen Anschluss eines Kollektorhalbleitergebietes 41 aus niedrig dotiertem monokristallinen Silizium ermöglicht. Durch vertikale Festphasenepitaxie ist auf das Kollektorhalbleitergebiet ein inneres Basishalbleitergebiet 81 aufgebracht, das über ein äußeres Basishalbleitergebiet 81' mit dem Metallanschluss 181 der Basis verbunden ist.
  • Über dem inneren Basishalbleitergebiet 81 ist wiederum, beispielsweise durch nachfolgende Festphasenepitaxie, ein monokristallines Emitterhalbleitergebiet 82 aufgebracht, dass zur elektrischen Kontaktierung mit dem Metallanschluss 182 verbunden ist. Für reduzierte Anschlusswiderstände können (in 2d nicht dargestellt) weitere Silizidschichten zwischen den Metallkontakten 181 und 182 und den Halbleitergebieten 81' und 82 vorgesehen sein. Das Dielektrikum 9 trennt den Basisanschluss 181 von den Silizidschichten 21 und 22 zur niederohmigen Kontaktierung des Kollektorhalbleitergebiets 41. Hierdurch wird eine geringe parasitäre Basis-Kollektor-Kapazität erzielt, die die Hochfrequenzeigenschaften dieses Bipolartransistors maßgeblich verbessert. Weiterhin werden die Hochfrequenzeigenschaften dieses Bipolartransistors verbessert, indem der Kollektor durch die Silizidschichten 21 und 22 niederohmig angeschlossen wird. Auf der dem Kollektorhalbleitergebiet 41 gegenüberliegenden Seite der Grabenstruktur 9 wird die Silizidschicht durch einen Kollektormetallkontakt 141 angeschlossen.
  • Das Herstellungsverfahren ist nicht auf die Herstellung von Hochfrequenzbipolartransistoren beschränkt. So können mittels des Herstellungsverfahrens beispielsweise auch Tunneldioden oder Permeable-Base-Transistoren hergestellt werden.

Claims (30)

  1. Verfahren zur Herstellung einer Halbleiteranordnung, indem – eine Silizidschicht (2, 21, 22) formiert wird, – eine amorphe Halbleiterschicht sowohl auf der Silizidschicht (2, 21, 22), als auch auf einen offen liegenden, an die Silizidschicht (2, 21, 22) angrenzenden, monokristallinen Halbleiterbereich (1) aufgebracht wird, und – in einer nachfolgenden Temperaturbehandlung die amorphe Halbleiterschicht ausgehend von dem als Kristallisationskeim wirkenden, offen liegenden, monokristallinen Halbleiterbereich (1) kristallisiert wird, so dass die Silizidschicht (2, 21, 22) zumindest teilweise durch eine kristallisierte, monokristalline Halbleiterschicht (41) bedeckt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Silizidschicht (2, 21, 22) aus Titan als Übergangsmetall und Silizium als Halbleitermaterial gebildet wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die amorphe Halbleiterschicht lateral kristallisiert wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kristallisation in einem Temperaturbereich zwischen 400°C und 600°C erfolgt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die amorphe Siliziumschicht mit einer Schichtdicke von mindestens 300 nm aufgebracht wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zumindest ein Bereich der amorphen Halbleiterschicht mit zumindest einem Dotierstoff, insbesondere mit Germanium, Phosphor, Bor und/oder Arsen dotiert wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Dotierstoff in einen vorzugsweise 250 nm dicken Oberflächenbereich der amorphen Siliziumschicht insbesondere durch Implantation eingebracht wird.
  8. Verfahren nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass mit dem Dotierstoff dotierte Bereiche der kristallisierten, monokristallinen Halbleiterschicht (41) selektiv, insbesondere nasschemisch geätzt werden, indem die mit dem Dotierstoff dotierten Bereiche eine gegenüber einem geringer dotierten Bereich der kristallisierten, monokristallinen Halbleiterschicht (41) eine höhere Ätzrate aufweisen.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass insbesondere nach der Ätzung der dotierten Bereiche der kristallisierten, monokristallinen Halbleiterschicht (41) die kristallisierte, monokristalline Halbleiterschicht (41) an der Oberfläche oxidiert wird, und das Oxid vorzugsweise nasschemisch entfernt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach der Kristallisation nicht-monokristalline Bereiche (42) der Halbleiterschicht selektiv entfernt werden, und vorzugsweise die monokristalline Halbleiterschicht (41) auf die Ebene der Oberfläche eines Dielektrikums (9) planarisiert wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die nicht-monokristallinen Bereiche (42) der Halbleiterschicht (41) mittels einer Poly-Beize selektiv entfernt werden.
  12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die nicht-monokristallinen Bereiche (42) der Halbleiterschicht (41) mittels einer maskierten Trockenätzung selektiv entfernt werden.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vorzugsweise nach dem Entfernen der nicht-monokristallinen Bereiche (42) der Halbleiterschicht (41) die monokristalline Schicht (41) durch Epitaxie, vorzugsweise durch selektive Epitaxie verdickt wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Silizidschicht (2, 21, 22) derart ausgebildet wird, dass der monokristalline Halbleiterbereich (1) mit der Silizidschicht (2, 21, 22) zumindest im Bereich der Kristallisation eine plane Oberfläche bildet.
  15. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Silizidschicht (2, 21, 22) derart ausgebildet wird, dass die Oberfläche der Silizidschicht (2, 21, 22) gegenüber der Oberfläche des monokristallinen Halbleiterbereich (1) zumindest im Bereich der Kristallisation erhöht ist.
  16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass – zumindest eine Grabenstruktur (4) in einen Bereich eines Substrats (1) eines Wafers mit monokristallinem Halbleitermaterial eingebracht wird, – zumindest in Teilbereichen der Grabenstruktur (4) eine Silizidschicht (21, 22) formiert wird, und – die Grabenstruktur (4) zumindest oberhalb der Silizidschicht (21, 22) mit einem Dielektrikum (9) verfüllt wird.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass das Dielektrikum (9) aus Siliziumdioxid gebildet wird.
  18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Formierung der Silizidschicht (21, 22) erfolgt, indem – eine Schicht eines Übergangsmetalls (61, 62) auf die Anordnung aus Halbleitersubstrat (1) mit eingebrachter Grabenstruktur (4) und einer aufliegenden Maske (51, 52) aufgebracht wird, wobei das Übergangsmetall (61, 62) mit dem Halbleitersubstrat (1) reaktionsfähig ist zur Bildung einer leitfähigen Halbleiter-Übergangsmetallverbindung als Silizidschicht (21, 22), – eine Reaktion zwischen dem Übergangsmetall (61, 62) und dem Halbleitersubstrat (1) durchgeführt wird, und – nicht reagierte Reste des Übergangsmetalls (61, 62) entfernt werden.
  19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Maske (51, 52) an die Oberflächenbereiche des Halbleitersubstrats (1) aufgebracht wird, die nicht durch die Grabenstruktur (4) strukturiert werden.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die Maske aus einer Siliziumdioxidschicht (51) und einer im Vergleich zur Siliziumdioxidschicht (51) dickeren Siliziumnitridschicht (52) gebildet wird.
  21. Verfahren zumindest nach den Ansprüchen 16 und 19, dadurch gekennzeichnet, dass das Dielektrikum (9) bis auf die Höhe der Oberkante der Maske (51, 52) planarisiert wird.
  22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die Planarisierung mittels chemisch-mechanischem Polierens erfolgt.
  23. Verfahren nach einem der Ansprüche 21 oder 22, dadurch gekennzeichnet, dass nachfolgend der Planarisierung die Maske (51, 52) entfernt wird, und nach dem Entfernen der Maske (51, 52) die amorphe Halbleiterschicht aufgebracht wird.
  24. Verwendung eines Herstellungsverfahrens nach einem der vorhergehenden Ansprüche zur Herstellung eines Permeable Base Transistors.
  25. Verwendung eines Herstellungsverfahrens nach einem der vorhergehenden Ansprüche zur Herstellung eines Resonanz-Tunnel-Transistors.
  26. Verwendung eines Herstellungsverfahrens nach einem der vorhergehenden Ansprüche zur Herstellung einer Resonanz-Tunnel-Diode.
  27. Halbleiteranordnung mit zumindest einer Silizidschicht (2, 21, 22), wobei die Silizidschicht (2, 21, 22) mit einer monokristallinen Halbleiterschicht (41), die aus einem auf die Silizidschicht (2, 21, 22) aufgebrachten amorphen Halbleitermaterial ausgehend von einem monokristallinen Halbleiterbereich (1) als Kristallisationskeim gemäß einem Verfahren nach einem der Ansprüche 1 bis 23 kristallisiert ist, zumindest teilweise bedeckt ist.
  28. Halbleiteranordnung nach Anspruch 27, dadurch gekennzeichnet, dass die monokristalline Halbleiterschicht (41) durch Dotanden dotiert ist, die aus der als Dotierstoffquelle wirkenden, vergrabene Silizidschicht (2, 21, 22) ausdiffundiert sind.
  29. Hochfrequenzschaltung mit einer Halbleiteranordnung mit zumindest einer Silizidschicht (2, 21, 22), die eine vergrabene, dotierte Halbleiterschicht (41) eines aktiven Hochfrequenzbauelementes elektrisch verbindet, wobei die Silizidschicht (2, 21, 22) mit einer monokristallinen Halbleiterschicht (41), die aus einem amorphen Halbleitermaterial ausgehend von einem als Kristallisationskeim wirkenden monokristallinen Halbleiterbereich (1) gemäß einem Verfahren nach einem der Ansprüche 1 bis 23 kristallisiert ist, zumindest teilweise bedeckt ist.
  30. Hochfrequenzschaltung nach Anspruch 29, dadurch gekennzeichnet, dass zwischen einem Basisanschluss (181) und der Silizidschicht (21, 22) ein Dielektrikum (9) angeordnet ist, das eine Grabenstruktur (4) verfüllt.
DE102004048332A 2004-10-05 2004-10-05 Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung Expired - Fee Related DE102004048332B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004048332A DE102004048332B4 (de) 2004-10-05 2004-10-05 Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung
US11/242,792 US7348221B2 (en) 2004-10-05 2005-10-05 Process for manufacturing a semiconductor device, a semiconductor device and a high-frequency circuit
US12/021,292 US20080135850A1 (en) 2004-10-05 2008-01-28 Process for manufacturing a semiconductor device, a semiconductor device and a high-frequency circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004048332A DE102004048332B4 (de) 2004-10-05 2004-10-05 Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung

Publications (2)

Publication Number Publication Date
DE102004048332A1 DE102004048332A1 (de) 2006-04-06
DE102004048332B4 true DE102004048332B4 (de) 2008-08-14

Family

ID=36062199

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004048332A Expired - Fee Related DE102004048332B4 (de) 2004-10-05 2004-10-05 Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung

Country Status (2)

Country Link
US (2) US7348221B2 (de)
DE (1) DE102004048332B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004048332B4 (de) * 2004-10-05 2008-08-14 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung
US10032924B2 (en) 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4035842C2 (de) * 1990-11-10 1993-03-11 Telefunken Electronic Gmbh, 7100 Heilbronn, De
US5994191A (en) * 1998-07-09 1999-11-30 Advanced Micro Devices, Inc. Elevated source/drain salicide CMOS technology
US6338991B1 (en) * 1992-12-04 2002-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5989718A (en) * 1997-09-24 1999-11-23 Micron Technology Dielectric diffusion barrier
DE10109218A1 (de) * 2001-02-26 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines Speicherkondensators
US6706583B1 (en) * 2001-10-19 2004-03-16 Lsi Logic Corporation High speed low noise transistor
DE102004048332B4 (de) * 2004-10-05 2008-08-14 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4035842C2 (de) * 1990-11-10 1993-03-11 Telefunken Electronic Gmbh, 7100 Heilbronn, De
US6338991B1 (en) * 1992-12-04 2002-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US5994191A (en) * 1998-07-09 1999-11-30 Advanced Micro Devices, Inc. Elevated source/drain salicide CMOS technology

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
OH, JEONG-HEE, et al.,"Enhanced Growth Mechanism in Lateral Solid_Phase Epitaxy of Si-Films Simu- ltaneously Doped with P and Ge-Atoms", IN: Jpn. J. Appl. Phys. Vol. 35 (1996) pp. 1605-1610, Part 1, No. 3, March 1996
OH, JEONG-HEE, et al.,"Enhanced Growth Mechanism in Lateral Solid_Phase Epitaxy of Si-Films Simultaneously Doped with P and Ge-Atoms", IN: Jpn. J. Appl. Phys. Vol. 35 (1996) pp. 1605-1610, Part 1, No. 3, March 1996 *
WIDAMM, D. et al.,"Technologie hochintegrierter Schaltungen", Springer 1996, ISBN 3-540-59357-8 *

Also Published As

Publication number Publication date
US7348221B2 (en) 2008-03-25
US20060071214A1 (en) 2006-04-06
DE102004048332A1 (de) 2006-04-06
US20080135850A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
EP2830097B1 (de) Bipolartransistor mit selbstjustiertem Emitterkontakt und Verfahren zu dessen Herstellung
DE112012005166B4 (de) Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren
DE69909205T2 (de) Verfahren zur Herstellung vertikaler Transistoren
EP0795899B1 (de) Verfahren zur Herstellung eines Heterobipolartransistors
DE102008001535B4 (de) Bipolartransistor und Verfahren zur Herstellung desselben
DE112012004930B4 (de) Verfahren zur Herstellung von Halbleiter-Einheiten mit Kontaktstrukturen für Halbleitertransistoren
EP0809860B1 (de) Verfahren zur Herstellung einer SCHICHTSTRUKTUR MIT EINER SILICID-SCHICHT
DE10004067A1 (de) Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement
WO2006061439A1 (de) Vertikaler bipolartransistor
DE60128883T2 (de) Laterale pin-Diode aus Polysilicium und Verfahren zur Herstellung
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
WO2005055289A2 (de) Komplementäre bipolar-halbleitervorrichtung
DE102009010196B4 (de) Halbleiterbauelemente und Verfahren zu deren Herstellung
DE102006003102B4 (de) Bipolartransistor und Herstellungsverfahren
EP1701386B1 (de) Verfahren zur Integration von zwei Bipolartransistoren in einem Halbleiterkörper, Halbleiteranordnung in einem Halbleiterkörper und Kaskodenschaltung
DE10162578A1 (de) Schicht-Anordnung, Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE102004048332B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung
DE10302625B4 (de) Bipolartransistor und Verfahren zum Herstellen desselben
DE102004053393B4 (de) Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
DE10159414A1 (de) Bipolar-Transistor und Verfahren zum Herstellen desselben
DE102004053394B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE10249897B4 (de) Selbstjustierendes Verfahren zur Herstellung eines Transistors
DE102004017166B4 (de) Verfahren zur Herstellung von Bipolar-Transistoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110502