DE10254663B4 - Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen - Google Patents

Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen Download PDF

Info

Publication number
DE10254663B4
DE10254663B4 DE2002154663 DE10254663A DE10254663B4 DE 10254663 B4 DE10254663 B4 DE 10254663B4 DE 2002154663 DE2002154663 DE 2002154663 DE 10254663 A DE10254663 A DE 10254663A DE 10254663 B4 DE10254663 B4 DE 10254663B4
Authority
DE
Germany
Prior art keywords
base
layer
transistor
dopant source
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002154663
Other languages
English (en)
Other versions
DE10254663A1 (de
Inventor
Hubert Dr. Enichlmair
Jochen Dr. Kraft
Bernhard LÖFFLER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE2002154663 priority Critical patent/DE10254663B4/de
Priority to PCT/EP2003/012967 priority patent/WO2004049452A1/de
Priority to AU2003292047A priority patent/AU2003292047A1/en
Publication of DE10254663A1 publication Critical patent/DE10254663A1/de
Application granted granted Critical
Publication of DE10254663B4 publication Critical patent/DE10254663B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Transistor
– mit einem Emitter,
– einem Kollektor und
– einer Basisschicht, die aufgeteilt ist eine extrinsische Basis (EB) für den Basisanschluß und eine zwischen Emitter und Kollektor angeordnete intrinsische Basis (IB)
wobei
– die Basisschicht im Bereich der extrinsischen Basis amorph oder polykristallin und höher dotiert ist als im Bereich der monokristallin ausgebildeten intrinsischen Basis,
– im Bereich der extrinsischen Basis unter der Basisschicht eine amorphe oder polykristalline Dotierstoffquellschicht (DQS) einer Dicke von 50–100nm angeordnet ist, die wiederum über einer isolierenden Doppelschicht aus 10–40nm Oxid und 30 –100nm Nitrid angeordnet ist.

Description

  • Die Erfindung betrifft einen Bipolar Transistor mit einem Emitter, einem Kollektor und mit einer in eine intrinsische und eine extrinsische Basis aufgeteilte Basisschicht und ein Verfahren zur Herstellung des Transistors.
  • Aus der Druckschrift "SiGe Bipolar Technology for Mixed Digital and Analog RF Applications", J. Böck et al. IEEE 2000 sind Transistoren der eingangs genannten Art bekannt, bei denen die Basisschicht einen intrinsischen Abschnitt und einen extrinsischen Abschnitt aufweist, wobei der extrinsische Abschnitt einen Basiskontakt mit dem intrinsischen Abschnitt verbindet. Der extrinsische Abschnitt weist dabei eine relativ geringe Bordotierung auf. Dies ergibt als Nachteil einen hohen Widerstand der Basisschicht und führt zu einem Absinken der Leistungsverstärkung bereits bei niedrigeren Frequenzen und damit zu einer effektiven Verlangsamung des Transistors. Zusätzlich bewirkt der höhere Basiszuleitungswiderstand ein höheres Rauschen.
  • Aus der US 6,417,058 B1 ist ein Bipolartransistor und ein Verfahren zu seiner Herstellung bekannt, bei dem eine Basisschicht epitaxial abgeschieden wird und in einem weiteren Schritt im Bereich der extrinsischen Basis durch eine darunterliegende polykristalline in situ dotierte Siliziumschicht mittels Ausdiffusion dotiert wird. Gegenüber dem Substrat ist die polykristalline hochdotierte Siliziumschicht durch eine zumindest 200 nm dicke Oxidschicht getrennt.
    •
  • Aufgabe der vorliegenden Erfindung ist es daher, einen Transistor der eingangs genannten Art anzugeben, der einen niederohmigen Basisanschluß aufweist und daher ein schnelles Schalten ermöglicht. Des weiteren soll ein Verfahren zur Herstellung dieses Transistors angegeben werden, welches einfach und sicher durchzuführen ist.
  • Diese Aufgabe wird erfindungsgemäß durch einen Transistor nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sowie ein Verfahren zur Herstellung des Transistors sind weiteren Ansprüchen zu entnehmen.
  • Der erfindungsgemäße Transistor weist einen Emitter, einen Kollektor und eine Basisschicht auf, die in eine extrinsische Basis für den Basisanschluß und eine zwischen den Emitter und dem Kollektor angeordnete intrinsische Basis aufgeteilt ist. Außer der funktionellen Unterteilung unterscheidet sich die Basisschicht im extrinsischen und im intrinsischen Abschnitt durch die Kristallmorphologie. Während die intrinsische Basis als monokristalline und insbesondere epitaktische Schicht ausgebildet ist, weist die extrinsische Basis bzw. der extrinsische Abschnitt der Basisschicht eine amorphe oder polykristalline Modifikation auf. Unterhalb der extrinsischen Basis ist außerdem eine amorphe oder polykristalline Dotierstoffquellschicht in einer Dicke von 50–100 mm angeordnet, die wiederum über einer isolierenden Doppelschicht aus 10–40 mm Oxid und 30–100 mm Nitrid angeordnet ist. Des weiteren ist der extrinsische Abschnitt der Basisschicht höher dotiert als der intrinsische und weist daher eine verbesserte Leitfähigkeit bzw. einen geringeren Ohmschen Widerstand auf. Dieser erfindungsgemäße Transistor ist daher niederohmig angeschlossen und ermöglicht so kurze Schaltzeiten bzw. eine hohe maximale Schaltfrequenz. Da die intrinsische Basis eine niedrigere Dotierung aufweist, werden die mit einer hohen Dotierung der intrinsischen Basis verbundenen Nachteile vermieden. Insbesondere wird dadurch der Tunnelstrom zwischen einem hochdotierten Emitter und der (hier nicht) hochdotierten intrinsischen Basis unterdrückt.
  • Die relativ hohe Dotierstoffkonzentration in der extrinsischen Basis rührt von der Dotierstoffquellschicht, die unterhalb der extrinsischen Basis angeordnet ist. Durch Ausdiffusion aus dieser Dotierstoffquellschicht während des Herstellens des Transistors ist es möglich, ausschließlich die extrinsische Basis hoch zu dotieren. Durch diese Art der Dotierung werden außerdem implantationsbedingte Kristalldefekte vermieden, die mit anderen Herstellverfahren, die die Implantation von Dotierstoffen in die Basisschicht erfordern, untrennbar einhergehen. Ein erfindungsgemäßer Transistor weist keine solchen Defekte auf.
  • Der erfindungsgemäße Transistor ist vorzugsweise als npn Bipolar Transistor ausgebildet. Dies bedeutet, daß die Basis schicht p-dotiert ist. Möglich ist es jedoch auch, den erfindungsgemäßen Transistor als pnp Bipolar-Transistor auszubilden. Der Transistor kann aus unterschiedlichen Halbleitermaterialien bestehen, vorzugsweise aber aus einem Silizium umfassenden Halbleitermaterial. Dies kann reines Silizium oder ein Halbleitermaterial sein, welches weitere Halbleiter in unterschiedlichen Anteilen enthält. Möglich ist es beispielsweise, daß zumindest einer aus Emitter, Kollektor und Basisschicht aus Silizium besteht, welches bis ca. 30 % Germanium enthält. Da Germanium eine andere Bandlücke als Silizium aufweist, können die halbleitenden Eigenschaften über den Gehalt des anderen Halbleiters und insbesondere durch den Gehalt an Germanium auf einen gewünschten Wert eingestellt werden. Möglich ist es auch, daß eine der funktionale Transistorschichtbereiche, insbesondere der Kollektor aus unterschiedlichen Schichten besteht, die voneinander verschiedene Gehalte an Germanium aufweisen.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Transistors mit niederohmigem Basisanschluß bzw. mit hochdotierter extrinsischer Basis sieht vor, auf einem Substrat zunächst großflächig 10–40 mm Oxid 30–100 mm Nitrid und eine Dotierstoffquellschicht in der Dicke von 50–100 mm aufzubringen. Die Dotierstoffquellschicht wird nachträglich durch Implantation bis zu einem gewünschten Dotierstoffgehalt dotiert. Vorzugsweise wird ein möglichst hoher Dotierstoffgehalt eingestellt, wobei die Menge des Dotierstoffes, der die spätere Dotierung in der Basisschicht erzeugen soll, über die Dicke der Dotierstoffquellschicht eingestellt wird. Anschließend wird die Dotierstoffquellschicht so strukturiert, daß die Dotierstoffquellschicht zumindest im Bereich der intrinsischen Basis entfernt wird, wobei dort die Oberfläche des Substrats freigelegt wird. In dem Bereich, der für die spätere extrinsische Basis vorgesehen ist, verbleibt daher ein dotierstoffhaltiger und insbesondere hochdotierter Bereich der Dotierstoffquellschicht. Nach der Strukturierung wird in einem späteren Verfahrensschritt großflächig, also über dem verbliebenen Rest der Dotierstoffquellschicht und dem eigentlichen intrinsischen Basisbereich, in dem die Oberfläche des Substrates freigelegt ist, eine Basisschicht unter epitaktischen Bedingungen aufgewachsen. Dies führt dazu, daß die aufwachsende Halbleiterschicht zumindest im Bereich der intrinsischen Basis als eine monokristalline (epitaktische) Halbleiterschicht aufwächst. Im Bereich der extrinsischen Basis ist die Struktur der Basisschicht von der Struktur der darunterliegenden Dotierstoffquellschicht abhängig. Da als Dotierstoffquellschicht vorzugsweise eine amorphe oder polykristalline Schicht verwendet wird, wächst die extrinsische Basis vorzugsweise ebenfalls polykristallin oder amorph auf.
  • Im nächsten Schritt wird durch Erhöhen der Temperatur ein Annealprozeß durchgeführt, so daß der Dotierstoff aus der Dotierstoffquellschicht in den darüber angeordneten Abschnitt der Basisschicht eindiffundiert. Anschließend wird auf der Basisschicht im Bereich der intrinsischen Basis ein Emitter erzeugt.
  • Der erfindungsgemäße Transistor wird vorzugsweise auf einem n-leitenden Siliziumwafer aufgebaut. Der Kollektor kann beispielsweise in der Oberfläche des Wafers durch Eindiffusion eines entsprechenden Dotierstoffs erzeugt werden. Möglich ist es auch, für den Kollektor eine zusätzliche epitaktische Schicht aufwachsen zu lassen, die gegenüber dem Wafer eine beispielsweise geringere Dotierstoffkonzentration aufweist.
  • Zur Definition der aktiven Transistorfläche im Wafer werden rund um die aktive Transistorfläche oxidische Sperrschichten erzeugt, beispielsweise LOGOS-Schichten oder mit Oxid gefüllte isolierende Gräben (STI = shallow trench isolation). Die ringförmig von den isolierenden Oxidstrukturen umgebene aktive Transistorfläche weist einen Durchmesser von z.B. 150 bis 400 A auf, bleibt frei von Oxid und bildet die Kollektoroberfläche.
  • Anschließend wird ganzflächig eine als Diffusionsstopschicht und als Ätzstopschicht dienende isolierende Schichtkombination aufgebracht, die aus zumindest zwei unterschiedlichen Schichten besteht, nämlich aus beispielsweise einer Doppelschicht aus ca. 10 bis 40nm Siliziumoxid und ca. 30 bis 100nm Siliziumnitrid, die vorzugsweise in einem CVD-Verfahren erzeugt wird.
  • Über der isolierenden Schichtkombination wird anschließend die Dotierstoffquellschicht abgeschieden. Dazu wird vorzugsweise eine Polysiliziumschicht verwendet, die ebenfalls vorzugsweise mit einem CVD-Verfahren aufgebracht wird. Die Schicht wird beispielsweise in einem Ofen bei 550°C in einer Dicke von 500 bis 1000 Angström erzeugt. Der Dotierstoff wird durch Implantation in die Dotierstoffquellschicht eingebracht. Für einen npn-bipolar-Transistor wird die Dotierstoffquellschicht vorzugsweise mit Bor dotiert. Die isolierende Schichtkombination verhindert ein Eindringen des Dotierstoffes in die darunterliegenden Halbleiter- bzw. Oxidschichten.
  • Anschließend wird die Dotierstoffquellschicht zumindest im Bereich der intrinsischen Basis entfernt. Dies kann unter Verwendung einer fotolithographischen Ätzmaske in einem Plasmaätzverfahren erfolgen. Die Oxidteilschicht der isolierenden Schichtkombination (Doppelschicht) fungiert dabei als Ätzstopschicht. In einem Naßätzprozeß kann auch diese Oxidschicht entfernt und die darunterliegende Halbleiteroberfläche des Substrates im Bereich der intrinsischen Basis frei gelegt werden.
  • Anschließend erfolgt das Aufwachsen der Basisschicht unter epitaktischen Bedingungen. Vorzugsweise wird dabei ein Niedertemperatur PE-CVD (plasma enhanced CVD) Verfahren oder ein LP-CVD-(low pessure CVD) Verfahren eingesetzt, bei dem zumin dest im Bereich über dem kristallinen Substrat, also im Bereich der intrinsischen Basis die Basisschicht in monokristalliner Modifikation aufwachsen kann.
  • Die Ausdiffusion des Dotierstoffes, insbesondere des Bors aus der Dotierstoffquellschicht in den darüberliegenden Abschnitt der Basisschicht erfolgt bei Normaldruck unter inerten Bedingungen, beispielsweise in einer RTP (Rapid Thermal Processing) Anlage bei einer Temperatur von 960–1020°C und einer Dauer von 5–30s. Auf diese Weise erhält man eine hochdotierte extrinsische Basis, während die intrinsische Basis ihre ursprüngliche Dotierung beibehält. Bei bekannten Herstellungsverfahren werden Dotierstoffe implantiert, wobei Kristalldefekte entstehen die Rekombinationszentren darstellen und die Leistung des Transistors negativ beeinflussen. Da das erfindungsgemäße Verfahren auf eine Implantation von Dotierstoffen in die Basisschicht verzichtet, werden die mit dieser bekannten Technik einhergehenden Kristalldefekte vermieden.
  • Im letzten Schritt wird der Emitter erzeugt und definiert. Als Emitter wird vorzugsweise eine polykristalline Siliziumschicht aufgebracht, vorzugsweise in einem CVD-Verfahren. Diese kann in situ dotiert werden, wobei der Dotierstoff während des Abscheidevorgangs in die CVD-Atmosphäre eingebracht und dementsprechend in die aufwachsende Schicht mit eingebaut wird. Möglich ist es auch, alternativ oder zusätzlich Dotierstoff über ein Implantationsverfahren in die Emitterschicht einzubringen.
  • Abschließend wird die vorzugsweise großflächig aufgebrachte Emitterschicht so strukturiert, daß der Emitter vorzugsweise ausschließlich im Bereich der intrinsischen Basis angeordnet ist. Der Abstand zwischen hochdotierter extrinsischer Basis und dem Emitter wird so gewählt, daß einerseits ein niederohmiger Basisanschluß über die extrinsische Basis hin zum Emitter-/Basisübergang möglich ist und andererseits das Tunneln von Ladungsträgern zwischen dem hochdotierten Bereich der Basisschicht und dem hochdotierten Emitter auf einen gewünschten Wert beschränkt bzw. unter einen maximal tolerierbaren Wert abgesenkt wird.
    •
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der dazugehörigen Figuren näher erläutert. Die Figuren dienen nur zur Veranschaulichung der Erfindung und sind nicht maßstabsgetreu ausgeführt. Gleiche Teile sind mit gleichen Bezugszeichen bezeichnet. Die Figuren erläutern das Verfahren anhand schematischer Querschnitte durch das Substrat während unterschiedlicher Verfahrensstufen:
  • 1 nach Aufbringen der Dotierstoffquellschicht,
  • 2 nach Strukturieren der Dotierstoffquellschicht und der darunterliegenden isolierenden Schichten,
  • 3 nach Aufbringen der Basisschicht,
  • 4 nach Ausdiffusion aus der Dotierstoffquellschicht,
  • 5 nach der Herstellung des Emitters
  • 1: Als Substrat S dient beispielsweise ein Siliziumwafer, in dessen Oberfläche entweder ein Kollektor implantiert oder als epitaktische Schicht aufgewachsen ist. Zur Definition der aktiven Fläche des Transistors wird eine isolierende Struktur erzeugt, die die aktive Transistorfläche ringförmig umschließt. Beispielsweise wird dazu, wie in der Figur dargestellt, eine Oxidschicht OS durch lokale Oxidation (LOCOS) erzeugt. Möglich ist auch eine STI-Isolierung, die gegenüber der dargestellten LOCOS-Isolierung den Vorteil hätte, daß dabei die Substratoberfläche eben und ohne Stufe bleibt. Über der Oxidschicht OS und der im aktiven Transistorbereich freiliegenden Substratoberfläche S wird nun eine isolierende Doppelschicht IS erzeugt, eine Siliziumoxidschicht und eine Siliziumnitridschicht mittels CVD-Verfahren.
  • Darüber wird schließlich als Dotierstoffquellschicht DQS eine Polysiliziumschicht in einer Dicke von ca. 500 bis 1000 Anström abgeschieden, beispielsweise ebenfalls in einem CVD-Verfahren. Durch Implantation wird die Dotierung der Dotierstoffquellschicht DQS erreicht.
  • 2: Mit Hilfe einer fotolithographisch strukturierten Resistmaske wird anschließend im Bereich der intrinsischen Basis IB sowohl die Dotierstoffquellschicht DQS als auch die isolierende Doppelschicht IS entfernt und dort das Substrat freigelegt. Dabei dient die Oxid-Teilschicht der isolierenden Doppelschicht IS als Ätz-Stop-Schicht, die in einem letzten Schritt naßchemisch entfernt werden kann. Außerhalb des Bereiches der intrinsischen Basis IB verbleibt im Bereich der extrinsischen Basis EB ein Bereich der hochdotierten Dotierstoffquellschicht DQS und der darunterliegenden isolierenden Doppelschicht IS.
  • 3: Unter epitaktischen Bedingungen wird anschließend als Basisschicht BS eine Halbleiterschicht in einer Dicke von z.B. 1000 bis 1500 Angstroem aufgewachsen. Entsprechend der Morphologie der jeweiligen Unterlage wächst die Basisschicht im Bereich der intrinsischen Basis IB monokristallin auf, im verbleibenden Bereich EB über der Dotierstoffquellschicht DQS dagegen amorph oder vorzugsweise polykristallin. 3 zeigt die durchgehende ganzflächige Basisschicht, die vorzugsweise annähernd einheitliche Schichtdicke aufweist und kantenbedeckend ist.
  • 4 zeigt als nächsten Schritt die Ausdiffusion von Dotierstoff aus der Dotierstoffquellschicht DQS. Die Ausdiffusion des Dotierstoffs, insbesondere des Bors aus der Dotierstoffquellschicht ist mit Pfeilen angedeutet. Dabei wird die Basisschicht BS nur im Bereich der extrinsischen Basis EB dotiert.
  • In 5 ist der hochdotierte Bereich der Basisschicht angedeutet, der die extrinsische Basis EB bildet, und sich nun in der Leitfähigkeit von dem unveränderten Bereich der Basisschicht – der intrinsischen Basis IB – unterscheidet.
  • Im geeigneten Abstand zur extrinsischen Basis EB wird nun auf der Oberfläche der intrinsischen Basis IB ein Emitter ES erzeugt. Dies kann durch ganzflächiges Aufbringen einer hochdotierten Polysiliziumschicht erfolgen, die anschließend so strukturiert wird, so daß ein auf den Bereich der intrinsischen Basis IB beschränkter Abschnitt der ursprünglich großflächigeren Schicht verbleibt. 5 zeigt den so fertiggestellten Transistor, der nun lediglich noch mit Metallisierungen zu versehen ist.
  • Es ist klar, daß in einem Substrat S mehrere gleichartige, ähnliche oder gänzlich andere Bauelementstrukturen nebeneinander erzeugt werden können, um insbesondere integrierte Schaltungen zu erzeugen. Im vorliegenden Fall ist der erfindungsgemäße Transistor durch die Oxidschicht OS von benachbarten Bauelementstrukturen getrennt.
  • Der erfindungsgemäße Transistor zeichnet sich durch eine intrinsische Basis aus, die relativ dünn ist und deren Dotierstoffverteilung durch die epitaktische Abscheidung definiert ist. Die geringe Dicke ermöglicht eine schnelle Überbrückung der intrinsischen Basis durch die vom Emitter injizierten Ladungsträger und damit kurze Schaltzeiten des Transistors. Die intrinsische Basis ist auch nicht durch eine Ausdiffusion ihrer Dotierstoffelemente, insbesondere der Bor-Atome in benachbarte Schichtbereiche von Emitter oder Kollektor verbreitert, wie dies insbesondere bei einer Dotierstoffimplantation der gesamten Basisschicht als nachteilige Begleiterscheinung zu erwarten wäre. Dennoch wird über die extrinsische Basis, die durch zusätzliche Dotierung der durchgehenden Basisschicht erzeugt wird, ein niederohmiger Anschluß der intrinsischen Basis und damit des Transistors ermöglicht. Der er findungsgemäße Transistor erlaubt außerdem eine ausreichende Separation der einzelnen aktiven Bestandteile, ohne daß dadurch der elektrische Widerstand des Basisanschlusses gegenüber bekannten Transistoren erhöht wird. Der erfindungsgemäße Transistor ist daher insbesondere für schnelle logische Schaltkreise geeignet und erlaubt eine hohe Schaltfrequenz, mithin also eine hohe Betriebsfrequenz des logischen Schaltkreises.

Claims (8)

  1. Transistor – mit einem Emitter, – einem Kollektor und – einer Basisschicht, die aufgeteilt ist eine extrinsische Basis (EB) für den Basisanschluß und eine zwischen Emitter und Kollektor angeordnete intrinsische Basis (IB) wobei – die Basisschicht im Bereich der extrinsischen Basis amorph oder polykristallin und höher dotiert ist als im Bereich der monokristallin ausgebildeten intrinsischen Basis, – im Bereich der extrinsischen Basis unter der Basisschicht eine amorphe oder polykristalline Dotierstoffquellschicht (DQS) einer Dicke von 50–100nm angeordnet ist, die wiederum über einer isolierenden Doppelschicht aus 10–40nm Oxid und 30 –100nm Nitrid angeordnet ist.
  2. Transistor nach Anspruch 1, der als npn Bipolar Transistor ausgebildet ist.
  3. Transistor nach nach Anspruch 1 oder 2, bei dem Emitter, Kollektor und Basis aus einem Halbleiter ausgebildet sind, der Silizium oder Silizium und einen weiteren Halbleiter umfasst.
  4. Transistor nach einem der Ansprüche 1–3, ausgebildet als Heterobipolar Transistor mit Halbleiterschichten unterschiedlicher Zusammensetzung, wobei die Halbleiter ausgewählt sind aus Si und SiGe.
  5. Verfahren zur Herstellung eines Transistors mit hochdotierter extrinsischer Basis, – bei dem auf einem Halbleiter Substrat eine isolierende Doppelschicht aus 10–40nm Oxid und 30–100nm Nitrid aufgebracht wird – bei dem über der Doppelschicht eine Dotierstoffquellschicht (DQS) in einer Dicke von 50–100nm aufgebracht – bei dem die Dotierstoffquellschicht durch Implantation hoch dotiert und anschließend durch Ätzen so strukturiert wird, daß unter der späteren extrinsischen Basis (EB) ein dotierstoffhaltiger Bereich der Dotierstoffquellschicht verbleibt, im Bereich der intrinsischen Basis (IB) aber die Oberfläche des Substrats frei gelegt wird, – bei dem über dem dotierstoffhaltigen Bereich der Dotierstoffquellschicht und dem intrinsischen Basisbereich als Basisschicht eine Halbleiter-Schicht unter epitaktischen Bedingungen aufgewachsen wird, – bei dem in einem Annealschritt durch Erhöhen der Temperatur Dotierstoff aus der Dotierstoffquellschicht in den darüber angeordneten Bereich der Basisschicht eindiffundiert und so die hochdotierte extrinsische Basis erzeugt wird, – bei dem anschließend ein Emitter erzeugt wird.
  6. Verfahren nach Anspruch 5, bei dem als Dotierstoffquellschicht (DQS) eine Polysiliziumschicht abgeschieden wird.
  7. Verfahren nach Anspruch 6, bei dem die Dotierstoffquellschicht mit Bor implantiert wird.
  8. Verfahren nach einem der Ansprüche 5–7, bei dem auf der Basisschicht im Bereich der intrinsischen Basis eine hochdotierte Emitterschicht erzeugt wird.
DE2002154663 2002-11-22 2002-11-22 Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen Expired - Fee Related DE10254663B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2002154663 DE10254663B4 (de) 2002-11-22 2002-11-22 Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen
PCT/EP2003/012967 WO2004049452A1 (de) 2002-11-22 2003-11-19 Transistor mit niederohmigem basisanschluss
AU2003292047A AU2003292047A1 (en) 2002-11-22 2003-11-19 Transistor equipped with a low-impedance base terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002154663 DE10254663B4 (de) 2002-11-22 2002-11-22 Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen

Publications (2)

Publication Number Publication Date
DE10254663A1 DE10254663A1 (de) 2004-06-09
DE10254663B4 true DE10254663B4 (de) 2005-08-04

Family

ID=32308668

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002154663 Expired - Fee Related DE10254663B4 (de) 2002-11-22 2002-11-22 Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen

Country Status (3)

Country Link
AU (1) AU2003292047A1 (de)
DE (1) DE10254663B4 (de)
WO (1) WO2004049452A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004053393B4 (de) * 2004-11-05 2007-01-11 Atmel Germany Gmbh Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
DE102004053394B4 (de) * 2004-11-05 2010-08-19 Atmel Automotive Gmbh Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102004055147B4 (de) * 2004-11-16 2009-10-29 Austriamicrosystems Ag Verfahren zur Herstellung eines Bipolartransistors mit dotierter extrinsischer Basis
DE102005025937B4 (de) 2005-02-18 2009-11-26 Austriamicrosystems Ag Lichtempfindliches Bauelement mit erhöhter Blauempfindlichkeit, Verfahren zur Herstellung und Betriebsverfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437897A (en) * 1982-05-18 1984-03-20 International Business Machines Corporation Fabrication process for a shallow emitter/base transistor using same polycrystalline layer
US6417058B1 (en) * 2000-06-14 2002-07-09 Sony Corporation SiGe/poly for low resistance extrinsic base npn transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296391A (en) * 1982-03-24 1994-03-22 Nec Corporation Method of manufacturing a bipolar transistor having thin base region
JP2970425B2 (ja) * 1994-09-26 1999-11-02 日本電気株式会社 バイポーラトランジスタの製造方法
JP3186691B2 (ja) * 1998-04-07 2001-07-11 日本電気株式会社 半導体装置及びその形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437897A (en) * 1982-05-18 1984-03-20 International Business Machines Corporation Fabrication process for a shallow emitter/base transistor using same polycrystalline layer
US6417058B1 (en) * 2000-06-14 2002-07-09 Sony Corporation SiGe/poly for low resistance extrinsic base npn transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 61010670 A, Pat. Abstr. of Japan *

Also Published As

Publication number Publication date
WO2004049452A1 (de) 2004-06-10
DE10254663A1 (de) 2004-06-09
AU2003292047A1 (en) 2004-06-18

Similar Documents

Publication Publication Date Title
DE10308870B4 (de) Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung
DE102008001535B4 (de) Bipolartransistor und Verfahren zur Herstellung desselben
WO2006061439A1 (de) Vertikaler bipolartransistor
EP0293641B1 (de) Verfahren zur Herstellung eines voll selbstjustierten Bipolartransistors
EP0684639A1 (de) Verfahren zur Herstellung eines Bipolartransistors
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE10358046B4 (de) Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung
DE19845789A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
EP1655783A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10254663B4 (de) Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
WO2003046947A2 (de) Bipolar transistor
EP1611615A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
WO2005098926A1 (de) Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss
EP1436842A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE10317096B4 (de) Verfahren zur Herstellung von komplementären bipolaren Transistoren mit SiGe-Basisregionen
DE10249897B4 (de) Selbstjustierendes Verfahren zur Herstellung eines Transistors
EP1153437B1 (de) Bipolartransistor und verfahren zu seiner herstellung
EP1655782A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
EP1474826B1 (de) Polysilizium-bipolartransistor und verfahren zur herstellung desselben
DE19944925B4 (de) Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung
DE102006004796B4 (de) Verfahren zur Herstellung eines BiCMOS-Bauelements, umfassend ein erstes bipolares Bauelement und ein zweites bipolares Bauelement desselben Dotierungstyps
DE102004054806A1 (de) Bipolartransistor mit verbessertem Basisanschluss und Verfahren zur Herstellung
DE19845792A1 (de) Verfahren zur Erzeugung einer amorphen oder polykristallinen Schicht auf einem Isolatorgebiet

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee