WO2005098926A1 - Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss - Google Patents

Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss Download PDF

Info

Publication number
WO2005098926A1
WO2005098926A1 PCT/EP2005/000500 EP2005000500W WO2005098926A1 WO 2005098926 A1 WO2005098926 A1 WO 2005098926A1 EP 2005000500 W EP2005000500 W EP 2005000500W WO 2005098926 A1 WO2005098926 A1 WO 2005098926A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
emitter
dopant
base
dielectric layer
Prior art date
Application number
PCT/EP2005/000500
Other languages
English (en)
French (fr)
Inventor
Gerald Meinhardt
Jochen Kraft
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Priority to US10/593,141 priority Critical patent/US7618871B2/en
Priority to EP05706930A priority patent/EP1726038A1/de
Publication of WO2005098926A1 publication Critical patent/WO2005098926A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation

Definitions

  • the invention relates to a method for producing a bipolar transistor with an emitter, a collector and with a base layer divided into an intrinsic and an extrinsic base, and a method for producing the transistor.
  • the invention also uses the principle of a differential base, with a usually weakly doped, crystalline semiconductor layer being initially provided as the base layer.
  • a region of this base layer intended for the later extrinsic base is made conductive by the diffusion of a dopant from the first?
  • Type of doped from a dielectric layer deposited above so that a low-resistance base connection can be realized from it.
  • the low resistance of the base connection or the extrinsic base enables a transistor with only short switching times or with a high maximum switching frequency. Since the intrinsic base has a lower doping than the extrinsic one, the disadvantages associated with a high doping are avoided. In particular, this suppresses the tunnel current between a later, highly doped emitter and the (not here) highly doped intrinsic base.
  • the dielectric layer is doped only after the deposition. This makes it possible to introduce a high dopant dose into the dielectric layer, and the thickness of this layer can be kept small. In turn, a thin layer containing dopant the diffusion of the dopant into the base layer succeeds in a much more controlled manner than from a thicker layer. With the latter, the boundaries of the doping region produced in this way in the base layer would be more diffuse, and the extent of the doping region would be more difficult to control.
  • the diffusion from the dopant-containing dielectric layer has the advantage that there are no implant-related defects and imperfections in the base layer that could promote the diffusion beyond the desired extent and thus results that are difficult to reproduce would deliver.
  • the transistor produced according to the invention is preferably designed as an npn bipolar transistor. This means that the base layer, like the dielectric layer, is p-doped, or that the dopant of the first conductivity type can produce p-doping, while the dopant of the second conductivity type can produce n-doping.
  • the transistor according to the invention is also possible to design the transistor according to the invention as a pnp bipolar transistor.
  • An oxide layer is preferably deposited over the base layer as a dielectric layer, for example in a CVD process. This has the advantage that a sufficiently high dopant dose can be introduced and that its dielectric properties are retained even with a high dopant content.
  • BF2 is preferably introduced as the dopant.
  • BF2 has the advantage that its penetration depth increases when it is inserted can be easily controlled by implanting in the dielectric layer.
  • the introduction of the dopant and in particular the introduction of BF2 into the dielectric layer takes place over the entire area or with the aid of an implantation mask, with which the surface areas of the dielectric layer are covered from which no dopant is to be diffused into the underlying base layer.
  • the implantation mask has an opening in the area of the extrinsic base, while it covers the area of the intrinsic base, so that no (additional) dopant can be introduced there.
  • structuring then takes place, the base layer for the emitter being exposed in a window.
  • the implantation mask can be applied to a continuous dielectric layer.
  • at least one emitter window is opened beforehand in the dielectric layer, which defines the later emitter / base contact.
  • the emitter is produced by depositing and structuring an emitter layer over the entire area so as not to damage the semiconductor substrate of the base which is exposed in the emitter window during implantation.
  • a semiconductor layer is applied for the emitter layer, in particular a polycrystalline, amorphous or monocrystalline layer, which is doped with a dopant of the second conductivity type. However, it is also possible to let the emitter layer grow epitaxially.
  • the emitter layer is then structured.
  • the implantation mask can then be produced over the emitter layer or the structured emitter and consists, for example, of a photoresist layer and, if appropriate, further layers arranged below it, for example oxide and / or nitride layers.
  • a photoresist layer is preferably used for structuring the emitter, which initially remains on the emitter and can later be used as an implantation mask for doping the dielectric layer.
  • a semiconductor wafer for example a silicon wafer with weak doping of the first conductivity type, is preferably used to manufacture the semiconductor substrate.
  • the collector is generated therein, for example by additional implantation of dopants to produce a heavily doped collector region of the second conductivity type.
  • the collector it is also possible for the collector to epitaxially grow a semiconductor layer on the semiconductor wafer. This can be doped in situ when growing up.
  • a buried layer is created before the epitaxy. Then trough-shaped areas - wells - are generated by doping and subsequent diffusion and activation.
  • the active transistor areas can be defined by separating individual transistor areas from one another by oxide areas.
  • the active transistor area which is surrounded, for example, in a ring by the insulating oxide areas, has a diameter of, for example, 150 to 400 ⁇ , remains free of oxide and forms the collector surface.
  • a semiconductor which is lightly doped with a dopant of the first conductivity type is then deposited as a base layer over the semiconductor wafer with the defined transistor regions.
  • the growth or deposition takes place under epitaxial conditions, the base layer also growing monocrystalline directly over a crystalline substrate material, while growing over the oxide regions or other non-crystalline regions in polycrystalline or amorphous form. It is possible to apply and structure further dielectric intermediate layers between the semiconductor wafer and the epitaxial base layer before the epitaxy. These can serve for additional electrical insulation of the base layer from the semiconductor wafer.
  • the intermediate layer or intermediate layers are then structured such that a corresponding opening is provided at least in the active transistor region.
  • the base layer is preferably deposited in a layer thickness of, for example, 1000 to 2000 Angstroem.
  • the thickness of the electrically active base in the later bipolar transistor is, however, much smaller and is, for example, only one fifth to one third of the original thickness of the base layer. If the later base / emitter junction is not created at the interface of the base layer, but is placed deeper into the base layer, this is taken into account in the thickness of the base layer during the deposition by means of a corresponding layer thickness provision.
  • the epictactically grown base layer advantageously represents the uppermost semiconductor layer of the semiconductor substrate, to which the dielectric layer is then applied directly, preferably undoped.
  • the base can also be defined directly in the surface of a semiconductor wafer without epitaxy by appropriate doping.
  • the dielectric layer above it has only a narrow layer thickness. This is possible because the introduction of the dopant into the dielectric layer can take place in a controlled manner in such a way that the dopant is only introduced to a determined maximum depth which corresponds to the thickness of the dielectric layer. This is particularly successful when using BF2 as a dopant.
  • This dopant depot within the dielectric layer is now located exclusively in surface areas above the later extrinsic base.
  • the dopant is then diffused into the base layer in a controlled thermal step.
  • the diffusion can be managed in such a way that the dopant diffuses out of the dielectric layer into the base layer to a desired depth.
  • An undesirable lateral diffusion of the Dopant can be minimized within the base layer, so that the distribution of the dopant originally specified by the implantation mask can also be transferred to the base layer and thus leads to a desired structuring of the transistor.
  • the dielectric layer can be removed, for example by etching.
  • the transistor can be formed from a uniform semiconductor material, for example from silicon. However, it can also be designed as a heterobipolar transistor in which at least one of the layers selected from the emitter, base and collector contains portions of a further semiconductor, for example up to 40 atom% germanium. This germanium component can be contained homogeneously in the corresponding transistor layer or the corresponding transistor layer region. However, it is also possible to continuously change the germanium content in a transistor layer and, for example, to let it rise in the direction of a pn junction. Since germanium has a band gap other than silicon, the semiconducting properties, in particular the local band gap, can be set to the desired value via the germanium content or via the content of another or another semiconductor. While the collector and base are preferably monocrystalline, the emitter can also be polycrystalline or amorphous. However, it is also possible to let the emitter grow epitaxially.
  • transistor layers and, if appropriate, the layer provided with germanium can, in addition to the dopant and the optionally present second semiconductor, also have further doping, which determine the properties of the semiconductor.
  • one or more of the transistor layers can have a defined content of carbon and / or nitrogen.
  • FIGS. 1 to 6 show, on the basis of schematic cross sections through the wafer and the structure applied thereon, different process stages in the production of the bipolar transistor according to the invention
  • FIG. 7 shows a finished bipolar transistor in a schematic cross section
  • a semiconductor wafer H for example a p-doped silicon wafer
  • epitaxially growing the collector region K is first generated for the deep-lying collector connection. This is followed by the generation and activation of a doping for the wells.
  • the active ven transistor regions TB generated. This is done "preferably by local oxidation and growth of field oxide.
  • the individual transistors on the large-area semiconductor wafer HLW are then isolated from one another by the corresponding oxide regions OB. With the aid of the oxide regions, the transistors can also be isolated from other structures and circuit elements that are additionally on the semiconductor wafer be integrated, isolated.
  • Figure 1 shows the arrangement according to the definition of the transistor areas.
  • a conductive connection to the collector connection region can also be created outside the active transistor region via a doping called sinker.
  • a base layer BS is then grown directly above the active transistor regions TB and the oxide regions OB adjacent to them under epitaxial conditions.
  • a low-temperature PE-CVD (plasma enhanced CVD) method or an LP-CVD (low pessuous CVD) method is preferably used for this purpose, in which the base layer is at least in the region above the crystalline substrate, that is to say in the region of the intrinsic base can grow in monocrystalline modification.
  • the base layer is lightly p-doped in situ, preferably with a given dopant content which varies over the layer thickness, for example by direct incorporation of boron during the growth.
  • FIG. 2 shows a variant of the method in which at least one electrically insulating intermediate layer ZS is applied over the semiconductor wafer before the base layer BS is grown. This is structured in such a way that at least the transistor area TB remains uncovered. Due to the Different crystal modification and the intermediate layer which may be present can form corresponding stages in the base layer. Figure 2 shows the arrangement after this step.
  • a dielectric layer DS is subsequently deposited directly onto the base layer BS, for example an oxide layer in a CVD process (see FIG. 3).
  • the dielectric layer DS is then structured and an emitter window EF is opened.
  • An emitter layer heavily doped with a dopant of the second conductivity type and in particular with arsenic is then burned over the entire surface.
  • a further layer of a dielectric, and in particular an oxide layer, is preferably produced above it, and the emitter layer is subsequently patterned using a photoresist mask, the desired emitter E remaining.
  • this is not identical to the later electrically active emitter, which comes to lie in the crystalline region of the base layer after diffusion.
  • Figure 4 shows the arrangement after this process step.
  • dopant is introduced into the dielectric layer DS using an ET implantation mask (not shown in the figure).
  • the photoresist mask remaining above the emitter is preferably used, with the aid of which the emitter E has already been structured. This makes the process self-adjusting relative to the structure of the emitter. Otherwise, an implantation mask is used or produced which has openings at the points into which the dopant is then to be introduced.
  • Dopant is preferably introduced into the dielectric layer DS by implantation and in particular by implantation of BF 2 . This is indicated in FIG. 5 by the arrows I.
  • the implantation conditions are chosen so that the maximum implantation depth of the dopant is in no way greater than the layer thickness of the dielectric layer. This avoids the occurrence of interferences in the base layer BS.
  • the dopant is transferred from the dielectric layer DS to the base layer BS by setting the desired diffusion conditions.
  • Boron is diffused out of the dielectric layer DS into the underlying section of the base layer BS under normal pressure under inert conditions, for example in an RTP (rapid thermal processing) system at a temperature of 960-1020 ° C. and a duration of 5-30 seconds.
  • RTP rapid thermal processing
  • dopants of the second conductivity type also diffuse from the emitter into the base layer BS.
  • the emitter is preferably n-doped with arsenic, which is distinguished by a lower diffusion rate than the more mobile boron. As a result, it is möli ⁇ h to allow the boron to diffuse into a greater depth.
  • B. corresponds to the layer thickness of the base layer BS.
  • arsenic is diffused into only a smaller maximum depth, which is indicated in FIG. 6 by a dotted line. Up to this line, the semiconductor transition between the p- conductive base layer and the n-doped emitter in the monocrystalline base layer BS. It is thereby achieved that the emitter / base transition is removed from the impurities existing at the base layer / emitter layer boundary.
  • the base layer in the area of the extrinsic base EB is highly doped and thus has a low resistance.
  • the intrinsic base IB remains in the remaining predominantly monocrystalline region of the base layer BS and provides the actual base function in the bipolar transistor.
  • the electrical connection of the intrinsic (active) base IB takes place via the extrinsic base EB, which ensures high conductivity and thus a low-resistance base connection due to the high doping.
  • a safety margin remains between the active base, which is strictly defined by the emitter base transition, and the extrinsic base EB, which is minimized in the method according to the invention.
  • FIG. 7 shows a finished bipolar transistor in which, compared to the previous arrangement, the contacts for connecting the individual transistor layers have now been produced.
  • an emitter contact EK is produced directly above the emitter E and is formed from polysilicon or a metal, in particular from aluminum, tungsten or copper.
  • the base layer BS is exposed in a window above the base layer in the dielectric layer DS and the other layers possibly applied over it, and the base contact BK is applied.
  • the contact to the collector is made outside the transistor area.
  • a collector doped with dopant of the second conductivity type is conclusion KA generated in the semiconductor substrate HLS.
  • a low-lying, highly doped, buried collector layer VK is contacted with the collector connection KA, which in turn is connected to the collector area KG and a selectively implanted collector area KA.
  • collector connection KA A continuously highly doped and thus low-resistance connection is made via collector connection KA, buried collector layer VK and collector region KG, all of which have a high doping of the second conductivity type.
  • the transistor according to the invention is characterized by an intrinsic base which can be kept relatively thin and whose dopant distribution is defined by the epitaxial deposition.
  • the small thickness enables a quick bridging of the intrinsic base by the charge carriers initiated by the emitter and thus short switching times of the transistor.
  • the intrinsic base is also not widened by a diffusion of its dopant elements, in particular the boron atoms, into adjacent layer areas of the emitter or collector, as would be expected as a disadvantageous side effect in particular in the known dopant implantation of the entire base layer.
  • the extrinsic base which is low-resistance due to the diffusion of additional dopant and thus has good electrical conductivity, enables a low-resistance connection of the intrinsic base and thus of the entire transistor.
  • the individual components of the transistor can be separated sufficiently without thereby increasing the resistance of the base connection compared to known transistors.
  • a transistor according to the invention is therefore particularly suitable for fast logic and analog circuits and allows a high switching frequency.
  • the distance between the highly doped extrinsic base and the emitter can be selected with the aid of the method according to the invention such that on the one hand a low-resistance base connection via the extrinsic base to the emitter / base transition is possible and on the other hand the tunneling of charge carriers between the highly doped region of the base layer and the highly doped emitter is limited to a desired value or is reduced below a maximum tolerable value.

Abstract

Zur Herstellung eines verbesserten Bipolartransistors mit niederohmigen Basisanschluss wird vorgeschlagen, über dem Halbleitersubstrat eine dielektrische Schicht abzuscheiden und über eine Implantationsmaske hoch zu dotieren. In einem daran anschliessenden kontrollierten thermischen Schritt wird der Dotierstoff anschliessend aus der als Dotierstoffdepot dienenden dielektrischen Schicht in das Halbleitersubstrat eindiffundiert. Dabei entsteht ein niederohmiger Bereich, mit dem die extrinsische Basis schonend definiert werden kann.

Description

Beschreibung
Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss
Die Erfindung betrifft Verfahren zur Herstellung eines Bipolartransistors mit einem Emitter, einem Kollektor und mit einer in eine intrinsische und eine extrinsische Basis aufgeteilte Basisschicht und ein Verfahren zur Herstellung des Transistors .
Aus der Druckschrift "SiGe Bipolar Technology for Mixed Digital and Analog RF Applications", J. Bock et al . IEEE 2000 sind Transistoren der eingangs genannten Art bekannt, bei denen die Basisschicht einen intrinsischen Abschnitt und einen extrinsischen Abschnitt aufweist, wobei der extrinsische Abschnitt einen Basiskontakt mit dem intrinsischen Abschnitt verbindet. Der extrinsische Abschnitt weist dabei eine relativ geringe Bordotierung auf. Dies ergibt als Nachteil einen hohen Widerstand der Basisschicht und führt zu einem Absinken der Leistungsverstärkung bereits bei niedrigeren Frequenzen und damit zu einer effektiven Verlangsamung des Transistors. Zusätzlich bewirkt der höhere Basiszuleitungswiderstand ein höheres Rauschen.
Aus der US 6028345 Bl ist ein Verfahren zur Herstellung eines Transistors mit niederohmig dotierter extrinsischer Basis bekannt, bei dem im Bereich der extrinsischen Basis eine Glas- schicht hochdotiert abgeschieden wird, aus der in einem thermischen Schritt Dotierstoff in die extrinsische Basis eingetrieben wird. Dieses Verfahren hat den Nachteil, dass das Abscheiden einer ausreichend hochdotierten Schicht in einem CVD Prozess Probleme bereitet. Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren der eingangs genannten Art anzugeben, mit dem ein nieder- ohmiger Basisanschluss in einfacher Weise erzeugt werden kann und welches einfach und kontrolliert durchführbar ist.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren nach Anspruch 1 gelöst . Vorteilhafte Ausgestaltungen der Erfindung sind weiteren Ansprüchen zu entnehmen.
Die Erfindung nutzt ebenfalls das Prinzip einer differentiel- len Basis, wobei zunächst eine üblicherweise schwach dotierte, kristalline Halbleiterschichit als Basisschicht vorgesehen wird. Ein für die spätere extrinsische Basis vorgesehener Bereich dieser Basisschicht wird durch Eindiffusion eines Dotierstoffs vom ersten Leitfähig? eitstyp aus einer darüber abgeschiedenen dielektrischen Schicht höher dotiert, so dass ein niederohmiger Basisanschluss daraus realisiert werden kann. Der geringe Widerstand des Basisanschlusses bzw. der extrinsischen Basis ermöglicht einen Transistor mit nur kurzen SchaltZeiten bzw. mit einer hohen maximalen Schaltfrequenz. Da die intrinsische Basis gegenüber der extrinsischen eine niedrigere Dotierung aufweist, werden die mit einer hohen Dotierung verbundenen Nachteile vermieden. Insbesondere wird dadurch der Tunnelstrom zwischen einem späteren, hochdotierten Emitter und der (hier nicht) hochdotierten intrinsischen Basis unterdrückt.
Erfindungsgemäß wird die dielektrische Schicht jedoch erst nach dem Abscheiden dotiert. Dies ermöglicht es, eine hohe Dotierstoffdosis in die dielektrische Schicht einzubringen, wobei die Dicke dieser Schicht gering gehalten werden kann. Aus einer dünnen Dotierstoff haltigen Schicht wiederum ge- lingt die Ausdiffusion des Dotierstoffs in die Basisschicht in weitaus kontrollierterer Weise als aus einer dickeren Schicht. Bei letzterer wären die Grenzen des so hergestellten Dotierungsgebiets in der Basisschicht diffuser, die Ausdehnung des Dotierungsgebiets wäre schwerer zu kontrollieren.
Gegenüber bekannten Verfahren zur Implantation von Dotierstoff direkt in die Basisschicht hat die Diffusion aus der Dotierstoff haltigen dielektrischen Schicht den Vorteil, dass dabei keine implantationsbedingten Defekte und Störstellen in der Basisschicht entstehen, die die Diffusion über das gewünschte Maß hinaus befördern könnten und so schwer reproduzierbare Ergebnisse liefern würden.
Der erfindungsgemäß hergestellte Transistor wird vorzugsweise als npn Bipolartransistor ausgebildet. Dies bedeutet, dass die Basisschicht ebenso wie die dielektrische Schicht p- dotiert ist, bzw. dass der Dotierstoff vom ersten Leitfähigkeitstyp eine p-Dotierung erzeugen kann, der Dotierstoff vom zweiten Leitfähigkeitstyp dagegen eine n-Dotierung.
Möglich ist es jedoch auch, den erfindungsgemäßen Transistor als pnp Bipolartransistor auszubilden .
Vorzugsweise wird über der Basisschic?ht als dielektrische Schicht eine Oxidschicht abgeschieden, beispielsweise in einem CVD-Verfahren. Diese hat den Vorteil, dass eine ausreichend hohe Dotierstoffdosis eingebrac-ht werden kann und dass deren dielektrischen Eigenschaften auch bei hohem Gehalt an Dotierstoff erhalten bleiben.
Als Dotierstoff wird vorzugsweise BF2 eingebracht. BF2 hat den Vorteil, dass sich dessen Eindringtiefe beim Einbringen mittels Implantieren in die dielektrische Sc-hicht gut kontrollieren lässt.
Das Einbringen des Dotierstoffs und insbesondere das Einbringen von BF2 in die dielektrische Schicht erfolgt ganzflächig oder mit Hilfe einer Implantationsmaske, mit der die Flächenbereiche der dielektrischen Schicht abgedeckt werden, aus denen kein Dotierstoff in die darunterliegende Basisschicht diffundiert werden soll. Insbesondere weist die Implantationsmaske im Bereich der extrinsischen Basis eine Öffnung auf, während sie den Bereich der intrinsischen Basis abdeckt, so dass dort kein (zusätzlicher) Dotierstoff eingebracht werden kann. Im Fall eines ganzflächigen Einbringens von Dotierstoff in eine großflächig aufgebrachte dielektrisc?he Schicht erfolgt anschließend eine Strukturierung, wobei für den Emitter in einem Fenster die Basisschicht freigelegt wird.
Die Implantationsmaske kann auf einer durchgehenden dielektrischen Schicht aufgebracht sein. Vorzugsweise wird vorher in der dielektrischen Schicht zumindest ein Emitterfenster geöffnet, welches den späteren Emitter/Basiskontakt definiert. Direkt danach wird der Emitter erzeugt, indem ganzflächig eine Emitterschicht abgeschieden und strukturiert wird, um das im Emitterfenster freiliegende Halbleitersubstrat der Basis beim Implantieren nicht zu beschädigen .
Für die Emitterschicht wird eine Halbleiterschicht aufgebracht, insbesondere eine polykristalline, amorphe oder monokristalline Schicht, die mit einem Dotierstoff vom zweitem Leitfähigkeitstyp dotiert ist. Möglich ist es jedoch auch, die Emitterschicht epitaktisch aufwachsen zu lassen. Anschließend wird die Emitterschicht strukturiert. Die Implantationsmaske kann dann über der Emitterschicht bzw. dem strukturierten Emitter erzeugt werden und besteht beispielsweise aus einer Photolackschicht und gegebenenfalls weiteren darunter angeordneten Schichten, beispielsweise 0- xid- und/oder Nitridschichten. Vorzugsweise wird zur Strukturierung des Emitters eine Photolackschicht eingesetzt, die zunächst auf dem Emitter verbleibt und später als ∑mplantati- onsmaske zur Dotierung der dielektrischen Schicht verwendet werden kann .
Zur Herstellung des Halbleitersubstrats wird vorzugsweise von einem Halbleiterwafer, beispielsweise einem Siliziumwafer mit schwacher Dotierung vom ersten Leitfähigkeitstyp ausgegangen. Darin wird der Kollektor erzeugt, beispielsweise durch zusätzliche Implantation von Dotierstoffen zur Erzeugung eines stark dotierten Kollektorgebiets vom zweiten Leitfähigkeits- typ. Möglich ist es jedoch, auch für den Kollektor eine Halbleiterschicht epitaktisch auf dem Halbleiterwafer aufwachsen zu lassen. Diese kann in situ beim Aufwachsen dotiert werden. Möglich ist es jedoch auch, eine solche epitaktische Schicht nachträglich zu dotieren. Für das tiefliegende Kollektoranschlussgebiet wird vor der Epitaxie eine buried layer - eine vergrabene Schicht - erzeugt. Anschließend werden wannenfδr- mige Gebiete - Wells - durch Dotierung und anschließende Diffusion und Aktivierung erzeugt.
Im nächsten Schritt können die aktiven Transistorbereiche definiert werden, indem einzelne Transistorbereiche durch Oxidbereiche voneinander getrennt werden. Um die aktive Transistorfläche werden oxidische Sperrschichten erzeugt, beispielsweise aufgewachsenes Feldoxid (LOGOS) oder mit Oxid gefüllte isolierende Gräben (STI = shallow trench isolation) .Die Oxidbereiche können die Transistorbereiche auch von anderen Be- reichen auf der Oberfläche des Halbleitersubstrats isolieren. Der z.B. ringförmig von den isolierenden Oxidbereichen umgebene aktive Transistorbereich weist einen Durchmesser von z.B. 150 bis 400 Ä auf, bleibt frei von Oxid und bildet die Kollektoroberfläche .
Über dem Halbleiterwafer mit den definierten Transistorbereichen wird anschließend ein schwach mit einem Dotierstoff vom ersten Leitfähigkeitstyp dotierter Halbleiter als Basisschicht abgeschieden. Das Aufwachsen bzw. Abscheiden erfolgt unter epitaktischen Bedingungen, wobei die Basisschicht direkt über einen kristallinen Substratmaterial ebenfalls monokristallin aufwächst, während sie über den Oxidbereichen oder anderen nichtkristallinen Bereichen in polykristalliner oder amorpher Form aufwächst. Dabei ist es möglich, zwischen dem Halbleiterwafer und der epitaktischen Basisschicht vor der Epitaxie weitere dielektrische Zwischenschichten aufzubringen und zu strukturieren. Diese können zur zusätzlichen elektrischen Isolation der Basisschicht gegenüber dem Halbleiter- wafer dienen. Die Zwischenschicht oder Zwischenschichten sind dann so strukturiert, dass zumindest im aktiven Transistorbereich eine entsprechende Öffnung vorgesehen ist.
Die Basisschicht wird vorzugsweise in einer Schichtdicke von z.B. 1000 bis 2000 Angstroem abgeschieden. Die Dicke der e- lektrisch aktiven Basis im späteren Bipolartransistor ist a- ber wesentlich geringer und beträgt z.B. nur ein Fünftel ?bis ein Drittel der ursprünglichen Dicke der Basisschicht. Wird der spätere Basis/Emitterübergang nicht an der Grenzfläche der Basisschicht erzeugt, sondern tiefer in die Basisschicht hineinverlegt, so wird dies bei der Dicke der Basisschicht während der Abscheidung durch einen entsprechenden Schicht - dickenvorhalt berücksichtigt . Vorteilhaft stellt wie eben erläutert die epiktaktisch aufgewachsene Basisschicht die oberste Halbleiterschicht des Halbleitersubstrats dar, auf die dann- direkt die dielektrische Schicht vorzugsweise undotiert aufgebracht wird. Möglich ist jedoch auch, in der Basisschicht -bereits beim Aufwachsen ein Dotierungsprofil von beispielswei se Bor zu erzeugen. Die Basis kann aber auch ohne Epitaxie durch entsprechende Dotierung direkt in der Oberfläche eines Halbleiterwafers definiert sein.
Relativ zur Dicke der Basisschich.t weist die darüber liegende dielektrische Schicht eine nur ge inge Schichtdicke auf. Dies ist möglich, da das Einbringen de s Dotierstoffs in die dielektrische Schicht kontrolliert so erfolgen kann, dass der Dotierstoff nur bis zu einer best immten maximalen Tiefe eingebracht wird, die der Dicke der dielektrischen Schicht entspricht. Dies gelingt insbesondere bei Verwendung von BF2 als Dotierstoff. Außerdem ist es möglich, in der dielektrischen Schicht eine hohe Dosis an Dotier stoff einzulagern bzw. in diese einzubringen, der für eine liohe Dotierung der darunterliegenden Basisschicht ausreichend ist. Dieses Dotierstoffde- pot innerhalb der dielektrischen Schicht befindet sich nun ausschließlich in Flächenbereiche über der späteren extrinsischen Basis.
In einem kontrollierten thermischen Schritt wird der Dotierstoff anschließend in die Basissc-hicht eindiffundiert. Durch Kontrolle der Schichtdicke der di elektrischen Schicht und der Dotierstoffmenge darin gelingt es , die Diffusion so zu führen, dass der Dotierstoff aus der dielektrischen Schicht bis zu einer gewünschten Tiefe in die Basisschicht eindiffundiert. Damit kann eine unerwünschte laterale Diffusion des Dotierstoffs innerhalb der Basisschicht minimiert werden, so dass die durch die Implantationsmaske ursprünglich vorgegebene Verteilung des Dotierstoffs auch auf die Basisschicht übertragen werden kann und so zu einer wunschgemäßen Strukturierung des Transistors führt. Nach der Ausdiffusion des Dotierstoffs aus der dielektrischen Schicht bzw. der Eindiffu- sion in die Oberfläche des Halbleitersubstrats und insbesondere in die Basisschicht kann die dielektrische Schicht entfernt werden, beispielsweise durch Ätzen.
Möglich ist es jedoch auch, die dielektrische Schicht auf der extrinsischen Basis stehen zu lassen und in einem späteren Schritt nur ein Fenster für den Basiskontakt in der dielektrischen Schicht zu öffnen, mit dem die extrinsische Basis und damit auch die aktive Basis angeschlossen werden kann.
Der Transistor kann aus einem einheitlichen Halbleitermaterial ausgebildet werden, beispielsweise aus Silizium. Er kann aber auch als Heterobipolartransistor ausgebildet sein, bei dem zumindest eine der Schichten, ausgewählt aus Emitter, Basis und Kollektor Anteile eines weiteren Halbleiters enthält, beispielsweise bis zu 40 Atom% Germanium. Dieser Germaniumanteil kann homogen in der entsprechenden Transistorschicht o- der dem entsprechenden Transistorschichtbereich enthalten sein. Möglich ist es jedoch auch, den Germaniumgehalt in einer Transistorschicht kontinuierlich zu verändern und beispielsweise in Richtung eines pn-Übergangs hin ansteigen zu lassen. Da Germanium eine andere Bandlücke als Silizium aufweist, können so die halbleitenden Eigenschaften insbesondere die lokale Bandlücke über den Germanium-Gehalt oder ü- ber den Gehalt eines anderen oder eines weiteren Halbleiters auf den gewünschten Wert eingestellt werden. Während Kollektor und Basis vorzugsweise monokristallin ausgebildet werden, kann der Emitter auch polykristallin oder amorph sein. Möglich ist es jedoch, auch den Emitter ep-itaktisch aufwachsen zu lassen.
Einzelne oder mehrere Transistorschichten und gegebenenfalls die mit Germanium versehenen Schicht können neben dem Dotierstoff und dem gegebenenfalls vorhandenen zweiten Halbleiter noch weitere Dotierungen aufweisen, die die Eigenschaften des Halbleiters bestimmen. So können einzelne oder mehrere der Transistorschichten einen definierten Gehalt an Kohlenstoff und/oder Stickstoff aufweisen.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und dazugehöriger schematischer -Figuren näher erläutert . Die Figuren dienen zur besseren Veranschaulichung der Erfindung, sind daher nur schematisch und insbesondere nicht maßstabsgetreu ausgeführt.
Figuren 1 bis 6 zeigen anhand schematischer Querschnitte durch den Wafer und den darauf aufgebrachten Aufbau verschiedene Verfahrensstufen bei der Herstellung des erfindungsgemäßen Bipolartransistors
Figur 7 zeigt einen fertigen Bipolartransistor im schematischen Querschnitt
Ausgehend von einem Halbleiterwafer H beispielsweise einem p-dotierten Siliziumwafer wird zunächst für den tiefliegenden Kollektoranschluss eine buried layer du-rch Implantation eines eine n-Leitfähigkeit erzeugenden Stoffes, beispielsweise Phosphor, und anschließendes epitaktisc-tes Aufwachsen des Kollektorgebiets K erzeugt. Es folgt die Erzeugung und Aktivierung einer Dotierung für die Wells. Dann werden die akti- ven Transistorbereiche TB erzeugt . Dies erfolgt "vorzugsweise durch lokale Oxidation und Aufwachsen von Feldoxid. Die einzelnen Transistoren auf dem großflächigen Halble iterwafer HLW sind dann gegeneinander durch die entsprechenden Oxidbereiche OB isoliert. Mit Hilfe der Oxidbereiche können die Transistoren auch gegen andere Strukturen und Schaltungselemente, die zusätzlich auf dem Halbleiterwafer integriert werden, isoliert werden.
Figur 1 zeigt die Anordnung nach der Definition der Transistorbereiche. Auf dieser Stufe kann auch außerhalb des aktiven Transistorgebiets über eine Sinker genannte Doti erung eine leitfähige Verbindung zum Kollektoranschlussgebi et geschaffen werden.
Direkt über den aktiven Transistorbereichen TB und den ihnen benachbarten Oxidbereichen OB wird anschließend eine Basis- schicht BS unter epitaktischen Bedingungen aufgewachsen. Vorzugsweise wird dazu ein Niedertemperatur PE-CVD (plasma en- hanced CVD) Verfahren oder ein LP-CVD- (low pessu-re CVD) Verfahren eingesetzt, bei dem zumindest im Bereich über dem kristallinen Substrat, also im Bereich der intrinsischen Basis die Basisschicht in monokristalliner Modifikation aufwachsen kann. In situ wird die Basisschicht dabei leicht p-dotiert, vorzugsweise mit einem gegebenen über die Schich-tdicke variierenden Dotierstoffgehalt, beispielsweise durcb_ direkten Einbau von Bor während des AufWachsens .
Figur 2 zeigt eine Variante des Verfahrens, bei dem über dem Halbleiterwafer vor dem Aufwachsen der Basisschicht BS noch zumindest eine elektrisch isolierende Zwischenschicht ZS aufgebracht ist. Diese ist so strukturiert, dass zu-mindest der Transistorbereich TB unbedeckt bleibt. Aufgrund der unter- schiedlichen Kristallmodifikation und der gegebenenfalls vorhandenen Zwischenschicht können sich in der Basisschicht entsprechende Stufen ausbilden. Figur 2 zeigt die Anordnung nach diesem Verfahrensschritt.
Direkt auf die Basisschicht BS wird anschließend eine dielektrische Schicht DS abgeschieden, beispielsweise eine O- xidschicht in einem CVD-Verfahren (siehe Ficgur 3) .
Gemäß einer Variante wird anschließend die dielektrische Schicht DS strukturiert und dabei ein Emitterfenster EF geöffnet . Ganzflächig wird darüber dann eine stark mit einem Dotierstoff vom zweiten Leitfähigkeitstyp und insbesondere mit Arsen dotierte Emitterschicht aufgebraclnt . Vorzugsweise wird darüber eine weitere Schicht eines Die?lektrikums und insbesondere eine Oxidschicht erzeugt und die Emitterschicht anschließend mit Hilfe einer Photolackmaskestrukturiert , wobei der gewünschte Emitter E verbleibt. Dieser ist allerdings nicht identisch mit dem späteren elektrisch aktiven Emitter, der nach Diffusion im kristallinen Gebiet der Basisschicht zu liegen kommt. Figur 4 zeigt die Anordnung nach dieser Verfahrensstufe .
Im nächsten Schritt erfolgt das Einbringen von Dotierstoff in die dielektrische Schicht DS mit Hilfe eine-ET Implantations- maske (in der Figur nicht dargestellt) . Vorzugsweise wird dazu die über dem Emitter verbliebene Photolackmaske verwendet, mit deren Hilfe bereits der Emitter E strukturiert wurde. Damit wird das Verfahren selbstjustierend relativ zur Struktur des Emitters. Andernfalls wird eine Implantationsmaske verwendet bzw. erzeugt, die an den Stellen Öffnungen aufweist, in die anschließend der Dotierstoff eingebracht werden soll. Das Einbringen von Dotierstoff in die dielektrische Schicht DS erfolgt vorzugsweise durch Implantation und insbesondere durch Implantation von BF2. Dies ist in der Figur 5 durch cdie Pfeile I angedeutet. Die Implantationsbedingungen werden so gewählt, dass die maximale Implantationstiefe des Dotierstoffs keinesfalls größer ist als die Schichtdicke der dielektrischen Schicht. Dadurch wird vermieden, dass in der Basisschicht BS Stδrstellen entstehen.
Im nächsten Schritt wird der Dotierstoff aus der dielektri — sehen Schicht DS in die Basisschicht BS überführt, indem die gewünschten Diffusionsbedingungen eingestellt werden. Die Ausdiffusion von Bor aus der dielektrischen Schicht DS in den darunterliegenden Abschnitt der Basisschicht BS erfolgt bed Normaldruck unter inerten Bedingungen, beispielsweise in einer RTP (Rapid Thermal Processing) Anlage bei einer Temperatur von 960 - 1020°C und einer Dauer von 5 - 30s. Auf diese Weise erhält man eine hochdotierte extrinsische Basis, während die intrinsische Basis ihre ursprüngliche Dotierung beibehält .
Gleichzeitig mit der Diffusion des Bors aus der dielektrischen Schicht erfolgt auch eine Diffusion von Dotierstoffe-n vom zweiten Leitfähigkeitstyp aus dem Emitter in die Basis - schicht BS . Vorzugsweise ist der Emitter mit Arsen n-dotie=rt, das sich gegenüber dem mobileren Bor durch eine geringere Diffusionsgeschwindigkeit auszeichnet. Dadurch ist es möli< h, das Bor bis in eine größere Tiefe eindiffundieren zu lasse-xi, die z. B. der Schichtdicke der Basisschicht BS entspricht. Dagegen erfolgt die Eindiffusion von Arsen in eine nur geringere maximale Tiefe, die in der Figur 6 durch eine gepunktete Linie angedeutet ist. Bis zu dieser Linie verlagert sich dabei gleichzeitig auch der Halbleiterübergang zwischen der p- leitenden Basisschicht und dem n-dotierten Emitter in die monokristalline Basisschicht BS . Dadurch wird erreicht, dass der Emitter/Basis-Übergang von den an Schichtgrenzen Basis- schicht/Emitterschicht existierenden Störstellen entfernt ist .
Durch den gesamten Diffusionsvorgang wird die Basisschicht im Bereich der extrinsischen Basis EB hochdotiert und damit niederohmig . Im übrigen überwiegend monokristallinen Bereich der Basisschicht BS verbleibt die intrinsische Basis IB, die im Bipolartransistor die eigentliche Basisfunktion zur Verfügung stellt. Der elektrische Anschluss der intrinsischen (aktiven) Basis IB erfolgt über die extrinsische Basis EB, die durch die hohe Dotierung eine hohe Leitfähigkeit und damit einen niederohmigen Basisanschluss gewährleistet. Zwischen der aktiven Basis, die streng genommen durch den Emitterbasisübergang definiert wird, und der extrinsischen Basis EB verbleibt ein Sicherheitsabstand, der im erfindungsgemäßen Verfahren minimiert wird.
Figur 7 zeigt einen fertigen Bipolartransistor, bei dem gegenüber der bisherigen Anordnung nun noch die Kontakte zum Anschließen der einzelnen Transistorschichten erzeugt worden sind. Direkt über dem Emitter E wird beispielsweise ein Emitterkontakt EK erzeugt, der aus Polysilizium oder einem Metall, insbesondere aus Aluminium, Wolfram oder Kupfer ausgebildet ist. Im Bereich der extrinsischen Basis EB wird über der Basisschicht in der dielektrischen Schicht DS und den anderen gegebenenfalls darüber aufgebrachten Schichten in einem Fenster die Basisschicht BS freigelegt und der Basiskontakt BK aufgebracht. Der Kontakt zum Kollektor ist außerhalb des Transistorbereichs vorgenommen. Dazu wird ein mit Dotierstoff vom zweiten Leitfähigkeitstyp hochdotierter Kollektoran- schluss KA im Halbleitersubstrat HLS erzeugt . Mit dem Kollek- toranschluss KA wird eine tiefliegende, hochdotierte, vergrabene Kollektorschicht VK kontaktiert, die wiederum mit dem Kollektorgebiet KG und einem selektiv implantierten Kollektorgebiet KA in Verbindung steht. Auf diese Weise wird ein durchgehend hochdotierter und damit niederohmiger Anschluss über Kollektoranschluss KA, vergrabene Kollektorschicht VK und Kollektorgebiet KG hergestellt, die allesamt eine hohe Dotierung vom zweiten Leitfähigkeitstyp aufweisen.
Der erfindungsgemäße Transistor zeichnet sich durch eine in- trinsische Basis aus, die relativ dünn gehalten werden kann und deren Dotierstoffverteilung durch die epitaktische Abscheidung definiert ist. Die geringe Dicke ermöglicht eine schnelle Überbrückung der intrinsischen Basis durch die vom Emitter initiierten Ladungsträger und damit kurze Schaltzeiten des Transistors. Die intrinsische Basis ist auch nicht durch eine Ausdiffusion ihrer Dotierstoffelemente, insbesondere der Boratome in benachbarte Schichtbereiche von Emitter oder Kollektor verbreitert, wie dies insbesondere bei der bekannten Dotierstoffimplantation der gesamten Basisschicht als nachteilige Begleiterscheinung zu erwarten wäre. Dennoch wird über die extrinsische Basis, die durch die Eindiffusion zusätzlichen Dotierstoffs niederohmig und damit gut elektrisch leitend ist, insgesamt ein niederohmiger Anschluss der intrinsischen Basis und damit des gesamten Transistors ermöglicht. Mit dem erfindungsgemäßen Verfahren können die einzelnen Bestandteile des Transistors ausreichend separiert werden, ohne dass dadurch der Widerstand des Basisanschlusses gegenüber bekannten Transistoren erhöht wird. Ein erfindungsgemäßer Transistor ist daher insbesondere für schnelle logische und analoge Schaltkreise geeignet und erlaubt eine hohe Schaltfrequenz . Der Abstand zwischen hochdotierter extrinsischer Basis und dem Emitter kann mit Hilfe des erfindungsgemäßen Verfahrens so gewählt werden, dass einerseits ein niederohmiger Basisanschluss über die extrinsische Basis hin zum Emitter-/Basis- übergang möglich ist und andererseits das Tunneln von Ladungsträgern zwischen dem hochdotierten Bereich der Basisschicht und dem hochdotierten Emitter auf einen gewünschten Wert beschränkt bzw. unter einen maximal tolerierbaren Wert abgesenkt wird.
Obwohl das erfindungsgemäße Verfahren nur anhand eines einzigen Ausführungsbeispiels beschrieben werden konnte, ist es doch nicht auf dieses beschränkt . Im Rahmen der Erfindung liegen vielmehr zahlreiche Abwandlungen der angegebenen Verf hrensparameter und insbesondere der Materialauswahl .

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Bipolartransistors mit hochdotierter extrinsischer Basis (EB) , bei dem auf einem Halbleitersubstrat (HLS) eine Basisschicht (BS) vorgesehen wird, bei dem eine dielektrische Schicht (DS) schwach- oder undotiert auf der Basisschicht abgeschieden wird bei dem in die dielektrische Schicht ein Dotierstoff vom ersten Leitfähigkeitstyp eingebracht wird, bei dem in einem kontrollierten thermischen Schritt der Dotierstoff aus der dielektrischen Schicht in das Halbleitersubstrat eindiffundiert, wobei eine niederohmig dotierte extrinsische Basis entsteht.
2. Verfahren nach Anspruch 1 , bei dem als dielektrische Schicht (DS) eine Oxidschicht abgeschieden wird, in die nachträglich als Dotierstoff BF2 eingebracht wird.
3. Verfahren nach Anspruch 1 oder 2 , bei dem in der dielektrischen Schicht (DS) ein Emitterfenster (EF) geöffnet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem eine Implantationsmaske aufgebracht und so strukturiert wird, dass in einem für die spätere extrinsische Basis (EB) vorgesehenen Bereich eine Öffnung verbleibt
5. Verfahren nach Anspruch 3 oder 4 , bei dem vor dem Einbringen des Dotierstoffs in die dielektrische Schicht (DS) der Emitter (E) durch Aufbringen und Strukturieren einer polykristallinen, mit einem Dotierstoff vom zweiten Leitfähigkeitstyp dotierten Emitterschicht über dem Emitterfenster (EF) erzeugt wird.
6. Verfahren nach Anspruch 5 , bei dem die Strukturierung der Emitterschicht mit einer photostrukturierten Lackmaske erfolgt, die auf dem Emitter (E) verbleibt und später als Implantationsmaske zum Implantieren des Dotierstoffs in die dielektrische Schicht verwendet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem zur Herstellung des Halbleitersubstrats (HLS) in einem mit einem Dotierstoff vom zweiten Leitfähigkeitstyp dotierten Halbleiterwafer (HLW) aktive Transistorbereiche (TB) definiert und durch Oxidbereiche (OB) elektrisch isoliert werden und bei dem ganzflächig eine mit einem Dotierstoff vom ersten Leitf higkeitstyp schwach dotierte Basisschicht (BS) epitaxi- al aufgewachsen wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem im Halbleiterwafer (HLW) im aktiven Transistorbereich (TB) eine mit einem Dotierstoff vom zweiten Leitfähigkeitstyp dotierte vergrabene Kollektorschicht (VK) durch Implantation erzeugt wird, die zum elektrischen Anschluss des Kollektors dient .
9. Verfahren nach einem der Ansprüche 1 - 8, bei dem zum Einbringen des Dotierstoffs in die dielektrische Schicht (DS) BF2 implantiert wird.
10. Verfahren nach einem der Ansprüche 1 -8, bei dem man BF2 aus der Gasphase in die dielektrische Schicht (DS) eindiffundieren läßt.
11. Verfahren nach einem der Ansprüche 4 - 9, bei dem die Emitterschicht mit Arsen dotiert wird, bei dem während der Eindiffusion des Dotierstoffs in die Basisschicht (BS) auch Arsen aus dem Emitter (E) in einen Oberflächenbereich der Basisschicht (BS) eindiffundiert.
12.Verfahren nach einem der Ansprüche 4 - 10, bei dem die dielektrische Schicht (DS) nach dem Strukturieren der Emitterschicht und nach der Ausdiffusion des Dotierstoffs in freiliegenden Bereichen durch Ätzen entfernt wird.
13. Verfahren nach einem der Ansprüche 1 - 11, bei dem ein n-dotierter Halbleiterwafer (HLW) bereit gestellt wird bei dem ganzflächig eine p-dotierte Basisschicht (BS) epi- taxial auf dem Halbleiterwafer aufgewachsen wird bei dem auf der Basisschicht eine dielektrische Schicht (DS) schwach- oder undotiert aufgebracht wird bei dem in der dielektrischen Schicht ein Emitterfenster (EF) geöffnet wird der Emitter (E) durch Aufbringen und Strukturieren einer As-dotierten polykristallinen Emitterschicht über dem Emitterfenster erzeugt wird. bei dem mit Hilfe einer Implantationsmaske in die dielektrische Schicht BF2 als Dotierstoff eingebracht wird, bei dem man in einem kontrollierten thermischen Schritt Bor aus der dielektrischen Schicht in die Basisschicht im Bereich der extrinsischen Basis (EB) eindiffundieren lässt, wobei diese niederohmig wird, und gleichzeitig Arsen aus dem Emitter durch das Emitterfenster in einen oberen Bereich der Basisschicht (BS) eindiffundiert.
14. Verfahren nach Anspruch 13, bei dem als Implantationsmaske eine über einer Oxidschicht über dem Emitter (E) aufgebrachte Photomaske verwendet wird, wobei diese Photomaske vorher bereits zur Strukturierung der Emitterschicht eingesetzt wurde.
15.Verfahren nach Anspruch 13 oder 14, bei dem der Kollektoranschluss über eine n+-dotierte Buried Layer erfolgt und bei dem über dem Emitter und im Bereich der extrinsischen Basis der jeweilige Halbleiter freigelegt und metallische Kontakte darüber erzeugt werden.
PCT/EP2005/000500 2004-03-18 2005-01-19 Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss WO2005098926A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/593,141 US7618871B2 (en) 2004-03-18 2005-01-19 Method for the production of a bipolar transistor comprising an improved base terminal
EP05706930A EP1726038A1 (de) 2004-03-18 2005-01-19 Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004013478A DE102004013478B4 (de) 2004-03-18 2004-03-18 Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss
DE102004013478.2 2004-03-18

Publications (1)

Publication Number Publication Date
WO2005098926A1 true WO2005098926A1 (de) 2005-10-20

Family

ID=34960327

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/000500 WO2005098926A1 (de) 2004-03-18 2005-01-19 Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss

Country Status (4)

Country Link
US (1) US7618871B2 (de)
EP (1) EP1726038A1 (de)
DE (1) DE102004013478B4 (de)
WO (1) WO2005098926A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618871B2 (en) * 2004-03-18 2009-11-17 Austriamicrosystems Ag Method for the production of a bipolar transistor comprising an improved base terminal

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807539B1 (en) 2007-03-26 2010-10-05 Marvell International Ltd. Ion implantation and process sequence to form smaller base pick-up
EP2202784B1 (de) * 2008-12-29 2017-10-25 Imec Herstellungsverfahren für einen Übergang
US8927379B2 (en) 2012-09-26 2015-01-06 International Business Machines Corporation Method to bridge extrinsic and intrinsic base by selective epitaxy in BiCMOS technology

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886569A (en) * 1970-01-22 1975-05-27 Ibm Simultaneous double diffusion into a semiconductor substrate
EP0219243A2 (de) * 1985-10-11 1987-04-22 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines bipolaren Transistors
US6028345A (en) * 1995-01-30 2000-02-22 Texas Instruments Incorporated Reduced resistance base contact for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer
US20020003286A1 (en) * 1998-06-05 2002-01-10 Stmicroelectronics S.A. Vertical bipolar transistor including an extrinsic base with reduced roughness, and fabrication process

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2031253A1 (en) * 1989-12-01 1991-06-02 Kenji Aoki Method of producing bipolar transistor
JPH03265131A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH05110079A (ja) * 1991-10-18 1993-04-30 Fujitsu Ltd 半導体装置の製造方法
CA2295990A1 (en) * 1997-07-11 1999-01-21 Telefonaktiebolaget Lm Ericsson A process for manufacturing ic-components to be used at radio frequencies
US6248650B1 (en) * 1997-12-23 2001-06-19 Texas Instruments Incorporated Self-aligned BJT emitter contact
DE19840866B4 (de) 1998-08-31 2005-02-03 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Verfahren zur Dotierung der externen Basisanschlußgebiete von Si-basierten Einfach-Polysilizium-npn-Bipolartransistoren
US6239477B1 (en) * 1998-10-07 2001-05-29 Texas Instruments Incorporated Self-aligned transistor contact for epitaxial layers
SE517833C2 (sv) * 1999-11-26 2002-07-23 Ericsson Telefon Ab L M Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden
US6506659B2 (en) 2001-03-17 2003-01-14 Newport Fab, Llc High performance bipolar transistor
US6699765B1 (en) * 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
US6686250B1 (en) * 2002-11-20 2004-02-03 Maxim Integrated Products, Inc. Method of forming self-aligned bipolar transistor
US6965133B2 (en) * 2004-03-13 2005-11-15 International Business Machines Corporation Method of base formation in a BiCMOS process
DE102004013478B4 (de) * 2004-03-18 2010-04-01 Austriamicrosystems Ag Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss
JP2006080508A (ja) * 2004-08-27 2006-03-23 Asahi Kasei Microsystems Kk 半導体デバイス及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886569A (en) * 1970-01-22 1975-05-27 Ibm Simultaneous double diffusion into a semiconductor substrate
EP0219243A2 (de) * 1985-10-11 1987-04-22 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines bipolaren Transistors
US6028345A (en) * 1995-01-30 2000-02-22 Texas Instruments Incorporated Reduced resistance base contact for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer
US20020003286A1 (en) * 1998-06-05 2002-01-10 Stmicroelectronics S.A. Vertical bipolar transistor including an extrinsic base with reduced roughness, and fabrication process

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KRAVETSKY ET AL.: "A study of ion-implanted Si(111) and Si(111)/silicon oxide by optical second harmonic generation", SURFACE SCIENCE, vol. 402-404, 15 May 1998 (1998-05-15), NETHERLANDS, pages 542 - 546, XP002326985 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618871B2 (en) * 2004-03-18 2009-11-17 Austriamicrosystems Ag Method for the production of a bipolar transistor comprising an improved base terminal

Also Published As

Publication number Publication date
US7618871B2 (en) 2009-11-17
DE102004013478A1 (de) 2005-10-06
EP1726038A1 (de) 2006-11-29
DE102004013478B4 (de) 2010-04-01
US20070269953A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
EP2377149B1 (de) Bipolartransistor mit selbstjustiertem emitterkontakt
EP1825504B1 (de) Vertikaler bipolartransistor
EP1597770A1 (de) Bipolartransistor mit verbessertem basis-emitter- bergang und verfahren zur herstellung
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
EP1116278B1 (de) Bipolartransistor und verfahren zu seiner herstellung
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE3936507A1 (de) Selbstjustierter, planarer bipolartransistor mit heterouebergang und verfahren zur herstellung desselben
WO2005055324A2 (de) Bipolartransistor mit erhöhtem basisanschlussgebiet und verfahren zu seiner herstellung
EP1454359B1 (de) Bipolare halbleitervorrichtung und verfahren zu ihrer herstellung
EP1726038A1 (de) Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss
EP1655783A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
WO2003046947A2 (de) Bipolar transistor
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
EP1436842A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE10254663B4 (de) Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen
EP1118124B1 (de) Bipolartransistor und verfahren zu seiner herstellung
EP1153437B1 (de) Bipolartransistor und verfahren zu seiner herstellung
EP1655782A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
EP4199064A1 (de) Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie
DE102004055147B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit dotierter extrinsischer Basis
DE102004054806A1 (de) Bipolartransistor mit verbessertem Basisanschluss und Verfahren zur Herstellung
WO2000017932A1 (de) Bipolartransistor und verfahren zu seiner herstellung
DE10000645A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2005706930

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005706930

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10593141

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10593141

Country of ref document: US