DE102004013478A1 - Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss - Google Patents

Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss Download PDF

Info

Publication number
DE102004013478A1
DE102004013478A1 DE102004013478A DE102004013478A DE102004013478A1 DE 102004013478 A1 DE102004013478 A1 DE 102004013478A1 DE 102004013478 A DE102004013478 A DE 102004013478A DE 102004013478 A DE102004013478 A DE 102004013478A DE 102004013478 A1 DE102004013478 A1 DE 102004013478A1
Authority
DE
Germany
Prior art keywords
layer
emitter
dopant
base
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004013478A
Other languages
English (en)
Other versions
DE102004013478B4 (de
Inventor
Gerald Dr. Meinhardt
Jochen Dr. Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102004013478A priority Critical patent/DE102004013478B4/de
Priority to PCT/EP2005/000500 priority patent/WO2005098926A1/de
Priority to US10/593,141 priority patent/US7618871B2/en
Priority to EP05706930A priority patent/EP1726038A1/de
Publication of DE102004013478A1 publication Critical patent/DE102004013478A1/de
Application granted granted Critical
Publication of DE102004013478B4 publication Critical patent/DE102004013478B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

Zur Herstellung eines verbesserten Biopolartransistors mit niederohmigen Basisanschluss wird vorgeschlagen, über dem Halbleitersubstrat eine dielektrische Schicht abzuscheiden und über eine Implantationsmaske hoch zu dotieren. In einem daran anschließenden kontrollierten thermischen Schritt wird der Dotierstoff anschließend aus der als Dotierstoffdepot dienenden dielektrischen Schicht in das Halbleitersubstrat eindiffundiert. Dabei entsteht ein niederohmiger Bereich, mit dem die extrinsische Basis schonend definiert werden kann.

Description

  • Die Erfindung betrifft Verfahren zur Herstellung eines Bipolartransistors mit einem Emitter, einem Kollektor und mit einer in eine intrinsische und eine extrinsische Basis aufgeteilte Basisschicht und ein Verfahren zur Herstellung des Transistors.
  • Aus der Druckschrift "SiGe Bipolar Technology for Mixed Digital and Analog RF Applications", J. Böck et al. IEEE 2000 sind Transistoren der eingangs genannten Art bekannt, bei denen die Basisschicht einen intrinsischen Abschnitt und einen extrinsischen Abschnitt aufweist, wobei der extrinsische Abschnitt einen Basiskontakt mit dem intrinsischen Abschnitt verbindet. Der extrinsische Abschnitt weist dabei eine relativ geringe Bordotierung auf. Dies ergibt als Nachteil einen hohen Widerstand der Basisschicht und führt zu einem Absinken der Leistungsverstärkung bereits bei niedrigeren Frequenzen und damit zu einer effektiven Verlangsamung des Transistors. Zusätzlich bewirkt der höhere Basiszuleitungswiderstand ein höheres Rauschen.
  • Aus der US 6028345 B1 ist ein Verfahren zur Herstellung eines Transistors mit niederohmig dotierter extrinsischer Basis bekannt, bei dem im Bereich der extrinsischen Basis eine Glasschicht hochdotiert abgeschieden wird, aus der in einem thermischen Schritt Dotierstoff in die extrinsische Basis eingetrieben wird. Dieses Verfahren hat den Nachteil, dass das Abscheiden einer ausreichend hochdotierten Schicht in einem CVD Prozess Probleme bereitet.
    •
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren der eingangs genannten Art anzugeben, mit dem ein niederohmiger Basisanschluss in einfacher Weise erzeugt werden kann und welches einfach und kontrolliert durchführbar ist.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind weiteren Ansprüchen zu entnehmen.
  • Die Erfindung nutzt ebenfalls das Prinzip einer differentiellen Basis, wobei zunächst eine üblicherweise schwach dotierte, kristalline Halbleiterschicht als Basisschicht vorgesehen wird. Ein für die spätere extrinsische Basis vorgesehener Bereich dieser Basisschicht wird durch Eindiffusion eines Dotierstoffs vom ersten Leitfähigkeitstyp aus einer darüber abgeschiedenen dielektrischen Schicht höher dotiert, so dass ein niederohmiger Basisanschluss daraus realisiert werden kann. Der geringe Widerstand des Basisanschlusses bzw. der extrinsischen Basis ermöglicht einen Transistor mit nur kurzen Schaltzeiten bzw. mit einer hohen maximalen Schaltfrequenz. Da die intrinsische Basis gegenüber der extrinsischen eine niedrigere Dotierung aufweist, werden die mit einer hohen Dotierung verbundenen Nachteile vermieden. Insbesondere wird dadurch der Tunnelstrom zwischen einem späteren, hochdotierten Emitter und der (hier nicht) hochdotierten intrinsischen Basis unterdrückt.
  • Erfindungsgemäß wird die dielektrische Schicht jedoch erst nach dem Abscheiden dotiert. Dies ermöglicht es, eine hohe Dotierstoffdosis in die dielektrische Schicht einzubringen, wobei die Dicke dieser Schicht gering gehalten werden kann. Aus einer dünnen Dotierstoff haltigen Schicht wiederum ge lingt die Ausdiffusion des Dotierstoffs in die Basisschicht in weitaus kontrollierterer Weise als aus einer dickeren Schicht. Bei letzterer wären die Grenzen des so hergestellten Dotierungsgebiets in der Basisschicht diffuser, die Ausdehnung des Dotierungsgebiets wäre schwerer zu kontrollieren.
  • Gegenüber bekannten Verfahren zur Implantation von Dotierstoff direkt in die Basisschicht hat die Diffusion aus der Dotierstoff haltigen dielektrischen Schicht den Vorteil, dass dabei keine implantationsbedingten Defekte und Störstellen in der Basisschicht entstehen, die die Diffusion über das gewünschte Maß hinaus befördern könnten und so schwer reproduzierbare Ergebnisse liefern würden.
  • Der erfindungsgemäß hergestellte Transistor wird vorzugsweise als npn Bipolartransistor ausgebildet. Dies bedeutet, dass die Basisschicht ebenso wie die dielektrische Schicht p-dotiert ist, bzw. dass der Dotierstoff vom ersten Leitfähigkeitstyp eine p-Dotierung erzeugen kann, der Dotierstoff vom zweiten Leitfähigkeitstyp dagegen eine n-Dotierung.
  • Möglich ist es jedoch auch, den erfindungsgemäßen Transistor als pnp Bipolartransistor auszubilden.
  • Vorzugsweise wird über der Basisschicht als dielektrische Schicht eine Oxidschicht abgeschieden, beispielsweise in einem CVD-Verfahren. Diese hat den Vorteil, dass eine ausreichend hohe Dotierstoffdosis eingebracht werden kann und dass deren dielektrischen Eigenschaften auch bei hohem Gehalt an Dotierstoff erhalten bleiben.
  • Als Dotierstoff wird vorzugsweise BF2 eingebracht. BF2 hat den Vorteil, dass sich dessen Eindringtiefe beim Einbringen mittels Implantieren in die dielektrische Schicht gut kontrollieren lässt.
  • Das Einbringen des Dotierstoffs und insbesondere das Einbringen von BF2 in die dielektrische Schicht erfolgt ganzflächig oder mit Hilfe einer Implantationsmaske, mit der die Flächenbereiche der dielektrischen Schicht abgedeckt werden, aus denen kein Dotierstoff in die darunterliegende Basisschicht diffundiert werden soll. Insbesondere weist die Implantationsmaske im Bereich der extrinsischen Basis eine Öffnung auf, während sie den Bereich der intrinsischen Basis abdeckt, so dass dort kein (zusätzlicher) Dotierstoff eingebracht werden kann. Im Fall eines ganzflächigen Einbringens von Dotierstoff in eine großflächig aufgebrachte dielektrische Schicht erfolgt anschließend eine Strukturierung, wobei für den Emitter in einem Fenster die Basisschicht freigelegt wird.
  • Die Implantationsmaske kann auf einer durchgehenden dielektrischen Schicht aufgebracht sein. Vorzugsweise wird vorher in der dielektrischen Schicht zumindest ein Emitterfenster geöffnet, welches den späteren Emitter/Basiskontakt definiert. Direkt danach wird der Emitter erzeugt, indem ganzflächig eine Emitterschicht abgeschieden und strukturiert wird, um das im Emitterfenster freiliegende Halbleitersubstrat der Basis beim Implantieren nicht zu beschädigen.
  • Für die Emitterschicht wird eine Halbleiterschicht aufgebracht, insbesondere eine polykristalline, amorphe oder monokristalline Schicht, die mit einem Dotierstoff vom zweitem Leitfähigkeitstyp dotiert ist. Möglich ist es jedoch auch, die Emitterschicht epitaktisch aufwachsen zu lassen. Anschließend wird die Emitterschicht strukturiert.
  • Die Implantationsmaske kann dann über der Emitterschicht bzw. dem strukturierten Emitter erzeugt werden und besteht beispielsweise aus einer Photolackschicht und gegebenenfalls weiteren darunter angeordneten Schichten, beispielsweise Oxid- und/oder Nitridschichten. Vorzugsweise wird zur Strukturierung des Emitters eine Photolackschicht eingesetzt, die zunächst auf dem Emitter verbleibt und später als Implantationsmaske zur Dotierung der dielektrischen Schicht verwendet werden kann.
  • Zur Herstellung des Halbleitersubstrats wird vorzugsweise von einem Halbleiterwafer, beispielsweise einem Siliziumwafer mit schwacher Dotierung vom ersten Leitfähigkeitstyp ausgegangen. Darin wird der Kollektor erzeugt, beispielsweise durch zusätzliche Implantation von Dotierstoffen zur Erzeugung eines stark dotierten Kollektorgebiets vom zweiten Leitfähigkeitstyp. Möglich ist es jedoch, auch für den Kollektor eine Halbleiterschicht epitaktisch auf dem Halbleiterwafer aufwachsen zu lassen. Diese kann in situ beim Aufwachsen dotiert werden. Möglich ist es jedoch auch, eine solche epitaktische Schicht nachträglich zu dotieren. Für das tiefliegende Kollektoranschlussgebiet wird vor der Epitaxie eine buried layer – eine vergrabene Schicht – erzeugt. Anschließend werden wannenförmige Gebiete – Wells – durch Dotierung und anschließende Diffusion und Aktivierung erzeugt.
  • Im nächsten Schritt können die aktiven Transistorbereiche definiert werden, indem einzelne Transistorbereiche durch Oxidbereiche voneinander getrennt werden. Um die aktive Transistorfläche werden oxidische Sperrschichten erzeugt, beispielsweise aufgewachsenes Feldoxid (LOCOS) oder mit Oxid gefüllte isolierende Gräben (STI = shallow trench isolation). Die Oxidbereiche können die Transistorbereiche auch von anderen Be reichen auf der Oberfläche des Halbleitersubstrats isolieren. Der z.B. ringförmig von den isolierenden Oxidbereichen umgebene aktive Transistorbereich weist einen Durchmesser von z.B. 150 bis 400 A auf, bleibt frei von Oxid und bildet die Kollektoroberfläche.
  • Über dem Halbleiterwafer mit den definierten Transistorbereichen wird anschließend ein schwach mit einem Dotierstoff vom ersten Leitfähigkeitstyp dotierter Halbleiter als Basisschicht abgeschieden. Das Aufwachsen bzw. Abscheiden erfolgt unter epitaktischen Bedingungen, wobei die Basisschicht direkt über einen kristallinen Substratmaterial ebenfalls monokristallin aufwächst, während sie über den Oxidbereichen oder anderen nichtkristallinen Bereichen in polykristalliner oder amorpher Form aufwächst. Dabei ist es möglich, zwischen dem Halbleiterwafer und der epitaktischen Basisschicht vor der Epitaxie weitere dielektrische Zwischenschichten aufzubringen und zu strukturieren. Diese können zur zusätzlichen elektrischen Isolation der Basisschicht gegenüber dem Halbleiterwafer dienen. Die Zwischenschicht oder Zwischenschichten sind dann so strukturiert, dass zumindest im aktiven Transistorbereich eine entsprechende Öffnung vorgesehen ist.
  • Die Basisschicht wird vorzugsweise in einer Schichtdicke von z.B. 1000 bis 2000 Angstroem abgeschieden. Die Dicke der elektrisch aktiven Basis im späteren Bipolartransistor ist aber wesentlich geringer und beträgt z.B. nur ein Fünftel bis ein Drittel der ursprünglichen Dicke der Basisschicht. Wird der spätere Basis/Emitterübergang nicht an der Grenzfläche der Basisschicht erzeugt, sondern tiefer in die Basisschicht hineinverlegt, so wird dies bei der Dicke der Basisschicht während der Abscheidung durch einen entsprechenden Schichtdickenvorhalt berücksichtigt.
  • Vorteilhaft stellt wie eben erläutert die epiktaktisch aufgewachsene Basisschicht die oberste Halbleiterschicht des Halbleitersubstrats dar, auf die dann direkt die dielektrische Schicht vorzugsweise undotiert aufgebracht wird. Möglich ist jedoch auch, in der Basisschicht bereits beim Aufwachsen ein Dotierungsprofil von beispielsweise Bor zu erzeugen. Die Basis kann aber auch ohne Epitaxie durch entsprechende Dotierung direkt in der Oberfläche eines Halbleiterwafers definiert sein.
  • Relativ zur Dicke der Basisschicht weist die darüber liegende dielektrische Schicht eine nur geringe Schichtdicke auf. Dies ist möglich, da das Einbringen des Dotierstoffs in die dielektrische Schicht kontrolliert so erfolgen kann, dass der Dotierstoff nur bis zu einer bestimmten maximalen Tiefe eingebracht wird, die der Dicke der dielektrischen Schicht entspricht. Dies gelingt insbesondere bei Verwendung von BF2 als Dotierstoff. Außerdem ist es möglich, in der dielektrischen Schicht eine hohe Dosis an Dotierstoff einzulagern bzw. in diese einzubringen, der für eine hohe Dotierung der darunterliegenden Basisschicht ausreichend ist. Dieses Dotierstoffdepot innerhalb der dielektrischen Schicht befindet sich nun ausschließlich in Flächenbereichen über der späteren extrinsischen Basis.
  • In einem kontrollierten thermischen Schritt wird der Dotierstoff anschließend in die Basisschicht eindiffundiert. Durch Kontrolle der Schichtdicke der dielektrischen Schicht und der Dotierstoffmenge darin gelingt es, die Diffusion so zu führen, dass der Dotierstoff aus der dielektrischen Schicht bis zu einer gewünschten Tiefe in die Basisschicht eindiffundiert. Damit kann eine unerwünschte laterale Diffusion des Dotierstoffs innerhalb der Basisschicht minimiert werden, so dass die durch die Implantationsmaske ursprünglich vorgegebene Verteilung des Dotierstoffs auch auf die Basisschicht übertragen werden kann und so zu einer wunschgemäßen Strukturierung des Transistors führt. Nach der Ausdiffusion des Dotierstoffs aus der dielektrischen Schicht bzw. der Eindiffusion in die Oberfläche des Halbleitersubstrats und insbesondere in die Basisschicht kann die dielektrische Schicht entfernt werden, beispielsweise durch Ätzen.
  • Möglich ist es jedoch auch, die dielektrische Schicht auf der extrinsischen Basis stehen zu lassen und in einem späteren Schritt nur ein Fenster für den Basiskontakt in der dielektrischen Schicht zu öffnen, mit dem die extrinsische Basis und damit auch die aktive Basis angeschlossen werden kann.
  • Der Transistor kann aus einem einheitlichen Halbleitermaterial ausgebildet werden, beispielsweise aus Silizium. Er kann aber auch als Heterobipolartransistor ausgebildet sein, bei dem zumindest eine der Schichten, ausgewählt aus Emitter, Basis und Kollektor Anteile eines weiteren Halbleiters enthält, beispielsweise bis zu 40 Atom% Germanium. Dieser Germaniumanteil kann homogen in der entsprechenden Transistorschicht oder dem entsprechenden Transistorschichtbereich enthalten sein. Möglich ist es jedoch auch, den Germaniumgehalt in einer Transistorschicht kontinuierlich zu verändern und beispielsweise in Richtung eines pn-Übergangs hin ansteigen zu lassen. Da Germanium eine andere Bandlücke als Silizium aufweist, können so die halbleitenden Eigenschaften insbesondere die lokale Bandlücke über den Germanium-Gehalt oder über den Gehalt eines anderen oder eines weiteren Halbleiters auf den gewünschten Wert eingestellt werden. Während Kollektor und Basis vorzugsweise monokristallin ausgebildet werden, kann der Emitter auch polykristallin oder amorph sein. Möglich ist es jedoch, auch den Emitter epitaktisch aufwachsen zu lassen.
  • Einzelne oder mehrere Transistorschichten und gegebenenfalls die mit Germanium versehenen Schicht können neben dem Dotierstoff und dem gegebenenfalls vorhandenen zweiten Halbleiter noch weitere Dotierungen aufweisen, die die Eigenschaften des Halbleiters bestimmen. So können einzelne oder mehrere der Transistorschichten einen definierten Gehalt an Kohlenstoff und/oder Stickstoff aufweisen.
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und dazugehöriger schematischer Figuren näher erläutert. Die Figuren dienen zur besseren Veranschaulichung der Erfindung, sind daher nur schematisch und insbesondere nicht maßstabsgetreu ausgeführt.
    •
  • 1 bis 6 zeigen anhand schematischer Querschnitte durch den Wafer und den darauf aufgebrachten Aufbau verschiedene Verfahrensstufen bei der Herstellung des erfindungsgemäßen Bipolartransistors
  • 7 zeigt einen fertigen Bipolartransistor im schematischen Querschnitt
  • Ausgehend von einem Halbleiterwafer HLW, beispielsweise einem p-dotierten Siliziumwafer wird zunächst für den tiefliegenden Kollektoranschluss eine buried layer durch Implantation eines eine n-Leitfähigkeit erzeugenden Stoffes, beispielsweise Phosphor, und anschließendes epitaktisches Aufwachsen des Kollektorgebiets K erzeugt. Es folgt die Erzeugung und Aktivierung einer Dotierung für die Wells. Dann werden die akti ven Transistorbereiche TB erzeugt. Dies erfolgt vorzugsweise durch lokale Oxidation und Aufwachsen von Feldoxid. Die einzelnen Transistoren auf dem großflächigen Halbleiterwafer HLW sind dann gegeneinander durch die entsprechenden Oxidbereiche OB isoliert. Mit Hilfe der Oxidbereiche können die Transistoren auch gegen andere Strukturen und Schaltungselemente, die zusätzlich auf dem Halbleiterwafer integriert werden, isoliert werden.
  • 1 zeigt die Anordnung nach der Definition der Transistorbereiche. Auf dieser Stufe kann auch außerhalb des aktiven Transistorgebiets über eine Sinker genannte Dotierung eine leitfähige Verbindung zum Kollektoranschlussgebiet geschaffen werden.
  • Direkt über den aktiven Transistorbereichen TB und den ihnen benachbarten Oxidbereichen OB wird anschließend eine Basisschicht BS unter epitaktischen Bedingungen aufgewachsen. Vorzugsweise wird dazu ein Niedertemperatur PE-CVD (plasma enhanced CVD) Verfahren oder ein LP-CVD-(low pessure CVD) Verfahren eingesetzt, bei dem zumindest im Bereich über dem kristallinen Substrat, also im Bereich der intrinsischen Basis die Basisschicht in monokristalliner Modifikation aufwachsen kann. In situ wird die Basisschicht dabei leicht p-dotiert, vorzugsweise mit einem gegebenen über die Schichtdicke variierenden Dotierstoffgehalt, beispielsweise durch direkten Einbau von Bor während des Aufwachsens.
  • 2 zeigt eine Variante des Verfahrens, bei dem über dem Halbleiterwafer vor dem Aufwachsen der Basisschicht BS noch zumindest eine elektrisch isolierende Zwischenschicht ZS aufgebracht ist. Diese ist so strukturiert, dass zumindest der Transistorbereich TB unbedeckt bleibt. Aufgrund der unter schiedlichen Kristallmodifikation und der gegebenenfalls vorhandenen Zwischenschicht können sich in der Basisschicht entsprechende Stufen ausbilden. 2 zeigt die Anordnung nach diesem Verfahrensschritt.
  • Direkt auf die Basisschicht BS wird anschließend eine dielektrische Schicht DS abgeschieden, beispielsweise eine Oxidschicht in einem CVD-Verfahren (siehe 3).
  • Gemäß einer Variante wird anschließend die dielektrische Schicht DS strukturiert und dabei ein Emitterfenster EF geöffnet. Ganzflächig wird darüber dann eine stark mit einem Dotierstoff vom zweiten Leitfähigkeitstyp und insbesondere mit Arsen dotierte Emitterschicht aufgebracht. Vorzugsweise wird darüber eine weitere Schicht eines Dielektrikums und insbesondere eine Oxidschicht erzeugt und die Emitterschicht anschließend mit Hilfe einer Photolackmaskestrukturiert, wobei der gewünschte Emitter E verbleibt. Dieser ist allerdings nicht identisch mit dem späteren elektrisch aktiven Emitter, der nach Diffusion im kristallinen Gebiet der Basisschicht zu liegen kommt. 4 zeigt die Anordnung nach dieser Verfahrensstufe.
  • Im nächsten Schritt erfolgt das Einbringen von Dotierstoff in die dielektrische Schicht DS mit Hilfe einer Implantationsmaske (in der Figur nicht dargestellt). Vorzugsweise wird dazu die über dem Emitter verbliebene Photolackmaske verwendet, mit deren Hilfe bereits der Emitter E strukturiert wurde. Damit wird das Verfahren selbstjustierend relativ zur Struktur des Emitters. Andernfalls wird eine Implantationsmaske verwendet bzw. erzeugt, die an den Stellen Öffnungen aufweist, in die anschließend der Dotierstoff eingebracht werden soll.
  • Das Einbringen von Dotierstoff in die dielektrische Schicht DS erfolgt vorzugsweise durch Implantation und insbesondere durch Implantation von BF2. Dies ist in der 5 durch die Pfeile I angedeutet. Die Implantationsbedingungen werden so gewählt, dass die maximale Implantationstiefe des Dotierstoffs keinesfalls größer ist als die Schichtdicke der dielektrischen Schicht. Dadurch wird vermieden, dass in der Basisschicht BS Störstellen entstehen.
  • Im nächsten Schritt wird der Dotierstoff aus der dielektrischen Schicht DS in die Basisschicht BS überführt, indem die gewünschten Diffusionsbedingungen eingestellt werden. Die Ausdiffusion von Bor aus der dielektrischen Schicht DS in den darunterliegenden Abschnitt der Basisschicht BS erfolgt bei Normaldruck unter inerten Bedingungen, beispielsweise in einer RTP (Rapid Thermal Processing) Anlage bei einer Temperatur von 960 – 1020°C und einer Dauer von 5 – 30s. Auf diese Weise erhält man eine hochdotierte extrinsische Basis, während die intrinsische Basis ihre ursprüngliche Dotierung beibehält.
  • Gleichzeitig mit der Diffusion des Bors aus der dielektrischen Schicht erfolgt auch eine Diffusion von Dotierstoffen vom zweiten Leitfähigkeitstyp aus dem Emitter in die Basisschicht BS. Vorzugsweise ist der Emitter mit Arsen n-dotiert, das sich gegenüber dem mobileren Bor durch eine geringere Diffusionsgeschwindigkeit auszeichnet. Dadurch ist es mölich, das Bor bis in eine größere Tiefe eindiffundieren zu lassen, die z. B. der Schichtdicke der Basisschicht BS entspricht. Dagegen erfolgt die Eindiffusion von Arsen in eine nur geringere maximale Tiefe, die in der 6 durch eine gepunktete Linie angedeutet ist. Bis zu dieser Linie verlagert sich dabei gleichzeitig auch der Halbleiterübergang zwischen der p- leitenden Basisschicht und dem n-dotierten Emitter in die monokristalline Basisschicht BS. Dadurch wird erreicht, dass der Emitter/Basis-Übergang von den an Schichtgrenzen Basisschicht/Emitterschicht existierenden Störstellen entfernt ist.
  • Durch den gesamten Diffusionsvorgang wird die Basisschicht im Bereich der extrinsischen Basis EB hochdotiert und damit niederohmig. Im übrigen überwiegend monokristallinen Bereich der Basisschicht BS verbleibt die intrinsische Basis IB, die im Bipolartransistor die eigentliche Basisfunktion zur Verfügung stellt. Der elektrische Anschluss der intrinsischen (aktiven) Basis IB erfolgt über die extrinsische Basis EB, die durch die hohe Dotierung eine hohe Leitfähigkeit und damit einen niederohmigen Basisanschluss gewährleistet. Zwischen der aktiven Basis, die streng genommen durch den Emitterbasisübergang definiert wird, und der extrinsischen Basis EB verbleibt ein Sicherheitsabstand, der im erfindungsgemäßen Verfahren minimiert wird.
  • 7 zeigt einen fertigen Bipolartransistor, bei dem gegenüber der bisherigen Anordnung nun noch die Kontakte zum Anschließen der einzelnen Transistorschichten erzeugt worden sind. Direkt über dem Emitter E wird beispielsweise ein Emitterkontakt EK erzeugt, der aus Polysilizium oder einem Metall, insbesondere aus Aluminium, Wolfram oder Kupfer ausgebildet ist. Im Bereich der extrinsischen Basis EB wird über der Basisschicht in der dielektrischen Schicht DS und den anderen gegebenenfalls darüber aufgebrachten Schichten in einem Fenster die Basisschicht BS freigelegt und der Basiskontakt BK aufgebracht. Der Kontakt zum Kollektor ist außerhalb des Transistorbereichs vorgenommen. Dazu wird ein mit Dotierstoff vom zweiten Leitfähigkeitstyp hochdotierter Kollektoran schluss KA im Halbleitersubstrat HLS erzeugt. Mit dem Kollektoranschluss KA wird eine tiefliegende, hochdotierte, vergrabene Kollektorschicht VK kontaktiert, die wiederum mit dem Kollektorgebiet KG und einem selektiv implantierten Kollektorgebiet KA in Verbindung steht. Auf diese Weise wird ein durchgehend hochdotierter und damit niederohmiger Anschluss über Kollektoranschluss KA, vergrabene Kollektorschicht VK und Kollektorgebiet KG hergestellt, die allesamt eine hohe Dotierung vom zweiten Leitfähigkeitstyp aufweisen.
  • Der erfindungsgemäße Transistor zeichnet sich durch eine intrinsische Basis aus, die relativ dünn gehalten werden kann und deren Dotierstoffverteilung durch die epitaktische Abscheidung definiert ist. Die geringe Dicke ermöglicht eine schnelle Überbrückung der intrinsischen Basis durch die vom Emitter initiierten Ladungsträger und damit kurze Schaltzeiten des Transistors. Die intrinsische Basis ist auch nicht durch eine Ausdiffusion ihrer Dotierstoffelemente, insbesondere der Boratome in benachbarte Schichtbereiche von Emitter oder Kollektor verbreitert, wie dies insbesondere bei der bekannten Dotierstoffimplantation der gesamten Basisschicht als nachteilige Begleiterscheinung zu erwarten wäre. Dennoch wird über die extrinsische Basis, die durch die Eindiffusion zusätzlichen Dotierstoffs niederohmig und damit gut elektrisch leitend ist, insgesamt ein niederohmiger Anschluss der intrinsischen Basis und damit des gesamten Transistors ermöglicht. Mit dem erfindungsgemäßen Verfahren können die einzelnen Bestandteile des Transistors ausreichend separiert werden, ohne dass dadurch der Widerstand des Basisanschlusses gegenüber bekannten Transistoren erhöht wird. Ein erfindungsgemäßer Transistor ist daher insbesondere für schnelle logische und analoge Schaltkreise geeignet und erlaubt eine hohe Schaltfrequenz.
  • Der Abstand zwischen hochdotierter extrinsischer Basis und dem Emitter kann mit Hilfe des erfindungsgemäßen Verfahrens so gewählt werden, dass einerseits ein niederohmiger Basisanschluss über die extrinsische Basis hin zum Emitter-/Basisübergang möglich ist und andererseits das Tunneln von Ladungsträgern zwischen dem hochdotierten Bereich der Basisschicht und dem hochdotierten Emitter auf einen gewünschten Wert beschränkt bzw. unter einen maximal tolerierbaren Wert abgesenkt wird.
  • Obwohl das erfindungsgemäße Verfahren nur anhand eines einzigen Ausführungsbeispiels beschrieben werden konnte, ist es doch nicht auf dieses beschränkt. Im Rahmen der Erfindung liegen vielmehr zahlreiche Abwandlungen der angegebenen Verfahrensparameter und insbesondere der Materialauswahl.

Claims (15)

  1. Verfahren zur Herstellung eines Bipolartransistors mit hochdotierter extrinsischer Basis (EB), – bei dem auf einem Halbleitersubstrat (HLS) eine Basisschicht (BS) vorgesehen wird, – bei dem eine dielektrische Schicht (DS) schwach- oder undotiert auf der Basisschicht abgeschieden wird – bei dem in die dielektrische Schicht ein Dotierstoff vom ersten Leitfähigkeitstyp eingebracht wird, – bei dem in einem kontrollierten thermischen Schritt der Dotierstoff aus der dielektrischen Schicht in das Halbleitersubstrat eindiffundiert, wobei eine niederohmig dotierte extrinsische Basis entsteht.
  2. Verfahren nach Anspruch 1, bei dem als dielektrische Schicht (DS) eine Oxidschicht abgeschieden wird, in die nachträglich als Dotierstoff BF2 eingebracht wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem in der dielektrischen Schicht (DS) ein Emitterfenster (EF) geöffnet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, – bei dem eine Implantationsmaske aufgebracht und so strukturiert wird, dass in einem für die spätere extrinsische Basis (EB) vorgesehenen Bereich eine Öffnung verbleibt
  5. Verfahren nach Anspruch 3 oder 4, bei dem vor dem Einbringen des Dotierstoffs in die dielektrische Schicht (DS) der Emitter (E) durch Aufbringen und Strukturieren einer polykristallinen, mit einem Dotierstoff vom zweiten Leitfähigkeitstyp dotierten Emitterschicht über dem Emitterfenster (EF) erzeugt wird.
  6. Verfahren nach Anspruch 5, bei dem die Strukturierung der Emitterschicht mit einer photostrukturierten Lackmaske erfolgt, die auf dem Emitter (E) verbleibt und später als Implantationsmaske zum Implantieren des Dotierstoffs in die dielektrische Schicht verwendet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, – bei dem zur Herstellung des Halbleitersubstrats (HLS) in einem mit einem Dotierstoff vom zweiten Leitfähigkeitstyp dotierten Halbleiterwafer (HLW) aktive Transistorbereiche (TB) definiert und durch Oxidbereiche (OB) elektrisch isoliert werden und – bei dem ganzflächig eine mit einem Dotierstoff vom ersten Leitfähigkeitstyp schwach dotierte Basisschicht (BS) epitaxial aufgewachsen wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem im Halbleiterwafer (HLW) im aktiven Transistorbereich (TB) eine mit einem Dotierstoff vom zweiten Leitfähigkeitstyp dotierte vergrabene Kollektorschicht (VK) durch Implantation erzeugt wird, die zum elektrischen Anschluss des Kollektors dient.
  9. Verfahren nach einem der Ansprüche 1 – 8, bei dem zum Einbringen des Dotierstoffs in die dielektrische Schicht (DS) BF2 implantiert wird.
  10. Verfahren nach einem der Ansprüche 1 – 8, bei dem man BF2 aus der Gasphase in die dielektrische Schicht (DS) eindiffundieren läßt.
  11. Verfahren nach einem der Ansprüche 4 – 9, bei dem die Emitterschicht mit Arsen dotiert wird, bei dem während der Eindiffusion des Dotierstoffs in die Basisschicht (BS) auch Arsen aus dem Emitter (E) in einen Oberflächenbereich der Basisschicht (BS) eindiffundiert.
  12. Verfahren nach einem der Ansprüche 4 – 10, bei dem die dielektrische Schicht (DS) nach dem Strukturieren der Emitterschicht und nach der Ausdiffusion des Dotierstoffs in freiliegenden Bereichen durch Ätzen entfernt wird.
  13. Verfahren nach einem der Ansprüche 1 – 11, – bei dem ein n-dotierter Halbleiterwafer (HLW) bereit gestellt wird – bei dem ganzflächig eine p-dotierte Basisschicht (BS) epitaxial auf dem Halbleiterwafer aufgewachsen wird – bei dem auf der Basisschicht eine dielektrische Schicht (DS) schwach- oder undotiert aufgebracht wird – bei dem in der dielektrischen Schicht ein Emitterfenster (EF) geöffnet wird – der Emitter (E) durch Aufbringen und Strukturieren einer As-dotierten polykristallinen Emitterschicht über dem Emitterfenster erzeugt wird. – bei dem mit Hilfe einer Implantationsmaske in die dielektrische Schicht BF2 als Dotierstoff eingebracht wird, – bei dem man in einem kontrollierten thermischen Schritt Bor aus der dielektrischen Schicht in die Basisschicht im Bereich der extrinsischen Basis (EB) eindiffundieren lässt, wobei diese niederohmig wird, und gleichzeitig Arsen aus dem Emitter durch das Emitterfenster in einen oberen Bereich der Basisschicht (BS) eindiffundiert.
  14. Verfahren nach Anspruch 13, bei dem als Implantationsmaske eine über einer Oxidschicht über dem Emitter (E) aufgebrachte Photomaske verwendet wird, wobei diese Photomaske vorher bereits zur Strukturierung der Emitterschicht eingesetzt wurde.
  15. Verfahren nach Anspruch 13 oder 14, bei dem der Kollektoranschluss über eine n+-dotierte Buried Layer erfolgt und bei dem über dem Emitter und im Bereich der extrinsischen Basis der jeweilige Halbleiter freigelegt und metallische Kontakte darüber erzeugt werden.
DE102004013478A 2004-03-18 2004-03-18 Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss Expired - Fee Related DE102004013478B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004013478A DE102004013478B4 (de) 2004-03-18 2004-03-18 Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss
PCT/EP2005/000500 WO2005098926A1 (de) 2004-03-18 2005-01-19 Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss
US10/593,141 US7618871B2 (en) 2004-03-18 2005-01-19 Method for the production of a bipolar transistor comprising an improved base terminal
EP05706930A EP1726038A1 (de) 2004-03-18 2005-01-19 Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004013478A DE102004013478B4 (de) 2004-03-18 2004-03-18 Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss

Publications (2)

Publication Number Publication Date
DE102004013478A1 true DE102004013478A1 (de) 2005-10-06
DE102004013478B4 DE102004013478B4 (de) 2010-04-01

Family

ID=34960327

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004013478A Expired - Fee Related DE102004013478B4 (de) 2004-03-18 2004-03-18 Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss

Country Status (4)

Country Link
US (1) US7618871B2 (de)
EP (1) EP1726038A1 (de)
DE (1) DE102004013478B4 (de)
WO (1) WO2005098926A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004013478B4 (de) * 2004-03-18 2010-04-01 Austriamicrosystems Ag Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss
US7807539B1 (en) * 2007-03-26 2010-10-05 Marvell International Ltd. Ion implantation and process sequence to form smaller base pick-up
EP2202784B1 (de) * 2008-12-29 2017-10-25 Imec Herstellungsverfahren für einen Übergang
US8927379B2 (en) 2012-09-26 2015-01-06 International Business Machines Corporation Method to bridge extrinsic and intrinsic base by selective epitaxy in BiCMOS technology

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430274A2 (de) * 1989-12-01 1991-06-05 Seiko Instruments Inc. Verfahren zur Herstellung von einem bipolaren Transistor
JPH03265131A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH05110079A (ja) * 1991-10-18 1993-04-30 Fujitsu Ltd 半導体装置の製造方法
DE19840866A1 (de) * 1998-08-31 2000-03-02 Inst Halbleiterphysik Gmbh Verfahren zur Dotierung der externen Basisanschlußgebiete von Si-basierten Einfach-Polysilizium-npn-Bipolartransistoren
US6239477B1 (en) * 1998-10-07 2001-05-29 Texas Instruments Incorporated Self-aligned transistor contact for epitaxial layers
US6248650B1 (en) * 1997-12-23 2001-06-19 Texas Instruments Incorporated Self-aligned BJT emitter contact

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886569A (en) * 1970-01-22 1975-05-27 Ibm Simultaneous double diffusion into a semiconductor substrate
DE219243T1 (de) * 1985-10-11 1987-09-24 Monolithic Memories, Inc., Santa Clara, Calif., Us Verfahren zur herstellung eines bipolaren transistors.
US5541121A (en) * 1995-01-30 1996-07-30 Texas Instruments Incorporated Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer
WO1999003151A2 (en) * 1997-07-11 1999-01-21 Telefonaktiebolaget Lm Ericsson A process for manufacturing ic-components to be used at radio frequencies
FR2779573B1 (fr) * 1998-06-05 2001-10-26 St Microelectronics Sa Transistor bipolaire vertical comportant une base extrinseque de rugosite reduite, et procede de fabrication
SE517833C2 (sv) * 1999-11-26 2002-07-23 Ericsson Telefon Ab L M Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden
US6506659B2 (en) * 2001-03-17 2003-01-14 Newport Fab, Llc High performance bipolar transistor
US6699765B1 (en) * 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
US6686250B1 (en) * 2002-11-20 2004-02-03 Maxim Integrated Products, Inc. Method of forming self-aligned bipolar transistor
US6965133B2 (en) * 2004-03-13 2005-11-15 International Business Machines Corporation Method of base formation in a BiCMOS process
DE102004013478B4 (de) * 2004-03-18 2010-04-01 Austriamicrosystems Ag Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss
US20060060941A1 (en) * 2004-08-27 2006-03-23 Sun I-Shan M Polysilicon sidewall spacer lateral bipolar transistor on SOI

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430274A2 (de) * 1989-12-01 1991-06-05 Seiko Instruments Inc. Verfahren zur Herstellung von einem bipolaren Transistor
JPH03265131A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH05110079A (ja) * 1991-10-18 1993-04-30 Fujitsu Ltd 半導体装置の製造方法
US6248650B1 (en) * 1997-12-23 2001-06-19 Texas Instruments Incorporated Self-aligned BJT emitter contact
DE19840866A1 (de) * 1998-08-31 2000-03-02 Inst Halbleiterphysik Gmbh Verfahren zur Dotierung der externen Basisanschlußgebiete von Si-basierten Einfach-Polysilizium-npn-Bipolartransistoren
US6239477B1 (en) * 1998-10-07 2001-05-29 Texas Instruments Incorporated Self-aligned transistor contact for epitaxial layers

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 03-265131 A (Pat. Abstr. of Japan)
JP 03265131 A In: Patent Abstracts of Japan *
JP 05-110079 A (Pat. Abstr. of Japan)
JP 05110079 A In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
US7618871B2 (en) 2009-11-17
US20070269953A1 (en) 2007-11-22
DE102004013478B4 (de) 2010-04-01
EP1726038A1 (de) 2006-11-29
WO2005098926A1 (de) 2005-10-20

Similar Documents

Publication Publication Date Title
EP1825504B1 (de) Vertikaler bipolartransistor
DE10308870B4 (de) Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung
EP2377149A1 (de) Bipolartransistor mit selbstjustiertem emitterkontakt
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
EP1611616B1 (de) Bipolar-transistor
DE10358046B4 (de) Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung
DE3936507A1 (de) Selbstjustierter, planarer bipolartransistor mit heterouebergang und verfahren zur herstellung desselben
EP1655783A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP1726038A1 (de) Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
WO2003046947A2 (de) Bipolar transistor
EP1556892A1 (de) Verfahren zur herstellung einer transistorstruktur
EP1436842A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE10254663B4 (de) Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen
EP1118124B1 (de) Bipolartransistor und verfahren zu seiner herstellung
EP0418422B1 (de) CMOS-kompatibler Bipolartransistor mit verringerter Kollektor/Substrat-Kapazität und Verfahren zu dessen Herstellung
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE102004054806A1 (de) Bipolartransistor mit verbessertem Basisanschluss und Verfahren zur Herstellung
DE102023119553A1 (de) Thyristor und Verfahren zu dessen Herstellung
DE102004055147B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit dotierter extrinsischer Basis
EP4199064A1 (de) Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie
DE102004001239A1 (de) Selbstjustierte, epitaktische Emitterstruktur für einen Bipolartransistor und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee