-
Die
Erfindung betrifft Verfahren zur Herstellung eines Bipolartransistors
mit einem Emitter, einem Kollektor und mit einer durch selektive
Dotierung in eine intrinsische und eine extrinsische Basis aufgeteilten
Basisschicht.
-
Die
Entwicklung fortgeschrittener Bipolartransistoren konzentriert sich
zunehmend auf die Schaltgeschwindigkeit der Transistoren um die
Anforderungen des Marktes bezüglich
HF-Hochgeschwindigkeitsanwendungen
zu erfüllen.
Die maximale Grenzfrequenz FT, bei der Transistor
betrieben werden kann, ist durch die Durchgangszeit der Ladungsträger durch
den Transistor bestimmt. Daher sind insbesondere die vertikalen
Dimensionen wie beispielsweise der Basisdicke zu minimieren. Daneben
ist auch noch der Basiswiderstand entscheidend, dessen Quadratwurzel
indirekt proportional zu Fmax (maximale Oszillationsfrequenz, die
aus einseitiger Leistungsverstärkung
ermittelt wird) ist. Durch Dotieren des Basisanschlusses kann der
Basiswiderstand zwar reduziert werden, gleichzeitig müssen aber durch
das Dotieren meist Defekte mit in Kauf genommen werden, die die
Performance des Transistors wieder herabsetzen. Es ist daher ein
Verfahren zur schonenden Dotierung der extrinsischen Basis wünschenswert.
-
Aus
DE 198 40 866 A1 ist
ein Verfahren zur Herstellung einer Dotierung des Basisanschlusses (extrinsische
Basis) bei differentieller Epitaxie bekannt, bei der die Basisschicht
mit einem BBr
3 Vorbelegungsprozess behandelt
wird.
-
In
der
US 6,048,782 A werden
Gasphasendotierung und „plasma
immersion ion implantation” vorgeschlagen,
um „shallow
junctions” in
Si zu erzeugen, zum Beispiel Source Drain Dotierungen in Si für CMOS Bauelemente.
-
Aus
der Druckschrift Böck,
J. et. al.: ”SiGe
Bipolar Technology for Mixed Digital and Analog RF Applications”, Int.
Electron Devices meiting sind Transistoren der eingangs genannten
Art bekannt, bei denen die Basisschicht einen intrinsischen Abschnitt und
einen extrinsischen Abschnitt aufweist, wobei der extrinsische Ab schnitt
einen Basiskontakt mit dem intrinsischen Abschnitt verbindet. Der
extrinsische Abschnitt weist dabei eine relativ geringe Bordotierung
auf. Dies ergibt als Nachteil einen hohen Widerstand der Basisschicht
und führt
zu einem Absinken der Leistungsverstärkung bereits bei niedrigeren
Frequenzen und damit zu einer effektiven Verlangsamung des Transistors.
Zusätzlich
bewirkt der höhere
Basiszuleitungswiderstand ein höheres
Rauschen.
-
Aus
der
US 6 028 345 A ist
ein Verfahren zur Herstellung eines Transistors mit niederohmig
dotierter extrinsischer Basis bekannt, bei dem im Bereich der extrinsischen
Basis eine Glasschicht hochdotiert abgeschieden wird, aus der in
einem thermischen Schritt Dotierstoff in die extrinsische Basis
eingetrieben wird. Dieses Verfahren hat den Nachteil, dass das Abscheiden
einer ausreichend hochdotierten Schicht in einem CVD Prozess Probleme
bereitet.
-
Die
bekannten Verfahren haben den Nachteil, dass die extrinsische Basis
nur mittels aufwändiger
Verfahren dotiert werden kann, z. B. durch zusätzlich abzuscheidende Schichten,
Spacer oder Ähnliches.
Auch sind die dazu bekannten Verfahren entweder nicht selektiv genug
sind oder führen
zu einer zu niedrigen Dotierung. Auch führen die bekannten Verfahren
häufig
zu einer physikalischen Schädigung
der kristallinen Halbleiterstruktur und damit zu einer Verschlechterung
des entscheidenden Emitter/Basisübergangs.
-
Aufgabe
der vorliegenden Erfindung ist es daher, ein Verfahren anzugeben,
mit dem ein Bipolartransistor mit einem niederohmigen Basisanschluss in
einfacher und kontrollierter Weise hergestellt werden kann und wobei
die oben genannten Probleme vermieden werden.
-
Diese
Aufgabe wird erfindungsgemäß durch ein
Verfahren nach Anspruch 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind weiteren Ansprüchen zu
entnehmen.
-
Die
Erfindung schlägt
vor, eine zunächst schwach
dotiert abgeschiedene Basisschicht zu erzeugen und diese anschließend im
Bereich der extrinsischen Basis höher zu dotieren. Zum Dotieren wird
vorgeschlagen, die Basisschicht in Kontakt mit einem dotierstoffhaltigen
Plasma oder einer dotierstoffhaltigen Gasphase zu bringen.
-
Während der
letztgenannte Prozess ausschließlich
durch Diffusion bestimmt ist, kann das Plasma zusätzlich noch
in Richtung Substrat beschleunigt werden, sodass sich gegenüber der
Dotierung durch die Gasphase eine etwas höhere Dotierungstiefe ergibt.
Diese Verfahren sind als Plasmadoping oder Plasmaimmersiondoping
bekannt, sind schonende niederenergetische Prozesse und führen daher
zu nur geringen Beschädigungen
in der Kristallstruktur einer zu dotierenden Schicht. Mit den beiden
Plasmaverfahren kann dennoch eine hochdotierte extrinsische Basis
erzeugt werden, wobei nur eine geringe Strukturschädigung verursacht
wird. Die durch die Dotierung gestörte Struktur hat nur maximal
50 Prozent der Schichtdicke, die durch herkömmliche Implantation zerstört ist.
Ein Teil dieser Defekte lässt
sich durch thermisches Ausheilen wieder entfernen. Eine Beschädigung nicht
direkt dotierter Bereiche wird mit dem erfindungsgemäßen Verfahren
vollständig
vermieden. Zum Schutz nicht zu dotierender Bereiche sind dünne Lackmasken
oder dünne
dielektrische Schichten ausreichend. Dies ermöglicht es ohne Nachteile, die
extrinsische Basis erst auf einer Verfahrensstufe zu dotieren, auf
der Basis und Emitter bereits fertiggestellt sind. Mit dem Verfahren
kann dabei gleichzeitig eine ausreichend hohe Dotierung in die extrinsische
Basis eingebracht werden und dadurch der Widerstand der extrinsischen
Basis ausreichend reduziert werden. Damit wird ein Transistor erhalten,
mit dem hohe Schaltgeschwindigkeiten möglich sind.
-
Zur
Herstellung des Bipolartransistors wird zunächst der aktive Transistorbereich
auf einem Halbleitersubstrat definiert. Dies gelingt beispielsweise,
indem die aktiven Transistorbereiche ringförmig mit isolierenden Gebieten
umgeben werden, die als Feldoxid oder als STI-Isolation (Shallow-Trench-Isolation)
ausgeführt
sein können.
Vor dem Aufwachsen der Basisschicht kann das Substrat ganzflächig mit einer
Isolationsschicht versehen werden, in der anschließend das
Basisfenster definiert und geöffnet wird.
-
Die
Basisschicht wird ganzflächig
unter epitaktischen Bedingungen aufgewachsen. Dies führt dazu,
dass über
dem Basisfenster ein monokristalliner Bereich ausgebildet wird,
in dem später
die aktive (intrinsische) Basis angeordnet wird. In von Oxid oder isolierenden
Schichten bedeckten Bereichen wächst die
Basisschicht in amorpher oder polykristalliner Modifikation auf.
-
Über der
Basisschicht wird anschließend
erneut eine dielektrische Schicht aufgebracht oder aufgewachsen,
in der das Emitterfenster geöffnet
wird, indem die Oberfläche
der Basisschicht dort freigelegt wird.
-
Die
Emitterschicht wird ebenfalls ganzflächig aufgebracht und anschließend strukturiert.
Die zum Strukturieren verwendete Photomaske ist eine Lackmaske,
die gleichzeitig als Abdeckmaske für den Emitter bei der Dotierung
der extrinsischen Ba sis mittels in Kontaktbringen mit einem Plasma
oder einer den Dotierstoff enthaltenden Gasphase vorgenommen wird.
-
Die
Basisschicht wird kontrolliert mit einer exakt vorgegebenen Schichtdicke
und einer geringen Dotierstoffdosis erzeugt. Die Emitterschicht
ist relativ dazu dick und ohne aufwändige Verfahrenskontrolle abgeschieden.
Sie kann in situ dotiert erzeugt oder nachträglich durch Implantation dotiert
werden. Vorzugsweise wird die Emitterschicht mit einem langsam diffundierenden
Dotierstoff dotiert, insbesondere mit Arsen, wobei die bevorzugte
Transistorstruktur damit als npn Transistor festgelegt ist.
-
Auf
dieser Verfahrensstufe ist es möglich, mittels
einer Tiefenimplantation (SiC Implant = selectively implanted collector)
die Kollektordotierung bis hinunter zum Subkollektorgebiet zu erhöhen. Der
Anschluss des Subkollektors erfolgt über ein sogenanntes Sinkergebiet.
Dies ist ein von der Oberfläche
(außerhalb
des aktiven Transistorbereichs) bis zum Subkollektor reichendes
hochdotiertes Gebiet, das wiederum die elektrische Verbindung zu
einem außerhalb
des aktiven Transistorbereichs liegenden Kollektoranschluss bildet.
-
Der
Kollektoranschluss stellt ein hochdotiertes bis zur vergrabenen
Schicht reichendes Gebiet im Halbleitersubstrat dar, welches in
einem späteren Verfahrensschritt
durch Freilegen der Substratoberfläche und dotieren mittels Implantation
hergestellt werden kann.
-
Die
Dotierung der extrinsischen Basis erfolgt mit einem im Prinzip unter
dem Begriff Plasmadoping (PLAD) oder Plasmaimmersiondoping (PIII
= Plasma-Immersion-Ion-Implantation) vorgenommen. Gemeinsam an den
beiden Verfahren ist die Herstel lung des Plasmas unter Hochvakuum
in einem Plasmareaktor, der kapazitiv oder vorzugsweise nach dem Glimmentladungsverfahren
betrieben wird. Während bei
PLAD der zu dotierende Wafer direkt im Plasmareaktor angeordnet
wird, wird beim PIII-Verfahren das
mit Dotierstoff angereicherte Plasma aus dem Plasmareaktor zum Wafer
hin ausgeleitet.
-
In
beiden Fällen
können
die geladenen Dotierstoffatome des Plasmas über gepulste negative BIAS-Spannung
zum Substrat hin beschleunigt werden. Dazu wird das Substrat mit
einem negativen Potenzial von beispielsweise bis –5 kV pulsweise
beaufschlagt, wobei typische Pulsweiten von z. B. 20 Mikrosekunden
mit einer Wiederholungsrate von 500 Hertz bis 10 Kilohertz eingesetzt
werden können.
Es sind auch größere oder
kleinere Pulsweiten für
die BIAS-Spannung möglich.
-
Die
beiden Verfahren sind Niedrigenergieimplantationsverfahren, mit
denen jedoch hohe Dosisraten beim Implantieren erzeugt werden können. Die Dotierungsgeschwindigkeit
kann zusätzlich
noch durch den Gasdruck, der im wesentlichen durch den gasförmigen Dotierstoff
bedingt ist, eingestellt werden.
-
Für das Gasphasendotierverfahren
wird der Wafer einer den Dotierstoff enthaltenden Gasphase ausgesetzt,
vorzugsweise ebenfalls unter Hochvakuum und gegebenenfalls bei erhöhter Temperatur.
Mit den genannten Verfahren werden scharfe oberflächennahe
Dotierprofile erhalten, die in einem späteren Schritt noch tiefer in
Halbleiter, bzw. hier in die extrinsische Basis eingetrieben werden
können.
Ein Streuen von Dotierstoffpartikeln, wie es sonst bei üblicherweise
verwendeten Implantationsverfahren eingesetzt wird, findet bei dem
erfindungsgemäßen Verfahren
nicht statt. Das zu dotierende Gebiet kann durch geeignete Abdeckung
in seinen horizontalen Abmessungen daher gut kontrolliert werden.
Zur Abdeckung genügen
einfach zu erzeugende Lack- oder Photoresistmasken.
-
Im
Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren
näher erläutert. Die
Figuren dienen allein zur Veranschaulichung des Verfahrens und sind
nur schematisch und nicht maßstabsgetreu
ausgeführt.
Den Figuren können
daher weder absolute noch relative Maßangaben genommen werden. Gleiche
oder gleich wirkende Teile sind mit gleichen Bezugszeichen bezeichnet.
-
1 zeigt verschiedene Möglichkeiten zur Definition
eines Kollektors,
-
2 zeigt zwei Möglichkeiten zur Definition des
aktiven Transistorbereiche,
-
3 bis 6 zeigen
verschiedene Verfahrensstufen bei der Herstellung des erfindungsgemäßen Transistors,
-
7 und 8 zeigen
einen fertigen Bipolartransistor im schematischen Querschnitt.
-
1: Der Transistor ist auf einem monokristallinen
Wafer SUB aufgebaut. Der Wafer kann dabei ein Halbleitermaterial
umfassen, insbesondere Silizium, welches zusätzlich noch Beimischungen anderer
Elemente aufweisen kann, die mit dem Silizium zusammen ein homogenes
Kristallgitter ausbilden. Solche weiteren Materialien können beispielsweise Germanium
oder Kohlenstoff sein. Weiterhin kann der Wafer einen Verbindungshalbleiter,
beispielsweise eine III-V-Verbindung, eine II-VII-Halbleiterverbindung oder einen
trinären
Halbleiter umfassen. Möglich
ist es auch ein nicht halbleitendes Wafer Ma terial zu verwenden.
Insbesondere in diesem Fall wird als erste funktionelle Schicht
des Transistors der Kollektor erzeugt, beispielsweise durch epitaxiales
Wachstum einer Halbleiterschicht KS auf dem Wafer.
-
In
einer bevorzugten Ausführung
wird in der Oberfläche
des Wafers SUB (Halbleiter Wafer) zunächst eine vergrabene Schicht
für den
Subkollektor SK durch Implantation eines eine n-Leitfähigkeit
erzeugenden Stoffes, beispielsweise Antimon erzeugt (siehe 1A).
Zum Vergraben wird darüber
epitaxial eine Halbleiterschicht KS aufgewachsen (siehe 1B).
In der Kollektorschicht KS werden anschließend die Wells W (Dotierte
Wannen) erzeugt und aktiviert (siehe 1C). Der
gesamte so erzeugte Aufbau wird im Folgenden als Halbleitersubstrat
HLS bezeichnet.
-
In
einem Halbleiterwafer SUB kann ein Kollektorgebiet KG auch direkt
in der Wafer-Oberfläche ausgebildet
werden, vorzugsweise durch Einbringen von Dotierstoffen eines gewünschten
Leitfähigkeitstyps
in einer gewünschten
Konzentration. Der Kollektor kann gegenüber dem Wafer eine höhere oder niedrigere
Dotierung aufweisen und auch von einem anderen Leitfähigkeitstyp
sein.
-
Ausgehend
von einem Halbleitersubstrat HLS, das einen p-dotierten Siliziumwafer als Substrat SUB
umfasst und z. B. nach 1C ausgebildet ist, werden nun
die aktiven Transistorbereiche TB definiert. Dies erfolgt vorzugsweise
durch lokale Oxidation und Aufwachsen von Feldoxid, wie z. B. in 2A dargestellt.
Es ist aber auch möglich,
die Oxidbereichen OB als STI Gebiete (shallow trench isolation) auszuführen, wie
in 2B dargestellt.
-
Die
einzelnen Transistoren auf dem großflächigen Halbleitersubstrat HLS
sind dann gegeneinander durch die entsprechenden Oxidbereiche OB isoliert
bzw. von diesen umgeben und so definiert. Mit Hilfe der Oxidbereiche
können
die Transistoren auch gegen andere Strukturen und Schaltungselemente, die
zusätzlich
auf dem Halbleiterwafer integriert werden, isoliert werden.
-
2 zeigt die Anordnung nach der Definition
der Transistorbereiche TB. Auf dieser Stufe kann auch außerhalb
des aktiven Transistorgebiets über eine
Sinker genannte Dotierung eine leitfähige Verbindung zum Subkollektor
geschaffen werden.
-
Im
Folgenden wird das Ausführungsbeispiel anhand
der in 2a dargestellten Anordnung weiter
beschrieben. Im nächsten
Schritt wird ganzflächig eine
Basisschicht BS unter epitaktischen Bedingungen aufgewachsen. Dies
kann direkt auf die in 2a dargestellte Oberfläche erfolgen.
Möglich
ist es jedoch auch, vorher eine dünne Isolationsschicht abzuscheiden
und in dieser ein Basisfenster zu öffnen, in dem die Oberfläche des
Halbleitersubstrats HLS freigelegt wird. 3 zeigt
die fertige Basisschicht, die direkt über dem Halbleitersubstrat
in monokristalliner Modifikation aufgewachsen ist.
-
Im
nächsten
Schritt wird erneut eine Isolationsschicht IS über der Basisschicht erzeugt
und im Bereich des Emitterfensters EF wieder entfernt und dort die
Oberfläche
der Basisschicht BS freigelegt. Die Isolationsschicht IS kann ein
Oxid oder eine beliebige andere dielektrische Schicht oder eine
Kombination dielektrischer Schichten sein. Anschließend wird
ganzflächig
eine Emitterschicht ES aus der Gasphase in einem CVD-Verfahren abgeschieden.
Während
die Basisschicht BS vorzugsweise leicht vordotiert ist, weist die
Emitterschicht eine stärkere
Dotierung auf, z. B. eine in-situ n-Dotierung, vorzugsweise eine
Arsen-Dotierung, oder wird nachträglich mit einer n-Dotierung
versehen, beispielsweise mittels einer Implantation. 4 zeigt
die Anordnung mit der Emitterschicht.
-
Zur
Strukturierung der Emitterschicht ES wird eine Photolithographie
eingesetzt, bei der eine Photolackschicht durch Belichtung und Entwicklung so
strukturiert wird, dass direkt über
dem Emitter E eine Photolackmaske PM verbleibt. Die nicht von der Photolackmaske
PM bedeckten Bereiche werden durch Ätzen entfernt. Gegenüber diesem Ätz-Schritt dient
die Isolationsschicht IS als Ätz-Stoppschicht. 5 zeigt
die Anordnung mit dem strukturierten Emitter.
-
Die
zur Strukturierung der Emitterschicht ES verwendete Photolackmaske
PM wird anschließend noch
als Dotiermaske zum Dotieren der extrinsischen Basis eingesetzt.
Falls noch vorhanden, kann die Basisschicht nun in diesem Bereich
von Isolations- oder Oxid-Schichten befreit werden. Die Dotierung
der extrinsischen Basis erfolgt durch in Kontaktbringen der Anordnung
mit einem den Dotierstoff enthaltenden Plasma oder mit einer den
Dotierstoff enthaltenden Gasphase. 6 zeigt
diesen Verfahrensschritt für
die PLAD oder PIII-Methode,
die aufgrund der BIAS-Vorspannung gerichtet und vertikal zum Substrat
erfolgt. Im nächsten
Schritt wird die Photolackmaske PM entfernt und die ganze Anordnung
mit einer dicken dielektrischen Schicht DS abgedeckt.
-
Anschließend werden
in der dielektrischen Schicht Öffnungen
für die
Kontakte erzeugt. In einer Öffnung
wird beispielswei se die Oberfläche
des Substrats SUB beziehungsweise des Kollektorgebiets KG außerhalb
des aktiven Transistorbereichs TB freigelegt und darüber anschließend der
Kollektorkontakt KK in Form einer Metallisierung, insbesondere aus
Wolfram erzeugt. In einer weiteren Öffnung der dielektrischen Schicht
DS wird die Oberfläche
der Basisschicht freigelegt und darüber anschließend ein Basiskontakt
BK erzeugt. Der Emitterkontakt EK wird zum Emitter E geführt.
-
7 zeigt
die Anordnung auf dieser Verfahrensstufe in schematischer Darstellung.
Nicht dargestellt ist die Lage der aktiven Basis, die durch Eindiffusion
von n-Dotierstoffen in die Basisschicht BS ein Stück weit
in die monokristalline Basisschicht hinein verlegt ist, sodass an
dieser Stelle aufgrund der dort unversehrten Kristallstruktur ein
hochwertiger Emitter-/Basis-Übergang
geschaffen wird.
-
Eine
etwas andere Darstellung der Anordnung ist in 8 gezeigt.
Hieraus geht hervor, dass die dielektrische Schicht DS zur Isolation
von Basisschicht und Emitter relativ dick ist und dass die Öffnungen
zum Erzeugen der entsprechenden Kontakte hin zu Emitter für den Emitterkontakt
EK, hin zur Basis für
den Basiskontakt BK und hin zum Kollektoranschluss KA für den Kollektorkontakt
KK tief reichen. Die Kontakte sind je nach Größe des Transistors Metallschichten
oder massive Plugs, vorzugsweise aus Wolfram, das sich auch in Gräben und
Löchern
mit hohem Aspektverhältnis
selektiv abscheiden lässt.
-
Die
Basisschicht ist durch das langsame epitaktische Verfahren in ihren
Eigenschaften und ihrer Schichtdicke genau definiert. Ebenso die
Lage der aktiven Basis, die durch genaue Kontrolle des thermischen
Prozesses zum Eintreiben von n- Dotierungen aus
dem Emitter in den oberen Schichtbereich der Basisschicht tiefergelegt
wird. Das Kollektorgebiet KG direkt unterhalb der Basisschicht hat
eine definierte n-Dotierung, vorzugsweise eine Phosphor-Dotierung,
die wie eingangs beschrieben vorzugsweise in situ mit Hilfe einer
Epitaxie aufgewachsen wird. Die Epitaxie hat eine dem Substrat entsprechende
Dotierung. Das Kollektorgebiet setzt sich dann zusammen aus der
Well-Dotierung und einem tiefen Kollektorimplant (SiC-Implant =
selectively implanted collector) und Ausdiffusion aus der vergrabenen
Schicht. Durch Implantation (SiC-Implant)
sind lediglich ein Teil des Kollektorgebiets sowie der außerhalb
des aktiven Transistorbereiches liegende Kollektoranschluss erzeugt.
-
Der
erfindungsgemäß hergestellte
Transistor zeichnet sich durch eine Basis aus, deren Dicke gut kontrolliert
ist und die damit einen definierten Schaltvorgang ermöglicht.
Der durch das erfindungsgemäß eingesetzte
Dotierungsverfahren hochdotierte und damit niederohmige Basisanschluss
gewährleistet eine
hohe Schaltfrequenz für
den Transistor und eröffnet
diesem damit entsprechende HF-Anwendungen.
-
Obwohl
die Erfindung nur anhand weniger Ausführungsbeispiele beschrieben
werden konnte, ist sie nicht auf diese beschränkt. Das beschriebene Verfahren
schließt
nicht aus, zusätzliche
Verfahrensschritte zum Erreichen bestimmter Zwecke oder zum Herstellen
bestimmter Anordnungen durchzuführen, ohne
dass davon die schonende Dotierung der extrinsischen Basis berührt wird.
Es ist auch möglich, zur
Dotierung der extrinsischen Basis auf dieser zunächst eine Polysiliziumschicht
oder eine andere Hilfsschicht aufzubringen, diese im Plasma oder
der Gasphase zu dotieren und den Dotierstoff anschließend in
die extrinsischen Basis einzudiffundieren.
-
Das
Verfahren ist auch nicht auf die angegebenen Halbleitermaterialien
beschränkt.
Vielmehr kann insbesondere die Basisschicht mit einem gegenüber Silizium
veränderten
Bandabstand erzeugt werden, beispielsweise durch einen Germanium-Anteil
von bis zu 30 Prozent. Darüberhinaus
können
die Halbleiter insbesondere der Basisschicht noch Anteile an Kohlenstoff
und/oder Stickstoff aufweisen. Es steht der Erfindung auch nicht
entgegen, ausschließlich
epitaktische Halbleiterschichten zu erzeugen. Die weitere Strukturierung
des Transistors kann auch in anderer als der dargestellten Weise
erfolgen, wobei an sich bekannte Verfahren eingesetzt werden können.