DE102005027456B4 - Photodiode mit verringertem Dunkelstrom, Verfahren zur Herstellung und ihre Verwendung - Google Patents

Photodiode mit verringertem Dunkelstrom, Verfahren zur Herstellung und ihre Verwendung Download PDF

Info

Publication number
DE102005027456B4
DE102005027456B4 DE102005027456A DE102005027456A DE102005027456B4 DE 102005027456 B4 DE102005027456 B4 DE 102005027456B4 DE 102005027456 A DE102005027456 A DE 102005027456A DE 102005027456 A DE102005027456 A DE 102005027456A DE 102005027456 B4 DE102005027456 B4 DE 102005027456B4
Authority
DE
Germany
Prior art keywords
doping
substrate
semiconductor layer
area
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005027456A
Other languages
English (en)
Other versions
DE102005027456A1 (de
Inventor
Jochen Dr. Kraft
Bernhard LÖFFLER
Gerald Dr. Meinhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102005027456A priority Critical patent/DE102005027456B4/de
Priority to EP06742752A priority patent/EP1891682A1/de
Priority to US11/922,255 priority patent/US8134179B2/en
Priority to PCT/EP2006/004027 priority patent/WO2006133765A1/de
Publication of DE102005027456A1 publication Critical patent/DE102005027456A1/de
Application granted granted Critical
Publication of DE102005027456B4 publication Critical patent/DE102005027456B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1812Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only AIVBIV alloys, e.g. SiGe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H01L31/1035Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

Diode
– mit einem kristallinen Substrat (SU) aus einem Halbleitermaterial,
– mit einem an der Oberfläche des Substrats ausgebildeten Dotierungsgebiet (DG) eines ersten Leitfähigkeitstyps, das eine berandete Oberfläche aufweist, die einen Bereich der Oberfläche des Substrates bildet,
– mit einer auf der Oberfläche des Dotierungsgebietes aufgebrachten ersten Halbleiterschicht (HS), die eine Dotierung eines zweiten Leitfähigkeitstyps aufweist, und
– mit einem pn-Übergang, der mit Ausnahme eines randseitigen Bereichs mittels der Halbleiterschicht ausgebildet ist und in dem randseitigen Bereich im Abstand zu der Oberfläche verläuft.

Description

  • Zur Detektion von Licht können Halbleiterbauelemente eingesetzt werden, beispielsweise Photodioden oder Phototransistoren. Diesen Bauelementen ist gemeinsam, dass sie einen pn-Übergang aufweisen, um den sich eine Raumladungszone ausbildet, die durch eine entsprechend angelegte äußere Spannung vergrößert werden kann. Vom Halbleiterkörper absorbiertes Licht erzeugt Ladungsträgerpaare, die im intrinsischen oder äußeren elektrischen Feld getrennt und entsprechenden äußeren Kontakten zugeleitet werden können. Der so an den äußeren Kontakten gesammelte elektrische Strom stellt ein Maß für das einfallende Licht dar.
  • Insbesondere unter Vorspannung betriebene Dioden und Transistoren zeigen Diodenleckströme, die bei angelegter Spannung und auch bei ausgeschaltetem Licht vorhanden sind. Diese Leckströme begrenzen die Empfindlichkeit der Photodioden und stellen eine Rauschquelle dar, die sich nicht exakt vom eigentlichen Photostrom trennen lässt.
  • Dunkelströme werden durch Störstellen im Halbleitermaterial der Diode erzeugt. Störstellen weisen energetische Zustände auf, deren Lage zwischen dem Valenzband und dem Leitfähigkeitsband angeordnet ist. Ladungsträger können aus solchen Störstellen bei einer gegebenen Temperatur daher viel einfacher in das Leitfähigkeitsband gelangen. Befindet sich die Störstelle innerhalb des anliegenden Feldes bzw. innerhalb der Raumladungszone, werden die so erzeugten Ladungsträger oder Ladungsträgerpaare auch den entsprechenden Kontakten zugeführt und ergeben den genannten Dunkelstrom. Störstellen treten insbesondere an Phasengrenzen oder auch an Oberflächen auf. Durch energiereiche Implantationen können Störstellen auch innerhalb des Halbleiterkörpers erzeugt werden.
  • Eine Photodiode oder ein Phototransistor hoher Qualität darf nur einen minimalen Dunkelstrom aufweisen. Man ist daher bestrebt, die Anzahl der Störstellen zu reduzieren. Dazu wurde bereits vorgeschlagen, den Halbleiterübergang in der Diode mittels eines epitaktischen Verfahrens durch Aufwachsen einer gegenüber dem Halbleiterkörper entgegengesetzt dotierten kristallinen Schicht herzustellen. Damit gelingt es, die Kristalldefekte an der Diodengrenzschicht zu reduzieren.
  • In WO 2005/036646 wird eine Halbleiterschaltungsanordnung mit einer Photodiode offenbart, wobei die Photodode eine Schichtenfolge mit zumindest drei Schichten beinhaltet, welche einen oberflächenferneren ersten pn-Übergang und einen oberflächennahen zweiten pn-Übergang bilden. Zudem ist ein niederohmiger Kontaktbereich vorhanden, der den zweiten pn-Übergang leitfähig überbrückt. Damit wird ein Potentialverlauf erzeugt, der den Dunkelstrom reduziert.
  • Eine weitere Möglichkeit zur Reduzierung des Dunkelstroms besteht darin, einen Halbleiter mit größerer Bandlücke zu verwenden, bei dem der Übertritt von Ladungsträgern in das Leitfähigkeitsband auch im Dunkeln erschwert ist.
  • Auch durch eine höhere Dotierung der niedriger dotierten Diodenschicht kann der durch Diffusion erzeugte Dunkelstrom reduziert werden, da der Sättigungsstrom Js proportional zu e–EG/nT und umgekehrt proportional zu N ist, wobei EG der elektronische Bandabstand und N die Dotierstoffkonzentration.
  • Mittels dieser Maßnahme nicht zu verbessern sind allerdings Oberflächen- und Grenzflächendefekte. Dies sind insbesondere zusätzliche Störstellen an Grenzflächen zwischen Silizium und Siliziumoxid, wobei Letzteres üblicherweise zur Definition des aktiven Diodengebiets und zu dessen Isolation verwendet wird. Des Weiteren können Defekte und Verunreinigungen beim Trench-Ätzen, beim Ätzen von Nitrid oder beim Erzeugen von Feldoxid entstehen.
  • Aufgabe der vorliegenden Erfindung ist es daher, eine Diode mit verringertem Dunkelstrom und ein Verfahren zur Herstellung anzugeben.
  • Diese Aufgabe wird erfindungsgemäß durch eine Diode nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sowie ein Verfahren zur Verminderung des Dunkelstroms sind weiteren Ansprüchen zu entnehmen.
  • Es wird eine Diode vorgeschlagen, deren Halbleiterübergang zwischen einem Dotierungsgebiet vom ersten Leitfähigkeitstyp, das in der Oberfläche eines kristallinen Substrats angeordnet ist, und einer darauf aufgebrachten ersten Halbleiterschicht mit einer Dotierung vom zweiten Leitfähigkeitstyp ausgebildet ist. Der pn-Übergang ist dabei am Rand des Dotierungsgebiets weiter von der Phasengrenze zwischen Substrat und erster Halbleiterschicht entfernt und daher tiefer im Substrat angeordnet als im Zentrum über dem Dotierungsgebiet. Dadurch wird bewirkt, dass Störstellen an der Oberfläche des Substrats oder am Rand des Dotierungsgebiets innerhalb einer mit Dotierstoff vom zweiten Leitfähigkeitstyp dotierten Region und damit außerhalb der Raumladungszone liegen. Damit wird verhindert, dass in diesen Störstellen entstehende Ladungsträger innerhalb des intrinsischen oder extrinsischen Feldes der Raumladungszone hin zu den Kontakten der Diode transportiert werden und dort zum Dunkelstrom beitragen.
  • Das kristalline Substrat der Diode umfasst zumindest an der Oberfläche ein beliebiges Halbleitermaterial. Das Substrat kann ein homogener Wafer sein, kann aber auch auf einem Grundwafer nachträglich beispielsweise mittels Epitaxie aufgebrachte und bezüglich Zusammensetzung oder Dotierung unterschiedliche Halbleiterschichten aufweisen. Die erste Halbleiterschicht ist beispielsweise ebenfalls mittels epitaktischer Abscheidung in einem CVD Verfahren auf dem Substrat aufgebracht. Die erste Halbleiterschicht ist vorzugsweise sehr dünn. Sie benötigt daher zum Aufbau des Feldes einen sehr hoch dotierten Bereich, unter dem aber noch ein intrinsischer Schichtbereich liegen kann. Der pi Übergang ist daher scharf und die Verarmungszone erstreckt sich über die Phasengrenze sowohl in die erste Halbleiterschicht als auch in das erste Dotierungsgebiet hinein.
  • Vorzugsweise ist die erste Halbleiterschicht ausreichend dünn ausgebildet und weist beispielsweise eine Dicke von maximal 100 nm auf. Dies garantiert, dass ein Großteil der Raumladungszone innerhalb des Halbleitersubstrats ausgebildet ist, dass ausschließlich die erste Halbleiterschicht hoch dotiert ist und das Substrat daher im Bereich der Raumladungszone eine nur geringe Dotierstoffkonzentration aufweist, was für die Verwendung der Diode als Photodiode vorteilhaft ist. Eine geringe Dotierstoffkonzentration vermindert die Anzahl an potenziellen Rekombinationzentren im Substrat, die zu einer Reduzierung des Photostroms beitragen können.
  • Vorteilhaft ist das Dotierungsgebiet von einem Isolationsgebiet umschlossen. Dieses Isolationsgebiet reicht in das Substrat hinein und ist beispielsweise als Feldoxid oder als mit Isolationsmaterial gefüllter und in das Substrat geätzter Graben ausgebildet, insbesondere als sogenannte STI-Isolation (Shallow Trench Isolation). Das Isolationsgebiet kann um das Dotierungsgebiet vom ersten Leitfähigkeitstyp herum ausgebildet werden. Möglich ist es jedoch auch, das erste Dotierungsgebiet in einem vom Isolationsgebiet geschlossenen Bereich auszubilden.
  • Am seitlichen Rand des Dotierungsgebiets, insbesondere nahe der Grenze zum Isolationsgebiet, kann eine Zusatzdotierung vom zweiten Leitfähigkeitstyp vorgesehen sein, mit deren Hilfe der pn-Übergang in diesem Bereich tiefer in das Substrat hinein verlegt ist. Damit ist die stark mit Defekten und Störstellen behaftete Grenzfläche zum Isolationsgebiet vom pn-Übergang und damit auch von der Raumladungszone entfernt, sodass eine Hauptquelle für das Entstehen von Dunkelstrom ausgeschaltet ist. Die Dotierung vom zweiten Leitfähigkeitstyp wird auf diese Weise in das Substrat hinein erweitert.
  • Die Diode kann auch Teil eines Transistors sein. Dazu ist über der ersten Halbleiterschicht zumindest Flächenanteile einer zweiten Halbleiterschicht mit einer Dotierung vom ersten Leitfähigkeitstyp angeordnet, die den Emitter für die aus Substrat (Kollektor) und erster Halbleiterschicht (Basis) gebildeten Diode darstellt. Für den Einsatz als Phototransistor ist die zweite Halbleiterschicht bezüglich ihrer Grundfläche minimiert und beispielsweise nur am Rand der aktiven Diodenfläche (Transistorfläche) oder nur zentral angeordnet. Dadurch wird eine zu große Abschattung der aktiven Bauelementfläche beim Lichteinfall vermieden.
  • Das Substrat kann monokristallines Silizium umfassen. Vorteilhaft ist die erste Halbleiterschicht eine Silizium-Germanium-Schicht. Innerhalb dieser Schicht kann ein Germanium-Konzentrationsprofil angeordnet sein, mit der höchsten Germanium-Konzentration an der Phasengrenze zum Substrat hin. Damit ist es möglich, ein die Ladungsträger beschleunigendes zusätzliches Feld zu erzeugen.
  • Die erste Halbleiterschicht ist vorzugsweise großflächig ausgebildet und erstreckt sich nicht nur über das aktive Diodengebiet, sondern auch über das Isolationsgebiet hinaus. Dadurch ist es möglich, diesen über das aktive Diodengebiet hinaus reichenden Anteil zum elektrischen Anschluss dieser Schicht zu verwenden. Dazu kann dieser Anschlussbereich mit einer höheren Leitfähigkeit versehen werden, beispielsweise durch eine höhere Dotierung vom zweiten Leitfähigkeitstyp. Das Überlappungsgebiet zwischen erster Halbleiterschicht und erstem Dotierungsgebiet kann durch das begrenzende Isolationsgebiet definiert sein. Möglich ist es jedoch auch, zwischen den beiden Schichten eine Isolationsschicht und insbesondere eine Oxidschicht vorzusehen, in der über dem Dotierungsgebiet eine Öffnung erzeugt wurde, die die direkte Phasengrenze und damit das aktive Diodengebiet bzw. die Fläche des pn-Übergangs definieren kann. Das Fenster innerhalb dieser Isolationsschicht kann daher kleiner aber auch größer sein als der vom Isolationsgebiet umgebene Bereich.
  • Ein Verfahren zur Herstellung einer Diode mit vermindertem Dunkelstrom umfasst die Schritte:
    • a) Erzeugen eines Dotierungsgebiet vom ersten Leitfähigkeitstyp in der Oberfläche eines Substrats aus einem Halbleitermaterial,
    • b) Definition eines aktiven Gebiets in der Oberfläche des Substrats durch Ausbilden eines das Dotierungsgebiet ringförmig umschließenden Isolationsgebiets,
    • c) Aufbringen einer dotierten Halbleiterschicht vom zweiten Leitfähigkeitstyp,
    • d) Einbringen einer Zusatzdotierung vom zweiten Leitfähigkeitstyp in das Substrat im Bereich der Phasengrenze zwischen aktivem Gebiet und Isolationsgebiet.
  • Zum Einbringen der Zusatzdotierung am Rand des aktiven Gebiets bieten sich verschiedene Verfahren an.
  • Es ist möglich, die Zusatzdotierung durch maskierte Implantation nach dem Aufbringen der Halbleiterschicht vorzunehmen. Dabei kann der Teil der ersten Halbleiterschicht, der die Zuleitung ausbilden soll, durch eine Implantation gezielt außerhalb des aktiven Bereichs höher dotiert werden und die dazu erforderliche Maske so einzustellen, dass bei der Implantation die genannte Zusatzdotierung am Rand des aktiven Gebiets innerhalb des Substrats mit erzeugt wird.
  • Möglich ist es auch, in der ersten Halbleiterschicht außerhalb des aktiven Gebiets eine ausreichend hohe Dotierung zu erzeugen und mittels eines Temperschritts in den Randbereich des aktiven Gebiets in das Substrat eindiffundieren zu lassen, wobei dort die Zusatzdotierung entsteht. Dies kann unterstützt werden, indem ein Dotierstoff mit höherer Eindringtiefe, mit größerer Diffusionsfähigkeit oder mit höherer Implantationsenergie implantiert wird.
  • Außerdem ist es möglich, die Implantation der ersten Halbleiterschicht außerhalb des aktiven Bereichs mit einer den aktiven Bereich abschattenden Maske vorzunehmen, die Implantation aber unter einem schrägen Winkel gegen die Oberfläche des Substrats zu führen, sodass ein Teil des Dotierstoffs unter die Maske und in den Randbereich des Dotierungsgebiets im Substrat gelangen kann, wo die Zusatzdotierung zu einer Gegendotierung führen kann. Vorteilhafte Schrägimplantationswinkel liegen zwischen 80° und 45°, wobei 90° eine vertikale Implantation gegen die Oberfläche des Substrats darstellt.
  • Während der Schrägimplantation oder zwischen zwei Schritten der Schrägimplantation ist es möglich, das Substrat zu drehen, sodass das Eindringen von Dotierstoff vom zweiten Leitfähigkeitstyp unter die Maske in das Substrat hinein von allen Raumrichtungen gleichmäßig erfolgen kann. Vorzugsweise wird die Schrägimplantation in vier Schritten durchgeführt, zwischen denen das Substrat jeweils um 90° gedreht wird.
  • In weiterer Ausbildung kann die Diode zu einem Transistor erweitert werden. Dazu wird über der ersten Halbleiterschicht eine Isolationsschicht erzeugt, in der ein Emitterfenster geöffnet und dort die erste Halbleiterschicht freigelegt wird. Über der Isolationsschicht wird anschließend eine Emitterschicht abgeschieden und mit Hilfe einer Maske in einem Ätzschritt strukturiert. Dazu kann eine Lackmaske verwendet werden, die auf dem Substrat verbleiben und bei der anschließenden Implantation von Dotierstoff zur Höherdotierung der Anschlussleitung innerhalb der ersten Halbleiterschicht als Implantationsmaske dienen kann.
  • Eine weitere Möglichkeit zur Herstellung einer Zusatzdotierung nützt einen weiteren aus der CMOS-Technik bekannten Prozessschritt, mit dem die elektrische Isolation mehrerer auf einem Wafer nebeneinander angeordneter Halbleiterbauelemente verbessert werden kann. Dieser auch als Feldoxid-Implant oder Anti-Punch-Through-Implant bekannte Schritt umfasst eine Hochenergieimplantation von Dotierstoff vom zweiten Leitfähigkeitstyp in den Bereich unterhalb des Isolationsgebiets, also üblicherweise unterhalb der Feldoxidisolation, die den aktiven Diodenbereich, mithin das Dotierungsgebiet, umschließt. Als Implantationsmaske wird eine FOX-Implant-Maske eingesetzt und hier zur Erzeugung der gewünschten Zusatzdotierung so ausgebildet, dass der Dotier stoff bei der Implantation auch den Rand des aktiven Gebiets erreicht und dort eine Zusatzdotierung bzw. eine Gegendotierung erzeugt.
  • Es ist möglich, die Zusatzdotierung mit Borionen zu erzeugen. Diese besitzen eine hohe Beweglichkeit und eine hohe Eindringtiefe bei der Implantation.
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Diese dienen allein der Veranschaulichung der Erfindung und sind daher nur schematisch und nicht maßstabsgetreu ausgeführt. Die Erfindung ist auch weder auf die Figuren noch auf die Ausführungsbeispiele beschränkt. Gleiche oder gleich wirkende Teile sind mit gleichen Bezugszeichen bezeichnet.
  • Die 1 bis 4 zeigen anhand schematischer Querschnitte verschiedene Verfahrensstufen bei der Herstellung einer erfindungsgemäßen Diode,
  • 5 zeigt die Implantation der Anschlussleitung,
  • 6 zeigt die Herstellung der Zusatzdotierung mittels FOX-Implant-Maske.
  • 1 zeigt im schematischen Querschnitt ein kristallines Halbleitersubstrat SU, in dem ein dotiertes Halbleitergebiet DG vom ersten Leitfähigkeitstyp angeordnet ist. Dieses dotierte Gebiet kann sich über die gesamte Oberfläche des Substrats erstrecken oder, wie in der Figur dargestellt, nur einen eng begrenzten Bereich an der Oberfläche des Substrats ausbilden. Das dotierte Gebiet DG wird ringförmig von einem Isolationsgebiet IG umschlossen, welches beispielsweise aus Feldoxid durch Oxidation der Substratoberfläche ausgebildet ist. Das dotierte Gebiet kann vor oder nach der Erzeugung der isolierten Gebiete erzeugt sein. In der Figur nicht dargestellt sind Mittel zum Kontaktieren des dotierten Gebiets bzw. zum Herstellen eines Anschlusses. Dieser kann beispielsweise über eine unterhalb des dotierten Gebiets angeordnete vergrabene Schicht erfolgen. Der Anschluss zur Oberfläche des Substrats bzw. zur Oberfläche des fertigen Bauelements kann dann über ein bis zur Oberfläche reichendes dotiertes Anschlussgebiet erfolgen (in der Figur ebenfalls nicht dargestellt).
  • Im nächsten Schritt wird ganzflächig auf das Substrat eine dünne Isolationsschicht IS und darüber eine amorphe Polysiliziumschicht PS abgeschieden. Mit Hilfe einer Photomaske wird anschließend ein Fenster in die beiden Schichten geätzt und darunter die Oberfläche des dotierten Gebiets DG freigelegt. Das Fenster ist so bemessen, dass auch ein Teil des Isolationsgebiets IG mit freilegt wird. 2 zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird ganzflächig eine Halbleiterschicht HS aufgebracht. Dazu wird beispielsweise mittels eins CVD-Verfahrens eine Silizium-Germanium-Schicht unter epitaktischen Bedingungen aufgewachsen. Diese bildet sich im Kontakt mit der Substratoberfläche monokristallin aus, oberhalb der isolierten Gebiete bzw. der amorphen Polysiliziumschicht PS dagegen polykristallin. In 3 ist mit der gestrichelten Linie PG die Phasengrenze des monokristallinen Bereichs oberhalb des dotieren Gebiets DG angedeutet.
  • Die amorphe Polysiliziumschicht PS dient bei der epitaktischen Abscheidung zur Reduktion der Oberflächenreflektivität, um ein homogenes Aufheizen der Oberfläche mittels Strahlungsheizung zu ermöglichen. Aus der 3 wird auch klar, dass das in amorpher Polysiliziumschicht PS und Isolationsschicht IS geätzte Fenster flächenmäßig größer ist als das an der Oberfläche des Substrats freiliegende dotierte Gebiet DG. Nur so ist es möglich, die Substratstufe außerhalb dieser durch die freiliegende Oberfläche des dotierten Gebiets definierte aktive Diodenfläche zu positionieren, da eine zusätzliche Substratstufe an der Grenze eines Feldoxid-Isolationsgebiets eine zu steile bzw. hohe topologische Stufe zur Folge hätte, über der die homogene Abscheidung weiterer Schichten in ausreichender Schichtdicke nur schwierig möglich wäre.
  • 4 zeigt das Bauelement mit bereits erzeugter Zusatzdotierung GD im Randbereich des Dotierungsgebiets DG bzw. an der Grenzfläche des dotierten Gebiets zu dem umgebenden Isolationsgebiet IG. In einem Ausführungsbeispiel entspricht die Dotierung vom ersten Leitfähigkeitstyp im dotierten Gebiet DG einer n-Dotierung, sodass sowohl Halbleiterschicht HS als auch Zusatzdotierung GD eine p-Dotierung aufweisen. Aus der 4 wird klar, dass der pn-Übergang in der Mitte des aktiven Gebiets zwischen Halbleiterschicht HS und Oberfläche des Substrats im dotierten Gebiet DG gebildet wird, am Randbereich jedoch an der Grenzfläche zwischen dotiertem Gebiet DG und Zusatzdotierung GD. Damit ist der pn-Übergang von der störstellenreichen Grenzfläche zwischen Substrat und Isolationsgebiet IG als auch vom Phasenübergang zwischen mono- und polykristalliner Halbleiterschicht HS entfernt. An diesen Störstellen entstehende Ladungsträger gelangen daher mit verminderter Wahrscheinlichkeit in den Bereich des Feldes der Raumladungszone und tragen so nicht zum Dunkelstrom bei.
  • Die genaue Ausformung der Zusatzdotierung ist in der 4 nur schematisch angedeutet und kann in Abhängigkeit vom eingesetzten Herstellungsverfahren auch tieferreichend, flacher oder auch schmaler ausgebildet sein.
  • 5A zeigt eine einfache Möglichkeit der Erzeugung der Zusatzdotierung GD zusammen mit der Höherdotierung der Halbleiterschicht HS zur Herstellung eines niederohmigen Anschlusses an die Halbleiterschicht außerhalb des aktiven Bereichs. Dazu wird oberhalb des aktiven Bereichs eine Implantationsmaske IM erzeugt, beispielsweise eine Photolackmaske. Zur Erhöhung der Leitfähigkeit der Halbleiterschicht HS im nicht von der Implantationsmaske IM bedecktem Bereich wird nun eine Implantation IP mit einem Dotierstoff vom zweiten Leitfähigkeitstyp durchgeführt. Dabei besteht die Möglichkeit, die Dotierstoffdosis so ausreichend hoch zu wählen, dass in einem nachfolgenden Temperschritt eine Diffusion des Dotierstoffs bis in das Dotierungsgebiet DG hinein zum Erzeugen der Zusatzdotierung erfolgt.
  • Möglich ist es auch, den Dotierstoff mit so hoher Implantationsenergie einzubringen, dass er durch die Oberflächenschichten hindurch bis in den Bereich der zu erzeugenden Zusatzdotierung eindringt. Vorzugsweise wird ein Dotierstoff mit hoher Eindringtiefe, beispielsweise Borionen, implantiert. Anschließend kann die Dotierung homogenisiert werden. Dazu kann ein Temperaturbudget eingebracht werden, welches ausreichend ist, die Dotierung bis in den gewünschten Bereich der Zusatzdotierung zu treiben.
  • 5B zeigt eine durch Pfeile angedeutete Implantation IP mit der gleichen Maske wie in 5A, jedoch unter schrägem Implantationswinkel. Auf diese Weise kann der implantierte Dotierstoff unterhalb der Maske eindringen und auch so die Zusatzdotierung im gewünschten Gebiet einbringen.
  • 6 zeigt eine weitere Möglichkeit zur Herstellung der Zusatzdotierung. In einer frühen Verfahrensstufe, z. B. nach der Definition der aktiven Gebiete mittels Erzeugung der Isolationsgebiete IG wird deren Isolationswirkung durch Einbringen einer Dotierung vom zweiten Leitfähigkeitstyp bis unter die Isolationsgebiete IG verstärkt. Diese Anti-Punch-Through-Dotierung wird mit einer hohen Implantationsenergie durch die insbesondere aus Feldoxid bestehenden Isolationsgebiete IG hindurch geführt. Auch dieser Implantationsschritt kann dazu verwendet werden, die Zusatzdotierung im Grenzbereich zwischen Isolationsgebiet und dotiertem Gebiet DG zu erzeugen. Insbesondere aus Feldoxid bestehende Isolationsgebiete IG unterstützen das Verfahren, da ein Feldoxid im Randbereich dünner ausgebildet ist als im Zentrum und in eine vogelschnabelähnliche Struktur ausläuft (bird's beak), die bei der Implantation von Dotierstoff leichter durchdrungen werden kann. Alternativ oder zusätzlich kann auch diese Implantation unter schrägem Implantationswinkel durchgeführt und/oder anschließend durch einen Temperschritt homogenisiert und aktiviert werden.
  • Unabhängig von den beschriebenen Verfahren kann die Zusatzdotierung GD am Randbereich der aktiven Diodengrenzfläche auch direkt in einem eigenen Verfahren mit einem separaten Maskenschritt erfolgen. Werden zur Herstellung der Zusatzdotierung Verfahrensschritte eingesetzt, die standardmäßig bereits zur Herstellung einer herkömmlichen Diode verwendet werden, so können diese auch auf andere Art und Weise so variiert werden, dass eine Zusatzdotierung im gewünschten Bereich entsteht. Insbesondere können die zur Implantation ver wendeten Masken entsprechend variiert werden. Eine tiefer reichende Implantation kann auch dadurch erreicht werden, dass ein so genanntes Streuoxid, welches auf der Oberfläche von Halbleiterschichten vor der Durchführung eines Implantationsschritts erzeugt wird, entsprechend dünner ausgebildet wird.
  • Zur weiteren Optimierung des Bauelements bzw. zur weiteren Minimierung des Dunkelstroms einer als Photodiode verwendeten Diode ist es möglich, das am besten in 2 dargestellte Flächenverhältnis zwischen dem in die amorphe Polysiliziumschicht PS und die darunter liegende Isolationsschicht IS geätzte Fenster und der freiliegenden Oberfläche des dotierten Gebiets DG zu optimieren. Es hat sich gezeigt, dass bei kleiner werdendem Fenster innerhalb der amorphen Polysiliziumschicht auch der Dunkelstrom vermindert wird. Vorzugsweise wird die Geometrie also so gewählt, dass dieses Fenster eine minimale Größe erhält, ohne dass gleichzeitig die Nachteile überwiegen, die durch die sich ausbildende Stufe innerhalb der Halbleiterschicht HS erhalten werden.
  • Die Vervollständigung des Bauelements und insbesondere die Weiterbildung der Diode zum Transistor kann mit Standardverfahren erfolgen, die an sich bekannt sind und daher hier nicht näher erläutert zu werden brauchen. Zur Komplettierung kann das Bauelement mit Isolations- und Passivierungsschichten abgedeckt werden und über entsprechende durch die Isolierung reichende Kontakte angeschlossen werden. Das Dotierungsgebiet wird vorzugsweise unterhalb der Isolationsgebiete verlängert bzw. durch eine verlängerte vergrabene Schicht innerhalb des dotierten Gebiets niederohmig an einen entsprechenden, auf der Oberfläche des Bauelements aufgebrachten Kontakt angeschlossen.
  • Eine derart fertiggestellte Photodiode oder ein entsprechend ausgebildeter Phototransistor zeigt gegenüber einem gleichartigen Bauelement ohne die genannte Zusatzdotierung einen wesentlich verringerten Dunkelstrom. Das Grundrauschen der Photodiode bzw. des Phototransistors wird so reduziert und ein besseres Signal-Rausch-Verhältnis erhalten. Einfallende Lichtstrahlen können daher mit größerer Genauigkeit und höherer Empfindlichkeit detektiert werden.
  • Die Erfindung wurde nur anhand weniger Figuren erläutert und ist daher nicht auf diese beschränkt. Im Rahmen der Erfindung liegen auch weitere, unter die Anspruchsformulierung fallende, hier aber nicht explizit ausgeführte Variationen bezüglich Herstellungsverfahren und Bauelementstruktur.

Claims (21)

  1. Diode – mit einem kristallinen Substrat (SU) aus einem Halbleitermaterial, – mit einem an der Oberfläche des Substrats ausgebildeten Dotierungsgebiet (DG) eines ersten Leitfähigkeitstyps, das eine berandete Oberfläche aufweist, die einen Bereich der Oberfläche des Substrates bildet, – mit einer auf der Oberfläche des Dotierungsgebietes aufgebrachten ersten Halbleiterschicht (HS), die eine Dotierung eines zweiten Leitfähigkeitstyps aufweist, und – mit einem pn-Übergang, der mit Ausnahme eines randseitigen Bereichs mittels der Halbleiterschicht ausgebildet ist und in dem randseitigen Bereich im Abstand zu der Oberfläche verläuft.
  2. Diode nach Anspruch 1, bei der das Dotierungsgebiet (DG) von einem bis an die Oberfläche des Substrates reichenden und die Oberfläche des Dotierungsgebietes (DG) berandenden Isolationsgebiet (IG) umschlossen ist.
  3. Diode nach Anspruch 1 oder 2, bei dem am seitlichen Rand des Dotierungsgebiets (DG) im Substrat eine Zusatzdotierung vom zweiten Leitfähigkeitstyp vorgesehen ist.
  4. Diode nach einem der Ansprüche 1 bis 3, bei der über der ersten Halbleiterschicht (HS) eine zweite Halbleiterschicht angeordnet ist, die eine Dotierung vom ersten Leitfähigkeitstyp aufweist.
  5. Diode nach einem der Ansprüche 1 bis 4, bei der die erste Halbleiterschicht (HS) eine SiGe Schicht ist.
  6. Diode nach einem der Ansprüche 1 bis 5, bei der das Substrat (SU) monokristallines Silizium umfasst.
  7. Diode nach einem der Ansprüche 2 bis 6, bei der die erste Halbleiterschicht (HS) den vom Isolationsgebiet (IG) umschlossenen Bereich überlappt und über dem Substrat (SU) monokristallin, über dem Isolationsgebiet (IG) dagegen polykristallin aufgewachsen ist.
  8. Diode nach einem der Ansprüche 1 bis 7, bei dem die erste Halbleiterschicht (HS) eine epitaktische Schicht ist.
  9. Diode nach einem der Ansprüche 1 bis 8, bei dem die erste Halbleiterschicht (HS) eine Dicke von weniger als 100 nm aufweist.
  10. Verfahren zur Verminderung des Dunkelstroms in einem Halbleiter-Bauelement, umfassend – Erzeugen eines Dotierungsgebiets (DG) vom ersten Leitfähigkeitstyp in der Oberfläche eines Substrats (SU) aus einem Halbleitermaterial – Definition eines aktiven Gebiets in der Oberfläche des Substrats durch Ausbilden eines, das Dotierungsgebiet ringförmig umschließenden Isolationsgebiets (IG), – Aufbringen einer dotierten ersten Halbleiterschicht (HS) vom zweiten Leitfähigkeitstyp – Einbringen einer Zusatzdotierung (GD) vom zweiten Leitfähigkeitstyp in das Substrat im Bereich der Phasengrenze zwischen aktivem Gebiet und Isolationsgebiet.
  11. Verfahren nach Anspruch 10 bei dem das Einbringen der Zusatzdotierung (GD) durch maskierte Implantation nach dem Aufbringen der Halbleiterschicht (HS) erfolgt.
  12. Verfahren nach Anspruch 11, bei dem die Halbleiterschicht (HS) im Bereich des aktiven Gebiets mit einer Maske (IM) abgedeckt wird, bei dem eine maskierte Dotierung der Halbleiterschicht im nicht abgedeckten Bereich erfolgt.
  13. Verfahren nach Anspruch 12, bei dem die Dotierung mit einem Dotierstoff ausreichend hoher Diffusionsfähigkeit oder mit einer Implantationsenergie oder mit erhöhter Dosis durchgeführt wird, die ausreichend ist, dass Dotierstoff am Rand des aktiven Gebiets in das Substrat (SU) eingebracht wird.
  14. Verfahren nach Anspruch 12 oder 13, beidem die Implantation unter einem schrägen Winkel gegen die Oberfläche des Substrats (SU) durchgeführt wird.
  15. Verfahren nach Anspruch 14, bei dem das Substrat (SU) während der Implantation unter einem schrägen Winkel gegen die Implantationsvorrichtung gedreht wird.
  16. Verfahren nach einem der Ansprüche 10 bis 15, bei dem nach dem Dotieren eine Temperung durchgeführt wird, um den Dotierstoff aus den dotierten Bereichen der Halbleiterschicht (HS) in den Randbereich des Substrats (SU) einzutreiben.
  17. Verfahren nach einem der Ansprüche 10 bis 16, – bei dem über der Halbleiterschicht (HS) eine Isolationsschicht (IS) erzeugt wird, – bei dem in der Isolationsschicht ein Emitterfenster geöffnet wird, in dem die Halbleiterschicht frei gelegt wird, – bei dem eine Emitterpolyschicht abgeschieden und strukturiert wird, wobei zur Strukturierung eine Lackmaske verwendet wird, – bei dem die Lackmaske zur maskierten Dotierung der ersten Halbleiterschicht eingesetzt wird.
  18. Verfahren nach einem der Ansprüche 10 bis 17, bei dem das aktive Gebiet durch ein umgebendes Feldoxid definiert wird bei dem im Feldoxid eine hochenergetische Anti-Punch-Trhrough-Dotierung vom zweiten Leitfähigkeitstyp mittels einer FOX-Implant-Maske zur Verbesserung der Isolation durchgeführt wird, bei dem die FOX-Implant-Maske so ausgebildet wird, dass durch die Anti-Punch-Trhrough-Dotierung auch am Rand des aktiven Gebiet eine Zusatzdotierung (GD) erzeugt wird.
  19. Verfahren nach einem der Ansprüche 10 bis 18, bei dem zur Zusatzdotierung Borionen implantiert werden.
  20. Verwendung einer Diode nach einem der Ansprüche 1 bis 9 als Photodiode.
  21. Verwendung einer Diode nach einem der Ansprüche 3 bis 9 als Phototransistor.
DE102005027456A 2005-06-14 2005-06-14 Photodiode mit verringertem Dunkelstrom, Verfahren zur Herstellung und ihre Verwendung Expired - Fee Related DE102005027456B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102005027456A DE102005027456B4 (de) 2005-06-14 2005-06-14 Photodiode mit verringertem Dunkelstrom, Verfahren zur Herstellung und ihre Verwendung
EP06742752A EP1891682A1 (de) 2005-06-14 2006-04-28 Photodiode mit verringertem dunkelstrom und verfahren zur herstellung
US11/922,255 US8134179B2 (en) 2005-06-14 2006-04-28 Photodiode with a reduced dark current and method for the production thereof
PCT/EP2006/004027 WO2006133765A1 (de) 2005-06-14 2006-04-28 Photodiode mit verringertem dunkelstrom und verfahren zur herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005027456A DE102005027456B4 (de) 2005-06-14 2005-06-14 Photodiode mit verringertem Dunkelstrom, Verfahren zur Herstellung und ihre Verwendung

Publications (2)

Publication Number Publication Date
DE102005027456A1 DE102005027456A1 (de) 2006-12-28
DE102005027456B4 true DE102005027456B4 (de) 2008-10-16

Family

ID=36655113

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005027456A Expired - Fee Related DE102005027456B4 (de) 2005-06-14 2005-06-14 Photodiode mit verringertem Dunkelstrom, Verfahren zur Herstellung und ihre Verwendung

Country Status (4)

Country Link
US (1) US8134179B2 (de)
EP (1) EP1891682A1 (de)
DE (1) DE102005027456B4 (de)
WO (1) WO2006133765A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2713409B1 (de) 2012-09-27 2020-08-26 ams AG Photodiode mit einer feldelektrode zur verkleinerung der raumladungszone
EP3490000B1 (de) 2017-11-24 2023-01-04 ams AG Halbleiterbauelement eines nahinfrarotphotodetektors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036646A1 (de) * 2003-10-07 2005-04-21 Institut Für Mikroelektronik Stuttgart Halbleiterschaltungsanordnung mit einer photodiode

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5035793B1 (de) * 1970-09-11 1975-11-19
JPS5793584A (en) 1980-12-02 1982-06-10 Fujitsu Ltd Semiconductor photoreceiving element
JPS6195580A (ja) 1984-10-17 1986-05-14 Hitachi Ltd 受光素子およびこの受光素子を内臓した光電子装置
CA2119176C (en) * 1993-03-19 1998-06-23 Masahiro Kobayashi Semiconductor light detecting device
US5610416A (en) 1995-02-16 1997-03-11 Hewlett-Packard Company Avalanche photodiode with epitaxially regrown guard rings
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors
US6534335B1 (en) * 1999-07-22 2003-03-18 Micron Technology, Inc. Optimized low leakage diodes, including photodiodes
US6670599B2 (en) * 2000-03-27 2003-12-30 Aegis Semiconductor, Inc. Semitransparent optical detector on a flexible substrate and method of making
JP3528756B2 (ja) * 2000-05-12 2004-05-24 松下電器産業株式会社 半導体装置
US6586818B1 (en) * 2002-03-08 2003-07-01 International Business Machines Corporation Self-aligned silicon germanium heterojunction bipolar transistor device with electrostatic discharge crevice cover for salicide displacement
JP2003282927A (ja) 2002-03-25 2003-10-03 Yokogawa Electric Corp フォトダイオード
JP3885658B2 (ja) * 2002-05-13 2007-02-21 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
US6888214B2 (en) * 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
US7091099B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same
US7250647B2 (en) * 2003-07-03 2007-07-31 Micron Technology, Inc. Asymmetrical transistor for imager device
US7459367B2 (en) * 2005-07-27 2008-12-02 International Business Machines Corporation Method of forming a vertical P-N junction device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036646A1 (de) * 2003-10-07 2005-04-21 Institut Für Mikroelektronik Stuttgart Halbleiterschaltungsanordnung mit einer photodiode

Also Published As

Publication number Publication date
DE102005027456A1 (de) 2006-12-28
EP1891682A1 (de) 2008-02-27
US8134179B2 (en) 2012-03-13
WO2006133765A1 (de) 2006-12-21
US20100038678A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE2654482C2 (de)
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE3511229A1 (de) Verfahren zur herstellung isolierter bipolartransistoren in verbindung mit cmos-halbleiterstrukturen
DE1938365A1 (de) Verfahren zum Herstellen integrierter Schaltungen
DE19940362A1 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE69836941T2 (de) Herstellungsverfahren für MOS-Struktur mit asymetrisch-dotiertem Kanal
DE102008011932A1 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE10261374B4 (de) Verfahren zur Herstellung von als Feldeffekttransistor ausgebildeten Halbleiterelementen mit verbesserten Dotierprofilen
WO2004025739A2 (de) Verfahren zum herstellen einer integrierten pin-diode und zugehörige schaltungsanordnung
DE3423776C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102005027456B4 (de) Photodiode mit verringertem Dunkelstrom, Verfahren zur Herstellung und ihre Verwendung
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE10058031B4 (de) Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE69637225T2 (de) BiCMOS-Bauteil und Verfahren zur Herstellung desselben
DE102009031114B4 (de) Halbleiterelement, das in einem kristallinen Substratmaterial hergestellt ist und ein eingebettetes in-situ n-dotiertes Halbleitermaterial aufweist, und Verfahren zur Herstellung desselben
DE102006012447A1 (de) Halbleiterkörper mit einer Transistorstruktur und Verfahren zur Herstellung einer Transistorstruktur
DE19844531B4 (de) Verfahren zur Herstellung von Transistoren
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
EP0255882A2 (de) npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung
DE102004013478B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss
DE102005038441B4 (de) Feldeffekthalbleiterbauelement und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee