DE102006012447A1 - Halbleiterkörper mit einer Transistorstruktur und Verfahren zur Herstellung einer Transistorstruktur - Google Patents

Halbleiterkörper mit einer Transistorstruktur und Verfahren zur Herstellung einer Transistorstruktur Download PDF

Info

Publication number
DE102006012447A1
DE102006012447A1 DE102006012447A DE102006012447A DE102006012447A1 DE 102006012447 A1 DE102006012447 A1 DE 102006012447A1 DE 102006012447 A DE102006012447 A DE 102006012447A DE 102006012447 A DE102006012447 A DE 102006012447A DE 102006012447 A1 DE102006012447 A1 DE 102006012447A1
Authority
DE
Germany
Prior art keywords
area
transistor structure
semiconductor body
region
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006012447A
Other languages
English (en)
Other versions
DE102006012447B4 (de
Inventor
Georg RÖHRER
Bernhard LÖFFLER
Jochen Dr. Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102006012447A priority Critical patent/DE102006012447B4/de
Priority to US11/687,187 priority patent/US7863170B2/en
Publication of DE102006012447A1 publication Critical patent/DE102006012447A1/de
Application granted granted Critical
Publication of DE102006012447B4 publication Critical patent/DE102006012447B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Halbleiterkörper (1) mit einer Transistorstruktur (10) umfasst ein Substrat (2), ein in dem Substrat (2) ausgebildetes, vergrabenes Gebiet (11) mit einem ersten Leitungstyp (p, n) und ein auf dem vergrabenen Gebiet (11) angeordnetes erstes Gebiet (12) mit dem ersten Leitungstyp (p, n). Weiter umfasst die Transistorstruktur (10) ein über dem ersten Gebiet (12) angeordnetes zweites Gebiet (13) mit einem zweiten Leitungstyp (n, p), welcher dem ersten Leitungstyp (p, n) entgegengesetzt ist, sowie ein über dem zweiten Gebiet (13) angeordnetes drittes Gebiet (14) mit dem ersten Leitungstyp (p, n). Das vergrabene Gebiet (11) ist mittels eines ersten und eines zweiten Implantationsschrittes (I1, I2) realisiert.

Description

  • Die vorliegende Erfindung betrifft einen Halbleiterkörper mit einer Transistorstruktur, eine Verwendung eines Halbleiterkörpers und ein Verfahren zur Herstellung einer Transistorstruktur.
  • Die häufigsten in einem Halbleiterkörper integrierten Transistorstrukturen sind Metall-Oxid-Halbleiter Feldeffekttransistoren, abgekürzt MOSFETs, und Bipolar-Transistoren. Ein Bipolar-Transistor umfasst einen Kollektor, eine Basis und einen Emitter. Eine Kollektor-Basis Diode wird im allgemeinen in Sperrrichtung betrieben und weist eine Durchbruchspannung auf. Diese kann von einer Höhe einer Dotierung und einer Abmessung eines dotierten Bereichs der Diode abhängen. Ein zulässiger Betriebsspannungsbereich hängt von der Durchbruchspannung ab.
  • Das Dokument US 2004/0000694 A1 befasst sich mit Bipolar-Transistoren, bei denen Basisschichten unterschiedliche Abstände zur vergrabenen Kollektorschicht aufweisen.
  • Das Dokument US 6,724,066 B2 beschreibt einen Bipolar-Transistor, dessen Kollektorstrom lateral von einem Kernbereich des Kollektors zu einem Kollektoranschluss fließt.
  • In dem Dokument US 2004/0188712 A1 ist ein Bipolar-Transistor mit einem nicht gleichmäßig dotierten Kollektorbereich auf einem Galliumarsenid-Substrat angegeben.
  • Das Dokument US 5,021,851 zeigt einen n-Kanal MOSFET, bei dem Phosphor und Arsen zur Erzeugung der Source- und Drainbereiche implantiert wird.
    •
  • Aufgabe der vorliegenden Erfindung ist es, einen Halbleiterkörper mit einer Transistorstruktur und ein Verfahren zur Herstellung einer Transistorstruktur bereitzustellen, die eine größere Flexibilität bei der Einstellung der Durchbruchspannung ermöglichen.
  • Diese Aufgabe wird mit dem Gegenstand des Patentanspruchs 1 sowie dem Verfahren gemäß Patentanspruch 18 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.
  • Erfindungsgemäß umfasst ein Halbleiterkörper mit einer Transistorstruktur ein Substrat mit einem vergrabenen Gebiet mit einem ersten Leitungstyp und ein erstes Gebiet mit dem ersten Leitungstyp, das auf dem vergrabenen Gebiet angeordnet ist. Über dem ersten Gebiet ist ein zweites Gebiet angeordnet, das einen zweiten Leitungstyp aufweist, welcher entgegengesetzt zu dem ersten Leitungstyp ist. Über dem zweiten Gebiet ist ein drittes Gebiet angeordnet, welches den ersten Leitungstyp aufweist.
  • Das vergrabene Gebiet wird mittels eines ersten und eines zweiten Implantationsschrittes hergestellt, bei denen mindestens ein erster Dotierstoff in das Substrat implantiert wird. Auf das vergrabene Gebiet im Substrat werden das erste, das zweite und das dritte Gebiet abgeschieden. Das vergrabene Gebiet, das erste Gebiet und das dritte Gebiet weisen den gleichen Leitungstyp auf. Das zweite Gebiet umfasst einen entgegengesetzten Leitungstyp. Beim Anlegen einer entsprechend ge polten Spannung zwischen dem vergrabenen Gebiet und dem zweiten Gebiet kann ein Durchbruch auftreten, der unter anderem vom Abstand des vergrabenen Gebiets zum zweiten Gebiet und einer Höhe einer Dotierung des ersten Gebiets abhängt. Die Dotierung des ersten Gebiets ist wiederum abhängig von dem ersten Dotierstoff, der von dem vergrabenen Gebiet in das erste Gebiet bei einem Temperschritt nach oder bei dem Abscheiden des ersten Gebiets hinein diffundiert.
  • Durch die zweifache Implantation sind eine hohe Dotierung des vergrabenen Gebiet und damit ein gut leitendes vergrabenes Gebiet erzielbar. Außerdem sind durch die vorgeschlagenen Implantationsschritte ein Dotierungsverlauf in dem ersten Gebiet und damit eine Durchbruchspannung zwischen dem zweiten Gebiet und dem vergrabenen Gebiet einstellbar.
  • Die Durchbruchspannung ist für einen Betrieb einer mittels dem zweiten Gebiets und dem vergrabenen Gebiet ausgebildeten Diode in Sperrrichtung von Belang. Die Durchbruchspannung steigt mit abnehmender Dotierung, da bei gleicher angelegter Spannung eine Verarmungszone an einem pn-Übergang breiter ist und dadurch die elektrische Feldstärke abnimmt. Die Ausdehnung zwischen dem zweiten Gebiet und dem vergrabenen Gebiet ist mit Vorteil größer als die verbreiterte Verarmungszone.
  • In einer Ausführungsform folgt der zweite Implantationsschritt dem ersten Implantationsschritt nach.
  • Die Transistorstruktur kann als Bipolar-Transistor ausgebildet sein. Das vergrabene Gebiet und das erste Gebiet dienen zusammen als Kollektorschicht. Ein Kollektoranschluss ist mit dem vergrabenen Gebiet verbunden. Das zweite Gebiet ist als Basisschicht eingesetzt, wobei das zweite Gebiet mit einem Basisanschluss verbunden ist. Das dritte Gebiet dient als Emitterschicht und ist mit einem Emitteranschluss verbunden. Mittels der beiden Implantationsschritte wird eine Basis-Kollektor Durchbruchspannung eingestellt. Das erste, das zweite und das dritte Gebiet können jeweils als Schicht ausgebildet sein. Das vergrabene Gebiet, das erste, das zweite und das dritte Gebiet können als Schichtstapel angeordnet und im wesentlichen flächig ausgebildet sein.
  • In einer alternativen Ausführungsform ist die Transistorstruktur als Feldeffekttransistor realisiert. Das vergrabene Gebiet und das erste Gebiet dienen zusammen als Draingebiet. Mit dem vergrabenen Gebiet ist ein Drainanschluss verbunden. Eine Gateelektrode ist auf einem Gateisolator aufgebracht, welcher sich über einem Kanalbereich befindet. Das zweite Gebiet umfasst den Kanalbereich. Das dritte Gebiet dient als Sourcegebiet. Mit dem dritten Gebiet ist ein Sourceanschluss verbunden. Mittels der beiden Implantationsschritte wird eine Source-Drain Durchbruchspannung eingestellt. Das zweite Gebiet kann als Bereich ausgebildet sein, wobei mehrere Flächen, die den Bereich begrenzen, an das erste Gebiet angrenzen. Das dritte Gebiet kann ebenfalls als Bereich ausgebildet sein, wobei mehrere Flächen, die den Bereich begrenzen, an das zweite Gebiet angrenzen.
  • Das vergrabene Gebiet und das erste Gebiet umfassen ein Dotierprofil, das mittels des ersten und des zweiten Implantationsschrittes eingestellt ist. Das Dotierprofil in dem ersten Gebiet wird darüber hinaus von einer Dotierstoffkonzentration beeinflusst, die beim Abscheiden des ersten Gebiets durch den Abscheideprozess eingestellt wird.
  • In einer Ausführungsform wird in einem der beiden Implantationsschritte ein Dotierstoff mit einer niedrigen Diffusionskonstante und in dem weiteren der beiden Implantationsschritte ein Dotierstoff mit einer hohen Diffusionskonstante verwendet, so dass mit Vorteil das Dotierprofil des ersten Gebiets vor allem mittels der Implantation des Dotierstoffes mit der hohen Diffusionskonstante und das Dotierprofil des vergrabenen Gebiets vor allem mittels der Implantation des Dotierstoffes mit der niedrigen Diffusionskonstante einstellbar ist. Mit Vorteil kann somit in einer Ausführungsform ein Implantationsschritt, mittels dem in das erste Gebiet nach dem Abscheiden des ersten Gebiets implantiert wird, entfallen.
  • In einer Weiterbildung umfasst der Halbleiterkörper eine weitere Transistorstruktur mit einem weiteren vergrabenen Gebiet, das in dem Substrat realisiert ist. Die weitere Transistorstruktur umfasst darüber hinaus ein weiteres erstes Gebiet, das auf dem weiteren vergrabenen Gebiet angeordnet ist, ein weiteres zweites Gebiet, das über dem weiteren ersten Gebiet realisiert ist, und ein weiteres drittes Gebiet, das über dem weiteren zweiten Gebiet realisiert ist. Das weitere vergrabene Gebiet ist mittels eines der beiden Implantationsschritte hergestellt. Das weitere vergrabene Gebiet, das weitere erste und das weitere dritte Gebiet weisen den ersten Leitungstyp und das weitere zweite Gebiet den zweiten Leitungstyp auf.
  • Das weitere vergrabene Gebiet und das weitere erste Gebiet der weiteren Transistorstruktur zeigen ein weiteres Dotierprofil, das sich von dem Dotierprofil der Transistorstruktur unterscheidet. Da die Transistorstruktur mittels des ersten und des zweiten Implantationsschrittes und die weitere Tran sistorstruktur mittels eines der beiden Implantationsschritte realisiert ist, kann mit Vorteil eine Dotierung des ersten Gebiets der weiteren Transistorstruktur niedrigere Werte aufweisen und somit die Durchbruchspannung zwischen dem weiteren zweiten Gebiet und dem weiteren vergrabenen Gebiet der weiteren Transistorstruktur erhöht sein. Mit Vorteil ist zur Herstellung des ersten Gebiets und des weiteren ersten Gebiets lediglich ein Abscheideschritt ausreichend.
  • Die weitere Transistorstruktur ist lateral zu der Transistorstruktur angeordnet. Die weitere Transistorstruktur kann als Bipolar-Transistor oder als MOSFET ausgebildet sein.
  • In einer Ionenimplantationsanlage erfolgt ein Ionenbeschuss auf den in Richtung des Ionenbeschusses ausgerichteten Teil der Oberfläche. Es wird eine Maske für den ersten und den zweiten Implantationsschritt eingesetzt. Die Maske wird somit nicht zwischen den beiden Implantationsschritten verändert. Die Maske für den ersten Implantationsschritt verbleibt auf dem Halbleiterkörper für den zweiten Implantationsschritt. Die Maske kann als Hartmaske realisiert sein. Die Hartmaske kann eine Siliziumnitrid- oder Polysiliziumschicht aufweisen. Bevorzugt kann die Hartmaske eine Siliziumoxidschicht umfassen. Alternativ ist die Maske als Photoresistmaske ausgebildet.
  • Ein Unterschied zwischen dem Dotierprofil der weiteren Transistorstruktur und dem Dotierprofil der Transistorstruktur kann durch eine Maske erreicht werden, die im Bereich der weiteren Transistorstruktur verschieden zu dem Bereich der Transistorstruktur ausgebildet ist und im Bereich der weiteren Transistorstruktur Dotierstoffionen so abbremst, dass sie nicht in das Substrat gelangen.
  • In einer ersten Ausführungsform ist die Maske im Bereich der Transistorstruktur durchlässig und im Bereich der weiteren Transistorstruktur undurchlässig für den Ionenbeschuss während des ersten und des zweiten Implantationsschrittes. Somit kann erreicht werden, dass unmittelbar nach der Durchführung des ersten und des zweiten Implantationsschrittes die weitere Transistorstruktur kein vergrabenes Gebiet aufweist. Durch folgende Temperaturschritte, wie beispielsweise eine Temperung oder eine Oxidation, ist ein weiteres vergrabenes Gebiet der weiteren Transistorstruktur herstellbar, dadurch dass Dotierstoffe aus dem vergrabenen Gebiet der Transistorstruktur in den Bereich der weiteren Transistorstruktur hinein diffundieren. Da aus diesem Grund die Dotierung des vergrabenen Gebiet und des ersten Gebiet im Bereich der weiteren Transistorstruktur niedriger als im Bereich der Transistorstruktur ist, weist die Durchbruchspannung der weiteren Transistorstruktur mit Vorteil einen höheren Wert als die Durchbruchspannung der Transistorstruktur auf.
  • In einer alternativen Ausführungsform ist die Maske im Bereich der Transistorstruktur ebenfalls wie oben durchlässig für den Ionenbeschuss im ersten und zweiten Implantationsschritt. Jedoch ist die Maske im Bereich der weiteren Transistorstruktur durchlässig für den Ionenbeschuss in einem der beiden Implantationsschritte sowie undurchlässig für den Ionenbeschuss in dem weiteren der beiden Implantationsschritte. Alternativ kann die Maske im Bereich der weiteren Transistorstruktur mindestens teilweise durchlässig für den Ionenbeschuss in einem der beiden Implantationsschritte sowie mindestens teilweise durchlässig für den Ionenbeschuss in dem weiteren der beiden Implantationsschritte sein.
  • In einer Weiterbildung ist die Maske im Bereich einer weiteren Struktur undurchlässig für den Ionenbeschuss im ersten und im zweiten Implantationsschritt. Die weitere Struktur kann ein Halbleiterbauelement wie einen herkömmlichen n-Kanal MOSFET, einen herkömmlichen p-Kanal MOSFET, eine Speicherzelle, eine Diode, eine Photodiode, einen Widerstand, eine Spule oder eine Anordnung mit Complementary Metal Oxide Semiconductor Transistoren, abgekürzt CMOS-Transistoren, umfassen.
  • In einer Ausführungsform kann ein erster Dotierstoff im ersten Implantationsschritt und im zweiten Implantationsschritt verwendet sein. Die Energie des ersten Dotierstoffes bei dem ersten Implantationsschritt kann unterschiedlich zu der Energie bei dem zweiten Implantationsschritt sein. Die Dosis des ersten Dotierstoffes bei dem ersten Implantationsschritt kann unterschiedlich zu der Dosis bei dem zweiten Implantationsschritt sein.
  • In einer anderen Ausführungsform ist ein erster Dotierstoff im ersten Implantationsschritt und ein zweiter Dotierstoff im zweiten Implantationsschritt verwendet, wobei der erste Dotierstoff und der zweite Dotierstoff unterschiedliche Diffusionskonstanten bei einer Temperatur eines Temper- oder eines Oxidationsschrittes, der nach den Implantationsschritten durchgeführt wird, aufweisen.
  • In einer alternativen Ausführungsform ist ein erster Dotierstoff im ersten Implantationsschritt und ein zweiter Dotierstoff im zweiten Implantationsschritt verwendet, wobei sich mittels des ersten Dotierstoffs ein anderer Leitungstyp in einem Halbleiterbereich verglichen mit dem zweiten Dotierstoff einstellen lässt. Mittels der Gegendotierung kann eine geringere Nettodotierstoffkonzentration eingestellt werden.
  • Der Halbleiterkörper kann Silizium als Material für das Substrat aufweisen. Ein Dotierstoff für einen n-Leitungstyp kann Phosphor, Arsen und Antimon sein. Ein Dotierstoff für einen p-Leitungstyp kann Bor sein.
  • Der Halbleiterkörper kann in einem integrierten Schaltkreis verwendet sein. Der Halbleiter kann in einem integrierten Schaltkreis, welcher für eine Hochspannungsanwendung ausgelegt ist, verwendbar sein. Als Hochspannungsanwendung wird eine Anwendung bei Spannungen verstanden, die höher als eine Betriebsspannung der Transistorstruktur mit der niedrigeren Durchbruchspannung ist. Als Hochspannung kann eine Spannung ab einer unteren Grenze zwischen 3 Volt und 20 Volt verstanden werden.
  • Erfindungsgemäß sieht ein Verfahren zur Herstellung einer Transistorstruktur folgende Schritte vor: Ein Halbleiterkörper wird bereitgestellt, der ein Substrat aufweist. Ein erster Implantationsschritt und ein zweiter Implantationsschritt werden durchgeführt. Der erste und der zweite Implantationsschritt sind zur Herstellung eines vergrabenen Gebiets vorgesehen. Ein erstes halbleitendes Gebiet wird auf dem Substrat abgeschieden. Eine Temperung wird durchgeführt, um Dotierstoffe in das erste Gebiet zu diffundieren. Ein zweites halbleitendes Gebiet wird ausgebildet. Darüber wird ein drittes halbleitendes Gebiet ausgebildet. Die Dotierstoffe, die zur Diffusion in das erste Gebiet vorgesehen sind, werden mittels mindestens eines der beiden Implantationsschritte in den Halbleiterkörper eingebracht.
  • Mit Vorteil kann somit mittels des ersten und des zweiten Implantationsschrittes und der Temperung ein Dotierprofil des vergrabenen Gebiets und des ersten Gebiets eingestellt werden.
  • Die Temperung kann ohne gleichzeitig stattfindende Oxidation ausgeführt werden. Alternativ kann die Temperung als Oxidationsverfahren zum Umwandeln eines Teiles des ersten Gebiets in ein Oxid durchgeführt werden.
    •
  • Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Gebiete und Strukturen tragen gleiche Bezugszeichen. Insoweit sich Gebiete oder Strukturen in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
  • 1A und 1B zeigen beispielhafte Ausführungsformen eines Halbleiterkörpers mit zwei Transistorstrukturen nach dem vorgeschlagenen Prinzip,
  • 2A und 2B zeigen beispielhafte Ausführungsformen eines Halbleiterkörpers mit einem vergrabenen Gebiet vor und nach einem Temperschritt nach dem vorgeschlagenen Prinzip,
  • 3A bis 3C zeigen alternative beispielhafte Ausführungsformen eines Halbleiterkörpers nach dem vorgeschlagenen Prinzip,
  • 4B und 4B zeigen beispielhafte Dotierprofile,
  • 5A bis 5E zeigen alternative beispielhafte Ausführungsformen eines Halbleiterkörpers mit einer Maske mit zwei Stegen nach dem vorgeschlagenen Prinzip,
  • 6A bis 6C zeigen eine alternative beispielhafte Ausführungsform eines Halbleiterkörpers mit einer dünnen Maskenschicht nach dem vorgeschlagenen Prinzip und
  • 7A und 7B zeigen beispielhafte Ausführungsformen einer Transistorstruktur mit Stopp-Bereich nach dem vorgeschlagenen Prinzip und ohne Stopp-Bereich.
  • 1A und 1B zeigen beispielhafte Ausführungsformen eines Halbleiterkörpers 1 mit einer Transistorstruktur 10 und einer weiteren Transistorstruktur 40 nach dem vorgeschlagenen Prinzip. 1A zeigt zwei Bipolar-Transistoren. Der Halbleiterkörper 1 weist ein Substrat 2 auf, über dem im Bereich der Transistorstruktur 10 ein vergrabenes Gebiet 11 und im Bereich der weiteren Transistorstruktur 40 ein weiteres vergrabenes Gebiet 41 angeordnet ist. Eine Ausdehnung d10 des vergrabenen Gebiet 11 senkrecht zu einer Hauptfläche des Halbleiterkörpers 1 ist größer als eine Ausdehnung d40 des weiteren vergrabenen Gebiet 41. Das vergrabene Gebiet 11 weist einen hochdotierten Bereich 18 auf. Der hochdotierte Bereich 18 der Transistorstruktur 10 wird mittels eines Sinkers 19 kontaktiert. In entsprechender Weise wird das weitere vergrabene Gebiet 41 mittels eines weiteren Sinkers 49 kontaktiert. Ein erstes Gebiet 12 ist über dem vergrabenen Gebiet 11 der Transistorstruktur 10 angeordnet. Über dem ersten Gebiet 12 sind ein zweites Gebiet 13 und darüber wieder ein drittes Gebiet 14 angeordnet. Das dritte Gebiet 14 ist mittels eines Emitteranschlusses 23, das zweite Gebiet 13 mit tels eines Basisanschlusses 22 und der Sinker 19 mittels eines Kollektoranschlusses 21 kontaktiert.
  • Im Bereich der weiteren Transistorstruktur 40 ist über dem weiteren vergrabenen Gebiet 41 ist ein weiteres erstes Gebiet 42 angeordnet. Über dem weiteren ersten Gebiet 42 ist ein weiteres zweites Gebiet 43 und darüber wiederum ein weiteres drittes Gebiet 44 angeordnet. Das weitere dritte Gebiet 44 ist mittels eines weiteren Emitteranschlusses 53, das weitere zweite Gebiet 43 mittels eines weiteren Basisanschlusses 52 und der weitere Sinker 49 mittels eines weiteren Kollektoranschlusses 51 kontaktiert. Ein Isolationsoxid 15 ist auf Teilen des ersten Gebiets 12 beziehungsweise Teilen des weiteren ersten Gebiets 42 angeordnet.
  • Mit Vorteil wird mittels eines hochdotierten Bereiches 18 ein Kollektor der Transistorstruktur 10 kontaktiert, weil dadurch die Transistorstruktur 10 kurze Schaltzeiten und somit eine hohe Grenzfrequenz aufweist. Mit Vorteil ist die Ausdehnung d40 des weiteren ersten Gebiets 42 senkrecht zur Hauptfläche des Halbleiterkörpers 1 größer als die Ausdehnung d10 des ersten Gebiets 12, so dass eine Kollektor-Basis Durchbruchspannung der weiteren Transistorstruktur 40 einen höheren Wert als eine Kollektor-Basis Durchbruchspannung der Transistorstruktur 10 aufweist. Mit Vorteil können mittels eines Herstellungsverfahrens auf dem Halbleiterkörper 1 sowohl schnelle Bipolar-Transistoren 10 wie auch Bipolar-Transistoren 40 mit hohen Durchbruchspannungen lateral nebeneinander angeordnet realisiert werden.
  • 1B zeigt eine Transistorstruktur 110 und eine weitere Transistorstruktur 140, welche jeweils als Feldeffekttransistor ausgebildet sind. Beide Transistorstrukturen 110, 140 sind auf dem Substrat 2 eines Halbleitkörpers 101 angeordnet. Über dem Substrat 2 ist im Bereich der Transistorstruktur 110 ein vergrabenes Gebiet 111, welches einen hochdotierten Bereich 118 umfasst, und im Bereich der weiteren Transistorstruktur 140 ein weiteres vergrabenes Gebiet 141 angeordnet. Im Bereich der Transistorstruktur 110 befindet sich über dem vergrabenen Gebiet 111 ein erstes Gebiet 112, in die zwei Bereiche eines zweiten Gebiets 113 diffundiert sind. Innerhalb der zwei Bereiche des zweiten Gebiets 113 sind jeweils ein Bereich eines dritten Gebiets 114 und ein hochdotierter Bereich 20 angeordnet. Zwischen den beiden Bereichen des dritten Gebiets 114 ist an der Oberfläche des ersten und des zweiten Gebiets 112, 113 ein Gateisolator 16 und darüber eine Gateelektrode 32 angeordnet. Die beiden Bereiche des dritten Gebiets 114 werden mittels eines Sourceanschlusses 33, die zwei hochdotierte Bereiche 20 mittels eines Anschlusses 34 und der hochdotierte Bereich 118 mittels eines Drainanschlusses 31 kontaktiert.
  • Die weitere Transistorstruktur 140 weist oberhalb des weiteren vergrabenen Gebiets 141 ein weiteres erstes Gebiet 142 auf, in die zwei Bereiche eines weiteren zweiten Gebiets 143 hinein diffundiert sind. Die zwei Bereiche des weiteren zweiten Gebiets 143 weisen jeweils einen Bereich eines weiteren dritten Gebiets 144 und einen hochdotierten Bereich 50 auf. Zwischen den beiden Bereichen des weiteren dritten Gebiet 144 ist auf der Oberfläche ein weiterer Gateisolator 46 und darüber eine weitere Gateelektrode 62 angeordnet. Das weitere vergrabene Gebiet 141 ist mittels eines weiteren Drainanschlusses 61, die zwei Bereiche des weiteren dritten Gebiets 144 mittels eines weiteren Sourceanschlusses 63 sowie die zwei hochdotierte Bereiche 50 mittels eines weiteren Anschlusses 64 kontaktiert.
  • Ein Strom fließt in der Transistorstruktur 110 von dem Sourceanschluss 33 über eine Inversionsschicht, welche sich an der Grenzfläche der beiden Bereiche des zweiten Gebiets 113 zu dem Gateisolator 16 ausbildet, zum ersten Gebiet 112 und von dem ersten Gebiet 112 über den hochdotierten Bereich 118 des vergrabenen Gebiets 11 zu dem Drainanschluss 31. Die Inversionsschicht bildet sich in Abhängigkeit von einer Spannung an der Gateelektrode 32 aus. Mittels der Spannung an der Gateelektrode 32 wird somit der zwischen dem Sourceanschluss 33 und dem Drainanschluss 31 fließende Strom eingestellt. Eine Durchbruchspannung zwischen dem Sourceanschluss 33 und dem Drainanschluss 31 hängt unter anderem von einem Dotierprofil in dem ersten Gebiet 112 und der Ausdehnung des ersten Gebiets 112 ab.
  • In entsprechender Weise fließt ein weiterer Strom in der weiteren Transistorstruktur 140 zwischen dem weiteren Sourceanschluss 63 und dem weiteren Drainanschluss 61 und wird von einer Spannung an der weiteren Gateelektrode 62 gesteuert. Eine Durchbruchspannung zwischen dem weiteren Sourceanschluss 63 und dem weiteren Drainanschluss 61 hängt unter anderem von einem Dotierprofil in. dem weiteren ersten Gebiet 142 und der Ausdehnung des weiteren ersten Gebiets 142 ab und unterscheidet sich von der Durchbruchspannung zwischen dem Sourceanschluss 33 und dem Drainanschluss 31.
  • 2A und 2B zeigen beispielhafte Ausführungsformen eines Halbleiterkörpers 1 mit einem vergrabenen Gebiet vor und nach einem Temperschritt nach dem vorgeschlagenen Prinzip. 2A zeigt den Halbleiterkörper 1 mit dem Substrat 2. In zwei Bereichen wird die Transistorstruktur 10 und in einem Bereich die weitere Transistorstruktur 40 realisiert. Im Be reich der weiteren Transistorstruktur 40 ist eine Maske 3 vorgesehen, mit der verhindert wird, dass während eines ersten und eines zweiten Implantationsschrittes I1, I2 Dotierstoffe im Bereich unterhalb der Maske 3 implantiert werden. In 2A ist das Substrat 2 mit einem ersten Implantationsbereich 71, der sich an der Oberfläche des Halbleiterkörpers 1 befindet und mittels eines ersten Implantationsschrittes I1 mit einem ersten Dotierstoff 8 hergestellt wird, und mit einem zweiten Implantationsbereich 72 gezeigt, der von der Oberfläche des Halbleiterkörpers 1 beabstandet ist und mittels eines zweiten Implantationsschrittes I2 mit einem zweiten Dotierstoff 9 realisiert ist.
  • 2B zeigt den Halbleiterkörper 1 gemäß 2A nach Entfernen der Maske 3 und nach einem Temperschritt. Da der erste Dotierstoff 8 so gewählt ist, dass er bei einem Temperschritt eine niedrigere Diffusionskonstante verglichen mit dem zweiten Dotierstoff 9 aufweist, ist der erste Implantationsbereich 71' in 2B nur geringfügig vergrößert gegenüber der Darstellung in 2A. Dahingegen ist der zweite Implantationsbereich 72' in 2B deutlich vergrößert verglichen mit dem zweiten Implantationsbereich 72 gemäß 2A. Durch die laterale Diffusion des zweiten Dotierstoffs 9 der zweiten Implantationsbereiche 72 berühren sich die beiden zweiten Implantationsbereiche 72' im Bereich der weiteren Transistorstruktur 40. Mittels der nachfolgenden Prozessschritte werden die Transistorstruktur 10 und die weitere Transistorstruktur 40 vervollständigt. Der erste Implantationsbereich 71' und der zweiten Implantationsbereich 72' tragen zum vergrabenen Gebiet 11 der Transistorstruktur 10 bei. Der zweite Implantationsbereich 72' trägt zu dem weiteren vergrabenen Gebiet 41 der weiteren Transistorstruktur 40 bei.
  • 3A bis 3C zeigen alternative beispielhafte Ausführungsformen eines Halbleiterkörpers 1 nach dem vorgeschlagenen Prinzip mit einer Maske 3. 3A zeigt zwei Bereiche des Halbleiterkörpers 1 mit der Transistorstruktur 10, zwischen denen die weitere Transistorstruktur 40 angeordnet ist, und ein Bereich mit einer weiteren Struktur 90. Die Maske 3 ist in einem Teil der weiteren Transistorstruktur 40 und im Bereich der weiteren Struktur 90 ausgebildet. Mittels des ersten Implantationsschrittes I1 wird der erste Implantationsbereich 71 an den Stellen implantiert, an denen das Substrat 2 nicht von der Maske 3 bedeckt ist. Der zweite Implantationsbereich 72 wird mittels des zweiten Implantationsschrittes realisiert. Der zweite Implantationsschritt I2 erfolgt mit einer Implantation, bei der der Ionenbeschuss nicht senkrecht auf die Hauptfläche des Halbleiterkörpers 1 auftrifft. Aufgrund dessen, dass der zweite Dotierstoff 9 im zweiten Implantationsschritt nicht senkrecht auf der Hauptfläche des Halbleiterkörpers 1 auftreffen, werden auch Dotierstoffe 9 in das Substrat 2 unterhalb der Maske 3 im Bereich der weiteren Transistorstruktur 40 implantiert. Der zweite Implantationsbereich 72 ist damit bereits vor einem Temperschritt sowohl unter der Transistorstruktur 10 wie auch unter der weiteren Transistorstruktur 40 angeordnet. Mit Vorteil ist der Abstand des zweiten Implantationsbereiches 72 im Bereich der weiteren Transistorstruktur 40 zur Hauptfläche größer als der Abstand des zweiten Implantationsbereiches 72 zur Hauptfläche im Bereich der Transistorstruktur 10.
  • 3B zeigt den Halbleiterkörper 1 gemäß 3A nach dem Abscheiden des ersten Gebiets 12 und des weiteren ersten Gebiets 42, die in einem Schritt erfolgt. Die Dicke des ersten Gebiets 12 und des weiteren ersten Gebiets 42 sind somit unmittelbar nach dem Abscheiden im Epitaxiereaktor näherungs weise gleich. Ein Isolationsoxid 15 und ein zweites Gebiet 13 beziehungsweise ein weiteres zweites Gebiet 43 werden über dem ersten Gebiet 12 beziehungsweise dem weiteren ersten Gebiet 42 abgeschieden. Aus Gründen der Übersichtlichkeit sind die darüber folgenden Gebiete und Schichten nicht dargestellt.
  • Das Abscheiden des ersten Gebiets 12 und des weiteren ersten Gebiets 42 kann mittels eines Epitaxiereaktors erfolgen.
  • 3C zeigt den Halbleiterkörper 1 aus 3B nach Durchführung eines Temperschrittes. Aufgrund des Temperschrittes hat sich der erste Implantationsbereich 71 in die darüber liegende Schicht ausgedehnt. Aufgrund der hohen Diffusionskonstante des zweiten Dotierstoffs 9 dehnt sich der zweite Implantationsbereich 72' stärker aus, so dass das erste Gebiet 12 und das weitere erste Gebiet 42 gemäß 3C kleinere Ausdehnungen als unmittelbar nach dem Abscheidungsvorgang in 3B aufweisen. Die Ausdehnung d10 des ersten Gebiets 12 der Transistorstruktur 10 ist deutlich kleiner als die Ausdehnung d40 des weiteren ersten Gebiets 42 der weiteren Transistorstruktur 40. Im Bereich der weiteren Struktur 90 wird das Substrat 2 durch die beiden Implantationsschritte nicht beeinflusst. Dort ist ein weiteres Halbleiterbauelement realisierbar, das keine vergrabene Schicht 11 benötigt.
  • 4A und 4B zeigen beispielhafte Dotierprofile. 4A zeigt links ein simuliertes Dotierprofil einer Anordnung gemäß 3C, während rechts ein Dotierprofil einer Anordnung gezeigt ist, in der im Unterschied zu den 3A bis 3C kein zweiter Implantationsschritt durchgeführt wurde. Mit y ist die Tiefe und mit x die laterale Dimension bezeichnet. Mit Vorteil diffundieren gemäß 4A links Dotierstoffe, die mittels des zweiten Implantationsschrittes I2 im Bereich der Transistorstruktur 10 implantiert wurden, in den Bereich der weiteren Transistorstruktur 40 und bilden dort das vergrabene Gebiet 41.
  • 4B zeigt schematisch eine Dotierstoffkonzentration C in Abhängigkeit der Tiefe Y. Es ist in 4B links die Dotierstoffkonzentration C, die in der Mitte der Darstellung in 4A links dargestellt ist, und in 4B rechts die Dotierstoffkonzentration C, die in der Mitte der Darstellung in 4A rechts dargestellt ist, gezeigt. Die Dotierstoffkonzentration im schwach n dotierten Bereich in 4B rechts ist derart gering ausgeprägt, dass ein mit einem Pfeil angedeuteter Durchbruch zwischen den beiden p-dotierten Gebieten bei einer geringen Durchbruchspannung möglich ist. Dies ist im in 4B links dargestellten Dotierprofil vermieden.
  • 5A bis 5E zeigen alternative beispielhafte Ausführungsformen eines Halbleiterkörpers 1 mit einer Maske 3 mit zwei Stegen 4, 5 nach dem vorgeschlagenen Prinzip. 5A zeigt den Halbleiterkörper 1 mit der Maske 3 während des ersten Implantationsschrittes I1. Der Ionenbeschuss 81 erfolgt dabei näherungsweise senkrecht zur ersten Hauptfläche des Halbleiterkörpers 1, so dass ein erster Winkel α zwischen dem Ionenbeschuss 81 und der ersten Hauptfläche näherungsweise 90 Grad beträgt. Es ist eine Flächennormale 7 auf der ersten Hauptfläche des Halbleiterkörpers 1 eingezeichnet, welche näherungsweise parallel zum Ionenbeschuss 81 ist. Die Maske 3 umfasst in 5A zwei Stege im Bereich der weiteren Transistorstruktur 40. Die beiden Stege 4, 5 verhindern eine Ionenimplantation unmittelbar unterhalb den beiden Stegen 4, 5. Weiter ist die Maske 3 im Bereich der weiteren Struktur 90 für den Ionenbeschuss undurchlässig ausgebildet. Der erste Implantationsbereich 71 wird daher im Bereich der Transistorstruktur 10 deutlich, im Bereich der weiteren Transistorstruktur 40 in geringerem Umfang und im Bereich der weiteren Struktur 90 nicht ausgebildet.
  • Alternativ hat der erste Winkel α einen Wert von näherungsweise 83 Grad, um ein sogenanntes Channeling des ersten Dotierstoffs 8 beim ersten Implantationsschritt I2 zu vermeiden. Alternativ sind mehr als zwei Stege 4, 5 vorgesehen.
  • 5B zeigt den Halbleiterkörper 1 aus 5A während des zweiten Implantationsschrittes 22, bei dem der Ionenbeschuss 82 einen zweiten Winkel β zur ersten Hauptfläche des Halbleiterkörpers 1 aufweist. Der zweite Winkel β beträgt näherungsweise 45 Grad. In 5B ist die Flächennormale 7 eingezeichnet, welche einen Winkel (90 Grad – β) mit dem zweiten Ionenbeschuss 82 aufweist. Die Stege 4, 5 der Maske 3 verhindern durch einen Abschattungseffekt, dass der zweite Dotierstoff 9 während des zweiten Implantationsprozesses I2 das Substrat 2 im Bereich der weiteren Transistorstruktur 40 erreicht. Der zweite Dotierstoff 9 wird durch die Stege 4, 5 aufgenommen. Daher wird der zweite Implantationsbereich 72 vor allem im Bereich der Transistorstruktur 10 und nicht im Bereich der weiteren Transistorstruktur 40 sowie der weiteren Struktur 90 ausgebildet.
  • Der Halbleiterkörper 1 kann Vorteil während des zweiten Implantationschrittes I2 derart ausgerichtet sein, dass der zweite Ionenbeschuss 82 näherungsweise senkrecht zu den Stegen 4, 5 erfolgt, da ein Ionenbeschuss parallel zu den Stegen 4, 5 nicht dem oben aufgeführten Abschattungseffekt unterliegen würde.
  • Links oben ist in 5B eine beispielhafte Ausführungsform der Maske 3 gezeigt, welche die Stege 4, 5 und zusätzlich Verbindungen zwischen den Stegen aufweist, so dass Öffnungen 6 in Rechteckform ausgebildet werden. Mit Vorteil kann während des zweiten Implantationsschrittes I2 der Halbleiterkörper 1 bei einer derart ausgebildeten Maske 3 um die Flächennormale 7 rotieren. Alternativ können die Öffnungen 6 als Quadrate ausgebildet sein.
  • 5C und 5D zeigen zwei weitere beispielhafte Ausführungsformen der Maske. Gemäß 5C weist die Maske 3' kreisförmige Öffnungen 6' und gemäß 5D die Maske 3'' sechseckförmige Öffnungen 6'' auf. Durch die Öffnungen 6' beziehungsweise 6'' kann während des ersten Implantationsschrittes I1 der erste Dotierstoff 8 im Substrat 2 implantiert werden. Hingegen verhindert der zweite Winkel β, den der Ionenbeschuss 82 während des zweiten Implantationsschrittes I2 zur Hauptfläche des Halbleiterkörpers 1 annimmt, eine Ausbildung des zweiten Implantationsbereichs 72 im Bereich der weiteren Transistorstruktur 40.
  • 5E zeigt den Halbleiterkörper 1 nach Durchführung eines Epitaxieschrittes und nach einer Oxidation. Während der Oxidation diffundiert der zweite Implantationsbereich 72 etwas in die Epitaxieschicht hinein und bildet dort das vergrabene Gebiet 11 aus. Aufgrund des höheren Diffusionskoeffizienten des ersten Dotierstoffs 8 verglichen mit dem Diffusionskoeffizienten des zweiten Dotierstoffs 9 werden während des Oxidationsprozesses die Gebiete des ersten Implantationsbereiches 71, die in den 5A und 5B noch getrennt sind, durch laterale Diffusion verbunden und bilden im Bereich der weiteren Transistorstruktur 40 das weitere vergrabene Gebiet 41. Die Ausdehnung d40 des weiteren ersten Gebiets 42 ist deutlich größer als die Ausdehnung d10 des ersten Gebiet 12. Im Bereich der weiteren Struktur 90 wurde das Substrat 2 durch die beiden Implantationsschritte nicht beeinflusst.
  • 6A bis 6C zeigen eine alternative beispielhafte Ausführungsform des Halbleiterkörpers 1 nach dem vorgeschlagenen Prinzip. Die Maske 3 ist im Bereich der weiteren Transistorstruktur 40 als dünne Schicht realisiert. 6A zeigt einen ersten Implantationsschritt I1, bei dem ein erster Dotierstoff 8 mit einer niedrigen Implantationsenergie implantiert wird, so dass der erste Dotierstoff 8 erste Implantationsbereiche 71 im Bereich der Transistorstruktur 10 ausbildet. Im Bereich der weiteren Transistorstruktur 40 nimmt die Maske 3 die Dotierstoffionen 8 auf.
  • 6B zeigt einen weiteren Implantationsschritt I2, bei der ein zweiter Dotierstoff 9 mit einer höheren Energie implantiert wird, so dass ein zweiter Implantationsbereich 72 sowohl im Bereich der weiteren Transistorstruktur 40 als auch im Bereich der Transistorstruktur 10 ausgebildet wird.
  • 6C zeigt den Halbleiterkörper nach einem Temperschritt und einem Oxidationsschritt, durch die der erste Implantationsbereich 71 und der zweite Implantationsbereich 72 im Bereich der Transistorstruktur 10 ineinander übergehen. Eine Ausdehnung d10 des ersten Gebiets 12 senkrecht zur Hauptfläche des Halbleiterkörpers 1 ist im Bereich der Transistorstruktur 10 größer als eine Ausdehnung d40 des weiteren ersten Gebiet 42 im Bereich der weiteren Transistorstruktur 40. In Abhängigkeit der Dicke der Maske, der beiden Dotierstoffe 8, 9 und der beiden Implantationsenergien verbleibt mit Vorteil bei dem ersten Implantationsschritt I1 ein deutlich hö herer Anteil von Dotierstoffen in der Maske 3 und gelangt damit ein deutlich niedrigerer Anteil in den Halbleiterkörper 1 als bei dem zweiten Implantationsschritt I2. Somit weist mit Vorteil die Transistorstruktur 10 eine höhere Durchbruchspannung und einen geringeren Bahnwiderstand in das vergrabene Gebiet 12 verglichen mit der weiteren Transistorstruktur 40 auf.
  • 7A zeigt eine beispielhafte Ausführungsform einer Transistorstruktur 10 ohne Stopp-Bereich, ausgebildet als Bipolar-Transistor. Der Halbleiterkörper 1 umfasst das Substrat 2 mit einem vergrabenen Gebiet 11. Über dem vergrabenen Gebiet 11 sind das erste Gebiet 12, das zweite Gebiet 13 und das dritte Gebiet 14 angeordnet. Da das erste Gebiet 12 nur gering dotiert ist, kann ein Durchbruch von dem zweiten Gebiet 13 zu dem Substrat 2 auftreten. Eine mögliche Durchbruchstrecke ist mit einem Pfeil angedeutet.
  • 7B zeigt eine beispielhafte Ausführungsform einer Transistorstruktur 10, ausgebildet als Bipolar-Transistor, mit einem Stopp-Bereich 17 nach dem vorgeschlagenen Prinzip. Zusätzlich zu der Darstellung in 7A weist der Halbleiterkörper 1 gemäß 7B einen Stopp-Bereich 17 auf, der zwischen dem Isolationsoxid 15 und dem vergrabenen Gebiet 11 angeordnet ist. Der Stopp-Bereich 17 kann mittels einer Implantation in das erste Gebiet 12 nach dem Abscheiden des ersten Gebiets 12 realisiert werden. Der Stopp-Bereich 17 ist vom selben Leitungstyp wie das vergrabene Gebiet 11. Mit Vorteil kann somit ein lateraler Durchbruch von dem zweiten Gebiet 13 zu dem Substrat 2 verhindert werden.
    • 1, 101
    Halbleiterkörper
    2
    Substrat
    3, 3', 3''
    Maske
    4, 5
    Steg
    6, 6', 6''
    Öffnung
    7
    Flächennormale
    8
    erster Dotierstoff
    9
    zweiter Dotierstoff
    10, 110
    Transistorstruktur
    11, 111
    vergrabenes Gebiet
    12, 112
    erstes Gebiet
    13, 113
    zweites Gebiet
    14, 114
    drittes Gebiet
    15
    Isolationsoxid
    16
    Gateisolator
    17
    Stopp-Bereich
    18, 118
    hochdotierter Bereich
    19
    Sinker
    20
    hochdotierter Bereich
    21
    Kollektoranschluss
    22
    Basisanschluss
    23
    Emitteranschluss
    31
    Drainanschluss
    32
    Gateelektrode
    33
    Sourceanschluss
    34
    Anschluss
    40, 140
    weitere Transistorstruktur
    41, 141
    weiteres vergrabenes Gebiet
    42, 142
    weiteres erstes Gebiet
    43, 143
    weiteres zweites Gebiet
    44, 144
    weiteres drittes Gebiet
    45
    weitere Gateelektrode
    46
    weiterer Gateisolator
    49
    weiterer Sinker
    50
    weiterer hochdotierter Bereich
    51
    weiterer Kollektoranschluss
    52
    weiterer Basisanschluss
    53
    weiterer Emitteranschluss
    61
    weiterer Drainanschluss
    62
    weitere Gateelektrode
    63
    weiterer Sourceanschluss
    64
    Anschluss
    71, 71'
    erster Implantationsbereich
    72, 72'
    zweiter Implantationsbereich
    81
    erster Ionenbeschuss
    82
    zweite Ionenbeschuss
    90
    weitere Struktur
    α
    erster Winkel
    β
    zweiter Winkel
    C
    Dotierstoffkonzentration
    d10
    Abmessung des ersten Gebiets
    d40
    Abmessung des weiteren ersten Gebiets
    I1
    erster Implantationsschritt
    I2
    zweiter Implantationsschritt
    n
    Leitungstyp
    p
    Leitungstyp
    x, y
    Koordinate

Claims (31)

  1. Halbleiterkörper mit einer Transistorstruktur (10), umfassend: – ein Substrat (2), – ein in dem Substrat (2) ausgebildetes, vergrabenes Gebiet (11) mit einem ersten Leitungstyp (p, n), – ein auf dem vergrabenen Gebiet (11) angeordnetes erstes Gebiet (12) mit dem ersten Leitungstyp (p, n), – ein über dem ersten Gebiet (12) angeordnetes zweites Gebiet (13) mit einem zweiten Leitungstyp (n, p), welcher dem ersten Leitungstyp (p, n) entgegengesetzt ist, – ein über dem zweiten Gebiet (13) angeordnetes drittes Gebiet (14) mit dem ersten Leitungstyp (p, n), wobei das vergrabene Gebiet (11) mittels eines ersten und eines zweiten Implantationsschrittes (I1, I2) realisiert ist.
  2. Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, dass die Transistorstruktur (10) als Bipolartransistor ausgebildet ist, wobei – das vergrabene Gebiet (11) und das erste Gebiet (12) zusammen als Kollektorschicht ausgebildet sind, mit der ein Kollektoranschluss (21) verbunden ist, – das zweite Gebiet (13) als Basisschicht ausgebildet ist, mit der ein Basisanschluss (22) verbunden ist, und – das dritte Gebiet (14) als Emitterschicht ausgebildet ist, mit der ein Emitteranschluss (23) verbunden ist.
  3. Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, dass die Transistorstruktur (110) als Feldeffekttransistor ausgebildet ist, wobei – das vergrabene Gebiet (111) und das erste Gebiet (112) zusammen als Draingebiet ausgebildet sind, mit dem ein Drainanschluss (31) verbunden ist, – das zweite Gebiet (113) einen Kanalbereich umfasst, über dem ein Gateisolator (16) angeordnet ist, über dem wiederum eine Gateelektrode (32) angeordnet ist, – das dritte Gebiet (114) als Sourcegebiet ausgebildet ist, mit dem ein Sourceanschluss (33) verbunden ist.
  4. Halbleiterkörper nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das vergrabene Gebiet (11) und das erste Gebiet (12) der Transistorstruktur (10) ein Dotierprofil aufweisen, das mit dem ersten und dem zweiten Implantationsschritt (I1, I2) erzielt ist.
  5. Halbleiterkörper nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Halbleiterkörper (1) eine weitere Transistorstruktur (40) aufweist, umfassend – ein weiteres, in dem Substrat (2) ausgebildetes, vergrabenes Gebiet (41) mit dem ersten Leitungstyp (p, n), – ein weiteres, auf dem weiteren vergrabenen Gebiet (41) angeordnetes, erstes Gebiet (42) mit dem ersten Leitungstyp (p, n), – ein weiteres, über dem weiteren ersten Gebiet (42) angeordnetes, zweites Gebiet (43) mit dem zweiten Leitungstyp (n, p), – ein weiteres, über dem weiteren zweiten Gebiet (43) angeordnetes, drittes Gebiet (44) mit dem ersten Leitungstyp (p, n), wobei das weitere vergrabene Gebiet (41) mittels einem der beiden Implantationsschritte (I1, I2) realisiert ist.
  6. Halbleiterkörper nach Anspruch 5, dadurch gekennzeichnet, dass das weitere vergrabene Gebiet (41) und das weitere erste Gebiet (42) der weiteren Transistorstruktur (40) ein weiteres Dotierprofil aufweisen, das mit einem der beiden Implantationsschritte (I1, I2) erzielt ist.
  7. Halbleiterkörper nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass eine Maske (3) für den ersten Implantationsschritt (I1) und ebenso für den zweiten Implantationsschritt (I2) verwendet ist und die Maske (3) im Bereich der Transistorstruktur (10) unterschiedlich zu der Maske (3) im Bereich der weiteren Transistorstruktur (40) ausgebildet ist.
  8. Halbleiterkörper nach Anspruch 7, dadurch gekennzeichnet, dass die Maske (3 ) – im Bereich der Transistorstruktur (10) durchlässig und – im Bereich der weiteren Transistorstruktur (40) undurchlässig für den Ionenbeschuss im ersten und im zweiten Implantationsschritt (I1, I2) ist.
  9. Halbleiterkörper nach Anspruch 7, dadurch gekennzeichnet, dass die Maske (3) – im Bereich der Transistorstruktur (10) durchlässig für den Ionenbeschuss im ersten und im zweiten Implantationsschritt (I1, I2) und – im Bereich der weiteren Transistorstruktur (40) mindestens teilweise durchlässig für den Ionenbeschuss in einem der beiden Implantationsschritte (I1, I2) sowie mindestens teilweise undurchlässig für den Ionenbeschuss in dem weiteren der beiden Implantationsschritte (I1, I2) ist.
  10. Halbleiterkörper nach Anspruch 9, dadurch gekennzeichnet, dass die Maske (3) im Bereich der weiteren Transistorstruktur (40) mindestens zwei Stege (4, 5), die mittels einer Öffnung (6) beabstandet sind, umfasst und ein erster Einfallswinkel (α) eines Ionenstrahl (71) des einen der beiden Implantationsschritte (I1, I2) zu einer Hauptfläche des Halbleiterkörpers (1) größer als ein zweiter Einfallswinkel (β) eines Ionenstrahls (72) des weiteren der beiden Implantationsschritte (I1, I2) zu der Hauptfläche des Halbleiterkörpers (1) ist.
  11. Halbleiterkörper nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die Maske (3) im Bereich der weiteren Transistorstruktur (40) mindestens eine kreisförmige, rechteckige oder sechseckige Öffnung (6) umfasst und ein erster Einfallswinkel (α) eines Ionenstrahl (71) des einen der beiden Implantationsschritte (I1, I2) zu einer Hauptfläche des Halbleiterkörpers (1) größer als ein zweiter Einfallswinkel (β) eines Ionenstrahls (72) des weiteren der beiden Implantationsschritte (I1, I2) zu der Hauptfläche des Halbleiterkörpers (1) ist.
  12. Halbleiterkörper nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass der erste Winkel (α) einen Wert zwischen 80 Grad und 90 Grad und der zweite Winkel (β) einen Wert zwischen 30 Grad und 60 Grad aufweisen.
  13. Halbleiterkörper nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass die Maske (3) im Bereich einer weiteren Struktur (90) undurchlässig für den Ionenbeschuss im ersten und im zweiten Implantationsschritt (I1, I2) ist.
  14. Halbleiterkörper nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass ein erster Dotierstoff (8) im ersten Implantationsschritt (I1) und im zweiten Implantationsschritt (I2) vorgesehen ist.
  15. Halbleiterkörper nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass ein erster Dotierstoff (8) im ersten Implantationsschritt (I1) und ein zweiter Dotierstoff (9) im zweiten Implantationsschritt (I2) vorgesehen sind, wobei der erste Dotierstoff (8) eine andere Diffusionskonstante als der zweite Dotierstoff (9) aufweist.
  16. Halbleiterkörper nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass ein erster Dotierstoff (8) im ersten Implantationsschritt (I1) und ein zweiter Dotierstoff (9) im zweiten Implantationsschritt (I2) vorgesehen sind, wobei sich der erste Dotierstoff (8) vom zweiten Dotierstoff (9) hinsichtlich des Leitungstyps (p, n) eines mittels des jeweiligen Dotierstoffes dotierbaren Halbleiterbereiches unterscheidet.
  17. Halbleiterkörper nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass ein Stopp-Bereich (17) in dem ersten Gebiet (12) zur Vermeidung eines lateralen Durchbruchs vorgesehen ist, wobei der Stopp-Bereich (17) lateral zu der Transistorstruktur (10) angeordnet ist und den ersten Leitungstyp (p, n) aufweist.
  18. Verwendung eines Halbleiterkörpers nach einem der Ansprüche 1 bis 17 in einem integrierten Schaltkreis.
  19. Verwendung eines Halbleiterkörpers nach einem der Ansprüche 1 bis 17 in einem integrierten Schaltkreis, ausgelegt für eine Hochspannungsanwendung.
  20. Verfahren zur Herstellung einer Transistorstruktur (10), umfassend folgende Schritte: – Bereitstellen eines Halbleiterkörpers (1), aufweisend ein Substrat (2), – Durchführen eines ersten Implantationsschrittes (I1), – Durchführen eines zweiten Implantationsschrittes (I2), wobei der erste und der zweite Implantationsschritt (I1, I2) zur Herstellung eines vergrabenen Gebiets (11) dienen, – Abscheiden eines ersten Gebiets (12), ausgebildet als Halbleiterschicht, – Durchführung einer Temperung zur Diffusion von Dotierstoffen in das erste Gebiet (12), – Ausbilden eines zweiten Gebiets (13) als Halbleiterschicht sowie – Ausbilden eines dritten Gebiets (14) als Halbleiterschicht.
  21. Verfahren nach Anspruch 20, gekennzeichnet durch Durchführen mindestens eines Teils der Temperung in Form eines Oxidationsverfahrens.
  22. Verfahren nach Anspruch 20 oder 21, gekennzeichnet durch – Abscheiden einer Maskenschicht und Strukturieren der Maskenschicht zum Ausbilden einer Maske (3) vor dem ersten Implantationsschritt (I1) und – Entfernen der Maske (3) nach dem zweiten Implantationsschritt (I2).
  23. Verfahren nach Anspruch 22, gekennzeichnet durch Strukturieren der Maskenschicht derart, dass die Maske (3) – im Bereich der Transistorstruktur (10) durchlässig und – im Bereich der weiteren Transistorstruktur (40) undurchlässig für den Ionenbeschuss im ersten und im zweiten Implantationsschritt (I1, I2) ist.
  24. Verfahren nach Anspruch 22, gekennzeichnet durch Strukturieren der Maskenschicht derart, dass die Maske (3) – im Bereich der Transistorstruktur (10) durchlässig für den Ionenbeschuss im ersten und im zweiten Implantationsschritt (I1, I2) und – im Bereich der weiteren Transistorstruktur (40) mindestens teilweise durchlässig für den Ionenbeschuss eines der beiden Implantationsschritte (I1, I2) sowie mindestens teilweise undurchlässig für den Ionenbeschuss in dem weiteren der beiden Implantationsschritte (I1, I2) ist.
  25. Verfahren nach Anspruch 24, gekennzeichnet durch Strukturieren der Maskenschicht derart, dass die Maske (3) im Bereich der weiteren Transistorstruktur (40) mindestens zwei Stege (4, 5) und eine Öffnung (6) zwischen den beiden Stegen (4, 5) aufweist, und Durchführen der beiden Implantationsschritte (I1, I2) derart, dass ein erster Einfallswinkel (α) eines Ionenstrahls (71) des einen der beiden Implantationsschritte (I1, I2) zu einer Hauptfläche des Halbleiterkörpers (1) größer als ein zweiter Einfallswinkel (β) eines Ionenstrahls (72) des weiteren der beiden Implantationsschritte (I1, I2) und der Hauptfläche des Halbleiterkörpers (1) ist.
  26. Verfahren nach Anspruch 25, gekennzeichnet durch Einstellen des ersten Winkels (α) auf einen Wert zwischen 80 Grad und 90 Grad und des zweiten Winkels (β) auf einen Wert zwischen 30 Grad und 60 Grad.
  27. Verfahren nach einem der Ansprüche 20 bis 26, gekennzeichnet durch Implantieren eines ersten Dotierstoffs (8) im ersten Implantationsschritt (I1) und im zweiten Implantationsschritt (I2).
  28. Verfahren nach einem der Ansprüche 20 bis 26, gekennzeichnet durch Implantieren eines ersten Dotierstoffs (8) im ersten Implantationsschritt (I1) und eines zweiten Dotierstoffs (9) im zweiten Implantationsschritt (I2), wobei der erste Dotierstoff (8) bei dem Temperaturschritt eine andere Diffusionskonstante als der zweite Dotierstoff (9) aufweist.
  29. Verfahren nach einem der Ansprüche 20 bis 26, gekennzeichnet durch Implantieren eines ersten Dotierstoffs (8) im ersten Implantationsschritt (I1) und eines zweiten Dotierstoffs (9) im zweiten Implantationsschritt (I2), wobei sich der erste Do tierstoff (8) vom zweiten Dotierstoff (9) hinsichtlich des Leitungstyps (p, n) unterscheidet.
  30. Verfahren nach einem der Ansprüche 20 bis 29, gekennzeichnet durch Durchführen des ersten Implantationsschrittes (I1) und des zweiten Implantationsschrittes (I2) mit einer unterschiedlichen Dotierstoffenergie.
  31. Verfahren nach einem der Ansprüche 20 bis 30, gekennzeichnet durch Implantieren eines Dotierstoffs in einen Stopp-Bereich (17) des ersten Gebiets (12), der lateral zu der Transistorstruktur (10) angeordnet ist, so dass der Stopp-Bereich (17) den Leitungstyp (p, n) des ersten Gebiets (12) aufweist und in der Dotierstoffkonzentration derart dotiert wird, dass im Betrieb der Transistorstruktur (10) ein seitlicher Durchbruch zwischen dem zweiten Gebiet (13) der Transistorstruktur (10) und dem Substrat (2) verhindert ist.
DE102006012447A 2006-03-17 2006-03-17 Verfahren zur Herstellung einer Transistorstruktur Expired - Fee Related DE102006012447B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006012447A DE102006012447B4 (de) 2006-03-17 2006-03-17 Verfahren zur Herstellung einer Transistorstruktur
US11/687,187 US7863170B2 (en) 2006-03-17 2007-03-16 Semiconductor body comprising a transistor structure and method for producing a transistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006012447A DE102006012447B4 (de) 2006-03-17 2006-03-17 Verfahren zur Herstellung einer Transistorstruktur

Publications (2)

Publication Number Publication Date
DE102006012447A1 true DE102006012447A1 (de) 2007-09-20
DE102006012447B4 DE102006012447B4 (de) 2011-07-28

Family

ID=38374930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006012447A Expired - Fee Related DE102006012447B4 (de) 2006-03-17 2006-03-17 Verfahren zur Herstellung einer Transistorstruktur

Country Status (2)

Country Link
US (1) US7863170B2 (de)
DE (1) DE102006012447B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633135B2 (en) * 2007-07-22 2009-12-15 Alpha & Omega Semiconductor, Ltd. Bottom anode Schottky diode structure and method
CN102117749B (zh) * 2009-12-31 2012-07-11 上海华虹Nec电子有限公司 双极晶体管的集电区和集电区埋层的制造工艺方法
US9105682B2 (en) * 2011-02-28 2015-08-11 Infineon Technologies Austria Ag Semiconductor component with improved dynamic behavior
EP3742476A1 (de) * 2019-05-20 2020-11-25 Infineon Technologies AG Verfahren zur implantation von spezies in ein substrat in verschiedene tiefen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19646148A1 (de) * 1996-09-27 1998-04-02 Bosch Gmbh Robert Planares Halbleiterbauelement mit niederohmiger vergrabener Schicht
DE10044838A1 (de) * 2000-09-11 2002-04-04 Infineon Technologies Ag Halbleiterbauelement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021851A (en) * 1988-05-03 1991-06-04 Texas Instruments Incorporated NMOS source/drain doping with both P and As
JPH0824146B2 (ja) * 1989-10-19 1996-03-06 株式会社東芝 Ｍｏｓ型集積回路
JP3285435B2 (ja) * 1993-07-07 2002-05-27 三菱電機株式会社 半導体装置およびその製造方法
US5966599A (en) * 1996-05-21 1999-10-12 Lsi Logic Corporation Method for fabricating a low trigger voltage silicon controlled rectifier and thick field device
KR100228331B1 (ko) * 1996-12-30 1999-11-01 김영환 반도체 소자의 삼중웰 제조 방법
US6570242B1 (en) * 1997-11-20 2003-05-27 Texas Instruments Incorporated Bipolar transistor with high breakdown voltage collector
US6724066B2 (en) * 2001-04-30 2004-04-20 Texas Instruments Incorporated High breakdown voltage transistor and method
US20040188712A1 (en) * 2002-10-08 2004-09-30 Eic Corporation Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19646148A1 (de) * 1996-09-27 1998-04-02 Bosch Gmbh Robert Planares Halbleiterbauelement mit niederohmiger vergrabener Schicht
DE10044838A1 (de) * 2000-09-11 2002-04-04 Infineon Technologies Ag Halbleiterbauelement

Also Published As

Publication number Publication date
DE102006012447B4 (de) 2011-07-28
US7863170B2 (en) 2011-01-04
US20070224748A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
EP0879481B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE2654482C2 (de)
DE10025264A1 (de) Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
DE19931324A1 (de) Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
CH623959A5 (de)
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE102014114312A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102006012447B4 (de) Verfahren zur Herstellung einer Transistorstruktur
DE102015118616B3 (de) Latchup-fester Transistor
CH665308A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE10054636B4 (de) Halbleitervorrichtung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0088399A2 (de) Spannungsfester MOS-Transistor für höchstintegrierte Schaltungen
DE4322549C2 (de) MOS-Transistor mit hoher Ausgangsspannungsfestigkeit
DE3046855A1 (de) Grenzschichtfeldeffekttransistor und verfahren zu dessen herstellung
DE2627922A1 (de) Halbleiterbauteil
EP1670052B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur
DE3026779C2 (de)
DE3005384C2 (de) Verfahren zum Herstellen einer monolithischen integrierten Halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111029

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee