CH665308A5 - Verfahren zur herstellung einer halbleiteranordnung. - Google Patents

Verfahren zur herstellung einer halbleiteranordnung. Download PDF

Info

Publication number
CH665308A5
CH665308A5 CH3177/84A CH317784A CH665308A5 CH 665308 A5 CH665308 A5 CH 665308A5 CH 3177/84 A CH3177/84 A CH 3177/84A CH 317784 A CH317784 A CH 317784A CH 665308 A5 CH665308 A5 CH 665308A5
Authority
CH
Switzerland
Prior art keywords
layer
buried layer
implantation
buried
epitaxial layer
Prior art date
Application number
CH3177/84A
Other languages
English (en)
Inventor
Pieter Johannes Wilhel Jochems
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Publication of CH665308A5 publication Critical patent/CH665308A5/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Description

BESCHREIBUNG Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, wobei in einen Oberflächenteil eines halbleitenden Substratgebietes ein Dotierungsstoff eingeführt wird zur Bildung mindestens einer ersten vergrabenen Schicht eines ersten Leitfähigkeitstyps, wonach auf dem Substratgebiet eine Epitaxialschicht mit einer niedrigeren Gesamt-dotierungskonzentration in Atomen pro cm2 als die vergrabene
Schicht angewachsen wird und durch Diffusion aus der vergra-
öenen MB in dorn diferlpdi Till iniiaül-
schicht ein Gebiet vom ersten Leitfähigkeitstyp gebildet wird, in welchem Gebiet an die Oberfläche grenzende Halbleiterzonen eines Halbleiterschaltungselementes erzeugt werden.
Die Erfindung bezieht sich ebenfalls auf eine Halbleiteranordnung, die nach dem obengenannten Verfahren hergestellt worden ist.
Ein Verfahren der beschriebenen Art ist aus der DE-OS 3 116 268 der Inhaberin bekannt.
Bei der Herstellung einer integrierten Halbleiteranordnung, bei der Halbleiterschaltungselemente in einem durch Diffusion aus einer vergrabenen Schicht erhaltenen Gebiet vorgesehen werden, wie obenstehend beschrieben, entstehen oft Probleme in bezug auf die Reproduzierbarkeit der elektrischen Charakteristiken. Diese sind nämlich in vielen Fällen mehr oder weniger stark abhängig von der Dotierungskonzentration an der Oberfläche des aus der vergrabenen Schicht diffundierten Gebietes. So ist beispielsweise die Schwellenspannung eines in diesem Gebiet vorgesehenen Feldeffekttransistors mit isolierter Steuerelektrode weitgehend von der Dotierung an der Oberfläche abhängig. Die Faktoren, die bei dem beschriebenen Verfahren die Dotierungskonzentration an der Oberfläche beeinflussen, sind hauptsächlich die Dotierung und die Dicke der Epitaxialschicht und die Dotierungskonzentration der vergrabenen Schicht,
wenn wenigstens die Dotierung des ausdiffundierten Gebietes völlig oder nahezu völlig durch Diffusion aus der vergrabenen Schicht bis an die Oberfläche bestimmt wird. Die Dotierungskonzentration an der Oberfläche kann durch geringfügige Abweichungen in der Dicke der Epitaxialschicht und/oder in den Implantationsparametern der vergrabenen Schicht relativ stark variieren.
Insbesondere dann, wenn die Epitaxialschicht und die vergrabene Schicht entgegengesetzten Leitfähigkeitstyps sind, können dadurch relativ äusserst wichtige Abweichungen in der Oberflächendotierung auftreten. Wenn, durch eine zufällige Verdickung der Epitaxialschicht oder durch eine zufällige Verringerung der Dotierungskonzentration der vergrabenen Schicht der Punkt, wo die aus der vergrabenen Schicht diffundierte Dotierungskonzentration die Hintergrunddotierungskonzentration der Epitaxialschicht gerade ausgleicht, unterhalb der Oberfläche liegt, entsteht an der Oberfläche sogar eine Inversionsschicht.
Diese Erscheinungen spielen insbesondere dann eine wichtige Rolle, wenn in dem ausdiffundierten Gebiet ein Feldeffekttransistor mit isolierter Gate-Elektrode gebildet wird. Die Schwellenspannung derselben kann unter dem Einfluss der obengenannten Faktoren eine relativ grosse Streuung zwischen den jeweiligen gleichzeitig bearbeiteten Halbleiterscheiben aufweisen.
Die Erfindung hat nun u.a. zur Aufgabe, ein verbessertes Verfahren zu schaffen, bei dem unabhängig von zufälligen Schwankungen in der Dicke der Epitaxialschicht und in der Dotierung der vergrabenen Schicht gut definierte und reproduzierbare Charakteristiken erhalten werden können.
Nach der Erfindung ist ein Verfahren der eingangs erwähnten Art dadurch gekennzeichnet, dass die genannte Diffusion derart durchgeführt wird, dass über der vergrabenen Schicht eine Oberflächenschicht mit nahezu derselben Dotierungskonzentration wie die ursprüngliche Epitaxialschicht zurückbleibt, wonach mindestens ein Feldeffekttransistor mit isolierter Gate-Elektrode in der genannten Oberflächenschicht über der vergrabenen Schicht angeordnet wird.
Nach der Erfindung wird die Diffusion aus der vergrabenen Schicht absichtlich derart durchgeführt, dass an der Oberfläche eine konstante Bezugsdotierung vorhanden ist, die als Basisdotierung für die anzubringenden 14 FETS dient, wodurch zufällige Schwankungen, wie diese obenstehend beschrieben sind, in
5
10
15
20
25
30
35
40
45
50
55
60
65
3
665 308
der Dicke der Epitaxialschicht und/oder in der Dotierung der vergrabenen Schicht, keine Rolle mehr spielen.
Mit Vorteil wird in dem Kanalgebiet in der genannten Oberflächenschicht eine Implantation mit die Schwellenspannung bestimmenden Ionen durchgeführt. Dies ist insbesondere von Bedeutung, wenn die vergrabene Schicht und die Epitaxialschicht entgegengesetzten Leitfähigkeitstyps sind. Durch die Implantation wird dann die Oberflächenschicht in den Leitfähigkeitstyp der vergrabenen Schicht umgewandelt und zugleich die Schwellenspannung reproduzierbar bestimmt. Diese Implantation kann unter Umständen ohne zusätzliche Implantationsmaske erfolgen, wie untenstehend noch beschrieben wird.
Von besonderer Bedeutung ist die Erfindung bei einem Verfahren, bei dem ausser der ersten vergrabenen Schicht des ersten Leitfähigkeitstyps eine zweite vergrabene Schicht des zweiten entgegengestzten Leitfähigkeitstyp vorgesehen wird mit einem Dotierungsstoff, der bei derselben Temperatur nahezu gleich schnell in die Epitaxialschicht diffundiert wie die der ersten vergrabenen Schicht und wobei in dem über der zweiten vergrabenen Schicht liegenden Teil der Epitaxialschicht ein zweiter Feldeffekttransistor mit isolierter Gate-Elektrode von zu dem ersten Feldeffekttransistor komplementärer Struktur gebildet wird. Ausser etwaigen späteren Schwellenverschiebungsimplantationen kann die Schwellenspannung des einen Transistors dann durch die Hintergrunddotierung der Epitaxialschicht und die Schwellenspannung des anderen Transistors durch eine einzelne Ionenimplantation bestimmt werden, wie untenstehend noch näher erläutert wird. Bei Verwendung von Silizium als Halbleitermaterial können als Dotierungsstoff für die beiden genannten vergrabenen Schichten Bor bzw. Phosphor verwendet werden.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.
Die Figuren sind nicht massgerecht, während deutlichkeitshalber insbesondere die Abmessungen in der Dickenrichtung relativ stark übertrieben sind. Halbleitergebiete desselben Leitfähigkeitstyps sind im Querschnitt in derselben Richtung schraffiert. Einander entsprechende Teile haben in der Zeichnung im allgemeinen dieselben Bezugszeichen.
Die Fig. 1 bis 8 zeigen auf schematische Weise im Querschnitt aufeinanderfolgende Stufen der Herstellung einer Halbleiteranordnung, in diesem Beispiel eine integrierte Schaltungsanordnung mit zwei komplementären MOS-Transistoren und mit einem bipolaren Transistor durch Anwendung des erfin-dungsgemässen Verfahrens.
Ausgegangen wird (siehe Fig. 1) von einem halbleitenden Substratgebiet 1, in diesem Beispiel von einer p-leitenden Siliziumplatte mit einem spezifischen Widerstand von beispielsweise
10 Ohm.cm und vorzugsweise mit einer Oberfläche mit einer < 100 > -Orientierung. Auf dieser Oberfläche wird durch thermische Oxydation eine dünne Oxydschicht 2 gebildet mit einer Dicke von beispielsweise 50 nm. Auf dieser Oxydschicht 2 wird daraufhin durch Anwendung bekannter Techniken eine beispielsweise 150 nm dicke Schicht 3 aus Siliziumnitrid niedergeschlagen. Danach werden unter Anwendung üblicher photolithographischer Techniken in den Schichten 2 und 3 nebeneinander Öffnungen 4 und 5 geätzt. Durch Implantation von Phosphorionen (Dosis beispielsweise 2 x 1014 Ionen/cm2, Energie 170 keV), werden in diesen Öffnungen n-leitende Schichten 6 und 7 gebildet, wobei die Schichten 2 und 3 als Implantationsmaske wirksam sind.
Durch thermische Oxydation, wobei die Schichten 2 und 3 als Anti-Oxydationsmaske wirksam sind, werden auf den Schichten 6 und 7 Oxydschichten 8 und 9 gebildet (siehe Fig. 2), wonach die Schichten 2 und 3 durch Ätzen entfernt werden und durch Implantation von Borionen p-leitende Schichten 10,
11 und 12 gebildet werden. Die Dosis beträgt in diesem Beispiel auch hier 2x 1014 Ionen/cm2, die Energie 40 keV; die Oxydschichten 8 und 9 dienen bei dieser Implantation als Implantationsmaske.
Nach Entfernung der Oxydschichten 8 und 9 durch Ätzen wird nun auf der Oberfläche eine n-leitende Siliziumschicht 13 5 epitaxial angewachsen, siehe Fig. 3. Die Schichten 6, 7, 10, 11 und 12 sind in Fig. 3 und in den folgenden Figuren einfachheitshalber auf gleichem Pegel und gleich dick dargestellt. Sie bilden vergrabene Schichten, wobei die Schichten 10, 11 und 12 vom ersten, in diesem Beispiel als p-Leitungstyp, und die io Schichten 6, 7 sowie die Epitaxialschicht 13 vom zweiten, n-Lei-tungstyp sind.
Die genannten vergrabenen Schichten können statt auf die obenstehend beschriebene Art und Weise auch entsprechend anderen Techniken angebracht werden. So kann beispielsweise zu-15 nächst eine Schicht vom einen Leitungstyp über die ganze Oberfläche angebracht werden, wonach diese Schicht an bestimmten Stellen weggeätzt wird und an diesen Stellen unter Verwendung der Ätzmaske als Dotierungsmaske die vergrabenen Schichten vom anderen Leitungstyp gebildet werden, wie dies beispiels-20 weise in der bereits genannten DE-OS 3 116 268 (Fig. 1 bis 5) beschrieben ist.
Die Epitaxialschicht 13 hat in dem obenstehend beschriebenen Beispiel eine Dicke von 7,5 (im und eine Dotierungskonzentration von 8 x 1014 Phosphoratomen/cm3 bzw. eine Gesamtdo-25 tierung von 7,5 x lO^x8 x 1014 = 6x 10" Atomen/cm2, also eine geringere Gesamtdotierung als die vergrabenen Schichten 6, 7, 10, 11 und 12.
Daraufhin wird während 5 Stunden eine Erhitzung bei 1200°C durchgeführt, während welcher Erhitzung durch Diffu-30 sion aus jeder vergrabenen Schicht in dem darüberliegenden Teil der Epitaxialschicht ein Gebiet des Leitungstyps der vergrabenen Schicht gebildet wird. Auf diese Weise entstehen (siehe Fig. 4) über den vergrabenen Schichten 10, 11 und 12 p-leitende Gebiete 10A, IIA und 12A, während über den vergrabenen 35 Schichten 6 und 7 n-leitende Gebiete 6A und 7A gebildet werden. Die vergrabenen Schichten diffundieren auch in dem Substratgebiet 1; die Lage der ursprünglichen Grenzfläche zwischen den Epitaxialschicht 13 und dem Substratgebiet 1 ist durch eine strichpunktierte Linie 14 bezeichnet. Die pn-Übergänge zwi-40 sehen den p-leitenden Gebieten 10A, IIA und 12A einerseits . und den n-leitenden Gebieten 6A und 7A andererseits stehen nahezu senkrecht auf der Oberfläche, weil Bor und Phosphor nahezu gleich schnell diffundieren, wie dies bereits in der genannten DE-OS 3 116 268 eingehend beschrieben wird, so dass 45 die lateralen Diffusionen von Bor und Phosphor einander nahezu ausgleichen.
Nach der Erfindung wird nun die genannte Diffusion derart durchgeführt, d.h. werden die Zeit und die Temperatur der Diffusion derart gewählt, dass über der vergrabenen Schicht, in so diesem Beispiel über jeder vergrabenen Schicht, an der Oberfläche eine dünne Schicht 13A der n-leitenden Epitaxialschicht 13 mit nahezu der urpsrünglichen Dotierung übrig bleibt, wie dies in Fig. 4 dargestellt ist. Diese dünne n-leitende Oberflächenschicht 13A bildet mit den p-leitenden Gebieten 10A, IIA und 55 12A pn-Übergänge. Beim Anbringen der Halbleiterschaltungselemente in den Gebieten 6A, 7A, 10A, IIA und 12A ist diese Oberflächenschicht 13A als Bezugsdotierung verfügbar, die von zufälligen Schwankungen der Dotierung der vergrabenen Schichten und der Dicke der Epitaxialschicht 13 unabhängig ist. 60 In Fig. 4A ist auf schematische Weise das Diffusionsprofil (Nb) der Boratome in den Gebieten 10A, 11A und 12A senkrecht auf und von der Oberfläche angegeben. In Fig. 4B ist das gleiche für die Phosphoratome (Np) in den Gebieten 6A und 7A gemacht. In beiden Fällen ist auch die n-leitende Hintergrundes dotierung (Ne) der Epitaxialschicht 13 angegeben. Der Absolutwert der gesamten resultierenden Netto-n-Dotierung Nd-Na in der Nähe der Oberfläche ist gestrichelt angegeben. In dem Fall der Fig. 4A befindet sich dann, wie obenstehend bereits be
665 308
4
schrieben, an der Oberfläche eine n-leitende Schicht (13A), die auf einer Tiefe Xj von etwa 0,6 ßm mit dem darunterliegenden Gebiet (10A, IIA oder 12A) einen pn-Übergang bildet.
In den Gebieten 6A, 7A und IIA werden daraufhin Halblei-
Milli DIE IjSVfifffl l»iWSîÊffiTlOTenBn gehören, angebracht, was in diesem Beispiel wie folgt stattfindet.
Zunächst wird auf der Oberfläche eine Anti-Oxydationsmaske angebracht. Dazu wird eine dünne thermische Oxydschicht 15 und darauf eine Siliziumnitridschicht 16 angebracht, wonach diese Schichten durch übliche photolithographische Ätztechniken in das gewünschte Muster gebracht werden, wobei die auf diese Weise erhaltene Anti-Oxydationsmaske in jedem der über den vergrabenen Schichten liegenden Gebiete 6A, 7A und IIA Randteile dieser Gebiete freilässt, siehe Fig. 5.
Danach werden durch Implantation von Phosphorionen bei einer Energie von beispielsweise 70 keV und einer Dosis von 1012 Ionen/cm2 n-leitende kanalunterbrechende Zonen 17 gebildet, siehe Fig. 5. Die Anti-Oxydationsmaske (15, 16) ist dabei als Implantationsmaske wirksam.
Daraufhin wird ausserhalb des Gebietes IIA eine Implantationsmaske 18 in Form einer Photolackschicht angebracht, siehe Fig. 6. Dann werden durch Implantation von Borionen (Dosis 5 x 1013 Ionen/cm2, Energie 16 keV) selektiv in den Randteilen des Gebietes IIA p-leitende kanalunterbrechende Zonen 19 gebildet (siehe Fig. 6), wobei diese Borimplantation die frühere Phosphorimplantation 17 überdotiert. Die Photolackschicht 18 sowie die Oxydnitridschicht (15, 16) maskieren gegen diese Borimplantation.
Dann wird in dem Gebiet IIA in dem Kanalgebiet des zu bildenden Feldeffekttransistors, in der Oberflächenschicht 13A eine Implantation mit Borionen durchgeführt, wodurch die n-leitende Schicht 13 A p-leitend wird, siehe Fig. 7. Die letztere Implantation 20, bei einer Energie von 60 keV und einer Dosis von 10" Ionen/cm2 dringt teilweise durch die Anti-Oxydmaske (15, 16), nicht aber durch die Photolackschicht 18 hindurch und bestimmt, abgesehen von etwaigen späteren Schwellenverschiebungsimplantationen, die Schwellenspannung.
Daraufhin wird die Photolackschicht 18 entfernt. Durch Erhitzung bei 1000°C während 2 Stunden in einer Atmosphäre feuchten Sauerstoffs wird dann (siehe Fig. 8) ein teilweise in dem Halbleiterkörper versenktes Oxydmuster 21 gebildet, wonach die Anti-Oxydationsmaske (15, 16) durch Ätzen entfernt wird. Die kanalunterbrechenden Zonen 17 und 19 befinden sich dann unter dem Oxydmuster 21.
In den nach Entfernung der Anti-Oxydmaske (15, 16) freiliegenden Teilen der Siliziumoberfläche werden nun auf übliche Weise Halbleiterschaltungselemente angebracht. Dies sind in diesem Beispiel (siehe Fig. 8) in dem n-leitenden Gebiet 6A ein 5 jj-Kanal MOS-Transistor vom Anreicherungstyp, in dem p-lei-
tenden Gebiet IIA ein n-Kanal MOS-Transistor ebenfalls vom Anreicherungstyp und im n-leitenden Gebiet 7A ein bipolarer vertikaler npn-Transistor. Dabei wird das Oxydmuster 21 als Dotierungsmaske benutzt. Das Anbringen der p-leitenden Basis-10 zone 22 des bipolaren Transistors kann beispielsweise durch Implantation von Borionen erfolgen, und zwar unter Abdeckung der weiteren freiliegenden Teile der Siliziumoberfläche mittels einer nicht-kritischen Photolackmaske. Danach wird die Oberfläche durch thermische Oxydation mit einer beispielsweise i5 etwa 50 nm dicken Oxydschicht 23 bedeckt, worauf nach bekannten Techniken eine polykristalline Siliziumschicht 24 niedergeschlagen wird. Nachdem diese durch Diffusion oder Implantation stark n-leitend gemacht worden ist, werden daraus durch photolithographisches Ätzen die Gate-Elektroden ein-20 schliesslich der Anschlüsse und der Zwischenverbindungen der MOS-Transistorschaltung gebildet, siehe Fig. 8. Diese werden durch thermisches Oxydieren mit einer Oxydschicht 25 versehen und dann zusammen mit nicht-kristischen Photolackmasken als Implantationsmaske beim Implantieren der p-leitenden Source-25 und Drain-Zonen 26 bzw. 27 in dem Gebiet 6A und der n-leitenden Source- und Drain-Zonen 28 und 29 in dem Gebiet IIA benutzt. Die Emitterzone 30 und die Kollektorkontaktzone 31 des bipolaren Transistors können gleichzeitig mit den Source- und Drain-Zonen 28 bzw. 29 gebildet werden, während die Basis-30 Kontaktzone 32 gleichzeitig mit den Source- und Drain-Zonen 26 bzw. 27 gebildet werden kann.
Über Fenster in einer über das Ganze angebrachten Oxydschicht 33 werden letzten Endes die jeweiligen Anschlusselektroden angebracht, wonach die Anordnung fertig ist und in einer 35 geeigneten Umhüllung angebracht werden kann und weiter auf übliche Weise fertig montiert wird.
Es dürfte einleuchten, dass im Grunde auch andere Halbleitermaterialien als Silizium und andere Materialien zur Maskierung gegen Dotierung und gegen Oxydation benutzt werden 40 können. Dies hängt völlig von den technologischen Umständen und Möglichkeiten ab und ist für die Erfindung nicht von Bedeutung. Auch können in dem beschriebenen Beispiel alle Leitungstypen (gleichzeitig) durch die entgegengesetzten Leitungstypen ersetzt werden.
v
2 Blätter Zeichnungen

Claims (7)

  1. 665 308
    2
    PATENTANSPRÜCHE
    1. Yflfütn Air Meli einer nnielicmoröii wobei in einen Oberflächenteil eines halbleitenden Substratgebietes ein Dotierungsstoff eingeführt wird zur Bildung mindestens einer ersten vergrabenen Schicht eines ersten Leitungstyps, wonach auf dem Substratgebiet eine Epitaxialschicht mit einer niedrigeren Gesamtdotienmg in Atomen pro cm2 als die vergrabene Schicht angewachsen wird und durch Diffusion aus der vergrabenen Schicht in dem darüberliegenden Teil der Epitaxialschicht ein Gebiet des ersten Leitungstyps gebildet wird, in welchem Gebiet an die Oberfläche grenzende Halbleiterzonen eines Halbleiterschaltungselementes erzeugt werden, dadurch gekennzeichnet, dass die genannte Diffusion derart durchgeführt wird, dass über der vergrabenen Schicht eine Oberflächenschicht mit nahezu derselben Dotierungskonzentration wie die ursprüngliche Epitaxialschicht übrig bleibt, wonach in der genannten Oberflächenschicht über der vergrabenen Schicht mindestens ein Feldeffekttransistor mit isolierter Gate-Elektrode angebracht wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Epitaxialschicht vom zweiten entgegengesetzten Leitungstyp ist.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in dem Kanalgebiet des Feldeffekttransistors in der genannten Oberfläche eine Implantation mit die Schwellenspannung des Feldeffekttransistors bestimmenden Ionen durchgeführt wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass nach der genannten Diffusion wenigstens an der Stelle des zu bildenden Feldeffekttransistors eine Anti-Qxydationsmaske angebracht wird, die Randteile des Gebietes über der vergrabenen Schicht freilässt und ausserhalb des Gebietes eine Implantationsmaske angebracht wird, wonach durch Ionenimplantation selektiv in den Randteilen kanalunterbrechende Zonen gebildet werden, wonach die genannte Implantation mit einer derartigen Energie durchgeführt wird, dass die Ionen durch die Anti-Oxydationsmaske hindurchdringen, von der Implantationsmaske jedoch entgegengehalten werden und dass dann die Implantationsmaske entfernt wird und in den nicht durch die Anti-Oxy-dationsmaske bedeckten Teilen der Oberfläche durch thermische Oxydation ein versenktes Oxydmuster gebildet wird.
  5. 5. Verfahren nach einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass ausser der ersten vergrabenen Schicht vom ersten Leitungstyp eine zweite vergrabene Schicht vom zweiten Leitungstyp angebracht wird mit einem Dotierungsstoff, der bei derselben Temperatur nahezu gleich schnell in der Epitaxialschicht diffundiert wie der der ersten vergrabenen Schicht und dass in dem über der zweiten vergrabenen Schicht liegenden Teil der Epitaxialschicht ein zweiter Feldeffekttransistor mit isolierter Gate-Elektrode von zu dem ersten Feldeffekttransistor komplementärer Struktur gebildet wird.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Epitaxialschicht aus Silizium besteht und dass als Dotierungsstoffe für die vergrabenen Schichten Phosphor und Bor verwendet werden.
  7. 7. Halbleiteranordnung, hergestellt nach dem Verfahren gemäss Patentanspruch 1.
CH3177/84A 1983-07-05 1984-07-02 Verfahren zur herstellung einer halbleiteranordnung. CH665308A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE8302383,A NL188923C (nl) 1983-07-05 1983-07-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting.

Publications (1)

Publication Number Publication Date
CH665308A5 true CH665308A5 (de) 1988-04-29

Family

ID=19842115

Family Applications (1)

Application Number Title Priority Date Filing Date
CH3177/84A CH665308A5 (de) 1983-07-05 1984-07-02 Verfahren zur herstellung einer halbleiteranordnung.

Country Status (9)

Country Link
US (1) US4535529A (de)
JP (1) JPS6037760A (de)
CA (1) CA1216966A (de)
CH (1) CH665308A5 (de)
DE (1) DE3423776C2 (de)
FR (1) FR2548831B1 (de)
GB (1) GB2143086B (de)
IT (1) IT1174221B (de)
NL (1) NL188923C (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
US5023193A (en) * 1986-07-16 1991-06-11 National Semiconductor Corp. Method for simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体装置製造方法
KR910009739B1 (ko) * 1988-07-13 1991-11-29 삼성전자 주식회사 반도체장치의 제조방법
US5102811A (en) * 1990-03-20 1992-04-07 Texas Instruments Incorporated High voltage bipolar transistor in BiCMOS
JP2511784Y2 (ja) * 1991-01-11 1996-09-25 福代 杉田 繊維製品用仕上機
US5454258A (en) * 1994-05-09 1995-10-03 Olin Corporation Broad range moisture analyzer and method
US5556796A (en) * 1995-04-25 1996-09-17 Micrel, Inc. Self-alignment technique for forming junction isolation and wells
KR19980702335A (ko) * 1995-12-21 1998-07-15 요트. 게. 아. 롤페즈 리서프 반도체장치를 제조하는 방법과 이러한 방법에 의해서 제조된 반도체 장치
JP3304803B2 (ja) * 1997-02-07 2002-07-22 ヤマハ株式会社 多電源半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5190277A (en) * 1975-02-05 1976-08-07 Handotaisochino seizohoho
JPS5214388A (en) * 1975-07-25 1977-02-03 Hitachi Ltd Process for complementary insulated gate semiconductor integrated circuit device
FR2358748A1 (fr) * 1976-07-15 1978-02-10 Radiotechnique Compelec Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US4128439A (en) * 1977-08-01 1978-12-05 International Business Machines Corporation Method for forming self-aligned field effect device by ion implantation and outdiffusion
JPS5493981A (en) * 1978-01-09 1979-07-25 Toshiba Corp Semiconductor device
US4168997A (en) * 1978-10-10 1979-09-25 National Semiconductor Corporation Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer
JPS567463A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
NL186662C (nl) * 1980-04-29 1992-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
JPS57134948A (en) * 1981-02-14 1982-08-20 Pioneer Electronic Corp Semiconductor device
JPS57136342A (en) * 1981-02-17 1982-08-23 Fujitsu Ltd Manufacture of semiconductor device
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
NL8104862A (nl) * 1981-10-28 1983-05-16 Philips Nv Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan.
US4442591A (en) * 1982-02-01 1984-04-17 Texas Instruments Incorporated High-voltage CMOS process
JPS59107561A (ja) * 1982-12-13 1984-06-21 Nec Corp 相補型絶縁ゲ−ト電界効果半導体集積回路装置

Also Published As

Publication number Publication date
GB8417046D0 (en) 1984-08-08
DE3423776A1 (de) 1985-01-17
NL188923B (nl) 1992-06-01
FR2548831B1 (fr) 1988-10-14
NL8302383A (nl) 1985-02-01
GB2143086A (en) 1985-01-30
NL188923C (nl) 1992-11-02
CA1216966A (en) 1987-01-20
IT1174221B (it) 1987-07-01
FR2548831A1 (fr) 1985-01-11
IT8421721A0 (it) 1984-07-02
DE3423776C2 (de) 1997-07-31
US4535529A (en) 1985-08-20
JPS6037760A (ja) 1985-02-27
IT8421721A1 (it) 1986-01-02
GB2143086B (en) 1987-03-04
JPH0412628B2 (de) 1992-03-05

Similar Documents

Publication Publication Date Title
DE3019850C2 (de)
DE3229250C2 (de)
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE3326534C2 (de)
DE2745857C2 (de)
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2654482C2 (de)
DE3511229A1 (de) Verfahren zur herstellung isolierter bipolartransistoren in verbindung mit cmos-halbleiterstrukturen
DE2916364C2 (de)
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE19909993A1 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
WO2006037526A2 (de) Lateraler dmos-transistor und verfahren zu seiner herstellung
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE69934360T2 (de) Verfahren zur Herstellung von gegen elektrostatische Entladung geschützten Bauelementen mit selbstausgerichteter Silicidstruktur
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
CH665308A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I&amp;uarr;2&amp;uarr;L-Element
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung

Legal Events

Date Code Title Description
PL Patent ceased