-
Die
Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere
eine Halbleitervorrichtung, die mit Doppeldiffusion-Metalloxidhalbleiter-Transistoren
(die im folgenden mit "DMOS-Transistoren" bezeichnet werden)
und dergleichen versehen ist.
-
Eine
mit DMOS-Transistoren versehene Halbleitervorrichtung wird im folgenden
als Beispiel für
eine Halbleitervorrichtung zum Schalten eines hohen Stroms beschrieben.
Wie in 31 gezeigt ist, ist
auf einem p-Siliciumsubstrat 101 eine N--Epitaxieschicht 102 gebildet.
An der Oberfläche
der N--Epitaxieschicht 102 und
in deren Nähe
sind N+-Diffusionsbereiche 106a-106d gebildet.
An der Oberfläche
der N--Epitaxieschicht 102 und
in deren Nähe
ist ein die N+-Diffusionsbereiche 106a und 106b umgebender
P-Diffusionsbereich 105a gebildet. Ebenso ist ein die N+-Diffusionsbereiche 106c und 106d umgebender
P- Diffusionsbereich 105b gebildet.
-
Auf
der Oberfläche
des P-Diffusionsbereichs 105a ist ein Gate-Elektrodenabschnitt 108a gebildet, der
sich zwischen dem N+-Diffusionsbereich 106a und
der N--Epitaxieschicht 102 befindet,
wobei dazwischen ein Isolierfilm ausgebildet ist. Ein Gate-Elektrodenabschnitt 108b ist
auf der Oberfläche
des P-Diffusionsbereichs 105b,
der sich zwischen dem N+-Diffusionsbereich 106c und
der N--Epitaxieschicht 102 befindet,
und auf der Oberfläche
des P-Diffusionsbereichs 105a, der sich zwischen dem N+-Diffusionsbereich 106b und der N--Epitaxieschicht 102 befindet,
ausgebildet, wobei dazwischen ein Isolierfilm vorgesehen ist.
-
Mit
den N+-Diffusionsbereichen 106a-106d ist
ein Source-Elektrodenabschnitt 109 elektrisch verbunden.
An der Oberfläche
der N--Epitaxieschicht 102 ist
ein Feldisolierfilm 114 gebildet. Auf einer Seite des Feldisolierfilms 114 ist
in einem Abstand vom Gate-Elektrodenabschnitt 108a eine
Drain-Elektrode 110 gebildet.
-
Die
Drain-Elektrode 110 ist mit der N+-Diffusionsschicht 104,
die an der N--Epitaxieschicht 102 gebildet
ist, elektrisch verbunden. Zwischen dem p-Siliciumsubstrat 101 und
der N--Epitaxieschicht 102 ist ein
eingebetteter N+-Diffusionsbereich 103 gebildet. Unter
dem Feldisolierfilm 114. ist ein p-Diffusionsbereich 107 gebildet.
-
Nun
wird die Funktionsweise der obenbeschriebenen Halbleitervorrichtung
erläutert.
Durch Anlegen eines vorgegebenen Potentials an die Gate-Elektrodenabschnitte 108a und 108b werden
in den P-Diffusionsbereichen 105a und 105b Kanalbereiche
gebildet, wobei von dem Source-Elektrodenabschnitt 109 durch
die N+-Diffusionsbereiche 106a, 106b und 106c zum
Drain-Elektrodenabschnitt 110 ein Strom fließt, wie
durch Pfeile ange deutet ist.
-
In
dem obigen Betrieb erstreckt sich, wie in 32 gezeigt ist, eine Verarmungsschicht
(Verarmungsschicht A) von den Grenzflächen zwischen der N--Epitaxieschicht 102 und den P-Diffusionsbereichen 105a und 105b zur
N--Epitaxieschicht 102. Ebenso
erstreckt sich eine Verarmungsschicht 120 (Verarmungsschicht
B) von der Grenzfläche
zwischen dem P-Diffusionsbereich 107 und der N--Epitaxieschicht 102 zur
N--Epitaxieschicht 102. Insbesondere
unterdrückt
die Verarmungsschicht B eine Konzentration des elektrischen Feldes,
wodurch die Dauerhaftigkeit verbessert wird. Diese Halbleitervorrichtung,
die mit DMOS-Transistoren versehen ist, besitzt die obige Struktur
und arbeitet in der folgenden Weise.
-
Wie
oben beschrieben, ist der P-Diffusionsbereich 107 dazu
vorgesehen, die Konzentration des elektrischen Feldes durch die
Verarmungsschicht, die sich von der Grenzfläche zwischen dem P-Diffusionsbereich 107 und
der N--Epitaxieschicht 102 zur N--Epitaxieschicht 102 erstreckt,
zu unterdrücken, wodurch
die Durchbruchspannung verbessert wird. In einem Zustand, in dem
vom Source-Elektrodenabschnitt 109 zum Drain-Elektrodenabschnitt 110 ein Strom
fließt,
entsteht jedoch das Problem, daß der P-Diffusionsbereich 107 den
Stromfluß erschwert, wodurch
der Durchlaßwiderstand
ansteigt.
-
33A ist ein Graph, der das
Ergebnis einer Auswertung der Beziehung zwischen dem Drain-Strom
und der Drain-Spannung bei unterschiedlichen Gate-Spannungen des
DMOS-Transistors, der nicht mit einem P-Diffusionsbereich 107 versehen
ist, zeigt. 33B ist
ein Graph, der das Ergebnis der Auswertung der Beziehung zwischen
dem Drain-Strom und der Drain-Spannung in dem DMOS-Transistor, der
mit dem P-Diffusionsbereich 107 versehen ist, zeigt.
-
Wie
aus den 33A und 33B hervorgeht, ist der Drain-Strom
in der mit dem P-Diffusionsbereich 107 versehenen Struktur
niedriger als der Drain-Strom in der nicht mit den P-Diffusionsbereich 107 versehenen
Struktur, falls die gleichen Drain-Spannungen verwendet werden. Wenn insbesondere
die Drain-Spannung
verhältnismäßig niedrig ist,
ist auch der Drain-Strom ähnlich niedrig.
-
Daher
besteht bei der mit den P-Diffusionsbereich 107 versehenen
Struktur das Problem, daß der
Durchlaßwiderstand
im Durchlaßzustand
angenähert
drei- bis fünfmal
größer als
in der nicht mit dem P-Diffusionsbereich 107 versehenen
Struktur ist.
-
Die
Erfindung zielt auf die Beseitigung des obigen Problems.
-
Der
Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung
zu schaffen, die einen Anstieg des Durchlaßwiderstandes ohne Verringerung
der Wirkung der Reduzierung eines elektrischen Feldes im Durchlaßzustand
unterdrücken kann.
-
Diese
Aufgabe wird erfindungsgemäß gelöst durch
eine Halbleitervorrichtung nach einem der Ansprüche 1 und 7. Weiterbildungen
der Erfindung sind in den abhängigen
Ansprüchen
angegeben.
-
Die
Halbleitervorrichtung gemäß der Erfindung
umfaßt
ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, einen ersten
Bereich eines zweiten Leitfähigkeitstyps,
einen zweiten Bereich eines zweiten Leitfähigkeitstyps, einen dritten
Bereich eines ersten Leitfähigkeitstyps,
einen ersten Elektrodenabschnitt, einen zweiten Elektrodenabschnitt,
einen dritten Elektrodenabschnitt und einen vierten Bereich. Der
erste Bereich ist auf dem Halbleitersubstrat und in direktem Kontakt
mit diesem gebildet. Der zweite Bereich ist an der Oberfläche des
ersten Bereichs und in deren Nähe
gebildet. Der dritte Bereich ist an der Oberfläche des ersten Bereichs und
in deren Nähe
gebildet und umgibt den zweiten Bereich. Der erste Elektrodenabschnitt
ist auf der Oberfläche des
dritten Bereichs gebildet, der sich zwischen den ersten und zweiten
Bereichen befindet, wobei dazwischen ein Isolierfilm vorgesehen
ist. Der zweite Elektrodenabschnitt ist mit dem zweiten Bereich
verbunden. Der dritte Elektrodenabschnitt ist mit dem ersten Bereich
verbunden und vom dritten Bereich um eine Strecke beabstandet. Der
vierte Bereich ist an der Oberfläche
des ersten Bereichs oder in deren Nähe zwischen dem dritten Elektrodenabschnitt
und dem dritten Bereich gebildet. Der vierte Bereich besitzt eine
Tiefe, die sich in Abhängigkeit
von der Position in einer Richtung quer zur Richtung des Stromflusses ändert.
-
Die
obige Struktur schafft einen sogenannten MOS-Transistor, der erste,
zweite und dritte Bereiche sowie den ersten Elektrodenabschnitt
umfaßt.
Durch Anlegen einer vorgegebenen Spannung an den ersten Elektrodenabschnitt
tritt die Struktur in den Durchlaßzustand ein, in dem ein Strom
vom zweiten Elektrodenabschnitt durch die zweiten und ersten Bereiche
zum dritten Elektrodenabschnitt fließt. In diesem Zustand erstreckt
sich eine Verarmungsschicht von einer Grenzfläche zwischen den ersten und
vierten Bereichen zum ersten Bereich. Da sich die Tiefe des vierten
Bereichs in Abhängigkeit
von der Position in einer Richtung quer zur Richtung des Stromflusses ändert, ändert sich
die Position des Endes der Verarmungsschicht entsprechend der Tiefe des
vierten Bereichs. Dadurch kann der Strom durch den ersten Bereich
in der Nähe
einer Position unmittelbar unter dem Ende der Verarmungsschicht,
das in einer Richtung quer zur Richtung des Stromflusses gebildet
ist und sich an einer weniger tiefen Position befindet, fließen. Dadurch
wird die Situation vermieden, daß ein Stromfluß verhindert
wird. Die Verarmungsschicht re duziert das elektrische Feld. Im Ergebnis
kann ein Anstieg des Durchlaßwiderstandes unterdrückt werden,
wobei dennoch die Wirkung einer Reduzierung des elektrischen Feldes
aufrechterhalten wird.
-
Vorzugsweise
ist an der Oberfläche
des ersten Bereichs oder in deren Nähe ein fünfter Bereich des ersten Leitfähigkeitstyps,
der den dritten Elektrodenabschnitt umgibt, gebildet.
-
In
diesem Fall ist ein Bipolartransistor, der die ersten, dritten und
fünften
Bereiche enthält,
so konfiguriert, daß ein
Strom durch den im dritten Bereich gebildeten Kanalbereich dem ersten
Bereich zugeführt
wird, wenn an eine erste Elektrode eine vorgegebene Spannung angelegt
wird, so daß ein sogenannter
Bipolartransistor mit isoliertem Gate gebildet wird.
-
Gemäß einem
weiteren Aspekt der Erfindung umfaßt eine Halbleitervorrichtung
ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, einen ersten
Bereich eines zweiten Leitfähigkeitstyps,
einen zweiten Bereich des zweiten Leitfähigkeitstyps, einen dritten
Bereich des ersten Leitfähigkeitstyps,
einen ersten Elektrodenabschnitt, einen zweiten Elektrodenabschnitt,
einen dritten Elektrodenabschnitt und einen vierten Bereich des
ersten Leitfähigkeitstyps. Der
erste Bereich ist auf dem Halbleitersubstrat und in direkten Kontakt
mit diesem gebildet. Der zweite Bereich ist an der Oberfläche des
ersten Bereichs und in deren Nähe
gebildet. Der dritte Bereich ist an der Oberfläche des ersten Bereichs und
in deren Nähe
gebildet und umgibt den zweiten Bereich. Der erste Elektrodenabschnitt
ist mit dem dritten Bereich verbunden. Der zweite Elektrodenabschnitt
ist mit dem zweiten Bereich verbunden. Der dritte Elektrodenabschnitt
ist von dem dritten Bereich um eine Strecke beabstandet und mit
dem ersten Bereich verbunden. Der vierte Bereich ist bei der Oberfläche des ersten Bereichs
und in deren Nähe
zwischen dem dritten Elektrodenabschnitt und dem dritten Bereich gebildet.
Der vierte Bereich besitzt eine Tiefe, die sich in Abhängigkeit
von der Position in einer Richtung quer zur Richtung des Stromflusses ändert.
-
Diese
Struktur ergibt einen sogenannten Bipolartransistor, der erste,
zweite und dritte Bereiche enthält.
Durch Anlegen einer vorgegebenen Spannung an den ersten Elektrodenabschnitt,
der mit dem dritten Bereich verbunden ist, tritt die Struktur in
einen Durchlaßzustand
ein, in dem der Strom vom zweiten Elektrodenabschnitt durch die
zweiten und dritten Bereiche zum dritten Elektrodenabschnitt, der mit
dem ersten Bereich verbunden ist, fließt. In diesem Zustand erstreckt
sich die Verarmungsschicht von einer Grenzfläche zwischen dem ersten und
dem vierten Bereich zum ersten Bereich. Da sich die Tiefe des vierten
Bereichs in Abhängigkeit
von der Position in einer Richtung quer zur Richtung des Stromflusses ändert, ändert sich
die Position des Endes der Verarmungsschicht entsprechend der Tiefe
des vierten Bereichs. Dadurch kann der Strom durch den ersten Bereich
in der Nähe
einer Position unmittelbar unter dem Ende der Verarmungsschicht
fließen,
das in einer Richtung quer zur Richtung des Stromflusses gebildet
ist und sich an einer weniger tiefen Position befindet. Diese Verarmungsschicht
verringert ein elektrisches Feld. Im Ergebnis kann ein Anstieg des Durchlaßwiderstandes
unterdrückt
werden, wobei dennoch die Wirkung der Verringerung des elektrischen
Feldes im Durchlaßzustand
beibehalten werden kann.
-
Vorzugsweise
liegt der vierte Bereich auf einem konstanten Potential.
-
In
diesem Fall wird eine Instabilität
des Potentials am vierten Bereich beseitigt, ferner kann sich die
Verarmungsschicht ausreichend weit von der Grenzfläche zwischen
dem vierten und dem ersten Bereich erstrecken, so daß das elektrische
Feld zuverlässiger
reduziert werden kann.
-
Genauer
liegt der vierte Bereich aufgrund der elektrischen Verbindung mit
dem ersten oder dem zweiten Elektrodenabschnitt auf einem konstanten Potential.
-
Vorzugsweise
sind die vierten Bereiche diskret ausgebildet und sind die benachbarten
vierten Bereiche voneinander um eine Strecke beabstandet, was im
Durchlaßzustand
eine Verbindung zwischen den Verarmungsschichten ermöglicht,
die sich von den entsprechenden benachbarten vierten Bereichen erstrecken.
-
Selbst
in dem obigen Fall, in dem der vierte Bereich nicht kontinuierlich,
sondern diskret ausgebildet ist, sind die Verarmungsschichten, die
sich von den benachbarten vierten Bereichen erstrecken, im Durchlaßzustand
miteinander verbunden, so daß die Wirkung
der Verringerung des elektrischen Feldes beibehalten werden kann.
Ferner befindet sich in einem Abschnitt, in dem die Verarmungsschichten,
die sich von benachbarten vierten Bereichen erstrecken, miteinander
verbunden sind, das Ende der Verarmungsschicht an einer weniger
tiefen Position, wobei der Strom durch den ersten Bereich in der
Nähe der Position
unmittelbar unter diesem Ende fließen kann, so daß eine Behinderung
des Stromflusses unterdrückt
werden kann.
-
Unter
der Annahme, daß der
erste Bereich eine Störstellenkonzentration
N
A besitzt, der vierte Bereich eine Störstellenkonzentration
N
D besitzt, die benachbarten vierten Bereiche
um eine Strecke W beabstandet sind, die erforderliche Durchbruchspannung
V ist, die Ladungsmenge q ist, die Dielektrizitätskonstante des Vakuums ε ist, die
relative Dielektrizitätskonstante
von Silicium ε' ist und die Störstellenkonzen tration
N
A ausreichend größer als die Störstellenkonzentration
N
D und im wesentlichen unendlich ist, ist
es insbesondere wünschenswert,
daß die beiden
folgenden Formeln erfüllt
sind, wenn der vierte Bereich diskret ausgebildet ist:
-
Da
der vierte Bereich so gebildet ist, daß er die obigen Beziehungen
erfüllt,
kann ein Anstieg des Durchlaßwiderstandes
im Durchlaßzustand
unterdrückt
werden und kann dennoch die Wirkung einer Verringerung des elektrischen
Feldes beibehalten werden.
-
Weitere
Merkmale und Zweckmäßigkeiten der
Erfindung ergeben sich aus der Beschreibung von Ausführungsformen
der Erfindung anhand der Figuren. Von den Figuren zeigen:
-
1 eine
perspektivische Schnittansicht einer Halbleitervorrichtung gemäß einer
ersten Ausführungsform
der Erfindung;
-
2 eine
perspektivische Schnittansicht zur Erläuterung des Stromflusses in
einem Durchlaßzustand
der ersten Ausführungsform;
-
3 eine
Teilquerschnittsansicht, die in vergrößertem Maßstab die Struktur der ersten
Ausführungsform
längs der
Linie III-III in 1 zeigt;
-
4 ein
weiteres ebenes Muster von P-Diffusionsbereichen in der ersten Ausführungsform;
-
5 eine
Querschnittsansicht zur Erläuterung
eines Schrittes in einem Verfahren zum Herstellen einer Halbleitervorrichtung
der ersten Ausführungsform;
-
6 bis 13 Querschnittsansichten
zur Erläuterung
von Schritten, die in der ersten Ausführungsform nacheinander ausgeführt werden;
-
14 eine
perspektivische Schnittansicht einer Halbleitervorrichtung gemäß einer
zweiten Ausführungsform
der Erfindung;
-
15 eine
Teilquerschnittsansicht, die im vergrößerten Maßstab eine Struktur der zweiten
Ausführungsform
längs der
Linie XV-XV in 14 zeigt;
-
16 eine
Querschnittsansicht zur Erläuterung
eines Schrittes in einem Verfahren zum Herstellen der Halbleitervorrichtung
der zweiten Ausführungsform;
-
17 eine
perspektivische Schnittansicht einer Halbleitervorrichtung gemäß einer
dritten Ausführungsform
der Erfindung;
-
18 eine
Querschnittsansicht zur Erläuterung
eines Schrittes in einem Verfahren zum Herstellen einer Halbleitervorrichtung
der dritten Ausführungsform;
-
19 bis 21 Querschnittsansichten zur
Erläuterung
von Schritten, die in der dritten Ausführungsform nacheinander ausgeführt werden;
-
22 eine
perspektivische Teilansicht, die in vergrößertem Maßstab einen Schnitt einer Struktur des
P-Diffusionsbereichs und seiner Umgebung der in 22 gezeigten
Halbleitervorrichtung der vierten Ausführungsform zeigt;
-
23 eine
perspektivische Teilansicht, die in vergrößertem Maßstab einen Schnitt einer Struktur eines
P-Diffusionsbereichs und seiner Umgebung der in 22 gezeigten
Halbleitervorrichtung der vierten Ausführungsform zeigt;
-
24 eine
perspektivische Schnittansicht einer Halbleitervorrichtung gemäß einer
fünften
Ausführungsform
der Erfindung;
-
25 eine
perspektivische Teilansicht, die in vergrößertem Maßstab einen Schnitt einer Struktur eines
P-Diffusionsbereichs und seiner Umgebung der in 24 gezeigten
Halbleitervorrichtung der fünften
Ausführungsform
zeigt;
-
26 eine
perspektivische Schnittansicht einer Halbleitervorrichtung gemäß einer
sechsten Ausführungsform
der Erfindung;
-
27 eine
perspektivische Teilansicht, die in vergrößertem Maßstab einen Schnitt einer Struktur eines
P-Diffusionsbereichs und seiner Umgebung der in 26 gezeigten
Halbleitervorrichtung der sechsten Ausführungsform zeigt;
-
28 bis 30 perspektivische
Schnittansichten von Halblei tervorrichtungen siebter, achter bzw,
neunter Ausführungsformen
der Erfindung;
-
31 die
bereits erwähnte
perspektivische Schnittansicht einer Halbleitervorrichtung;
-
32 die
bereits erwähnte
perspektivische Schnittansicht zur Erläuterung der Funktionsweise der
Halbleitervorrichtung nach 31;
-
33A, 33B die
bereits erwähnten Graphen
zur Erläuterung
von Beziehungen zwischen dem Drain-Strom und der Drain-Spannung
in der Halbleitervorrichtung nach 31, wobei 33A die Beziehung in einer nicht mit einem P-Diffusionsbereich
versehenen Struktur zeigt und 33B die Beziehung
in einer mit einem P-Diffusionsbereich versehenen Struktur zeigt.
-
Erste Ausführungsform
-
Nun
wird eine mit DMOS-Transistoren versehene Halbleitervorrichtung
gemäß einer
ersten Ausführungsform
der Erfindung beschrieben. Wie in 1 gezeigt
ist, ist auf einem p-Siliciumsubstrat 1 eine N--Epitaxieschicht 2 gebildet.
Zwischen dem p-Siliciumsubstrat 1 und der N--Epitaxieschicht 2 ist ein
eingebetteter N+-Diffusionsbereich 3 gebildet. N+-Diffusionsbereiche 6a-6d,
die als zweite Bereiche dienen, sind an der Oberfläche der
N--Epitaxieschicht 2 und in deren
Nähe gebildet.
-
An
der Oberfläche
der N--Epitaxieschicht 2 und in.
deren Nähe
ist ein P-Diffusionsbereich 5a gebildet, der die N+-Diffusionsbereiche 6a und 6b umgibt
und als ein dritter Bereich dient. Die Struktur ist außerdem mit
einem P-Diffusionsbe reich 5b versehen, der als der dritte
Bereich dient und die N+-Diffusionsbereiche 6c und 6d umgibt.
Ein Gate-Elektrodenabschnitt 8a, der als ein erster Elektrodenabschnitt
dient, ist auf der Oberfläche
des P-Diffusionsbereichs 5a gebildet und befindet sich
zwischen dem N+-Diffusionsbereich 6a und
der N--Epitaxieschicht 2, wobei
dazwischen ein Isolierfilm vorhanden ist.
-
Ein
Gate-Elektrodenabschnitt 8b, der als eine erste Elektrode
dient, ist auf der Oberfläche
des P-Diffusionsbereichs 5a, der sich zwischen dem N+-Diffusionsbereich 6b und der N--Epitaxieschicht 2 befindet, und
der Oberfläche
des P-Diffusionsbereichs 5b, der sich zwischen dem N+-Diffusionsbereich 6c und der N--Epitaxieschicht 2 befindet, gebildet,
wobei dazwischen ein Isolierfilm vorhanden ist. Eine Source-Elektrode 9,
die als ein zweiter Elektrodenabschnitt dient, ist mit den N+-Diffusionsbereichen 6a-6d elektrisch
verbunden.
-
Ein
Bereich, der zwischen den N+-Diffusionsbereichen 6a und 6b gebildet
ist, ist ein p+-Bereich (ohne Bezugszzichen),
weshalb die N+-Diffusionsbereiche 6a und 6b über die
Source-Elektrode 9 auf dem
gleichen Potential wie der P-Diffusionsbereich 5a liegen.
-
An
der Oberfläche
der N--Epitaxieschicht 2 und in
deren Nähe
ist ein Feldisolierfilm 14 gebildet. An einer Position,
die vom Gate-Elektrodenabschnitt 8a beabstandet ist, ist
eine Drain-Elektrode 10 gebildet, wobei dazwischen ein
Isolierfilm 14 vorhanden ist. Die Drain-Elektröde 10 ist
mit einer an der N--Epitaxieschicht 2 gebildeten
N+-Diffusionsschicht 4 elektrisch
verbunden.
-
P-Diffusionsbereiche 7,
die als ein vierter Bereich dienen, sind in diskreter Weise unter
dem Feldisolierfilm 14 und zwischen der Source-Elektrode 9 und
der Drain-Elektrode 10 ge bildet. Die P-Diffusionsbereiche 7 sind
voneinander- um eine vorgegebene Strecke in einer Richtung quer
zur Richtung des Stromflusses beabstandet, wie später beschrieben wird.
An Positionen, die einen Bereich umgeben, wo der DMOS-Transistor
gebildet ist, sind P-Diffusionsbereiche 7 gebildet.
-
In
dieser Halbleitervorrichtung enthält einer der mehreren DMOS-Transistoren
z. B. einen N+-Diffusionsbereich 6a,
eine N--Epitaxieschicht 2, einen P-Diffusionsbereich 5a und
einen Gate-Elektrodenabschnitt 8a.
-
Die
obenbeschriebene Halbleitervorrichtung arbeitet folgendermaßen. Durch
Anlegen einer vorgegebenen Spannung an die Gate-Elektrodenabschnitte 8a und 8b werden
in den P-Diffusionsbereichen 5a bzw. 5b Kanalbereiche
gebildet. Dadurch fließt
ein Strom von der Source-Elektrode 9 und den N+-Diffusionsbereichen 6a-6d durch
diese Kanalbereiche und die N--Epitaxieschicht 2 zur
Drain-Elektrode 10. Dadurch. nimmt die Struktur den Durchlaßzustand
an.
-
In
dem obigen Betrieb erstrecken sich, wie in 2 gezeigt
ist, Verarmungsschichten A von den Grenzflächen zwischen den P-Diffusionsbereichen 5a und 5b und
der N--Epitaxieschicht 2 zur N--Epitaxieschicht 2, ferner erstreckt
sich eine Verarmungsschicht B von einer Grenzfläche zwischen dem P-Diffusionsbereich 7 und
der N--Epitaxieschicht 2 zur N--Epitaxieschicht 2.
-
Da
die P-Diffusionsbereiche 7 voneinander um die vorgegebene
Strecke beabstandet sind und diskret ausgebildet sind, sind die
Verarmungsschichten B, die sich von benachbarten P-Diffusionsbereichen 7 erstrecken,
miteinander verbunden, wie in 3 gezeigt
ist. Eine Position eines Verarmungsschicht-Endes 21, an der die Verarmungsschichten
B miteinander verbunden sind, ist weniger tief als die Positionen
der anderen Enden der Verarmungsschichten.
-
Im
Durchlaßzustand
kann ein Strom durch einen Abschnitt 22 der N--Epitaxieschicht 2 in
der Nähe
einer Position unmittelbar unter diesem Verarmungsschicht-Ende 21 fließen, weshalb
eine Situation, daß ein
Stromfluß verhindert
wird, unterdrückt werden
kann. Ferner kann die Wirkung einer Reduzierung eines elektrischen
Feldes durch die Verarmungsschicht B, die sich von der Grenzfläche zwischen
dem P-Diffusionsbereich 7 und der N--Epitaxieschicht 2 erstreckt,
aufrechterhalten werden.
-
Um
einen Anstieg des Durchlaßwiderstandes
im Durchlaßzustand
zu unterdrücken
und dabei die Wirkung einer Reduzierung des elektrischen Feldes
wie oben beschrieben beizubehalten, ist es notwendig, daß die P-Diffusionsbereiche 7 diskret
ausgebildet sind und voneinander um eine vorgegebene Strecke in
einer Richtung quer zur Richtung des Stromflusses von der Source-Elektrode 9 zur Drain-Elektrode 10 beabstandet
sind und daß die
folgenden Bedingungen erfüllt
sind.
-
Unter
der Annahme, daß die
N
--Epitaxieschicht
2 eine Störstellenkonzentration
N
D hat, der P-Diffusionsbereich
7 eine
Störstellenkonzentration N
A hat, benachbarte P-Diffusionsbereiche
7 um
eine Strecke W beabstandet sind, die erforderliche Durchbruchspannung
V ist, die Ladungsmenge q ist, die Dielektrizitätskonstante des Vakuums ε ist, die
relative Dielektrizitätskonstante
von Silicium ε' ist und die Störstellenkonzentration
von N
A des P-Diffusionsbereichs
7 ausreichend
größer als
die Störstellenkonzentration
N
D der N
--Epitaxieschicht
2 und
im wesentlichen unendlich ist, sollten die folgenden Formeln erfüllt sein:
-
Wie
in 3 gezeigt ist, erfüllt der Abstand W zwischen
benachbarten P-Diffusionsbereichen 7 die obigen Beziehungen,
wodurch ein Anstieg des Durchlaßwiderstandes
im Durchlaßzustand
unterdrückt
werden kann und dabei die Wirkung einer Reduzierung des elektrischen
Feldes beibehalten werden kann.
-
Zum
Bilden der N--Epitaxieschicht 2 mit
einem spezifischen Widerstand von beispielsweise 1,6 Ωcm wird
eine Störstellenkonzentration
von 3 × 1015 cm-3 verwendet.
Um das Element unter den obigen Bedingungen mit einer Durchbruchspannung
von 60 V zu bilden, nimmt die Spannung den Wert von ungefähr 37 V
an, falls benachbarte P-Diffusionsbereiche 7 um eine Strecke
W von 8 μm
beabstandet sind.
-
Obwohl
der in 1 gezeigte P-Diffusionsbereich eine im wesentlichen
kreisförmige,
ebene Form hat, kann er eine rechteckige Form mit Kantenlängen a bzw.
b wie in 4 gezeigt haben.
-
Nun
wird ein Beispiel des Verfahrens zum Herstellen der obenbeschriebenen
Halbleitervorrichtung beschrieben. Wie in 5 gezeigt
ist, wird das p-Siliciumsubstrat 1 einer Implantation von
n-Störstellen
unterworfen und thermisch behandelt. Es wird ein Verfahren zum epitaktischen
Wachstum ausgeführt,
um die N--Epitaxieschicht 2 auf
dem p-Siliciumsubstrat 1 zu bilden, ferner werden eingebettete N+-Diffusionsbereiche 3 gebildet.
Anschließend
werden in vorgegebenen Bereichen der N--Epitaxieschicht 2 N+-Diffusionsschichten 4 gebildet.
-
Auf
der N--Epitaxieschicht 2 wird ein
darunterliegender oder Basis-Oxidfilm 51 gebildet. Auf dem
Basis-Oxidfilm 51 wird ein Siliciumnitridfilm 52 gebildet.
Auf dem Siliciumnitrid film 52 wird ein Photoresist 53 gebildet.
In dem mit dem Photoresist 53 maskierten Siliciumnitridfilm 52 wird
eine Ätzung
ausgeführt,
um die Oberfläche
des Basisoxidfilms 51 freizulegen. Bei Verwendung des Photoresists 53 als Maske
werden durch ein Ionenimplantationsverfahren n-Störstellen
implantiert, um einen n-Bereich 54a zu bilden, der eine
n-Wanne bildet.
-
In 5 wird
ein CMOS-Bereich A als ein Bereich für die Bildung eines CMOS-Transistors
verwendet, ferner wird ein DMOS-Bereich B als ein Bereich für die Bildung
eines DMOS-Transistors
verwendet.
-
Dann
wird durch ein thermisches Oxidationsverfahren ein Inseloxidfilm 56 gebildet,
wie in 6 gezeigt ist. Auf der N--Epitaxieschicht 2 wird
ein Photoresist 55 gebildet. Unter Verwendung des Photoresists 55 als
Maske wird eine Verarbeitung ausgeführt, um einen p-Bereich 7a zu
bilden, der den P-Diffusionsbereich
im DMOS-Bereich B bildet. Außerdem wird
in dem CMOS-Bereich ein p-Bereich 57a gebildet, der die
p-Wanne bildet.
-
Dann
wird, wie in 7 gezeigt ist, der Inseloxidfilm 56 entfernt,
ferner wird eine vorgegebene thermische Verarbeitung ausgeführt, um
in dem DMOS-Bereich B einen P-Diffusionsbereich 7 zu bilden.
Ferner werden im CMOS-Bereich A eine n-Wanne 54 und eine p-Wanne 57 gebildet.
Anschließend wird,
wie in 8 gezeigt ist, ein vorgegebener Feldisolierfilm 14 gebildet,
um die Elemente voneinander elektrisch zu isolieren.
-
Anschließend wird
auf der N--Epitaxieschicht 2 ein
(nicht gezeigter) polykristalliner Siliciumfilm gebildet, wobei
dazwischen ein Siliciumoxidfilm, der den Gate-Oxidfilm bilden wird,
vorhanden ist. Auf dem so gebildeten polykristallinen Siliciumfilm
wird ein Photoresist 60 gebildet. Unter Verwendung des Photoresists 60 als
Maske wird in dem polykristallinen Siliciumfilm und in dem Siliciumoxidfilm
eine anisotrope Ätzung
ausgeführt,
um Gate-Elektrodenabschnitte 8a-8e zu bilden,
die Gate-Oxidfilme 58a-58e bzw. polykristalline
Silicium-Gate-Elektroden 59a-59e enthalten.
-
Dann
wird, wie in 10 gezeigt ist, auf der N--Epitaxieschicht 2 ein Photoresist 61 gebildet.
Unter Verwendung des Photoresists 61 als Maske wird durch
ein Ionenimplantationsverfahren Bor implantiert, um die P-Diffusionsbereiche 5a und 5b zu
bilden. Danach werden die Photoresists 60 und 61 entfernt.
-
Anschließend wird,
wie in 11 gezeigt ist, auf der N--Epitaxieschicht 2 ein
Photoresist 62 gebildet. Unter Verwendung des Photoresists 62 als
Maske wird durch ein Ionenimplantationsverfahren Arsen implantiert,
um die N+-Diffusionsbereiche 6a-6d und die
N+-Source/Drain-Bereiche 63a und 63b zu
bilden. Dann wird, wie in 12 gezeigt
ist, ein Photoresist 64 gebildet. Unter Verwendung des
Photoresists 64 als Maske wird durch ein Ionenimplantationsverfahren
Bor implantiert, so daß P+-Source-/Drain-Bereiche 65a und 65b gebildet
werden.
-
Dann
wird, wie in 13 gezeigt ist, auf der N--Epitaxieschicht 2 ein Siliciumoxidfilm 20 gebildet, der
die Gate-Elektrodenabschnitte 8a-8e abdeckt und
als ein Zwischenschichtisolierfilm dient. Im Siliciumoxidfilm 20 werden
(nicht gezeigte) vorgegebene Kontaktlöcher gebildet. Auf dem Siliciumoxidfilm 20 wird
ein vorgegebener Metallfilm (nicht gezeigt), der die Kontaktlöcher füllt, gebildet.
-
Auf
diesem Metallfilm werden eine vorgegebene Photolithographie und
eine vorgegebene Verarbeitung ausgeführt, um die Drain-Elektrode 10 zu
bilden, die mit der N+-Diffusionsschicht 4 elektrisch
verbunden ist. Außerdem
wird die Source-Elektrode 9, die
mit den N+-Diffusionsbereichen 6a-6d elektrisch verbunden
ist, gebildet. Ferner werden die Source/Drain-Elektroden 66a und 66b,
die mit den N+-Source/Drain-Bereichen 63a bzw. 63b elektrisch verbunden
sind, gebildet. Außerdem
werden Source/Drain-Elektroden 67a und 67b, die
mit den P+-Source/Drain-Bereichen 65a bzw. 65b elektrisch verbunden
sind, gebildet.
-
In
der obigen Weise werden im CMOS-Bereich A die n-Kanal- und p-Kanal-MOS-Transistoren gebildet,
während
im DMOS-Bereich B die DMOS-Transistoren gebildet werden, so daß ein Hauptabschnitt
der Halbleitervorrichtung fertiggestellt ist.
-
In
dem obigen Herstellungsverfahren ist es besonders notwendig, daß die p-Bereiche 7a,
die in dem in 6 gezeigten Schritt gebildet
werden und die jeweiligen P-Diffusionsbereiche 7 bilden,
jeweils um eine vorgegebene Strecke W beabstandet sind, die die
obengenannte Beziehung erfüllt,
nachdem sie dem endgültigen
Prozeß unterworfen
worden sind. Daher sind die p-Bereiche 7a anfangs um eine
Strecke beabstandet, die im Hinblick auf die Diffusionsmenge der
Störstellen,
die durch die thermische Behandlung erzeugt werden, größer als
die Strecke W ist.
-
Zweite Ausführungsform
-
Nun
wird eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform
der Erfindung beschrieben. In der Halbleitervorrichtung der ersten Ausführungsform
sind in einer Richtung quer zur Richtung des Stromflusses P-Diffusionsbereiche 7 diskret
angeordnet. Wie in den 14 und 15 gezeigt
ist, ist der P-Diffusionsbereich 7 in der zweiten Ausführungsform
kontinuierlich in der Richtung quer zur Richtung des Strom flusses
ausgebildet, er besitzt jedoch eine variable Tiefe. Die von der
obigen Struktur verschiedenen Strukturen sind im wesentlichen die
gleichen wie jene der Halbleitervorrichtung der in 1 gezeigten
ersten Ausführungsform.
Gleiche Teile und Abschnitte besitzen die gleichen Bezugszeichen,
ferner wird eine Beschreibung hiervon nicht wiederholt.
-
In
der obenbeschriebenen Halbleitervorrichtung ändert sich die Tiefe des P-Diffusionsbereichs 7 in
Abhängigkeit
von der Position in der Richtung quer zur Richtung des Stromflusses,
wie in 15 gezeigt ist. Im Durchlaßzustand
erstreckt sich die Verarmungsschicht B von der Schnittstelle zwischen
dem P-Diffusionsbereich 7 und
der N--Epitaxieschicht 2 zur N--Epitaxieschicht 2. Da sich die
Tiefe des P-Diffusionsbereichs 7 in Abhängigkeit von der Position in der
Richtung quer zur Richtung des Stromflusses ändert, ändert sich die Position des
Endes der Verarmungsschicht entsprechend der Tiefe des P-Diffusionsbereichs 7.
-
Dadurch
kann der Strom durch den Abschnitt 22 der N--Epitaxieschicht 2 in
der Nähe
einer Position unmittelbar unter dem Ende 21 der Verarmungsschicht
B, die in einer Richtung quer zur Richtung des Stromflusses ausgebildet
ist und sich an einer weniger tiefen Position befindet, fließen. Dadurch
wird eine Situation, in der der Stromfluß verhindert wird, unterdrückt. Ferner
behält
die Verarmungsschicht B, die sich von der Grenzfläche zwischen
dem P-Diffusionsbereich 7 und der N--Epitaxieschicht 2 erstreckt, die
Wirkung einer Reduzierung des elektrischen Feldes bei. Im Ergebnis
kann ein Anstieg des Durchlaßwiderstandes
im Durchlaßzustand
unterdrückt
werden, während
die Wirkung einer Reduzierung des elektrischen Feldes beibehalten
wird.
-
Ein
Verfahren zum Herstellen der Halbleitervorrichtung dieser Ausführungsform
ist grundsätzlich gleich
dem Herstellungsver fahren in der bereits beschriebenen ersten Ausführungsform.
Insbesondere ist der P-Diffusionsbereich 7 in dieser Halbleitervorrichtung
in einer Richtung quer zur Richtung des Stromflusses kontinuierlich
gebildet und besitzt eine variable Tiefe, die von seiner Position
in Längsrichtung
abhängt.
-
In
dem Prozeß zur
Herstellung der Halbleitervorrichtung dieser Ausführungsform
muß daher der
Schritt des Bildens des p-Bereichs 7b,
der in 16 gezeigt ist und den P-Bereich
bildet, in der Weise ausgeführt
werden, daß die
benachbarten p-Bereiche 7b schließlich an ihren Oberflächen und in
deren Umgebung fortgesetzt werden, wie in 15 gezeigt
ist.
-
Dritte Ausführungsform
-
Nun
wird eine Halbleitervorrichtung gemäß einer dritten Ausführungsform
der Erfindung beschrieben. Die Halbleitervorrichtung der dritten
Ausführungsform
enthält
P-Diffusionsbereiche 7, die längs eines Endes des Feldisolierfilms 14 gebildet sind,
wie in 17 gezeigt ist. P-Diffusionsbereiche 7 sind
in diskreter Weise ähnlich
wie jene in der Halbleitervorrichtung der ersten Ausführungsform
gebildet. P-Diffusionsbereiche 7 können jedoch kontinuierlich
ausgebildet sein und können
eine variable Tiefe ähnlich
wie in der Halbleitervorrichtung der zweiten Ausführungsform
haben. Die hiervon verschiedenen Strukturen sind im wesentlichen
die gleichen wie jene der bereits beschriebenen Halbleitervorrichtung
der ersten Ausführungsform.
Gleiche Teile und Abschnitte besitzen die gleichen Bezugszeichen,
wobei eine Beschreibung hiervon nicht wiederholt wird.
-
In
der obenbeschriebenen Halbleitervorrichtung erstreckt sich die Verarmungsschicht
im Durchlaßzustand
von der Grenzfläche
zwischen dem P-Diffusionsbereich 7 und der N--Epitaxieschicht 2 zur N--Epitaxieschicht 2. Die Position
des Endes der Verar mungsschicht, an dem die von benachbarten P-Diffusionsbereichen 7 sich
erstreckenden Verarmungsschichten verbunden sind, ist weniger tief
als die Position an den anderen Verarmungsschicht-Enden.
-
Dadurch
kann der Strom im Durchlaßzustand
durch einen Abschnitt der N--Epitaxieschicht 2 in
der Nähe
einer Position unmittelbar unter dem Verarmungsschicht-Ende fließen, außerdem kann
die Verhinderung des Stromflusses unterdrückt werden. Im Ergebnis kann
die Wirkung einer Reduzierung des elektrischen Feldes beibehalten
werden, ferner kann der Anstieg des Durchlaßwiderstandes im Durchlaßzustand
unterdrückt
werden.
-
In
dieser Halbleitervorrichtung sind längs des Endes des Feldisolierfilms 14 P-Diffusionsbereiche 7 gebildet.
Im allgemeinen ist das elektrische Feld bestrebt, sich in einem
Bereich in der Nähe
des Endes des Feldisolierfilms 14 zu konzentrieren. Durch
Bilden des P-Diffusionsbereichs 7 in dem Bereich, in dem
sich das elektrische Feld wahrscheinlich konzentriert, kann das
elektrische Feld wirksam verringert werden.
-
Die
P-Diffusionsbereiche 7, die längs des Endes des Feldisolierfilms 14 gebildet
sind, können in
selbstausrichtender Weise durch Implantieren von Bor vor der Feldoxidation
gebildet werden.
-
Nun
wird ein Beispiel des Herstellungsverfahrens beschrieben. In dem
Schritt, der in 6 gezeigt ist und der bereits
in Verbindung mit der ersten Ausführungsform beschrieben worden
ist, wird Bor implantiert, um gleichzeitig den p-Bereich 57a,
der die p-Wanne bildet, und den p-Bereich 7a, der den P-Diffusionsbereich 7 bildet,
zu bilden.
-
In
der Halbleitervorrichtung dieser Ausführungsform wird, wie in 18 gezeigt
ist, der p-Bereich nicht gebildet, vielmehr wird nur der p-Bereich 57a gebildet,
der die p-Wanne bildet. Dann wird, wie in 19 gezeigt
ist, der Inseloxidfilm 56 entfernt, außerdem wird eine vorgegebene
Wärmebehandlung
ausgeführt,
um eine n-Wanne 54 und eine p-Wanne 57 zu bilden.
Dadurch wird auf der N--Epitaxieschicht 2 ein
thermischer Oxidfilm 68 gebildet.
-
Auf
dem thermischen Oxidfilm 68 wird ein Siliciumnitridfilm 69 gebildet.
Auf dem Siliciumnitridfilm 69 wird ein Photoresist 70 gebildet.
Unter Verwendung des Photoresissts 70 als Maske wird im
Siliciumnitridfilm 69 eine Ätzung ausführt, um die Oberfläche des
thermischen Oxidfilms 68 freizulegen. Ferner wird ein Photoresist 71 gebildet.
-
Unter
Verwendung der Photoresists 71 und 70 als Masken
wird durch ein Ionenimplantationsverfahren Bor implantiert, so daß der den
P-Diffusionsbereich 7 bildende p-Bereich 7c am
Ende des Bereichs, wo der Feldisolierfilm (nicht gezeigt) gebildet wird,
in selbstausrichtender Weise gebildet wird. Danach werden die Photoresists 70 und 71 entfernt.
-
Wie
in 20 gezeigt ist, wird eine vorgegebene Wärmebehandlung
ausgeführt,
um den Feldisolierfilm 14 zu bilden. Anschließend werden,
wie in 21 gezeigt ist, Gate-Elektrodenabschnitte 8a-8e gebildet,
die die Gate-Oxidfilme 58a-58e und polykristalline
Silicium-Gate-Elektroden 59a-59e enthalten. Danach
wird die Verarbeitung durch Schritte ausgeführt, die jenen der ersten Ausführungsform,
die in den 10 bis 13 gezeigt
sind, ähnlich
sind, so daß die
in 17 gezeigte Halbleitervorrichtung fertiggestellt
wird.
-
Unter
Verwendung des Musters der Basis oder der darunterliegenden Schicht,
die vor der Bildung des Feldisolierfilms ge bildet wird, kann der P-Diffusionsbereich 7,
der sich längs
des Endes des Feldisolierfilms 14 befindet, einfach und
in selbstausrichtender Weise gebildet werden.
-
Vierte Ausführungsform
-
In
den Halbleitervorrichtungen der ersten bis dritten Ausführungsformen,
die bereits beschrieben worden sind, wird der P-Diffusionsbereich 7 in der N--Epitaxieschicht 2 unter dem Feldisolierfilm
gebildet und ist elektrisch schwebend.
-
Die
Halbleitervorrichtung gemäß der vierten Ausführungsform
der Erfindung, die nun beschrieben wird, besitzt einen P-Diffusionsbereich,
der auf einem konstanten Potential liegt. Der P-Diffusionsbereich kann
nicht auf das konstante Potential gelegt werden, falls er unter
dem Feldisolierfilm gebildet ist. Daher werden die P-Diffusionsbereiche 7 in
der Halbleitervorrichtung dieser Ausführungsform diskret an der Oberfläche der
N--Epitaxieschicht 2 oder in deren Nähe gebildet,
wie in 22 gezeigt ist.
-
In
dieser Halbleitervorrichtung liegt jeder P-Diffusionsbereich 7 auf
dem Source-Potential. Insbesondere ist, wie in 23 gezeigt
ist, jeder P-Diffusionsbereich 7 mit der Source-Elektrode 9 über ein Kontaktloch 15 elektrisch
verbunden, das im Siliciumoxidfilm 20 ausgebildet ist und
durch das die Oberfläche
des entsprechenden P-Diffusionsbereichs 7 freiliegt. Die
hiervon verschiedenen Strukturen sind im wesentlichen die gleichen
wie jene der in 1 gezeigten Halbleitervorrichtung.
Gleiche Teile und Abschnitte besitzen die gleichen Bezugszeichen, außerdem wird
eine Beschreibung hiervon nicht wiederholt.
-
Die
Halbleitervorrichtung der vierten Ausführungsform kann zusätzlich zu
den Wirkungen, die durch die erste Ausführungs form erzielt werden,
die folgende Wirkung erzielen. In dem Fall, in dem der P-Diffusionsbereich 7 elektrisch
schwebend ist, steigt das Potential des P-Diffusionsbereichs in
einem Sperrspannungszustand um ein bestimmtes Ausmaß an, weshalb
die an den P-Diffusionsbereich 7 und an die N--Epitaxieschicht 2 angelegte
Sperrspannung abnimmt, so daß eine
Verarmung zwischen benachbarten P-Diffusionsbereichen auf ein bestimmtes Ausmaß gedrückt werden
kann. Ferner ist eine Potentialinstabilität vorhanden, falls der P-Diffusionsbereich 7 schwebend
ist.
-
Daher
wird durch Legen des P-Diffusionsbereichs 7 auf das feste
Source-Potential zwischen den benachbarten P-Diffusionsbereichen
die Verarmungsschicht zuverlässig
gebildet, ferner kann ein Anstieg des Durchlaßwiderstandes im Durchlaßzustand
unterdrückt
werden, während
die Wirkung der Verringerung des elektrischen Feldes beibehalten werden
kann.
-
In
dieser Halbleitervorrichtung wird, wie oben beschrieben worden ist,
der P-Diffusionsbereich 7 nicht unter dem Feldisolierfilm 14,
sondern an der Oberfläche
der N--Epitaxieschicht 2 und in
deren Nähe
gebildet. Daher unterscheidet sich die Struktur von der bereits
beschriebenen Halbleitervorrichtung der ersten Ausführungsform
nur durch die Anordnung des P-Diffusionsbereichs, ferner gleicht
das Herstellungsverfahren im wesentlichen dem bereits in Verbindung
mit der ersten Ausführungsform
beschriebenen Verfahren.
-
Fünfte Ausführungsform
-
Nun
wird eine Halbleitervorrichtung gemäß einer fünften Ausführungsform beschrieben. In
der Halbleitervorrichtung der fünften
Ausführungsform wird
der Durchlaßwiderstand
verringert, indem im Durchlaßzustand
ein größerer Strom
als in der Halbleitervorrichtung der vierten Ausführungsform
fließt.
-
Wie
in 24 gezeigt ist, ist an der Oberfläche der
N--Epitaxieschicht 2 und in deren
Nähe ein N+-Diffusionsbereich 6e gebildet.
Der N+-Diffusionsbereich 6e ist
von einem p-Diffusionsbereich 5c umgeben. Auf den P-Diffusionsbereich 5c,
der sich zwischen dem N+-Diffusionsbereich 6e und
der N--Epitaxieschicht 2 befindet,
ist ein Gate-Elektrodenabschnitt 8a gebildet, wobei dazwischen
ein Gate-Oxidfilm vorhanden ist. In einer Position in der Umgebung des
N+-Diffusionsbereichs 6e ist ein
p+-Bereich 23 gebildet, so daß der P-Diffusionsbereich 5c und
der N+-Diffusionsbereich 6e über die
Source-Elektrode 9 auf
dem elektrisch gleichen Potential liegen.
-
Wie
in 25 gezeigt ist, ist auf dem Siliciumoxidfilm 20 eine
Kontaktnut 16 ausgebildet, durch die die Oberfläche der
P-Diffusionsbereiche 7, die in diskreter Weise gebildet
sind, freiliegt. Die Source-Elektrode 9 ist mit jedem P-Diffusionsbereich 7 über die
Kontaktnut 16 elektrisch verbunden. Die hiervon verschiedenen
Strukturen sind im wesentlichen die gleichen wie jene der in 22 gezeigten Halbleitervorrichtung
der vierten Ausführungsform. Daher
besitzen gleiche Teile und Abschnitte die gleichen Bezugszeichen,
ferner wird eine Beschreibung hiervon nicht wiederholt.
-
Die
obenbeschriebene Halbleitervorrichtung kann zusätzlich zu jenen, die durch
die bereits beschriebene vierte Ausführungsform erzielt werden, die
folgende Wirkung erzielen. Diese Halbleitervorrichtung ist zusätzlich zu
den P-Diffusionsbereichen 5a und 5b sowie den
N+-Diffusionsbereichen 6a-6d mit
einem P-Diffusionsbereich 5c und mit einem N+-Diffusionsbereich 6e versehen.
Auf der Oberfläche
des P-Diffusionsbereichs 5c, der sich zwischen dem N+-Diffusionsbereich 6e und der N--Epitaxieschicht 2 befindet, ist
ein Gate-Elektrodenabschnitt 8a gebildet.
-
Auf
diese Weise ist in dem P-Diffusionsbereich 5c, der sich
zwischen dem N+-Diffusionsbereich 6e und
der N--Epitaxieschicht 2 befindet,
zusätzlich zu
den Kanalbereichen, die in den P-Diffusionsbereichen 5a und 5b gebildet
sind, die sich zwischen den N+-Diffusionsbereichen 6a-6c und
der N--Epitaxieschicht 2 befinden,
ein Kanalbereich gebildet. Dadurch kann im Durchlaßzustand
im Vergleich zu der bereits beschriebenen Halbleitervorrichtung
der vierten Ausführungsform
ein größerer Strom
fließen.
Im Ergebnis kann die Kanalbreite im DMOS-Transistor erhöht werden, außerdem kann
der Durchlaßwiderstand
im Durchlaßzustand
verringert werden.
-
Die
Halbleitervorrichtung unterscheidet sich von der bereits beschriebenen
Halbleitervorrichtung der ersten Ausführungsform durch die Muster
des N+-Diffusionsbereichs, des P-Diffusionsbereichs
und dergleichen. Das Verfahren zum Herstellen der Halbleitervorrichtung
dieser Ausführungsform
ist grundsätzlich
gleich dem Verfahren zum Herstellen der Halbleitervorrichtung der
bereits beschriebenen ersten Ausführungsform.
-
Sechste Ausführungsform
-
Nun
wird eine Halbleitervorrichtung mit Bipolartransistor als Halbleitervorrichtung
gemäß einer sechsten
Ausführungsform
der Erfindung beschrieben. Wie in 26 gezeigt
ist, ist an der Oberfläche der
N--Epitaxieschicht 2 und in deren
Nähe ein N+-Diffusionsbereich 6 gebildet.
Ein P-Diffusionsbereich 5, der den N+-Diffusionsbereich 6 umgibt,
ist an der Oberfläche
der N--Epitaxieschicht 2 und in
deren Nähe
gebildet. Der N+-Diffusionsbereich 6 bildet
einen Emitterbereich, während
der P-Diffusionsbereich 5 einen Basisbereich bildet und
die N--Epitaxieschicht 2 einen
Kollektorbereich bildet.
-
Mit
dem N+-Diffusionsbereich 6 ist
eine Emitter-Elektrode 11 elektrisch verbunden. Mit dem
P-Diffusionsbereich 5 ist eine Basis-Elektrode 12 elektrisch
verbunden. Zwischen der Basis-Elektrode 12 und
dem P-Diffusionsbereich 5 ist ein p+-Bereich 24 gebildet,
um den Kontaktwiderstand zu verringern. Mit dem N+-Diffusionsbereich 4 ist
eine Kollektor-Elektrode 13 elektrisch verbunden. Wie bereits
in Verbindung mit der ersten Ausführungsform beschrieben worden
ist, sind P-Diffusionsbereiche in der Richtung quer zur Richtung
des Stromflusses im Durchlaßzustand
diskret ausgebildet.
-
Ein
auf der N--Epitaxieschicht 2 gebildeter
Siliciumoxidfilm 20 ist mit einer Kontaktnut 18 versehen,
die die Oberflächen
der P-Diffusionsbereiche 7, die in diskreter Weise gebildet
sind, freilegt, wie in 27 gezeigt ist. Außerdem ist
eine Kontaktnut 17 ausgebildet, die die Oberfläche des
N+-Diffusionsbereichs 6 freilegt.
-
P-Diffusionsbereiche 7 sind über die
Basis-Elektrode 12, die die Kontaktnut 18 füllt, elektrisch miteinander
verbunden. die Emitter-Elektrode 11 füllt die Kontaktnut 17.
Die hiervon verschiedenen Strukturen sind im wesentlichen die gleichen
wie jene der in 1 gezeigten Halbleitervorrichtung
gemäß der ersten
Ausführungsform.
Gleiche Teile und Abschnitte besitzen die gleichen Bezugszeichen,
ferner wird eine Beschreibung hiervon nicht wiederholt.
-
Die
obige Halbleitervorrichtung arbeitet folgendermaßen. Durch Anlegen einer vorgegebenen Spannung
an die Basis-Elektrode 12 fließt von der Emitter-Elektrode 11 zur
Kollektor-Elektrode 13 ein Strom,
so daß der
Durchlaßzustand
erhalten wird. In diesem Betrieb erstreckt sich die Verarmungsschicht von
der Grenzfläche
zwischen dem P-Diffusionsbereich 7 und der N--Epitaxieschicht 2 zur
N--Epitaxieschicht 2.
-
Da
die P-Diffusionsbereiche 7 voneinander um die vorgegebene
Strecke beabstandet sind und daher diskret ausgebildet sind, sind
die Verarmungsschichten, die sich von benachbarten P-Diffusionsbereichen 7 erstrecken,
miteinander verbunden. Die Position des Verarmungsschicht-Endes 21,
wo die Verarmungsschichten miteinander verbunden sind, ist weniger
tief als die Position der anderen Verarmungsschicht-Enden, wie bereits
in Verbindung mit der in 3 gezeigten ersten Ausführungsform
beschrieben worden ist, so daß der
Strom durch den Abschnitt 22 der N--Epitaxieschicht 2 in
der Nähe
einer Position unmittelbar unter dem Verarmungsschicht-Ende 21 fließen kann.
-
Dadurch
kann eine Reduzierung des Stromflusses unterdrückt werden. Ferner kann die
Verarmungsschicht, die sich von der Grenzfläche zwischen dem P-Diffusionsbereich 7 und
der N--Epitaxieschicht 2 erstreckt,
die Wirkung einer Reduzierung des elektrischen Feldes aufrechterhalten.
-
Die
obenbeschriebene Halbleitervorrichtung unterscheidet sich von der
Halbleitervorrichtung der ersten Ausführungsform nur durch Muster
des N+-Diffusionsbereichs, des P-Diffusionsbereichs
und dergleichen, ferner ist das Verfahren zum Herstellen dieser
Halbleitervorrichtung grundsätzlich
das gleiche wie jenes zur Herstellung der Halbleitervorrichtung der
bereits beschriebenen ersten Ausführungsform.
-
Siebte Ausführungsform
-
Nun
wird eine Halbleitervorrichtung einer siebten Ausführungsform
der Erfindung beschrieben. Wie in 28 gezeigt
ist, besitzt die Halbleitervorrichtung dieser Ausführungsform
im wesentlichen die gleiche Struktur wie jene der in 24 gezeigten Halbleitervorrichtung
der vorangehenden fünften Ausführungsform,
mit der Ausnahme, daß der
eingebettete N+-Bereich 3 und die N+-Diffusionsschicht 4 nicht gebildet
sind. Daher tragen gleiche Teile und Abschnitte die gleichen Be zugszeichen,
außerdem wird
eine Beschreibung hiervon nicht wiederholt.
-
Diese
Halbleitervorrichtung kann zusätzlich zu
den Wirkungen, die mit der bereits beschriebenen Halbleitervorrichtung
der fünften
Ausführungsform erzielt
werden, die folgende Wirkung erzielen. Im Durchlaßzustand
erstreckt sich eine Verarmungsschicht (Verarmungsschicht C) von
den Grenzflächen
zwischen der N--Epitaxieschicht 2 und
den P-Diffusionsbereichen 5a-5c.
-
Gleichzeitig
erstreckt sich eine Verarmungsschicht (Verarmungsschicht D) auch
von der Grenzfläche
zwischen der N--Epitaxieschicht 2 und
dem p-Siliciumsubstrat 1 zur N--Epitaxieschicht 2.
Diese Ausdehnung der Verarmungsschicht D fördert die Ausdehnung der Verarmungsschicht
C. Dadurch wird das elektrische Feld an der Oberfläche der
N--Epitaxieschicht 2 durch eine "Resurf"-Wirkung (= Reduced Surface
Field = verringertes Oberflächenfeld)
verringert. Im Ergebnis kann die Durchbruchspannung der Halbleitervorrichtung
weiter verbessert werden.
-
In
dieser Halbleitervorrichtung kann eine Situation auftreten, daß der Widerstand
(JFET-Widerstand) zwischen dem P-Diffusionsbereich 7 und
dem p-Siliciumsubstrat 1 ansteigt, da der eingebettete N+-Diffusionsbereich 3 nicht verwendet
wird. In dieser Halbleitervorrichtung sind jedoch die P-Diffusionsbereiche 7 diskret
gebildet. Dadurch wird ein übermäßiger Anstieg
des JFET-Widerstandes unterdrückt,
ferner kann der Durchlaßwiderstand
der Halbleitervorrichtung im Durchlaßzustand verringert werden.
-
Die
obenbeschriebene Halbleitervorrichtung unterscheidet sich von der
Halbleitervorrichtung der ersten Ausführungsform nur durch Muster
des N+-Diffusionsbereichs, des P-Diffusionsbereichs
und dergleichen, ferner ist das Verfahren zum Herstel len dieser
Halbleitervorrichtung grundsätzlich
das gleiche wie jenes zum Herstellen der bereits beschriebenen Halbleitervorrichtung
der ersten Ausführungsform.
-
Achte Ausführungsform
-
Nun
wird eine Halbleitervorrichtung gemäß einer achten Ausführungsform
der Erfindung beschrieben. Wie in 29 gezeigt
ist, besitzt die Halbleitervorrichtung dieser Ausführungsform
im wesentlichen die gleiche Struktur wie jene der in 26 gezeigten
Halbleitervorrichtung der sechsten Ausführungsform, mit der Ausnahme,
daß der
eingebettete N+-Diffusionsbereich 3 und
die N+-Diffusionsschicht 4 nicht
gebildet sind. Daher besitzen gleiche Teile und Abschnitte die gleichen
Bezugszeichen, ferner wird die Beschreibung hiervon nicht wiederholt.
-
Diese
Halbleitervorrichtung kann zusätzlich zu
den Wirkungen, die durch die bereits beschriebene Halbleitervorrichtung
der sechsten Ausführungsform
erzielt werden, die folgende Wirkung erzielen. Ähnlich wie die bereits beschriebene
Halbleitervorrichtung der siebten Ausführungsform erstreckt sich die
Verarmungsschicht (Verarmungsschicht C) im Durchlaßzustand
von den Grenzflächen
zwischen der N--Epitaxieschicht 2 und
den P-Diffusionsbereichen 5a-5c.
Außerdem
erstreckt sich die Verarmungsschicht (Verarmungsschicht D) von der
Grenzfläche
zwischen der N--Epitaxieschicht 2 und
dem p-Siliciurnsubstrat 1 zur N--Epitaxieschicht 2.
Diese Ausdehnung der Verarmungsschicht D fördert die Ausdehnung der Verarmungsschicht
C. Dadurch wird das elektrische Feld an der Oberfläche der
N--Epitaxieschicht 2 durch
die "Resurf"-Wirkung verringert. Im
Ergebnis kann die Durchbruchspannung der Halbleitervorrichtung weiter
verbessert werden.
-
Da
die P-Diffusionsbereiche 7 diskret ausgebildet sind, kann ein übermäßiger Anstieg
des JFET-Widerstandes unterdrückt
werden, ferner kann der Durchlaßwiderstand
des NPN-Transistors im Durchlaßzustand
verringert werden.
-
Die
obenbeschriebene Halbleitervorrichtung unterscheidet sich von der
Halbleitervorrichtung der ersten Ausführungsform nur durch Muster
des N+-Diffusionsbereichs, des P-Diffusionsbereich
und dergleichen, außerdem
ist das Verfahren zum Herstellen dieser Halbleitervorrichtung grundsätzlich das
gleiche wie jenes zum Herstellen der bereits beschriebenen Halbleitervorrichtung
der ersten Ausführungsform.
-
Neunte Ausführungsform
-
Nun
wird eine Halbleitervorrichtung gemäß einer neunten Ausführungsform
der Erfindung beschrieben. Diese Halbleitervorrichtung besitzt Bipolartransistoren
mit isoliertem Gate (die im folgenden jeweils mit "IGBT" bezeichnet werden).
-
Wie
in 30 gezeigt ist, sind an der Oberfläche der
N--Epitaxieschicht 2 und
in deren Nähe N+-Diffusionsbereiche 6a-6d gebildet.
Ein die N+-Diffusionsbereiche 6a und 6b umgebender
P-Diffusionsbereich 5a ist an der Oberfläche der
N--Epitaxieschicht 2 und
in deren Nähe
gebildet. Ein die N+-Diffusionsbereiche 6c und 6b umgebender
P-Diffusionebereich 5b ist an der Oberfläche der N--Epitaxieschicht 2 und
in deren Nähe
gebildet.
-
An
der Oberfläche
der N--Epitaxieschicht 2 und in
deren Nähe
ist ein p+-Bereich 19 gebildet,
der vom P-Diffusionsbereich 5a und dergleichen beabstandet
ist. Dieser p+-Diffusionsbereich 19 bildet
einen Kollektor-Bereich, während
der P-Diffusionsbereich 5a und dergleichen einen Emitter-Bereich
bilden und die N--Epitaxieschicht 2 einen
Basisbereich bildet. Die Kollektorelektrode 13 ist mit
dem p+-Diffusionebereich 19 elektrisch
verbunden. Die Emitter-Elektrode 11 ist mit dem P-Diffusionsbereich 5a und
dergleichen elektrisch verbunden.
-
In
diesem Transistor wird durch die Kanalbereiche, die in den P-Diffusionsbereichen 5a und 5b gebildet
sind, durch Anlegen einer vorgegebenen Spannung an Gate-Elektroden 8a und 8b ein
Basisstrom geleitet. Genauer wird der Transistor der obigen Struktur
als "IGBT" bezeichnet. Die
von der obigen Struktur verschiedenen Strukturen stimmen im wesentlichen
mit jenen der in 1 gezeigten ersten Ausführungsform überein.
Gleiche Teile und Abschnitte besitzen die gleichen Bezugszeichen,
außerdem
wird eine Beschreibung hiervon nicht wiederholt.
-
In
dieser Halbleitervorrichtung, die bereits beschrieben worden ist,
fließt
ein Elektronenstrom von den N+-Diffusionsbereichen 6a-6d durch
die Kanalbereiche, die in den P-Diffusionsbereichen 5a und 5b ausgebildet
sind, zur N--Epitaxieschicht 2.
Außerdem
fließen
Löcher
vom p+-Bereich 19, der mit der Kollektor-Elektrode 13 verbunden
ist, zur N--Epitaxieschicht 2.
-
Auf
diese Weise wird der Durchlaßzustand erhalten,
in dem ein Strom zwischen den Emitter- und Kollektor-Elektroden 11 bzw. 13 fließt. In diesem
Zustand erstreckt sich die Verarmungsschicht von der Grenzfläche zwischen
dem P-Diffusionsbereich 7 und der N--Epitaxieschicht 2 zur
N--Epitaxieschicht 2.
-
Da
die P-Diffusionsbereiche 7 voneinander um eine vorgegebene
Strecke beabstandet sind und daher diskret gebildet sind, sind die
Verarmungsschichten, die sich von benachbarten P-Diffusionsbereichen erstrecken, miteinander
verbunden, wie in Verbindung mit der in 3 gezeigten
ersten Ausführungsform
bereits beschrieben worden ist. Die Position des Verarmungsschicht-Endes 21,
wo die Verarmungsschichten miteinander verbunden sind, ist weniger
tief als die Position der anderen Verarmungsschicht-Enden.
-
Im
Durchlaßzustand
kann der Elektronenstrom durch den Abschnitt 22 der N--Epitaxieschicht 2 in der Nähe einer
Position unmittelbar unter dem Verarmungsschicht-Ende 21 fließen, so
daß der
Betriebsstrom des als PNP-Transistor dienenden Transistors ansteigt.
Folglich kann der Durchlaßwiderstand
des IGBT im Durchlaßzustand
verringert werden. Ferner kann die Wirkung der Verringerung des elektrischen
Feldes durch die Verarmungsschicht, die sich von einem Ort zwischen
dem P-Diffusionsbereich 7 und
der N--Epitaxieschicht 2 erstreckt,
beibehalten werden.
-
In
den dritten bis neunten Ausführungsformen,
die oben beschrieben worden sind, sind die P-Diffusionsbereiche 7 voneinander
um die vorgegebene Strecke beabstandet, weshalb sie diskret ausgebildet
sind. Ähnlich
wie die Halbleitervorrichtung der in 14 gezeigten
zweiten Ausführungsform können jedoch
die dritten bis neunten Ausführungsformen
einen P-Diffusionsbereich verwenden, der in einer Richtung quer
zur Richtung des Stromflusses kontinuierlich ausgebildet ist und
eine variable Tiefe besitzt. Selbst in diesem Fall können die
obigen Wirkungen in ähnlicher
Weise erzielt werden.
-
Obwohl
die Erfindung im einzelnen beschrieben und dargestellt worden ist,
geschieht dies selbstverständlich
lediglich beispielhaft und nicht zur Beschränkung, wobei der Erfindungsgedanke
und der Umfang der vorliegenden Erfindung nur durch die beigefügten Ansprüche begrenzt
ist.