DE10054636A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE10054636A1
DE10054636A1 DE10054636A DE10054636A DE10054636A1 DE 10054636 A1 DE10054636 A1 DE 10054636A1 DE 10054636 A DE10054636 A DE 10054636A DE 10054636 A DE10054636 A DE 10054636A DE 10054636 A1 DE10054636 A1 DE 10054636A1
Authority
DE
Germany
Prior art keywords
region
semiconductor device
electrode section
regions
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10054636A
Other languages
English (en)
Other versions
DE10054636B4 (de
Inventor
Tomohide Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10054636A1 publication Critical patent/DE10054636A1/de
Application granted granted Critical
Publication of DE10054636B4 publication Critical patent/DE10054636B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

In einer Halbleitervorrichtung sind N·+·-Diffusionsbereiche (6a-6d), ein P-Diffusionsbereich (5a) und dergleichen an einer Oberfläche einer auf einem p-Siliciumsubstrat (1) ausgebildeten N·-·-Epitaxieschicht (2) und in deren Nähe gebildet. Auf dem P-Diffusionsbereich (5a), der sich zwischen N·-·-Diffusionsbereichen (6a und 6b) und der N·-·-Epitaxieschicht (2) befindet, sind Gate-Elektrodenabschnitte (8a und 8b) gebildet, wobei dazwischen ein Gate-Isolierfilm vorgesehen ist. Ferner sind eine Source-Elektrode (9) und eine Drain-Elektrode (10) vorhanden. Unter einem Feldisolierfilm (14) ist ein P-Diffusionsbereich (7) in einer Richtung quer zur Richtung eines im Durchlaßzustand erfolgenden Stromflusses diskret gebildet. Dadurch wird eine Halbleitervorrichtung erhalten, bei der ein Anstieg des Duchlaßwiderstandes im Durchlaßzustand unterdrückt werden kann und dennoch die Wirkung einer Reduzierung eines elektrischen Feldes beinhalten werden kann.

Description

Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere eine Halbleitervorrichtung, die mit Doppel­ diffusion-Metalloxidhalbleiter-Transistoren (die im folgenden mit "DMOS-Transistoren" bezeichnet werden) und dergleichen versehen ist.
Eine mit DMOS-Transistoren versehene Halbleitervorrichtung wird im folgenden als Beispiel für eine Halbleitervorrichtung zum Schalten eines hohen Stroms beschrieben. Wie in Fig. 31 gezeigt ist, ist auf einem p-Siliciumsubstrat 101 eine N- Epitaxieschicht 102 gebildet. An der Oberfläche der N--Epita­ xieschicht 102 und in deren Nähe sind N+-Diffusionsbereiche 106a-106d gebildet. An der Oberfläche der N--Epitaxieschicht 102 und in deren Nähe ist ein die N+-Diffusionsbereiche 106a und 106b umgebender P-Diffusionsbereich 105a gebildet. Ebenso ist ein die N+-Diffusionsbereiche 106c und 106d umgebender P- Diffusionsbereich 105b gebildet.
Auf der Oberfläche des P-Diffusionsbereichs 105a ist ein Gate-Elektrodenabschnitt 108a gebildet, der sich zwischen dem N+-Diffusionsbereich 106a und der N--Epitaxieschicht 102 be­ findet, wobei dazwischen ein Isolierfilm ausgebildet ist. Ein Gate-Elektrodenabschnitt 108b ist auf der Oberfläche des P- Diffusionsbereichs 105b, der sich zwischen dem N+-Diffusions­ bereich 106c und der N--Epitaxieschicht 102 befindet, und auf der Oberfläche des P-Diffusionsbereichs 105a, der sich zwi­ schen dem N+-Diffusionsbereich 106b und der N--Epitaxieschicht 102 befindet, ausgebildet, wobei dazwischen ein Isolierfilm vorgesehen ist.
Mit den N+-Diffusionsbereichen 106a-106d ist ein Source-Elek­ trodenabschnitt 109 elektrisch verbunden. An der Oberfläche der N--Epitaxieschicht 102 ist ein Feldisolierfilm 114 gebil­ det. Auf einer Seite des Feldisolierfilms 114 ist in einem Abstand vom Gate-Elektrodenabschnitt 108a eine Drain-Elek­ trode 110 gebildet.
Die Drain-Elektrode 110 ist mit der N+-Diffusionsschicht 104, die an der N--Epitaxieschicht 102 gebildet ist, elektrisch verbunden. Zwischen dem p-Siliciumsubstrat 101 und der N-- Epitaxieschicht 102 ist ein eingebetteter N+-Diffusionsbe­ reich 103 gebildet. Unter dem Feldisolierfilm 114 ist ein p- Diffusionsbereich 107 gebildet.
Nun wird die Funktionsweise der obenbeschriebenen Halbleiter­ vorrichtung erläutert. Durch Anlegen eines vorgegebenen Po­ tentials an die Gate-Elektrodenabschnitte 108a und 108b wer­ den in den P-Diffusionsbereichen 105a und 105b Kanalbereiche gebildet, wobei von dem Source-Elektrodenabschnitt 109 durch die N+-Diffusionsbereiche 106a, 106b und 106c zum Drain-Elek­ trodenabschnitt 110 ein Strom fließt, wie durch Pfeile ange­ deutet ist.
In dem obigen Betrieb erstreckt sich, wie in Fig. 32 gezeigt ist, eine Verarmungsschicht (Verarmungsschicht A) von den Grenzflächen zwischen der N--Epitaxieschicht 102 und den P- Diffusionsbereichen 105a und 105b zur N--Epitaxieschicht 102. Ebenso erstreckt sich eine Verarmungsschicht 120 (Verarmungs­ schicht B) von der Grenzfläche zwischen dem P-Diffusionsbe­ reich 107 und der N--Epitaxieschicht 102 zur N--Epitaxie­ schicht 102. Insbesondere unterdrückt die Verarmungsschicht B eine Konzentration des elektrischen Feldes, wodurch die Dau­ erhaftigkeit verbessert wird. Diese Halbleitervorrichtung, die mit DMOS-Transistoren versehen ist, besitzt die obige Struktur und arbeitet in der folgenden Weise.
Wie oben beschrieben, ist der P-Diffusionsbereich 107 dazu vorgesehen, die Konzentration des elektrischen Feldes durch die Verarmungsschicht, die sich von der Grenzfläche zwischen dem P-Diffusionsbereich 107 und der N--Epitaxieschicht 102 zur N--Epitaxieschicht 102 erstreckt, zu unterdrücken, wo­ durch die Durchbruchspannung verbessert wird. In einem Zu­ stand, in dem vom Source-Elektrodenabschnitt 109 zum Drain- Elektrodenabschnitt 110 ein Strom fließt, entsteht jedoch das Problem, daß der P-Diffusionsbereich 107 den Stromfluß er­ schwert, wodurch der Durchlaßwiderstand ansteigt.
Fig. 33A ist ein Graph, der das Ergebnis einer Auswertung der Beziehung zwischen dem Drain-Strom und der Drain-Spannung bei unterschiedlichen Gate-Spannungen des DMOS-Transistors, der nicht mit einem P-Diffusionsbereich 107 versehen ist, zeigt.
Fig. 33B ist ein Graph, der das Ergebnis der Auswertung der Beziehung zwischen dem Drain-Strom und der Drain-Spannung in dem DMOS-Transistor, der mit dem P-Diffusionsbereich 107 ver­ sehen ist, zeigt.
Wie aus den Fig. 33A und 33B hervorgeht, ist der Drain-Strom in der mit dem P-Diffusionsbereich 107 versehenen Struktur niedriger als der Drain-Strom in der nicht mit den P-Diffusi­ onsbereich 107 versehenen Struktur, falls die gleichen Drain- Spannungen verwendet werden. Wenn insbesondere die Drain- Spannung verhältnismäßig niedrig ist, ist auch der Drain- Strom ähnlich niedrig.
Daher besteht bei der mit den P-Diffusionsbereich 107 verse­ henen Struktur das Problem, daß der Durchlaßwiderstand im Durchlaßzustand angenähert drei- bis fünfmal größer als in der nicht mit dem P-Diffusionsbereich 107 versehenen Struktur ist.
Die Erfindung zielt auf die Beseitigung des obigen Problems.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halblei­ tervorrichtung zu schaffen, die einen Anstieg des Durchlaßwi­ derstandes ohne Verringerung der Wirkung der Reduzierung ei­ nes elektrischen Feldes im Durchlaßzustand unterdrücken kann.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halblei­ tervorrichtung nach einem der Ansprüche 1 und 7. Weiterbil­ dungen der Erfindung sind in den abhängigen Ansprüchen ange­ geben.
Die Halbleitervorrichtung gemäß der Erfindung umfaßt ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, einen ersten Bereich eines zweiten Leitfähigkeitstyps, einen zwei­ ten Bereich eines zweiten Leitfähigkeitstyps, einen dritten Bereich eines ersten Leitfähigkeitstyps, einen ersten Elek­ trodenabschnitt, einen zweiten Elektrodenabschnitt, einen dritten Elektrodenabschnitt und einen vierten Bereich. Der erste Bereich ist auf dem Halbleitersubstrat und in direktem Kontakt mit diesem gebildet. Der zweite Bereich ist an der Oberfläche des ersten Bereichs und in deren Nähe gebildet. Der dritte Bereich ist an der Oberfläche des ersten Bereichs und in deren Nähe gebildet und umgibt den zweiten Bereich. Der erste Elektrodenabschnitt ist auf der Oberfläche des dritten Bereichs gebildet, der sich zwischen den ersten und zweiten Bereichen befindet, wobei dazwischen ein Isolierfilm vorgesehen ist. Der zweite Elektrodenabschnitt ist mit dem zweiten Bereich verbunden. Der dritte Elektrodenabschnitt ist mit dem ersten Bereich verbunden und vom dritten Bereich um eine Strecke beabstandet. Der vierte Bereich ist an der Ober­ fläche des ersten Bereichs oder in deren Nähe zwischen dem dritten Elektrodenabschnitt und dem dritten Bereich gebildet. Der vierte Bereich besitzt eine Tiefe, die sich in Abhängig­ keit von der Position in einer Richtung quer zur Richtung des Stromflusses ändert.
Die obige Struktur schafft einen sogenannten MOS-Transistor, der erste, zweite und dritte Bereiche sowie den ersten Elek­ trodenabschnitt umfaßt. Durch Anlegen einer vorgegebenen Spannung an den ersten Elektrodenabschnitt tritt die Struktur in den Durchlaßzustand ein, in dem ein Strom vom zweiten Elektrodenabschnitt durch die zweiten und ersten Bereiche zum dritten Elektrodenabschnitt fließt. In diesem Zustand er­ streckt sich eine Verarmungsschicht von einer Grenzfläche zwischen den ersten und vierten Bereichen zum ersten Bereich. Da sich die Tiefe des vierten Bereichs in Abhängigkeit von der Position in einer Richtung quer zur Richtung des Strom­ flusses ändert, ändert sich die Position des Endes der Verar­ mungsschicht entsprechend der Tiefe des vierten Bereichs. Dadurch kann der Strom durch den ersten Bereich in der Nähe einer Position unmittelbar unter dem Ende der Verarmungs­ schicht, das in einer Richtung quer zur Richtung des Strom­ flusses gebildet ist und sich an einer weniger tiefen Posi­ tion befindet, fließen. Dadurch wird die Situation vermieden, daß ein Stromfluß verhindert wird. Die Verarmungsschicht re­ duziert das elektrische Feld. Im Ergebnis kann ein Anstieg des Durchlaßwiderstandes unterdrückt werden, wobei dennoch die Wirkung einer Reduzierung des elektrischen Feldes auf­ rechterhalten wird.
Vorzugsweise ist an der Oberfläche des ersten Bereichs oder in deren Nähe ein fünfter Bereich des ersten Leitfähigkeits­ typs, der den dritten Elektrodenabschnitt umgibt, gebildet.
In diesem Fall ist ein Bipolartransistor, der die ersten, dritten und fünften Bereiche enthält, so konfiguriert, daß ein Strom durch den im dritten Bereich gebildeten Kanalbe­ reich dem ersten Bereich zugeführt wird, wenn an eine erste Elektrode eine vorgegebene Spannung angelegt wird, so daß ein sogenannter Bipolartransistor mit isoliertem Gate gebildet wird.
Gemäß einem weiteren Aspekt der Erfindung umfaßt eine Halb­ leitervorrichtung ein Halbleitersubstrat eines ersten Leitfä­ higkeitstyps, einen ersten Bereich eines zweiten Leitfähig­ keitstyps, einen zweiten Bereich des zweiten Leitfähigkeits­ typs, einen dritten Bereich des ersten Leitfähigkeitstyps, einen ersten Elektrodenabschnitt, einen zweiten Elektrodenab­ schnitt, einen dritten Elektrodenabschnitt und einen vierten Bereich des ersten Leitfähigkeitstyps. Der erste Bereich ist auf dem Halbleitersubstrat und in direkten Kontakt mit diesem gebildet. Der zweite Bereich ist an der Oberfläche des ersten Bereichs und in deren Nähe gebildet. Der dritte Bereich ist an der Oberfläche des ersten Bereichs und in deren Nähe ge­ bildet und umgibt den zweiten Bereich. Der erste Elektroden­ abschnitt ist mit dem dritten Bereich verbunden. Der zweite Elektrodenabschnitt ist mit dem zweiten Bereich verbunden. Der dritte Elektrodenabschnitt ist von dem dritten Bereich um eine Strecke beabstandet und mit dem ersten Bereich verbun­ den. Der vierte Bereich ist bei der Oberfläche des ersten Bereichs und in deren Nähe zwischen dem dritten Elektrodenab­ schnitt und dem dritten Bereich gebildet. Der vierte Bereich besitzt eine Tiefe, die sich in Abhängigkeit von der Position in einer Richtung quer zur Richtung des Stromflusses ändert.
Diese Struktur ergibt einen sogenannten Bipolartransistor, der erste, zweite und dritte Bereiche enthält. Durch Anlegen einer vorgegebenen Spannung an den ersten Elektrodenab­ schnitt, der mit dem dritten Bereich verbunden ist, tritt die Struktur in einen Durchlaßzustand ein, in dem der Strom vom zweiten Elektrodenabschnitt durch die zweiten und dritten Bereiche zum dritten Elektrodenabschnitt, der mit dem ersten Bereich verbunden ist, fließt. In diesem Zustand erstreckt sich die Verarmungsschicht von einer Grenzfläche zwischen dem ersten und dem vierten Bereich zum ersten Bereich. Da sich die Tiefe des vierten Bereichs in Abhängigkeit von der Posi­ tion in einer Richtung quer zur Richtung des Stromflusses ändert, ändert sich die Position des Endes der Verarmungs­ schicht entsprechend der Tiefe des vierten Bereichs. Dadurch kann der Strom durch den ersten Bereich in der Nähe einer Position unmittelbar unter dem Ende der Verarmungsschicht fließen, das in einer Richtung quer zur Richtung des Strom­ flusses gebildet ist und sich an einer weniger tiefen Posi­ tion befindet. Diese Verarmungsschicht verringert ein elek­ trisches Feld. Im Ergebnis kann ein Anstieg des Durchlaßwi­ derstandes unterdrückt werden, wobei dennoch die Wirkung der Verringerung des elektrischen Feldes im Durchlaßzustand bei­ behalten werden kann.
Vorzugsweise liegt der vierte Bereich auf einem konstanten Potential.
In diesem Fall wird eine Instabilität des Potentials am vier­ ten Bereich beseitigt, ferner kann sich die Verarmungsschicht ausreichend weit von der Grenzfläche zwischen dem vierten und dem ersten Bereich erstrecken, so daß das elektrische Feld zuverlässiger reduziert werden kann.
Genauer liegt der vierte Bereich aufgrund der elektrischen Verbindung mit dem ersten oder dem zweiten Elektrodenab­ schnitt auf einem konstanten Potential.
Vorzugsweise sind die vierten Bereiche diskret ausgebildet und sind die benachbarten vierten Bereiche voneinander um eine Strecke beabstandet, was im Durchlaßzustand eine Verbin­ dung zwischen den Verarmungsschichten ermöglicht, die sich von den entsprechenden benachbarten vierten Bereichen erstrecken.
Selbst in dem obigen Fall, in dem der vierte Bereich nicht kontinuierlich, sondern diskret ausgebildet ist, sind die Verarmungsschichten, die sich von den benachbarten vierten Bereichen erstrecken, im Durchlaßzustand miteinander verbun­ den, so daß die Wirkung der Verringerung des elektrischen Feldes beibehalten werden kann. Ferner befindet sich in einem Abschnitt, in dem die Verarmungsschichten, die sich von be­ nachbarten vierten Bereichen erstrecken, miteinander verbun­ den sind, das Ende der Verarmungsschicht an einer weniger tiefen Position, wobei der Strom durch den ersten Bereich in der Nähe der Position unmittelbar unter diesem Ende fließen kann, so daß eine Behinderung des Stromflusses unterdrückt werden kann.
Unter der Annahme, daß der erste Bereich eine Störstellenkon­ zentration NA besitzt, der vierte Bereich eine Störstellen­ konzentration ND besitzt, die benachbarten vierten Bereiche um eine Strecke W beabstandet sind, die erforderliche Durch­ bruchspannung V ist, die Ladungsmenge q ist, die Dielektrizi­ tätskonstante des Vakuums ε ist, die relative Dielektrizi­ tätskonstante von Silicium ε' ist und die Störstellenkonzen­ tration NA ausreichend größer als die Störstellenkonzentration ND und im wesentlichen unendlich ist, ist es insbesondere wünschenswert, daß die beiden folgenden Formeln erfüllt sind, wenn der vierte Bereich diskret ausgebildet ist:
Da der vierte Bereich so gebildet ist, daß er die obigen Be­ ziehungen erfüllt, kann ein Anstieg des Durchlaßwiderstandes im Durchlaßzustand unterdrückt werden und kann dennoch die Wirkung einer Verringerung des elektrischen Feldes beibehal­ ten werden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine perspektivische Schnittansicht einer Halbleitervorrichtung gemäß einer ersten Aus­ führungsform der Erfindung;
Fig. 2 eine perspektivische Schnittansicht zur Erläu­ terung des Stromflusses in einem Durchlaßzu­ stand der ersten Ausführungsform;
Fig. 3 eine Teilquerschnittsansicht, die in vergrößertem Maßstab die Struktur der ersten Ausführungsform längs der Linie III-III in Fig. 1 zeigt;
Fig. 4 ein weiteres ebenes Muster von P-Diffusionsbe­ reichen in der ersten Ausführungsform;
Fig. 5 eine Querschnittsansicht zur Erläuterung eines Schrittes in einem Verfahren zum Herstellen einer Halbleitervorrichtung der ersten Ausfüh­ rungsform;
Fig. 6 bis 13 Querschnittsansichten zur Erläuterung von Schritten, die in der ersten Ausführungsform nacheinander ausgeführt werden;
Fig. 14 eine perspektivische Schnittansicht einer Halbleitervorrichtung gemäß einer zweiten Aus­ führungsform der Erfindung;
Fig. 15 eine Teilquerschnittsansicht, die im vergrößerten Maßstab eine Struktur der zweiten Ausführungsform längs der Linie XV-XV in Fig. 14 zeigt;
Fig. 16 eine Querschnittsansicht zur Erläuterung eines Schrittes in einem Verfahren zum Herstellen der Halbleitervorrichtung der zweiten Ausfüh­ rungsform;
Fig. 17 eine perspektivische Schnittansicht einer Halbleitervorrichtung gemäß einer dritten Aus­ führungsform der Erfindung;
Fig. 18 eine Querschnittsansicht zur Erläuterung eines Schrittes in einem Verfahren zum Herstellen einer Halbleitervorrichtung der dritten Aus­ führungsform;
Fig. 19 bis 21 Querschnittsansichten zur Erläuterung von Schritten, die in der dritten Ausführungsform nacheinander ausgeführt werden;
Fig. 22 eine perspektivische Teilansicht, die in ver­ größertem Maßstab einen Schnitt einer Struktur des P-Diffusionsbereichs und seiner Umgebung der in Fig. 22 gezeigten Halbleitervorrichtung der vierten Ausführungsform zeigt;
Fig. 23 eine perspektivische Teilansicht, die in ver­ größertem Maßstab einen Schnitt einer Struktur eines P-Diffusionsbereichs und seiner Umgebung der in Fig. 22 gezeigten Halbleitervorrichtung der vierten Ausführungsform zeigt;
Fig. 24 eine perspektivische Schnittansicht einer Halbleitervorrichtung gemäß einer fünften Aus­ führungsform der Erfindung;
Fig. 25 eine perspektivische Teilansicht, die in ver­ größertem Maßstab einen Schnitt einer Struktur eines P-Diffusionsbereichs und seiner Umgebung der in Fig. 24 gezeigten Halbleitervorrichtung der fünften Ausführungsform zeigt;
Fig. 26 eine perspektivische Schnittansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der Erfindung;
Fig. 27 eine perspektivische Teilansicht, die in ver­ größertem Maßstab einen Schnitt einer Struktur eines P-Diffusionsbereichs und seiner Umgebung der in Fig. 26 gezeigten Halbleitervorrichtung der sechsten Ausführungsform zeigt;
Fig. 28 bis 30 perspektivische Schnittansichten von Halblei­ tervorrichtungen siebter, achter bzw. neunter Ausführungsformen der Erfindung;
Fig. 31 die bereits erwähnte perspektivische Schnittansicht einer Halbleitervorrichtung;
Fig. 32 die bereits erwähnte perspektivische Schnittansicht zur Erläuterung der Funktions­ weise der Halbleitervorrichtung nach Fig. 31;
Fig. 33A, 33B die bereits erwähnten Graphen zur Erläuterung von Beziehungen zwischen dem Drain-Strom und der Drain-Spannung in der Halbleitervorrich­ tung nach Fig. 31, wobei Fig. 33A die Bezie­ hung in einer nicht mit einem P-Diffusionsbe­ reich versehenen Struktur zeigt und Fig. 33B die Beziehung in einer mit einem P-Diffusions­ bereich versehenen Struktur zeigt.
Erste Ausführungsform
Nun wird eine mit DMOS-Transistoren versehene Halbleitervor­ richtung gemäß einer ersten Ausführungsform der Erfindung beschrieben. Wie in Fig. 1 gezeigt ist, ist auf einem p-Sili­ ciumsubstrat 1 eine N--Epitaxieschicht 2 gebildet. Zwischen dem p-Siliciumsubstrat 1 und der N--Epitaxieschicht 2 ist ein eingebetteter N+-Diffusionsbereich 3 gebildet. N+-Diffusions­ bereiche 6a-6d, die als zweite Bereiche dienen, sind an der Oberfläche der N--Epitaxieschicht 2 und in deren Nähe gebil­ det.
An der Oberfläche der N--Epitaxieschicht 2 und in deren Nähe ist ein P-Diffusionsbereich 5a gebildet, der die N+-Diffusi­ onsbereiche 6a und 6b umgibt und als ein dritter Bereich dient. Die Struktur ist außerdem mit einem P-Diffusionsbe­ reich 5b versehen, der als der dritte Bereich dient und die N+-Diffusionsbereiche 6c und 6d umgibt. Ein Gate-Elektroden­ abschnitt 8a, der als ein erster Elektrodenabschnitt dient, ist auf der Oberfläche des P-Diffusionsbereichs 5a gebildet und befindet sich zwischen dem N+-Diffusionsbereich 6a und der N--Epitaxieschicht 2, wobei dazwischen ein Isolierfilm vorhanden ist.
Ein Gate-Elektrodenabschnitt 8b, der als eine erste Elektrode dient, ist auf der Oberfläche des P-Diffusionsbereichs 5a, der sich zwischen dem N+-Diffusionsbereich 6b und der N--Epi­ taxieschicht 2 befindet, und der Oberfläche des P-Diffusions­ bereichs 5b, der sich zwischen dem N+-Diffusionsbereich 6c und der N--Epitaxieschicht 2 befindet, gebildet, wobei dazwi­ schen ein Isolierfilm vorhanden ist. Eine Source-Elektrode 9, die als ein zweiter Elektrodenabschnitt dient, ist mit den N+-Diffusionsbereichen 6a-6d elektrisch verbunden.
Ein Bereich, der zwischen den N+-Diffusionsbereichen 6a und 6b gebildet ist, ist ein p+-Bereich (ohne Bezugszeichen), weshalb die N+-Diffusionsbereiche 6a und 6b über die Source- Elektrode 9 auf dem gleichen Potential wie der P-Diffusions­ bereich 5a liegen.
An der Oberfläche der N--Epitaxieschicht 2 und in deren Nähe ist ein Feldisolierfilm 14 gebildet. An einer Position, die vom Gate-Elektrodenabschnitt 8a beabstandet ist, ist eine Drain-Elektrode 10 gebildet, wobei dazwischen ein Isolierfilm 14 vorhanden ist. Die Drain-Elektrode 10 ist mit einer an der N--Epitaxieschicht 2 gebildeten N+-Diffusionsschicht 4 elek­ trisch verbunden.
P-Diffusionsbereiche 7, die als ein vierter Bereich dienen, sind in diskreter Weise unter dem Feldisolierfilm 14 und zwi­ schen der Source-Elektrode 9 und der Drain-Elektrode 10 ge­ bildet. Die P-Diffusionsbereiche 7 sind voneinander um eine vorgegebene Strecke in einer Richtung quer zur Richtung des Stromflusses beabstandet, wie später beschrieben wird. An Positionen, die einen Bereich umgeben, wo der DMOS-Transistor gebildet ist, sind P-Diffusionsbereiche 7 gebildet.
In dieser Halbleitervorrichtung enthält einer der mehreren DMOS-Transistoren z. B. einen N+-Diffusionsbereich 6a, eine N--Epitaxieschicht 2, einen P-Diffusionsbereich 5a und einen Gate-Elektrodenabschnitt 8a.
Die obenbeschriebene Halbleitervorrichtung arbeitet folgen­ dermaßen. Durch Anlegen einer vorgegebenen Spannung an die Gate-Elektrodenabschnitte 8a und 8b werden in den P-Diffusi­ onsbereichen 5a bzw. 5b Kanalbereiche gebildet. Dadurch fließt ein Strom von der Source-Elektrode 9 und den N+-Diffu­ sionsbereichen 6a-6d durch diese Kanalbereiche und die N-- Epitaxieschicht 2 zur Drain-Elektrode 10. Dadurch nimmt die Struktur den Durchlaßzustand an.
In dem obiger Betrieb erstrecken sich, wie in Fig. 2 gezeigt ist, Verarmungsschichten A von den Grenzflächen zwischen den P-Diffusionsbereichen 5a und 5b und der N--Epitaxieschicht 2 zur N--Epitaxieschicht 2, ferner erstreckt sich eine Verar­ mungsschicht B von einer Grenzfläche zwischen dem P-Diffusi­ onsbereich 7 und der N--Epitaxieschicht 2 zur N--Epitaxie­ schicht 2.
Da die P-Diffusionsbereiche 7 voneinander um die vorgegebene Strecke beabstandet sind und diskret ausgebildet sind, sind die Verarmungsschichten B, die sich von benachbarten P-Diffu­ sionsbereichen 7 erstrecken, miteinander verbunden, wie in Fig. 3 gezeigt ist. Eine Position eines Verarmungsschicht- Endes 21, an der die Verarmungsschichten B miteinander ver­ bunden sind, ist weniger tief als die Positionen der anderen Enden der Verarmungsschichten.
Im Durchlaßzustand kann ein Strom durch einen Abschnitt 22 der N--Epitaxieschicht 2 in der Nähe einer Position unmittel­ bar unter diesem Verarmungsschicht-Ende 21 fließen, weshalb eine Situation, daß ein Stromfluß verhindert wird, unter­ drückt werden kann. Ferner kann die Wirkung einer Reduzierung eines elektrischen Feldes durch die Verarmungsschicht B, die sich von der Grenzfläche zwischen dem P-Diffusionsbereich 7 und der N--Epitaxieschicht 2 erstreckt, aufrechterhalten wer­ den.
Um einen Anstieg des Durchlaßwiderstandes im Durchlaßzustand zu unterdrücken und dabei die Wirkung einer Reduzierung des elektrischen Feldes wie oben beschrieben beizubehalten, ist es notwendig, daß die P-Diffusionsbereiche 7 diskret ausge­ bildet sind und voneinander um eine vorgegebene Strecke in einer Richtung quer zur Richtung des Stromflusses von der Source-Elektrode 9 zur Drain-Elektrode 10 beabstandet sind und daß die folgenden Bedingungen erfüllt sind.
Unter der Annahme, daß die N--Epitaxieschicht 2 eine Stör­ stellenkonzentration ND hat, der P-Diffusionsbereich 7 eine Störstellenkonzentration NA hat, benachbarte P-Diffusionsbe­ reiche 7 um eine Strecke W beabstandet sind, die erforderli­ che Durchbruchspannung V ist, die Ladungsmenge q ist, die Dielektrizitätskonstante des Vakuums ε ist, die relative Die­ lektrizitätskonstante von Silicium ε' ist und die Störstellen­ konzentration von NA des P-Diffusionsbereichs 7 ausreichend größer als die Störstellenkonzentration ND der N--Epitaxie­ schicht 2 und im wesentlichen unendlich ist, sollten die fol­ genden Formeln erfüllt sein:
Wie in Fig. 3 gezeigt ist, erfüllt der Abstand W zwischen benachbarten P-Diffusionsbereichen 7 die obigen Beziehungen, wodurch ein Anstieg des Durchlaßwiderstandes im Durchlaßzu­ stand unterdrückt werden kann und dabei die Wirkung einer Reduzierung des elektrischen Feldes beibehalten werden kann.
Zum Bilden der N--Epitaxieschicht 2 mit einem spezifischen Widerstand von beispielsweise 1,6 Ωcm wird eine Störstellen­ konzentration von 3 × 1015 cm-3 verwendet. Um das Element un­ ter den obigen Bedingungen mit einer Durchbruchspannung von 60 V zu bilden, nimmt die Spannung den Wert von ungefähr 37 V an, falls benachbarte P-Diffusionsbereiche 7 um eine Strecke W von 8 µm beabstandet sind.
Obwohl der in Fig. 1 gezeigte P-Diffusionsbereich eine im wesentlichen kreisförmige, ebene Form hat, kann er eine rechteckige Form mit Kantenlängen a bzw. b wie in Fig. 4 ge­ zeigt haben.
Nun wird ein Beispiel des Verfahrens zum Herstellen der oben­ beschriebenen Halbleitervorrichtung beschrieben. Wie in Fig. 5 gezeigt ist, wird das p-Siliciumsubstrat 1 einer Im­ plantation von n-Störstellen unterworfen und thermisch behan­ delt. Es wird ein Verfahren zum epitaktischen Wachstum ausge­ führt, um die N--Epitaxieschicht 2 auf dem p-Siliciumsubstrat 1 zu bilden, ferner werden eingebettete N+-Diffusionsbereiche 3 gebildet. Anschließend werden in vorgegebenen Bereichen der N--Epitaxieschicht 2 N+-Diffusionsschichten 4 gebildet.
Auf der N--Epitaxieschicht 2 wird ein darunterliegender oder Basis-Oxidfilm 51 gebildet. Auf dem Basis-Oxidfilm 51 wird ein Siliciumnitridfilm 52 gebildet. Auf dem Siliciumnitrid­ film 52 wird ein Photoresist 53 gebildet. In dem mit dem Pho­ toresist 53 maskierten Siliciumnitridfilm 52 wird eine Ätzung ausgeführt, um die Oberfläche des Basisoxidfilms 51 freizule­ gen. Bei Verwendung des Photoresists 53 als Maske werden durch ein Ionenimplantationsverfahren n-Störstellen implan­ tiert, um einen n-Bereich 54a zu bilden, der eine n-Wanne bildet.
In Fig. 5 wird ein CMOS-Bereich A als ein Bereich für die Bildung eines CMOS-Transistors verwendet, ferner wird ein DMOS-Bereich B als ein Bereich für die Bildung eines DMOS- Transistors verwendet.
Dann wird durch ein thermisches Oxidationsverfahren ein In­ seloxidfilm 56 gebildet, wie in Fig. 6 gezeigt ist. Auf der N--Epitaxieschicht 2 wird ein Photoresist 55 gebildet. Unter Verwendung des Photoresists 55 als Maske wird eine Verarbei­ tung ausgeführt, um einen p-Bereich 7a zu bilden, der den P- Diffusionsbereich im DMOS-Bereich B bildet. Außerdem wird in dem CMOS-Bereich ein p-Bereich 57a gebildet, der die p-Wanne bildet.
Dann wird, wie in Fig. 7 gezeigt ist, der Inseloxidfilm 56 entfernt, ferner wird eine vorgegebene thermische Verarbei­ tung ausgeführt, um in dem DMOS-Bereich B einen P-Diffusions­ bereich 7 zu bilden. Ferner werden im CMOS-Bereich A eine n- Wanne 54 und eine p-Wanne 57 gebildet. Anschließend wird, wie in Fig. 8 gezeigt ist, ein vorgegebener Feldisolierfilm 14 gebildet, um die Elemente voneinander elektrisch zu isolie­ ren.
Anschließend wird auf der N--Epitaxieschicht 2 ein (nicht ge­ zeigter) polykristalliner Siliciumfilm gebildet, wobei dazwi­ schen ein Siliciumoxidfilm, der den Gate-Oxidfilm bilden wird, vorhanden ist. Auf dem so gebildeten polykristallinen Siliciumfilm wird ein Photoresist 60 gebildet. Unter Verwen­ dung des Photoresists 60 als Maske wird in dem polykristalli­ nen Siliciumfilm und in dem Siliciumoxidfilm eine anisotrope Ätzung ausgeführt, um Gate-Elektrodenabschnitte 8a-8e zu bil­ den, die Gate-Oxidfilme 58a-58e bzw. polykristalline Sill­ cium-Gate-Elektroden 59a-59e enthalten.
Dann wird, wie in Fig. 10 gezeigt ist, auf der N--Epitaxie­ schicht 2 ein Photoresist 61 gebildet. Unter Verwendung des Photoresists 61 als Maske wird durch ein Ionenimplantations­ verfahren Bor implantiert, um die P-Diffusionsbereiche 5a und 5b zu bilden. Danach werden die Photoresists 60 und 61 ent­ fernt.
Anschließend wird, wie in Fig. 11 gezeigt ist, auf der N-- Epitaxieschicht 2 ein Photoresist 62 gebildet. Unter Verwen­ dung des Photoresists 62 als Maske wird durch ein Ionenim­ plantationsverfahren Arsen implantiert, um die N+-Diffusions­ bereiche 6a-6d und die N+-Source/Drain-Bereiche 63a und 63b zu bilden. Dann wird, wie in Fig. 12 gezeigt ist, ein Photo­ resist 64 gebildet. Unter Verwendung des Photoresists 64 als Maske wird durch ein Ionenimplantationsverfahren Bor implan­ tiert, so daß P+-Source-/Drain-Bereiche 65a und 65b gebildet werden.
Dann wird, wie in Fig. 13 gezeigt ist, auf der N--Epitaxie­ schicht 2 ein Siliciumoxidfilm 20 gebildet, der die Gate- Elektrodenabschnitte 8a-8e abdeckt und als ein Zwischen­ schichtisolierfilm dient. Im Siliciumoxidfilm 20 werden (nicht gezeigte) vorgegebene Kontaktlöcher gebildet. Auf dem Siliciumoxidfilm 20 wird ein vorgegebener Metallfilm (nicht gezeigt), der die Kontaktlöcher füllt, gebildet.
Auf diesem Metallfilm werden eine vorgegebene Photolithogra­ phie und eine vorgegebene Verarbeitung ausgeführt, um die Drain-Elektrode 10 zu bilden, die mit der N+-Diffusions­ schicht 4 elektrisch verbunden ist. Außerdem wird die Source- Elektrode 9, die mit den N+-Diffusionsbereichen 6a-6d elek­ trisch verbunden ist, gebildet. Ferner werden die Source/Drain-Elektroden 66a und 66b, die mit den N+- Source/Drain-Bereichen 63a bzw. 63b elektrisch verbunden sind, gebildet. Außerdem werden Source/Drain-Elektroden 67a und 67b, die mit den P+-Source/Drain-Bereichen 65a bzw. 65b elektrisch verbunden sind, gebildet.
In der obigen Weise werden im CMOS-Bereich A die n-Kanal- und p-Kanal-MOS-Transistoren gebildet, während im DMOS-Bereich B die DMOS-Transistoren gebildet werden, so daß ein Hauptab­ schnitt der Halbleitervorrichtung fertiggestellt ist.
In dem obigen Herstellungsverfahren ist es besonders notwen­ dig, daß die p-Bereiche 7a, die in dem in Fig. 6 gezeigten Schritt gebildet werden und die jeweiligen P-Diffusionsberei­ che 7 bilden, jeweils um eine vorgegebene Strecke W beabstan­ det sind, die die obengenannte Beziehung erfüllt, nachdem sie dem endgültigen Prozeß unterworfen worden sind. Daher sind die p-Bereiche 7a anfangs um eine Strecke beabstandet, die im Hinblick auf die Diffusionsmenge der Störstellen, die durch die thermische Behandlung erzeugt werden, größer als die Strecke W ist.
Zweite Ausführungsform
Nun wird eine Halbleitervorrichtung gemäß einer zweiten Aus­ führungsform der Erfindung beschrieben. In der Halbleitervor­ richtung der ersten Ausführungsform sind in einer Richtung quer zur Richtung des Stromflusses P-Diffusionsbereiche 7 diskret angeordnet. Wie in den Fig. 14 und 15 gezeigt ist, ist der P-Diffusionsbereich 7 in der zweiten Ausführungsform kontinuierlich in der Richtung quer zur Richtung des Strom­ flusses ausgebildet, er besitzt jedoch eine variable Tiefe. Die von der obigen Struktur verschiedenen Strukturen sind im wesentlichen die gleichen wie jene der Halbleitervorrichtung der in Fig. 1 gezeigten ersten Ausführungsform. Gleiche Teile und Abschnitte besitzen die gleichen Bezugszeichen, ferner wird eine Beschreibung hiervon nicht wiederholt.
In der obenbeschriebenen Halbleitervorrichtung ändert sich die Tiefe des P-Diffusionsbereichs 7 in Abhängigkeit von der Position in der Richtung quer zur Richtung des Stromflusses, wie in Fig. 15 gezeigt ist. Im Durchlaßzustand erstreckt sich die Verarmungsschicht B von der Schnittstelle zwischen dem P- Diffusionsbereich 7 und der N--Epitaxieschicht 2 zur N--Epita­ xieschicht 2. Da sich die Tiefe des P-Diffusionsbereichs 7 in Abhängigkeit von der Position in der Richtung quer zur Rich­ tung des Stromflusses ändert, ändert sich die Position des Endes der Verarmungsschicht entsprechend der Tiefe des P-Dif­ fusionsbereichs 7.
Dadurch kann der Strom durch den Abschnitt 22 der N--Epita­ xieschicht 2 in der Nähe einer Position unmittelbar unter dem Ende 21 der Verarmungsschicht B, die in einer Richtung quer zur Richtung des Stromflusses ausgebildet ist und sich an einer weniger tiefen Position befindet, fließen. Dadurch wird eine Situation, in der der Stromfluß verhindert wird, unter­ drückt. Ferner behält die Verarmungsschicht B, die sich von der Grenzfläche zwischen dem P-Diffusionsbereich 7 und der N--Epitaxieschicht 2 erstreckt, die Wirkung einer Reduzierung des elektrischen Feldes bei. Im Ergebnis kann ein Anstieg des Durchlaßwiderstandes im Durchlaßzustand unterdrückt werden, während die Wirkung einer Reduzierung des elektrischen Feldes beibehalten wird.
Ein Verfahren zum Herstellen der Halbleitervorrichtung dieser Ausführungsform ist grundsätzlich gleich dem Herstellungsver­ fahren in der bereits beschriebenen ersten Ausführungsform. Insbesondere ist der P-Diffusionsbereich 7 in dieser Halblei­ tervorrichtung in einer Richtung quer zur Richtung des Strom­ flusses kontinuierlich gebildet und besitzt eine variable Tiefe, die von seiner Position in Längsrichtung abhängt.
In dem Prozeß zur Herstellung der Halbleitervorrichtung die­ ser Ausführungsform muß daher der Schritt des Bildens des p- Bereichs 7b, der in Fig. 16 gezeigt ist und den P-Bereich bildet, in der Weise ausgeführt werden, daß die benachbarten p-Bereiche 7b schließlich an ihren Oberflächen und in deren Umgebung fortgesetzt werden, wie in Fig. 15 gezeigt ist.
Dritte Ausführungsform
Nun wird eine Halbleitervorrichtung gemäß einer dritten Aus­ führungsform der Erfindung beschrieben. Die Halbleitervor­ richtung der dritten Ausführungsform enthält P-Diffusionsbe­ reiche 7, die längs eines Endes des Feldisolierfilms 14 ge­ bildet sind, wie in Fig. 17 gezeigt ist. P-Diffusionsbereiche 7 sind in diskreter Weise ähnlich wie jene in der Halbleiter­ vorrichtung der ersten Ausführungsform gebildet. P-Diffusi­ onsbereiche 7 können jedoch kontinuierlich ausgebildet sein und können eine variable Tiefe ähnlich wie in der Halbleiter­ vorrichtung der zweiten Ausführungsform haben. Die hiervon verschiedenen Strukturen sind im wesentlichen die gleichen wie jene der bereits beschriebenen Halbleitervorrichtung der ersten Ausführungsform. Gleiche Teile und Abschnitte besitzen die gleichen Bezugszeichen, wobei eine Beschreibung hiervon nicht wiederholt wird.
In der obenbeschriebenen Halbleitervorrichtung erstreckt sich die Verarmungsschicht im Durchlaßzustand von der Grenzfläche zwischen dem P-Diffusionsbereich 7 und der N--Epitaxieschicht 2 zur N--Epitaxieschicht 2. Die Position des Endes der Verar­ mungsschicht, an dem die von benachbarten P-Diffusionsberei­ chen 7 sich erstreckenden Verarmungsschichten verbunden sind, ist weniger tief als die Position an den anderen Verarmungs­ schicht-Enden.
Dadurch kann der Strom im Durchlaßzustand durch einen Ab­ schnitt der N--Epitaxieschicht 2 in der Nähe einer Position unmittelbar unter dem Verarmungsschicht-Ende fließen, außer­ dem kann die Verhinderung des Stromflusses unterdrückt wer­ den. Im Ergebnis kann die Wirkung einer Reduzierung des elek­ trischen Feldes beibehalten werden, ferner kann der Anstieg des Durchlaßwiderstandes im Durchlaßzustand unterdrückt wer­ den.
In dieser Halbleitervorrichtung sind längs des Endes des Feldisolierfilms 14 P-Diffusionsbereiche 7 gebildet. Im all­ gemeinen ist das elektrische Feld bestrebt, sich in einem Bereich in der Nähe des Endes des Feldisolierfilms 14 zu kon­ zentrieren. Durch Bilden des P-Diffusionsbereichs 7 in dem Bereich, in dem sich das elektrische Feld wahrscheinlich kon­ zentriert, kann das elektrische Feld wirksam verringert wer­ den.
Die P-Diffusionsbereiche 7, die längs des Endes des Feldiso­ lierfilms 14 gebildet sind, können in selbstausrichtender Weise durch Implantieren von Bor vor der Feldoxidation gebil­ det werden.
Nun wird ein Beispiel des Herstellungsverfahrens beschrieben. In dem Schritt, der in Fig. 6 gezeigt ist und der bereits in Verbindung mit der ersten Ausführungsform beschrieben worden ist, wird Bor implantiert, um gleichzeitig den p-Bereich 57a, der die p-Wanne bildet, und den p-Bereich 7a, der den P-Dif­ fusionsbereich 7 bildet, zu bilden.
In der Halbleitervorrichtung dieser Ausführungsform wird, wie in Fig. 18 gezeigt ist, der p-Bereich nicht gebildet, viel­ mehr wird nur der p-Bereich 57a gebildet, der die p-Wanne bildet. Dann wird, wie in Fig. 19 gezeigt ist, der Inseloxid­ film 56 entfernt, außerdem wird eine vorgegebene Wärmebehand­ lung ausgeführt, um eine n-Wanne 54 und eine p-Wanne 57 zu bilden. Dadurch wird auf der N--Epitaxieschicht 2 ein thermi­ scher Oxidfilm 68 gebildet.
Auf dem thermischen Oxidfilm 68 wird ein Siliciumnitridfilm 69 gebildet. Auf dem Siliciumnitridfilm 69 wird ein Photore­ sist 70 gebildet. Unter Verwendung des Photoresists 70 als Maske wird im Siliciumnitridfilm 69 eine Ätzung ausführt, um die Oberfläche des thermischen Oxidfilms 68 freizulegen. Fer­ ner wird ein Photoresist 71 gebildet.
Unter Verwendung der Photoresists 71 und 70 als Masken wird durch ein Ionenimplantationsverfahren Bor implantiert, so daß der den P-Diffusionsbereich 7 bildende p-Bereich 7c am Ende des Bereichs, wo der Feldisolierfilm (nicht gezeigt) gebildet wird, in selbstausrichtender Weise gebildet wird. Danach wer­ den die Photoresists 70 und 71 entfernt.
Wie in Fig. 20 gezeigt ist, wird eine vorgegebene Wärmebe­ handlung ausgeführt, um den Feldisolierfilm 14 zu bilden. Anschließend werden, wie in Fig. 21 gezeigt ist, Gate-Elek­ trodenabschnitte 8a-8e gebildet, die die Gate-Oxidfilme 58a-58e und polykristalline Silicium-Gate-Elektroden 59a-59e enthalten. Danach wird die Verarbeitung durch Schritte ausge­ führt, die jenen der ersten Ausführungsform, die in den Fig. 10 bis 13 gezeigt sind, ähnlich sind, so daß die in Fig. 17 gezeigte Halbleitervorrichtung fertiggestellt wird.
Unter Verwendung des Musters der Basis oder der darunterlie­ genden Schicht, die vor der Bildung des Feldisolierfilms ge­ bildet wird, kann der P-Diffusionsbereich 7, der sich längs des Endes des Feldisolierfilms 14 befindet, einfach und in selbstausrichtender Weise gebildet werden.
Vierte Ausführungsform
In den Halbleitervorrichtungen der ersten bis dritten Ausfüh­ rungsformen, die bereits beschrieben worden sind, wird der P- Diffusionsbereich 7 in der N--Epitaxieschicht 2 unter dem Feldisolierfilm gebildet und ist elektrisch schwebend.
Die Halbleitervorrichtung gemäß der vierten Ausführungsform der Erfindung, die nun beschrieben wird, besitzt einen P-Dif­ fusionsbereich, der auf einem konstanten Potential liegt. Der P-Diffusionsbereich kann nicht auf das konstante Potential gelegt werden, falls er unter dem Feldisolierfilm gebildet ist. Daher werden die P-Diffusionsbereiche 7 in der Halblei­ tervorrichtung dieser Ausführungsform diskret an der Oberflä­ che der N--Epitaxieschicht 2 oder in deren Nähe gebildet, wie in Fig. 22 gezeigt ist.
In dieser Halbleitervorrichtung liegt jeder P-Diffusionsbe­ reich 7 auf dem Source-Potential. Insbesondere ist, wie in Fig. 23 gezeigt ist, jeder P-Diffusionsbereich 7 mit der Source-Elektrode 9 über ein Kontaktloch 15 elektrisch verbun­ den, das im Siliciumoxidfilm 20 ausgebildet ist und durch das die Oberfläche des entsprechenden P-Diffusionsbereichs 7 freiliegt. Die hiervon verschiedenen Strukturen sind im we­ sentlichen die gleichen wie jene der in Fig. 1 gezeigten Halbleitervorrichtung. Gleiche Teile und Abschnitte besitzen die gleichen Bezugszeichen, außerdem wird eine Beschreibung hiervon nicht wiederholt.
Die Halbleitervorrichtung der vierten Ausführungsform kann zusätzlich zu den Wirkungen, die durch die erste Ausführungs­ form erzielt werden, die folgende Wirkung erzielen. In dem Fall, in dem der P-Diffusionsbereich 7 elektrisch schwebend ist, steigt das Potential des P-Diffusionsbereichs in einem Sperrspannungszustand um ein bestimmtes Ausmaß an, weshalb die an den P-Diffusionsbereich 7 und an die N--Epitaxie­ schicht 2 angelegte Sperrspannung abnimmt, so daß eine Verar­ mung zwischen benachbarten P-Diffusionsbereichen auf ein be­ stimmtes Ausmaß gedrückt werden kann. Ferner ist eine Poten­ tialinstabilität vorhanden, falls der P-Diffusionsbereich 7 schwebend ist.
Daher wird durch Legen des P-Diffusionsbereichs 7 auf das feste Source-Potential zwischen den benachbarten P-Diffusi­ onsbereichen die Verarmungsschicht zuverlässig gebildet, fer­ ner kann ein Anstieg des Durchlaßwiderstandes im Durchlaßzu­ stand unterdrückt werden, während die Wirkung der Verringe­ rung des elektrischen Feldes beibehalten werden kann.
In dieser Halbleitervorrichtung wird, wie oben beschrieben worden ist, der P-Diffusionsbereich 7 nicht unter dem Feld­ isolierfilm 14, sondern an der Oberfläche der N--Epitaxie­ schicht 2 und in deren Nähe gebildet. Daher unterscheidet sich die Struktur von der bereits beschriebenen Halbleiter­ vorrichtung der ersten Ausführungsform nur durch die Anord­ nung des P-Diffusionsbereichs, ferner gleicht das Herstel­ lungsverfahren im wesentlichen dem bereits in Verbindung mit der ersten Ausführungsform beschriebenen Verfahren.
Fünfte Ausführungsform
Nun wird eine Halbleitervorrichtung gemäß einer fünften Aus­ führungsform beschrieben. In der Halbleitervorrichtung der fünften Ausführungsform wird der Durchlaßwiderstand verrin­ gert, indem im Durchlaßzustand ein größerer Strom als in der Halbleitervorrichtung der vierten Ausführungsform fließt.
Wie in Fig. 24 gezeigt ist, ist an der Oberfläche der N--Epi­ taxieschicht 2 und in deren Nähe ein N+-Diffusionsbereich 6e gebildet. Der N+-Diffusionsbereich 6e ist von einem p-Diffu­ sionsbereich 5c umgeben. Auf den P-Diffusionsbereich 5c, der sich zwischen dem N+-Diffusionsbereich 6e und der N--Epitaxie­ schicht 2 befindet, ist ein Gate-Elektrodenabschnitt 8a ge­ bildet, wobei dazwischen ein Gate-Oxidfilm vorhanden ist. In einer Position in der Umgebung des N+-Diffusionsbereichs 6e ist ein p+-Bereich 23 gebildet, so daß der P-Diffusionsbe­ reich 5c und der N+-Diffusionsbereich 6e über die Source- Elektrode 9 auf dem elektrisch gleichen Potential liegen.
Wie in Fig. 25 gezeigt ist, ist auf dem Siliciumoxidfilm 20 eine Kontaktnut 16 ausgebildet, durch die die Oberfläche der P-Diffusionsbereiche 7, die in diskreter Weise gebildet sind, freiliegt. Die Source-Elektrode 9 ist mit jedem P-Diffusions­ bereich 7 über die Kontaktnut 16 elektrisch verbunden. Die hiervon verschiedenen Strukturen sind im wesentlichen die gleichen wie jene der in Fig. 22 gezeigten Halbleitervorrich­ tung der vierten Ausführungsform. Daher besitzen gleiche Teile und Abschnitte die gleichen Bezugszeichen, ferner wird eine Beschreibung hiervon nicht wiederholt.
Die obenbeschriebene Halbleitervorrichtung kann zusätzlich zu jenen, die durch die bereits beschriebene vierte Ausführungs­ form erzielt werden, die folgende Wirkung erzielen. Diese Halbleitervorrichtung ist zusätzlich zu den P-Diffusionsbe­ reichen 5a und 5b sowie den N+-Diffusionsbereichen 6a-6d mit einem P-Diffusionsbereich 5c und mit einem N+-Diffusionsbe­ reich 6e versehen. Auf der Oberfläche des P-Diffusionsbe­ reichs 5c, der sich zwischen dem N+-Diffusionsbereich 6e und der N--Epitaxieschicht 2 befindet, ist ein Gate-Elektrodenab­ schnitt 8a gebildet.
Auf diese Weise ist in dem P-Diffusionsbereich 5c, der sich zwischen dem N+-Diffusionsbereich 6e und der N--Epitaxie­ schicht 2 befindet, zusätzlich zu den Kanalbereichen, die in den P-Diffusionsbereichen 5a und 5b gebildet sind, die sich zwischen den N+-Diffusionsbereichen 6a-6c und der N--Epitaxie­ schicht 2 befinden, ein Kanalbereich gebildet. Dadurch kann im Durchlaßzustand im Vergleich zu der bereits beschriebenen Halbleitervorrichtung der vierten Ausführungsform ein größe­ rer Strom fließen. Im Ergebnis kann die Kanalbreite im DMOS- Transistor erhöht werden, außerdem kann der Durchlaßwider­ stand im Durchlaßzustand verringert werden.
Die Halbleitervorrichtung unterscheidet sich von der bereits beschriebenen Halbleitervorrichtung der ersten Ausführungs­ form durch die Muster des N+-Diffusionsbereichs, des P-Diffu­ sionsbereichs und dergleichen. Das Verfahren zum Herstellen der Halbleitervorrichtung dieser Ausführungsform ist grund­ sätzlich gleich dem Verfahren zum Herstellen der Halbleiter­ vorrichtung der bereits beschriebenen ersten Ausführungsform.
Sechste Ausführungsform
Nun wird eine Halbleitervorrichtung mit Bipolartransistor als Halbleitervorrichtung gemäß einer sechsten Ausführungsform der Erfindung beschrieben. Wie in Fig. 26 gezeigt ist, ist an der Oberfläche der N--Epitaxieschicht 2 und in deren Nähe ein N+-Diffusionsbereich 6 gebildet. Ein P-Diffusionsbereich 5, der den N+-Diffusionsbereich 6 umgibt, ist an der Oberfläche der N--Epitaxieschicht 2 und in deren Nähe gebildet. Der N+- Diffusionsbereich 6 bildet einen Emitterbereich, während der P-Diffusionsbereich 5 einen Basisbereich bildet und die N-- Epitaxieschicht 2 einen Kollektorbereich bildet.
Mit dem N+-Diffusionsbereich 6 ist eine Emitter-Elektrode 11 elektrisch verbunden. Mit dem P-Diffusionsbereich 5 ist eine Basis-Elektrode 12 elektrisch verbunden. Zwischen der Basis- Elektrode 12 und dem P-Diffusionsbereich 5 ist ein p+-Bereich 24 gebildet, um den Kontaktwiderstand zu verringern. Mit dem N+-Diffusionsbereich 4 ist eine Kollektor-Elektrode 13 elek­ trisch verbunden. Wie bereits in Verbindung mit der ersten Ausführungsform beschrieben worden ist, sind P-Diffusionsbe­ reiche in der Richtung quer zur Richtung des Stromflusses im Durchlaßzustand diskret ausgebildet.
Ein auf der N--Epitaxieschicht 2 gebildeter Siliciumoxidfilm 20 ist mit einer Kontaktnut 18 versehen, die die Oberflächen der P-Diffusionsbereiche 7, die in diskreter Weise gebildet sind, freilegt, wie in Fig. 27 gezeigt ist. Außerdem ist eine Kontaktnut 17 ausgebildet, die die Oberfläche des N+-Diffusi­ onsbereichs 6 freilegt.
P-Diffusionsbereiche 7 sind über die Basis-Elektrode 12, die die Kontaktnut 18 füllt, elektrisch miteinander verbunden, die Emitter-Elektrode 11 füllt die Kontaktnut 17. Die hiervon verschiedenen Strukturen sind im wesentlichen die gleichen wie jene der in Fig. 1 gezeigten Halbleitervorrichtung gemäß der ersten Ausführungsform. Gleiche Teile und Abschnitte be­ sitzen die gleichen Bezugszeichen, ferner wird eine Beschrei­ bung hiervon nicht wiederholt.
Die obige Halbleitervorrichtung arbeitet folgendermaßen. Durch Anlegen einer vorgegebenen Spannung an die Basis-Elek­ trode 12 fließt von der Emitter-Elektrode 11 zur Kollektor- Elektrode 13 ein Strom, so daß der Durchlaßzustand erhalten wird. In diesem Betrieb erstreckt sich die Verarmungsschicht von der Grenzfläche zwischen dem P-Diffusionsbereich 7 und der N--Epitaxieschicht 2 zur N--Epitaxieschicht 2.
Da die P-Diffusionsbereiche 7 voneinander um die vorgegebene Strecke beabstandet sind und daher diskret ausgebildet sind, sind die Verarmungsschichten, die sich von benachbarten P- Diffusionsbereichen 7 erstrecken, miteinander verbunden. Die Position des Verarmungsschicht-Endes 21, wo die Verarmungs­ schichten miteinander verbunden sind, ist weniger tief als die Position der anderen Verarmungsschicht-Enden, wie bereits in Verbindung mit der in Fig. 3 gezeigten ersten Ausführungs­ form beschrieben worden ist, so daß der Strom durch den Ab­ schnitt 22 der N--Epitaxieschicht 2 in der Nähe einer Posi­ tion unmittelbar unter dem Verarmungsschicht-Ende 21 fließen kann.
Dadurch kann eine Reduzierung des Stromflusses unterdrückt werden. Ferner kann die Verarmungsschicht, die sich von der Grenzfläche zwischen dem P-Diffusionsbereich 7 und der N-- Epitaxieschicht 2 erstreckt, die Wirkung einer Reduzierung des elektrischen Feldes aufrechterhalten.
Die obenbeschriebene Halbleitervorrichtung unterscheidet sich von der Halbleitervorrichtung der ersten Ausführungsform nur durch Muster des N+-Diffusionsbereichs, des P-Diffusionsbe­ reichs und dergleichen, ferner ist das Verfahren zum Herstel­ len dieser Halbleitervorrichtung grundsätzlich das gleiche wie jenes zur Herstellung der Halbleitervorrichtung der be­ reits beschriebenen ersten Ausführungsform.
Siebte Ausführungsform
Nun wird eine Halbleitervorrichtung einer siebten Ausfüh­ rungsform der Erfindung beschrieben. Wie in Fig. 28 gezeigt ist, besitzt die Halbleitervorrichtung dieser Ausführungsform im wesentlichen die gleiche Struktur wie jene der in Fig. 24 gezeigten Halbleitervorrichtung der vorangehenden fünften Ausführungsform, mit der Ausnahme, daß der eingebettete N+- Bereich 3 und die N+-Diffusionsschicht 4 nicht gebildet sind. Daher tragen gleiche Teile und Abschnitte die gleichen Be­ zugszeichen, außerdem wird eine Beschreibung hiervon nicht wiederholt.
Diese Halbleitervorrichtung kann zusätzlich zu den Wirkungen, die mit der bereits beschriebenen Halbleitervorrichtung der fünften Ausführungsform erzielt werden, die folgende Wirkung erzielen. Im Durchlaßzustand erstreckt sich eine Verarmungs­ schicht (Verarmungsschicht C) von den Grenzflächen zwischen der N--Epitaxieschicht 2 und den P-Diffusionsbereichen 5a-5c.
Gleichzeitig erstreckt sich eine Verarmungsschicht (Verar­ mungsschicht D) auch von der Grenzfläche zwischen der N--Epi­ taxieschicht 2 und dem p-Siliciumsubstrat 1 zur N--Epitaxie­ schicht 2. Diese Ausdehnung der Verarmungsschicht D fördert die Ausdehnung der Verarmungsschicht C. Dadurch wird das elektrische Feld an der Oberfläche der N--Epitaxieschicht 2 durch eine "Resurf"-Wirkung (= Reduced Surface Field = verringertes Oberflächenfeld) verringert. Im Ergebnis kann die Durchbruchspannung der Halbleitervorrichtung weiter verbessert werden.
In dieser Halbleitervorrichtung kann eine Situation auftre­ ten, daß der Widerstand (JFET-Widerstand) zwischen dem P-Dif­ fusionsbereich 7 und dem p-Siliciumsubstrat 1 ansteigt, da der eingebettete N+-Diffusionsbereich 3 nicht verwendet wird. In dieser Halbleitervorrichtung sind jedoch die P-Diffusions­ bereiche 7 diskret gebildet. Dadurch wird ein übermäßiger Anstieg des JFET-Widerstandes unterdrückt, ferner kann der Durchlaßwiderstand der Halbleitervorrichtung im Durchlaßzu­ stand verringert werden.
Die obenbeschriebene Halbleitervorrichtung unterscheidet sich von der Halbleitervorrichtung der ersten Ausführungsform nur durch Muster des N+-Diffusionsbereichs, des P-Diffusionsbe­ reichs und dergleichen, ferner ist das Verfahren zum Herstel­ len dieser Halbleitervorrichtung grundsätzlich das gleiche wie jenes zum Herstellen der bereits beschriebenen Halblei­ tervorrichtung der ersten Ausführungsform.
Achte Ausführungsform
Nun wird eine Halbleitervorrichtung gemäß einer achten Aus­ führungsform der Erfindung beschrieben. Wie in Fig. 29 ge­ zeigt ist, besitzt die Halbleitervorrichtung dieser Ausfüh­ rungsform im wesentlichen die gleiche Struktur wie jene der in Fig. 26 gezeigten Halbleitervorrichtung der sechsten Aus­ führungsform, mit der Ausnahme, daß der eingebettete N+-Dif­ fusionsbereich 3 und die N+-Diffusionsschicht 4 nicht gebil­ det sind. Daher besitzen gleiche Teile und Abschnitte die gleichen Bezugszeichen, ferner wird die Beschreibung hiervon nicht wiederholt.
Diese Halbleitervorrichtung kann zusätzlich zu den Wirkungen, die durch die bereits beschriebene Halbleitervorrichtung der sechsten Ausführungsform erzielt werden, die folgende Wirkung erzielen. Ähnlich wie die bereits beschriebene Halbleitervor­ richtung der siebten Ausführungsform erstreckt sich die Ver­ armungsschicht (Verarmungsschicht C) im Durchlaßzustand von den Grenzflächen zwischen der N--Epitaxieschicht 2 und den P- Diffusionsbereichen 5a-5c. Außerdem erstreckt sich die Verar­ mungsschicht (Verarmungsschicht D) von der Grenzfläche zwi­ schen der N--Epitaxieschicht 2 und dem p-Siliciumsubstrat 1 zur N--Epitaxieschicht 2. Diese Ausdehnung der Verarmungs­ schicht D fördert die Ausdehnung der Verarmungsschicht C. Dadurch wird das elektrische Feld an der Oberfläche der N-- Epitaxieschicht 2 durch die "Resurf"-Wirkung verringert. Im Ergebnis kann die Durchbruchspannung der Halbleitervorrich­ tung weiter verbessert werden.
Da die P-Diffusionsbereiche 7 diskret ausgebildet sind, kann ein übermäßiger Anstieg des JFET-Widerstandes unterdrückt werden, ferner kann der Durchlaßwiderstand des NPN-Transi­ stors im Durchlaßzustand verringert werden.
Die obenbeschriebene Halbleitervorrichtung unterscheidet sich von der Halbleitervorrichtung der ersten Ausführungsform nur durch Muster des N+-Diffusionsbereichs, des P-Diffusionsbe­ reich und dergleichen, außerdem ist das Verfahren zum Her­ stellen dieser Halbleitervorrichtung grundsätzlich das glei­ che wie jenes zum Herstellen der bereits beschriebenen Halb­ leitervorrichtung der ersten Ausführungsform.
Neunte Ausführungsform
Nun wird eine Halbleitervorrichtung gemäß einer neunten Aus­ führungsform der Erfindung beschrieben. Diese Halbleitervor­ richtung besitzt Bipolartransistoren mit isoliertem Gate (die im folgenden jeweils mit "IGBT" bezeichnet werden).
Wie in Fig. 30 gezeigt ist, sind an der Oberfläche der N-- Epitaxieschicht 2 und in deren Nähe N+-Diffusionsbereiche 6a-6d gebildet. Ein die N+-Diffusionsbereiche 6a und 6b umge­ bender P-Diffusionsbereich 5a ist an der Oberfläche der N-- Epitaxieschicht 2 und in deren Nähe gebildet. Ein die N+-Dif­ fusionsbereiche 6c und 6b umgebender P-Diffusionsbereich 5b ist an der Oberfläche der N--Epitaxieschicht 2 und in deren Nähe gebildet.
An der Oberfläche der N--Epitaxieschicht 2 und in deren Nähe ist ein p+-Bereich 19 gebildet, der vom P-Diffusionsbereich 5a und dergleichen beabstandet ist. Dieser p+-Diffusionsbe­ reich 19 bildet einen Kollektor-Bereich, während der P-Diffu­ sionsbereich 5a und dergleichen einen Emitter-Bereich bilden und die N--Epitaxieschicht 2 einen Basisbereich bildet. Die Kollektorelektrode 13 ist mit dem p+-Diffusionsbereich 19 elektrisch verbunden. Die Emitter-Elektrode 11 ist mit dem P- Diffusionsbereich 5a und dergleichen elektrisch verbunden.
In diesem Transistor wird durch die Kanalbereiche, die in den P-Diffusionsbereichen 5a und 5b gebildet sind, durch Anlegen einer vorgegebenen Spannung an Gate-Elektroden 8a und 8b ein Basisstrom geleitet. Genauer wird der Transistor der obigen Struktur als "IGBT" bezeichnet. Die von der obigen Struktur verschiedenen Strukturen stimmen im wesentlichen mit jenen der in Fig. 1 gezeigten ersten Ausführungsform überein. Glei­ che Teile und Abschnitte besitzen die gleichen Bezugszeichen, außerdem wird eine Beschreibung hiervon nicht wiederholt.
In dieser Halbleitervorrichtung, die bereits beschrieben wor­ den ist, fließt ein Elektronenstrom von den N+-Diffusionsbe­ reichen 6a-6d durch die Kanalbereiche, die in den P-Diffusi­ onsbereichen 5a und 5b ausgebildet sind, zur N--Epitaxie­ schicht 2. Außerdem fließen Löcher vom p+-Bereich 19, der mit der Kollektor-Elektrode 13 verbunden ist, zur N--Epitaxie­ schicht 2.
Auf diese Weise wird der Durchlaßzustand erhalten, in dem ein Strom zwischen den Emitter- und Kollektor-Elektroden 11 bzw. 13 fließt. In diesem Zustand erstreckt sich die Verarmungs­ schicht von der Grenzfläche zwischen dem P-Diffusionsbereich 7 und der N--Epitaxieschicht 2 zur N--Epitaxieschicht 2.
Da die P-Diffusionsbereiche 7 voneinander um eine vorgegebene Strecke beabstandet sind und daher diskret gebildet sind, sind die Verarmungsschichten, die sich von benachbarten P- Diffusionsbereichen erstrecken, miteinander verbunden, wie in Verbindung mit der in Fig. 3 gezeigten ersten Ausführungsform bereits beschrieben worden ist. Die Position des Verarmungs­ schicht-Endes 21, wo die Verarmungsschichten miteinander ver­ bunden sind, ist weniger tief als die Position der anderen Verarmungsschicht-Enden.
Im Durchlaßzustand kann der Elektronenstrom durch den Ab­ schnitt 22 der N--Epitaxieschicht 2 in der Nähe einer Posi­ tion unmittelbar unter dem Verarmungsschicht-Ende 21 fließen, so daß der Betriebsstrom des als PNP-Transistor dienenden Transistors ansteigt. Folglich kann der Durchlaßwiderstand des IGBT im Durchlaßzustand verringert werden. Ferner kann die Wirkung der Verringerung des elektrischen Feldes durch die Verarmungsschicht, die sich von einem Ort zwischen dem P- Diffusionsbereich 7 und der N--Epitaxieschicht 2 erstreckt, beibehalten werden.
In den dritten bis neunten Ausführungsformen, die oben be­ schrieben worden sind, sind die P-Diffusionsbereiche 7 von­ einander um die vorgegebene Strecke beabstandet, weshalb sie diskret ausgebildet sind. Ähnlich wie die Halbleitervorrich­ tung der in Fig. 14 gezeigten zweiten Ausführungsform können jedoch die dritten bis neunten Ausführungsformen einen P-Dif­ fusionsbereich verwenden, der in einer Richtung quer zur Richtung des Stromflusses kontinuierlich ausgebildet ist und eine variable Tiefe besitzt. Selbst in diesem Fall können die obigen Wirkungen in ähnlicher Weise erzielt werden.
Obwohl die Erfindung im einzelnen beschrieben und dargestellt worden ist, geschieht dies selbstverständlich lediglich bei­ spielhaft und nicht zur Beschränkung, wobei der Erfindungsge­ danke und der Umfang der vorliegenden Erfindung nur durch die beigefügten Ansprüche begrenzt ist.

Claims (11)

1. Halbleitervorrichtung, mit
einem Halbleitersubstrat (1) eines ersten Leitfähigkeits­ typs,
einem ersten Bereich (2) eines zweiten Leitfähigkeits­ typs, der auf dem Halbleitersubstrat (1) und in direktem Kon­ takt mit diesem gebildet ist,
einem zweiten Bereich (6a-6d) des zweiten Leitfähigkeits­ typs, der an der Oberfläche des ersten Bereichs (2) und in deren Nähe gebildet ist,
einem dritten Bereich (5a-5c) des ersten Leitfähigkeits­ typs, der an der Oberfläche des ersten Bereichs (2) und in deren Nähe gebildet ist und den zweiten Bereich (6a-6d) um­ gibt,
einem ersten Elektrodenabschnitt (8a-8e), der auf der Oberfläche des dritten Bereichs (5a-5c) gebildet ist, der sich zwischen den ersten und zweiten Bereichen (2, 6a-6d) befindet, wobei dazwischen ein Isolierfilm vorgesehen ist,
einem zweiten Elektrodenabschnitt (9), der mit dem zwei­ ten Bereich (6a-6d) verbunden ist,
einem dritten Elektrodenabschnitt (10), der mit dem er­ sten Bereich (2) verbunden ist und vom dritten Bereich (5a-5c) um eine Strecke beabstandet ist, und
einem vierten Bereich (7) des ersten Leitfähigkeitstyps, der an der Oberfläche des ersten Bereichs und in deren Nähe zwischen dem dritten Elektrodenabschnitt (10) und dem dritten Bereich (5a-5c) gebildet ist,
wobei der vierte Bereich (7) eine Tiefe besitzt, die sich in Abhängigkeit von der Position in einer Richtung quer zur Richtung des Stromflusses ändert.
2. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch einen fünften Bereich des ersten Leitfähigkeitstyps, der den dritten Elektrodenabschnitt (10) umgibt und an der Oberfläche des ersten Bereichs (2) und in deren Nähe gebildet ist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der vierte Bereich (7) auf einem konstan­ ten Potential liegt.
4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der vierte Bereich (7) mit dem ersten Elektrodenabschnitt (8a-8e) oder mit dem zweiten Elektroden­ abschnitt (9) elektrisch verbunden ist.
5. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die vierten Bereiche (7) diskret gebildet sind und benachbarte vierte Bereiche (7) voneinander um eine Strecke beabstandet sind, die im Durchlaßzustand eine Verbin­ dung zwischen Verarmungsschichten zulassen, die sich von je­ weiligen benachbarten vierten Bereichen (7) erstrecken.
6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß unter der Annahme, daß der erste Bereich (2) eine Störstellenkonzentration NA hat, der vierte Bereich (7) eine Störstellenkonzentration ND hat, die benachbarten vierten Bereiche (7) um eine Strecke W beabstandet sind, die erforderliche Durchbruchspannung V ist, die Ladungsmenge q ist, die Dielektrizitätskonstante des Vakuums ε ist, die rela­ tive Dielektrizitätskonstante von Silicium ε' ist und die Störstellenkonzentration NA ausreichend größer als die Stör­ stellenkonzentration ND und im wesentlichen unendlich ist, die folgenden Ungleichungen erfüllt sind:
7. Halbleitervorrichtung, mit
einem Halbleitersubstrat (1) eines ersten Leitfähigkeits­ typs,
einem ersten Bereich (2) eines zweiten Leitfähigkeits­ typs, der auf dem Halbleitersubstrat (1) und in direktem Kon­ takt mit diesem gebildet ist,
einem zweiten Bereich (6) des zweiten Leitfähigkeitstyps, der an der Oberfläche des ersten Bereichs (2) und in deren Nähe gebildet ist,
einem dritten Bereich (5) des ersten Leitfähigkeitstyps, der an der Oberfläche des ersten Bereichs (2) und in deren Nähe gebildet ist und den zweiten Bereich (6) umgibt,
einem ersten Elektrodenabschnitt (12), der mit dem drit­ ten Bereich (5) verbunden ist,
einem zweiten Elektrodenabschnitt (11), der mit dem zwei­ ten Bereich (6) verbunden, ist,
einem dritten Elektrodenabschnitt (13), der vom dritten Bereich (5) um eine Strecke beabstandet ist und mit dem er­ sten Bereich (2) verbunden ist, und
einem vierten Bereich (7) des ersten Leitfähigkeitstyps, der an der Oberfläche des ersten Bereichs (2) und in deren Nähe zwischen dem dritten Elektrodenabschnitt (13) und dem dritten Bereich (5) gebildet ist,
wobei der vierte Bereich (7) eine Tiefe besitzt, die sich in Abhängigkeit von der Position in einer Richtung quer zur Richtung des Stromflusses ändert.
8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der vierte Bereich (7) auf einem konstan­ ten Potential liegt.
9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der vierte Bereich (7) mit dem ersten Elektrodenabschnitt (12) oder mit dem zweiten Elektrodenab­ schnitt (11) elektrisch verbunden ist.
10. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die vierten Bereiche (7) diskret gebildet sind und die benachbarten vierten Bereiche (7) voneinander um eine Strecke beabstandet sind, die im Durchlaßzustand eine Verbindung zwischen Verarmungsschichten zuläßt, die sich von den benachbarten vierten Bereichen (7) erstrecken.
11. Halbleitervorrichtung nach Anspruch 10, dadurch gekenn­ zeichnet, daß unter der Annahme, daß der erste Bereich (2) eine Störstellenkonzentration NA hat, der vierte Bereich (7) eine Störstellenkonzentration ND hat, die benachbarten vier­ ten Bereiche (7) um eine Strecke W beabstandet sind, die er­ forderliche Durchbruchspannung V ist, die Ladungsmenge q ist, die Dielektrizitätskonstante des Vakuums ε ist, die relative Dielektrizitätskonstante von Silicium ε' ist und die Störstel­ lenkonzentration NA ausreichend größer als die Störstellen­ konzentration ND und im wesentlichen unendlich ist, die fol­ genden Ungleichungen erfüllt sind:
DE10054636A 2000-04-13 2000-11-03 Halbleitervorrichtung Expired - Lifetime DE10054636B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000112174A JP2001298183A (ja) 2000-04-13 2000-04-13 半導体装置
JP2000-112174 2000-04-13

Publications (2)

Publication Number Publication Date
DE10054636A1 true DE10054636A1 (de) 2001-10-25
DE10054636B4 DE10054636B4 (de) 2007-07-12

Family

ID=18624389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10054636A Expired - Lifetime DE10054636B4 (de) 2000-04-13 2000-11-03 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US6878998B1 (de)
JP (1) JP2001298183A (de)
KR (1) KR100346339B1 (de)
DE (1) DE10054636B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422393B1 (ko) * 2002-01-17 2004-03-11 한국전자통신연구원 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법
US8076725B2 (en) * 2007-05-18 2011-12-13 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US9634135B2 (en) * 2012-03-02 2017-04-25 Microchip Technology Incorporated Power field effect transistor
US9704947B2 (en) * 2013-06-27 2017-07-11 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same
JP6448704B2 (ja) * 2017-04-13 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61207066A (ja) * 1985-03-12 1986-09-13 Sanyo Electric Co Ltd バイポ−ラトランジスタ
JP3158738B2 (ja) * 1992-08-17 2001-04-23 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
JP3400025B2 (ja) 1993-06-30 2003-04-28 株式会社東芝 高耐圧半導体素子

Also Published As

Publication number Publication date
DE10054636B4 (de) 2007-07-12
KR20010096520A (ko) 2001-11-07
KR100346339B1 (ko) 2002-08-01
JP2001298183A (ja) 2001-10-26
US6878998B1 (en) 2005-04-12

Similar Documents

Publication Publication Date Title
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE3509899C2 (de) MOS-Transistoranordnung mit veränderlicher Leitfähigkeit
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE102008023349B4 (de) Halbleitervorrichtung
DE4405682C2 (de) Struktur einer Halbleiteranordnung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE19801999A1 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE19913375A1 (de) MOS-Transistorstruktur mit einer Trench-Gate-Elektrode und einem verringerten spezifischen Einschaltwiderstand und Verfahren zur Herstellung einer MOS-Transistorstruktur
DE4340405A1 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
WO2006037526A2 (de) Lateraler dmos-transistor und verfahren zu seiner herstellung
DE10129289B4 (de) Halbleitervorrichtung mit einer Diode für eine Eingangsschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE102007060837A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4424738A1 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE2824419A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE2937261A1 (de) Mos-feldeffekttransistor
DE19912208A1 (de) Feldeffekthalbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right