-
GEBIET DER
ERFINDUNG
-
Die
vorliegende Erfindung betrifft die Herstellung dotierter kristalliner
Silizium-(Polysilizium)-Gebiete
oder Leitungen, die beispielsweise als Gateelektroden in Feldeffekttransistoren
verwendet werden.
-
Die
Strukturgrößen integrierter
Schaltungen, beispielsweise von CMOS-(Komplementärmetalloxidhalbleiter)Transistoren
werden stetig in den Bereich unterhalb eines Mikrometers zur Erhöhung der Integrationsdichte
und der Leistungsfähigkeit
reduziert. Das Verringern kritischer Abmessungen, etwa der Gatelänge eines
Feldeffekttransistors kann jedoch entscheidende Änderungen der damit in Verbindung
stehenden Strukturelemente und entsprechender Prozessabläufe zur
Herstellung dieser Strukturelemente nach sich ziehen, um damit nicht
die durch das Reduzieren der kritischen Abmessungen gewonnenen Vorteile
unnötig
aufzuheben. Beispielsweise sind beim Verringern der Gatelänge und
damit der Kanallänge
eines Feldeffekttransistors dünnere Gatedielektrikumsschichten,
d.h. Gateisolationsschichten, die die Gateelektrode von dem Kanalgebiet
trennen, erforderlich, um eine ausreichend hohe Stromtreiberkapazität bereitzustellen,
da die Versorgungsspannung ebenfalls herabzusetzen ist.
-
Im
Allgemeinen erfordert die gewünschte hohe
Leistungsfähigkeit
dieser modernen CMOS-Bauelemente ein Maximieren der Inversionsladung,
die sich in dem Kanalgebiet durch Steuerung einer an die Gateelektrode
angelegten Spannung bildet, und des Durchlassstromes. Um diese Wirkung zu
erreichen, ist es notwendig, die kapazitive Kopplung zwischen der
Gateelektrode, die üblicherweise aus
Polysilizium hergestellt ist, und dem Kanal, der sich benachbart
zu der Gateisolationsschicht bildet, zu maximieren. Dies wird im
Wesentlichen erreicht, wie dies zuvor dargestellt ist, indem die
Gateisolierschicht, die den Kanal von der Gateelektrode trennt, dünner gemacht
wird. In technisch anspruchsvollen integrierten Schaltungen, die
Transistorelemente mit einer Gatelänge von 0.25 μm oder darunter
beinhalten, sind unter Umständen äußerst dünne Dielektrika mit
einer Dicke von weniger als 2 nm als Gateisolierschichten notwendig,
um den erforderlichen Durchlassstrom zu gewährleisten. Das Verringern der
Dicke der Gateisolierschicht zieht jedoch einen deutlichen Anstieg
der Leckströme
durch die Gateisolierschicht nach sich.
-
Eine
weitere Eigenschaft, die die wirksame Gatekapazität beeinflusst,
geht mit der kapazitiven Komponente einer Depletionsschicht in der
Gateelektrode einher, die sich bildet, wenn die Gateelektrode vorgespannt
wird, um eine Inversionsschicht in dem Kanal zu bilden. Im Allgemeinen
ist die Gateelektrode stark dotiert, um die Leitfähigkeit
der Gateelektrode zu erhöhen
und die Depletionsschicht wird durch die reduzierte Dotierstoffkonzentration
bewirkt, die während
des Implantierens der Dotierstoffe und den anschließenden Ausheizverfahren
zum Diffundieren der Dotierstoffe und zum Ausheilen der Gitterschäden geschaffen
wird, da die strengen Prozessanforderungen für hochentwickelte Halbleiterbauteile
es nicht zulassen, dass eine hohe und gleichförmige Dotierkonzentration in
der gesamten Gateelektrode erhalten werden kann. Insbesondere bei
Bauelementen deutlich unterhalb eines Mikrometers kann der Beitrag
einer großen
Depletionsschicht die durch das Dünnen der Gateisolierschicht
erhaltene Wirkung überkompensieren
und das resultierende Bauteil kann daher eine reduzierte kapazitive
Kopplung aufweisen. Aufgrund des exponentiellen Anstiegs der mit
einer dünnen
Gateisolierschicht verknüpften Leckströme in Transistoren
kann es daher wichtig sein, die Depletionsschicht der Gateelektrode
so klein als möglich
zu halten.
-
Die
Depletionsschicht kann erfolgreich minimiert werden, indem der Dotiergrad
der Gateelektrode erhöht
wird. Im Falle von PMOS-(P-Kanalmetalloxidhalbleiter)Bauelementen
mit Bor-dotierten Gateelektroden ist ein erhöhter Dotiergrad der Gateelektrode
typischerweise von einem Ein- bzw. Durchdringen des Bors in bzw.
durch die Gateisolierschicht begleitet. Das Eindringen von Bor führt zu einer
Beeinträchtigung
der Zuverlässigkeit
der Gateisolierschicht aufgrund des durch die Boratome verursachten
Schadens. Ferner kann eine Verschiebung der Schwellwertspannung
(VT) aufgrund der geänderten Dotierpegel in dem
Kanal auftreten. Dies gilt insbesondere für dünne Gatedielektrika mit einer
Dicke von weniger als 4 Nanometer. Bei derartigen dünnen Gateisolationsschichten
ist der Gate-Depletionseffekt und das Eindringen von Bor äußerst kritisch
und führt zu
einschränkenden
Bedingungen beim Dotieren und beim Ausheizen der Gateelektrode.
-
Um
das Problem des Eindringens von Bor zu handhaben, wird vorgeschlagen,
die Polysilizium-Korngrenzen, die als der Hauptdiffusionsweg dienen,
mit Stickstoff aufzufüllen.
Für eine
wirksame Barriere zur Reduzierung der Gatedepletionsschicht ist
es notwendig, eine hohe Dosis an Stickstoff nahe an der Grenzfläche zu der
Polysiliziumgateelektrode und der Gateisolierschicht anzuordnen.
Typischerweise wird der Stickstoff durch Ionenimplantation eingeführt und
es sind typischerweise Implantationsenergien in der Größenordnung
von mehreren Kilo-Elektronenvolts (keV) erforderlich. Diese Ionenimplantation
bringt für
gewöhnlich
das Problem mit sich, dass entweder Stickstoffatome in den Kanal
eindringen, wo sie die Ladungsträgermobilität verringern und
tendenziell die Bauteilzuverlässigkeit
beeinträchtigen,
oder dass die Stickstoffspitzenkonzentration zu weit von der Grenzfläche zwischen
der Polysiliziumgateelektrode und der Gateisolierschicht entfernt
ist, wodurch eine relativ breite Depletionsschicht erzeugt wird.
-
Um
die zuvor erläuterten
Probleme detaillierter darzustellen, wird mit Bezug zu den 1a–1c und 2 ein typischer konventioneller
Prozessablauf für
die Herstellung eines PMOS-Transistors beschrieben. Der Einfachheit
halber sind lediglich die für
die vorliegende Erfindung relevanten Prozessschritte gezeigt.
-
1 zeigt schematisch eine Querschnittsansicht
einer Halbleiterstruktur 100 mit einem Substrat 101 mit
Flachgrabenisolations-(STI)Gebieten 112, die darin ausgebildet
sind, und die ein aktives Gebiet, das als N-Potenzialtopf 110 bezeichnet
wird, definieren, in und über
welchem ein P-Kanaltransistor zu bilden ist. Eine Gateisolierschicht 114 ist
auf dem Substrat 101 ausgebildet, wobei eine Schicht aus
Polysilizium 116 auf der Gateisolierschicht 114 gebildet
ist.
-
Das
Herstellen der STI-Gebiete 112 gefolgt von mehreren Implantationsschritten
zum Definieren des N-Potenzialtopfs 110, das Aufwachsen
oder Abscheiden der Gateisolierschicht 114 und das Abscheiden
der Polysiliziumschicht 116 werden mittels gut bekannter
Prozesse ausgeführt
und diese werden hierin nicht detailliert beschrieben.
-
1b zeigt die Halbleiterstruktur 100 während eines
Implantiervorganges 118 zum Einführen von Stickstoff in atomarer
oder molekularer Form (N14 oder N28) in die Polysiliziumschicht 116.
Typischerweise werden Implantationsenergien von einigen keV angewendet,
um den Stickstoff zu implantieren, wobei das Lokalisieren einer
Spitzenkonzentration von Stickstoff innerhalb der Polysiliziumschicht 116 schwer
steuerbar ist, wie dies detaillierter im Folgenden mit Bezug zu 2 erläutert wird.
-
1c zeigt die Halbleiterstruktur 100 mit
einem PMOS-Transistor 120, der in und auf dem N-Potenzialtopf 110 gebildet
ist. Der fertiggestellte PMOS-Transistor 120 umfasst ein
Sourcegebiet 123 und ein Draingebiet 124, einen
Teil der Gateisolationsschicht, der durch 114a bezeichnet
ist, eine Gateelektrode 126 und ein Seitenwandabstandselement 128.
Die Schattierung der Gateelektrode 126 zeigt die lokale
Stickstoffkonzentration an, die aus der Stickstoffimplantation 118 entstanden
ist, und die in dem Graphen aus 2 deutlicher
erkennbar ist.
-
2 zeigt schematisch die
Stickstoffkonzentration, die durch die Kurven 230, 232 und 234 auf der
Ordinate gegenüber
der Tiefe z auf der Abszisse für
drei unterschiedliche Implantationsenergien entlang der Linie 122 aus 1c gezeigt ist. Eine Tiefe von
z=0 entspricht der oberen Fläche 129 der
Gateelektrode 126. Die mit der konventionellen Ionenimplantation
verknüpften
relativ hohen Energien stellen eine große Herausforderung hinsichtlich
der genauen Positionierung der Stickstoffspitzenkonzentration in
der Polysiliziumschicht 116 und damit in der Gateelektrode 126 dar,
da die Tiefenverteilung der Stickstoffatome von der Anfangsimplantationsenergie
abhängt.
-
Um
eine gewünschte
hohe Dotierkonzentration zur Verbesserung der Leitfähigkeit
der Gateelektrode 126 selbst in der Nähe der Gateisolationsschicht 114a zu
erreichen, ist es notwendig, die Lage der Spitzenkonzentration des
Stickstoffs, der als eine Diffusionsbarriere wirkt, so nahe als
möglich
an der Gateisolationsschicht 114a zu platzieren. Die Kurve 234 stellt
eine Stickstofftiefenverteilung mit einer Spitzenkonzentration oder
zumindest einer relativ hohen Stickstoffkonzentration in der Nähe der Gateisolationsschicht 114a dar.
Aufgrund der großen Änderung
in der Tiefenrichtung der implantierten Stickstoffionen ist die
Anzahl der Stickstoffionen, die durch die Gateisolationsschicht 114a in
den N-Potenzialtopf 110 eindringen, deutlich erhöht, wenn
der Spitzenwert relativ dicht an die Gateisolationsschicht 114a gelegt
wird. Dieses Durch- bzw. Eindringen kann die Qualität der (sehr
dünnen)
Gateisolationsschicht 114a deutlich beeinflussen, wodurch
die Bauteilzuverlässigkeit
beeinträchtigt
wird und wodurch ferner eine eingeschränkte Transistorleistungsfähigkeit
aufgrund einer reduzierten Ladungsträgerbeweglichkeit in dem N-Potenzialtopf 110 auftreten kann.
Wenn andererseits der Stickstoffspitzenwert ausreichend weit von
der Gateisolationsschicht 114a entfernt angeordnet wird,
um im Wesentlichen ein Stickstoffeindringen in und durch die Gateisolationsschicht 114a zu
vermeiden, wie dies durch die Kurve 230 dargestellt ist,
werden die Bordotierstoffe zu weit von der Gateisolationsschicht 114a abgeblockt,
wodurch eine leicht dotierte Zone zwischen der Spitzenwertposition
und dem Gatedielektrikum geschaffen wird, die wiederum zu einer
deutlichen Gatedepletierung während
des Transistorbetriebs führt,
wodurch die kapazitive Kopplung zwischen dem Kanal und der Gateelektrode 126 reduziert
und damit der Durchlassstrom des Transistors 120 verringert
wird.
-
In
dem konventionellen Implantationsprozess kann es daher äußerst schwierig
sein, einen Implantationsablauf zu etablieren, um eine ausreichend hohe
Stickstoffdosis nahe genug an der Gateisolationsschicht 114a anzuordnen,
ohne deutliche Zuverlässigkeits- und Leistungsfähigkeitsbeeinträchtigungen
zu bewirken, wie dies durch die Kurve 232 dargestellt ist.
Somit ist in dem herkömmlichen
Prozessablauf das Problem zum Erzielen einer zufriedenstellenden
Verteilung mit der Schwierigkeit verknüpft, die Spitzenkonzentration
der Stickstoffverteilung nahe an der Gateisolationsschicht 114a zu
platzieren, ohne übermäßig in diese
einzudringen.
-
Die
Patentschrift
US 5 885 877 offenbart
ein Verfahren zur Herstellung einer Gateelektrode mit Diffusionsbarriere,
die durch Tempern einer Teilschicht der Elektrode in einer Stickstoff
enthaltenden Atmosphäre
gebildet wird, wobei die Dicke der Teilschicht in 5 bis 20 nm betragen
kann.
-
Die
Patentschrift
US 5 567 638 offenbart
ein Verfahren zum Unterdrücken
des Eindringens von Bor aus einer Gateelektrode in ein darunterliegendes Gatedielektrikum
durch eine Stickstoffplasmabehandlung einer Teilschicht der Elektrode,
wobei die Dicke der Teilschicht 100 nm beträgt.
-
Die
Patentschrift
US 6 017 808 offenbart
ein Polysiliziumgate mit implantiertem Stickstoff, der durch Tempern
zum Härten
des angrenzenden Gateoxides verwendet wird.
-
Angesichts
der oben erläuterten
Probleme besteht ein Bedarf für
ein verbessertes Halbleiterbauelement, Herstellungsverfahren in
dem eine gewünschte
Dotierkonzentration innerhalb eines spezifizierten Bauteilgebiets
erhalten werden kann, ohne ein benachbartes Gebiet wesentlich zu
beeinflussen.
-
ÜBERBLICK ÜBER DIE
ERFINDUNG
-
Im
Allgemeinen zielt die vorliegende Erfindung darauf ab, eine stark
lokalisierte Diffusions- oder Penetrationsbarriere zu schaffen,
die eine Delta-funktionsartige Verteilung an einer wohldefinierten Stelle
innerhalb eines Polysiliziumgebiets zeigt, so dass das Polysiliziumgebiet
eine hohe Dotierkonzentration zur Verbesserung der Leitfähigkeit
erhalten kann, wobei die Delta-funktionsartige Barriere in effizienter
Weise ein Eindringen von Dotierstoffen in benachbarte Gebiete unterdrückt.
-
Die
Aufgabe der vorliegenden Erfindung wird durch ein Verfahren nach
Anspruch 1 gelöst.
-
KURZE BESCHREIBUNG DER
ZEICHNUNGEN
-
Weitere
Vorteile, Aufgaben und Ausführungsformen
der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert
und gehen aus der folgenden detaillierten Beschreibung deutlicher
hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert
wird; es zeigen:
-
1a bis 1c schematisch
Querschnittsansichten eines PMOS-Transistors, während diverser Herstellungsstadien
gemäß einem
typischen bekannten Prozessablauf;
-
2 schematisch
die Stickstoffkonzentration für
drei unterschiedliche Implantationsenergien auf der Ordinate gegenüber der
Tiefe z auf der Abszisse entlang der Linie 122 aus 1c entsprechend dem
konventionellen Prozessablauf in den 1a bis 1c;
-
3a bis 3d schematisch
Querschnittsansichten eines PMOS-Transistors während diverser Herstellungsstadien
entsprechend einer anschaulichen Ausführungsform der vorliegenden
Erfindung; und
-
4 schematisch
analog zu 2 die Stickstoffkonzentration
für zwei
Implantationsenergien für
den in den 3a bis 3d gezeigten
Prozessablauf.
-
Zu
beachten ist, dass die Zeichnungen lediglich anschaulicher Natur
sind und dass die darin gezeigten Abmessungen nicht maßstabsgemäß sind. Des
Weiteren sind Grenzen zwischen benachbarten Materialien und Gebieten
als scharte Grenzen dargestellt, wohingegen in Wirklichkeit der Übergang
zwischen benachbarten Gebieten graduell sein kann.
-
DETAILLIERTE
BESCHREIBUNG
-
Obwohl
die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist,
wie sie in der folgenden detaillierten Beschreibung sowie in den
Zeichnungen dargestellt sind, sollte es selbstverständlich sein,
dass die folgende detaillierte Beschreibung sowie die Zeichnungen
nicht beabsichtigen, die vorliegende Erfindung auf die speziellen
offenbarten anschaulichen Ausführungsformen
einzuschränken,
sondern die beschriebenen Ausführungsformen
stellen lediglich beispielhaft die diversen Aspekte der vorliegenden
Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert
ist.
-
Zu
beachten ist, dass in der folgenden detaillierten Beschreibung auf
einen P-Kanalfeldeffekttransistor Bezug genommen wird, in dem die
Gateelektrode stark dotiert ist, um die Gatedepletion bzw. -verarmung,
die in konventionellen Bauelementen mit weniger als einem Mikrometer
auftritt, zu kompensieren. Obwohl die Prinzipien der vorliegenden
Erfindung besonders vorteilhaft für derartige hochentwickelte
P-Kanaltransistoren sind, kann die vorliegende Erfindung ebenso
in Situationen angewendet werden, die eine äußerst lokalisierte Diffusions-
oder Penetrationsbarriere für
eine nachfolgende Dotierimplantation zur Einstellung der Leitfähigkeit
eines Schaltungselements erfordern. Beispielsweise kann es bei Siliziumleitungen
erforderlich sein, dass diese für
eine verbesserte Leitfähigkeit
dotiert werden müssen,
wobei ein darunter liegendes Material nicht durch die implantierten
Ionen beeinflusst werden darf. In anderen Anwendungen kann für MOS-Transistoren,
etwa NMOS-, PMOS-, CMOS-Transistoren ein verbessertes Durchlassstromverhalten
erforderlich sein, so dass deren Gateelektrode einer Implantation
mit hoher Dosis zur Reduzierung der Gatedepletionszone zu unterziehen
ist, wobei ein Delta-funktionsförmiges
Barrierengebiet empfindliche Gateisolations- und Kanalgebiete schützt.
-
Es
werden nun anschauliche Ausführungsformen
in der vorliegenden Erfindung mit Verweis auf die 3a bis 3d und 4 beschrieben.
-
Wie
in 3a gezeigt ist, umfasst eine Halbleiterstruktur 300 ein
Substrat 301, das ein beliebig geeignetes Substrat, etwa
eine Siliziumscheibe, ein SOI-(Silizium-auf-Isolator)-Substrat und dergleichen sein
kann. Das Substrat umfasst ein halbleitendes aktives Gebiet 310,
das eine geeignete Dotierkonzentration aufweisen kann, um darin
und darauf einen P-Kanaltransistor zu bilden. Das aktive Gebiet 310 wird
von Flachgrabenisolationen 312 umschlossen. Eine Gateisolationsschicht 314 ist
auf dem aktiven Gebiet 310 ausgebildet und eine erste Schicht 316 aus
Gateelektrodenmaterial, etwa Polysilizium, ist auf der Gateisolationsschicht 314 gebildet.
Die erste Polysiliziumschicht 316 kann eine erste Dicke von
ungefähr
10 nm aufweisen. In anderen Ausführungsformen
kann die erste Dicke im Bereich von ungefähr 5 nm bis 20 nm liegen.
-
Der
Prozessablauf zur Herstellung der in 3a gezeigten
Halbleiterstruktur kann ähnlich
zu dem konventionellen Prozessablauf sein, mit Ausnahme der Abscheidung
der ersten Schicht 316. Beim Abscheiden der ersten Schicht 316,
beispielsweise durch chemische Dampfabscheidung (CVD), etwa durch
Niederdruck-CVD, werden Prozessparameter so gesteuert, um im Wesentlichen
die erste Dicke zu erreichen. Da ein entsprechender Abscheidevorgang
im Stand der Technik gut bekannt ist, wird eine entsprechende Beschreibung
weggelassen.
-
3b zeigt
die Halbleiterstruktur 300, während sie einer stickstoffenthaltenden
Plasmaumgebung 308 ausgesetzt ist. Die Plasmaumgebung 308 kann
durch eine beliebige geeignete Prozessanlage errichtet werden, die
das Erzeugen und das Steuern eines Plasmas ermöglicht. Beispielsweise können Abscheideanlagen
für plasmaunterstütztes CVD, Plasmaätzanlagen,
selbst Abscheideanlagen mit einer entfernten Plasmaerzeugungsquelle,
verwendet werden. In einer Ausführungsform
kann die Plasmaumgebung 308 aufrechterhalten werden und/oder eine
Energie und/oder die Richtung von Ionen kann gesteuert werden durch
eine Gleichspannung, die zwischen der Plasmaumgebung 308 und
dem Substrat 301 angelegt ist. In einer speziellen Ausführungsform
liegt die Gleichspannung im Bereich von ungefähr 5 V bis 100 V. Während der
Einwirkung der Plasmaumgebung 308 auf das Substrat 301 treffen
Stickstoffionen und Stickstoffradikale 309 mit relativ
geringer kinetischer Energie im Vergleich zu einigen keV bei dem
konventionellen Prozessablauf auf die erste Schicht 316 auf.
Dabei wird Stickstoff in die erste Schicht 316 sowohl durch
Implantation ionisierten Stickstoffs als auch durch chemische Reaktion
des Polysiliziums in der ersten Schicht 316 mit den Stickstoffradikalen
eingeführt.
Aufgrund der geringen kinetischen Energie jener Stickstoffpartikel 309,
die durch Implantationswirkung eingeführt werden, ist die Eindringtiefe äußerst gering
und daher ist die Konzentration der eindringenden Stickstoffteilchen 309 im
Wesentlichen an einer Oberfläche 311 der ersten
Schicht 316 lokalisiert. Die Gateisolationsschicht 314 bleibt
im Wesentlichen von den eindringenden Stickstoffteilchen 309 unbeeinflusst.
-
Anschließend wird
gemäß einer
Ausführungsform
ein Reinigungsvorgang ausgeführt,
um Oxid zu entfernen, das sich auf der Oberfläche 311 der ersten
Schicht 316 während der
Hantierung des Substrats zwischen dem Abscheiden der ersten Schicht 316 und
dem Einbringen in die Plasmaumgebung 308 gebildet haben
kann. Es kann ein nasschemischer Reinigungsvorgang unter Verwendung wässrigen
Fluorwasserstoffs (HF) ausgeführt
werden. In einer weiteren Ausführungsform
können
das Abscheiden der ersten Schicht 316 einschließlich eines
möglichen
Scheibentransports oder einer Scheibenhantierung und das Einbringen
in die Plasmaumgebung 308 in einer gemeinsamen Vakuumumgebung
ohne Brechen des Vakuums ausgeführt
werden.
-
3c zeigt
die Halbleiterstruktur 300 mit der endgültigen Gateelektroden-Materialschicht 316a mit
einer zweiten Dicke im Bereich von ungefähr 100 nm bis 300 nm.
-
Die
endgültige
Schicht 316a wird durch Fortsetzen der Abscheidung des
Gateelektrodenmaterials, das die erste Schicht 316 bildet,
gebildet, um damit eine zweite Schicht 316b abzuscheiden.
Wenn das Vakuum während
des Abscheidens der ersten Schicht 316 des Einbringens
in die Plasmaumgebung 308 und der Fortsetzung der Abscheidung
zur Gewinnung der endgültigen
Schicht 316a aufrecht erhalten werden kann, kann der zuvor
beschriebene Reinigungsvorgang unnötig sein, wodurch die Prozesszeit
verringert und damit die Produktionsausbeute verbessert wird. Nach
Beendigung der Abscheidung des Gateelektrodenmaterials umfasst die
endgültige
Schicht 316a einen ersten Teil entsprechend der ersten
Schicht 316 mit einer hohen Stickstoffkonzentration und
einen zweiten Teil 316b, der im Wesentlichen ohne Stickstoff
ist. Wie leicht zu erkennen ist, kann ein Abstand einer Spitzenkonzentration
aus Stickstoff in der ersten Schicht 316 durch geeignetes Auswählen der
ersten Dicke der ersten Schicht 316 gesteuert werden. Beispielsweise
kann ein Wert von ungefähr
5 nm für
die erste Dicke den Stickstoffspitzenwert auf ungefähr 5 nm
von der Gateisolationsschicht 314 entfernt platzieren,
da der Hauptteil der Stickstoffpartikel an der Oberfläche 311 der
ersten Schicht 316 lokalisiert ist. Um das Eindringen von Stickstoff
in die Gateisolationsschicht 314 zu minimieren, kann die
Plasmaumgebung 308 dann so gesteuert werden, um die kinetische
Energie der Stickstoffteilchen auf einen Wert zu begrenzen, der
es Stickstoffteilchen nicht ermöglicht,
die gesamte erste Schicht 316 zu durchdringen. Dafür kann die
Gleichspannung auf einen entsprechenden geringen Wert von beispielsweise
ungefähr
0.5 V bis 25 V eingestellt werden.
-
3d zeigt
schematisch die Halbleiterstruktur 300 mit einem darin
gebildeten P-Kanaltransistor 320 mit einem Sourcegebiet 323,
einem Draingebiet 324, einer strukturierten Gateisolationsschicht 314a,
einer Gateelektrode 326 und Seitenwandabstandselementen 328.
-
Wie
in dem konventionellen Herstellungsprozessablauf kann der Transistor 320 durch
Strukturieren der endgültigen
Schicht 316a mittels fortschrittlicher Lithografie- und Ätzverfahren
und Ausbilden der Source- und Draingebiete 324, 323 durch
Ionenimplantation einschließlich
der Ausbildung der Abstandselemente 328 zwischen einem
Implantationsschritt mit geringer Dosis und einem Implantationsschritt
mit hoher Dosis gebildet werden, wobei die Gateelektrode 326 ebenfalls
mit Bor dotiert wird. Aufgrund des Stickstoffs in der ersten Schicht 316,
der eine wirksame Diffusionsbarriere in der Gateelektrode 326,
die auch durch 380 gekennzeichnet ist, bildet, ist das Eindringen
von Borionen in die Gateisolationsschicht 314a während der
Implantation und des anschließenden
Ausheizens zum Aktivieren der Dotierstoffe und zum Ausheilen der
Gitterschäden
deutlich reduziert.
-
4 zeigt
schematisch die Stickstoffkonzentration N auf der Ordinate gegenüber der
Tiefe z auf der Abszisse entlang der Linie 322 aus 3d durch
die Gateelektrode 326. Die Stickstoffkonzentration für die Barrierenschicht 380 ist
als Kurve 432 gezeigt. Aufgrund der Kombination der chemischen Wechselwirkung
zwischen dem Polysilizium und den Stickstoffradikalen und aufgrund
der sehr geringen Energie der Stickstoffionen in der Plasmaumgebung 308 ist
die Stickstoffverteilung im Vergleich zu der konventionellen Ionenimplantation,
die in Zusammenhang mit den 1a bis 1c beschrieben
ist, äußerst flach.
Daher kann die Barrierenschicht 380 in einer Delta-funktionsförmigen Weise
mit einer sehr hohen Konzentration bereit gestellt werden, um die Korngrenzen
des Polysiliziums effektiv abzuschirmen, um damit den Hauptdiffusionsweg
von Bor wirksam zu blockieren. In einer Ausführungsform beträgt die Stickstoffkonzentration
5 × 1021 Atome/cm3 oder mehr
bei einem Abstand von der Gateisolationsschicht 314a im
Bereich von ungefähr
0 nm bis 20 nm, wohingegen die Borkonzentration kleiner als 1015 Atome/cm3 in diesem
Bereich ist und rasch auf 1021 Atome/cm3 oder mehr für einen Abstand von mehr als ungefähr 30 nm
von der Gateisolationsschicht 314a ansteigt.
-
Die
Kurve 434 zeigt die Stickstoffverteilung der Barrierenschicht 380 für eine weitere
Ausführungsform,
wobei der Abstand zu der Gateisolationsschicht 314a ungefähr 5 nm
beträgt.
Die Stickstoffkonzentration und die Borkonzentration können die gleichen
Werte annehmen, wie sie zuvor beschrieben sind.
-
Es
folgt also, dass erfindungsgemäß eine Delta-funktionsförmige Konzentration
einer Barrierenschicht in unmittelbarer Nähe der Grenzfläche der Gateelektrode 326 und
der Gateisolationsschicht 314a verwirklicht werden kann.
Dies ermöglicht,
dass Bordotierstoffe, die zur Erhöhung der Leitfähigkeit der
Polysiliziumgateelektrode eingeführt
werden, über
nahezu die gesamte Tiefe der Gateelektrode 326 bis zur
Stickstoffspitzenwertposition, d.h. der Barrierenschicht 380 diffundieren
können.
Der Stickstoffspitzenwert in der Nähe der Grenzfläche wirkt
als eine Diffusionsbarriere für
die Bordotierstoffe während
des Implantierens und des Aktivierens der Borionen. Dies vermindert
effizient das Eindringen von Bor und ermöglicht daher die Anwendung äußerst hoher
Borkonzentrationen in der Gateelektrode 326, um eine Gateverarmung
zu minimieren, wenn der Abstand zwischen der Spitzenwertposition
und der Gateisolationsschicht 314a minimiert wird.
-
Weitere
Modifikationen und Variationen der vorliegenden Erfindung werden
für den
Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese
Beschreibung lediglich als anschaulich zu betrachten und dient für die Zwecke,
dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden
Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten
und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten
Ausführungsformen
aufzufassen.