DE60209065T2 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE60209065T2
DE60209065T2 DE60209065T DE60209065T DE60209065T2 DE 60209065 T2 DE60209065 T2 DE 60209065T2 DE 60209065 T DE60209065 T DE 60209065T DE 60209065 T DE60209065 T DE 60209065T DE 60209065 T2 DE60209065 T2 DE 60209065T2
Authority
DE
Germany
Prior art keywords
ions
dopant
layer
type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60209065T
Other languages
English (en)
Other versions
DE60209065D1 (de
Inventor
Taiji Yao-shi Noda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE60209065D1 publication Critical patent/DE60209065D1/de
Publication of DE60209065T2 publication Critical patent/DE60209065T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Verfahren zur Herstellung von MIS Halbleiterbauteilen, um eine weiter verringerte Abmessung zu erlangen, während ein Hochgeschwindigkeitsarbeitsablauf mit einem niedrigen Leistungsverbrauch ermöglicht wird.
  • Während die Anzahl der Bauteile, die in einem integrierten Halbleiterschaltkreis beinhaltet sind, weiter ansteigt, wird verlangt, dass MIS Transistoren in ihrer Größe weiter abnehmen. Um eine derartige Verkleinerung zu erreichen, müssen MIS Transistoren eine stark dotierte Kanalstruktur aufweisen, in der das Kanalgebiet eine hohe Dotierstoffkonzentration besitzt. Ein herkömmliches Verfahren zur Herstellung eines MIS Transistors wird mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • 5a bis 5c und 6a und 6b sind Querschnittsansichten, die Arbeitsschritte in dem herkömmlichen Verfahren zur Herstellung eines MIS Transistors darstellen.
  • Zuerst werden Indium-Ionen (In) als p-Typ Dotierstoff in ein Halbleitersubstrat 101 aus p-Typ Silizium mit einer Beschleunigungsspannung von 100 keV und mit einer Dosis von ungefähr 1 × 1014/cm2 implantiert. Nachdem der Implantationsprozess mit Ionen durchgeführt wurde, wird ein Ausheizungsprozess ausgeführt, um dadurch eine wie in der 5a gezeigte p-Typ dotierte Kanalschicht 102 in einem Kanalentstehungsgebiet in dem Halbleitersubstrat 101 zu bilden.
  • Als nächstes wird, wie in der 5b gezeigt, eine Gate-Oxidschicht 103 mit einer Dicke von ungefähr 1.5 nm auf dem Halbleitersubstrat 101 gebildet, und eine Gate-Elektrode 104 aus Polysilizium wird mit einer Dicke von ungefähr 100 nm auf der Gate-Oxidschicht 103 gebildet.
  • Als nächstes werden, wie in der 5c gezeigt, Arsen-Ionen (As) als ein n-Typ Dotierstoff in das Halbleitersubstrat 101 mit einer Beschleunigungsspannung von 2 keV und mit einer Dosis von ungefähr 5 × 1014/cm2 implantiert, wobei die Gate-Elektrode 104 als eine Maske verwendet wird, um dadurch n-Typ Implantationsschichten 105a zu bilden. Dann werden, mit der Gate-Elektrode 104 als Maske, Bor-Ionen (B) als ein p-Typ Dotierstoff in das Halbleitersubstrat 101 mit einer Beschleunigungsspannung von 5 keV und mit einer Dosis von ungefähr 2 × 1013/cm2 implantiert, um dadurch p-Typ Implantationsschichten 106a zu bilden.
  • Danach wird, wie in der 6a gezeigt, eine Isolierschicht aus Siliziumnitrid oder Siliziumoxid bis zu einer Dicke von ungefähr 50 nm auf dem Halbleitersubstrat 101 abgeschieden. Die abgeschiedene Isolierschicht wird dann einem anisotropen Ätzprozess unterzogen, um dadurch Seitenwände 107 auf den Seitenflächen der Gate-Elektrode 104 zu bilden.
  • Anschließend werden Arsenionen als ein n-Typ Dotierstoff in das Halbleitersubstrat 101 mit einer Beschleunigungsspannung von 15 keV und mit einer Dosis von ungefähr 3 × 1015/cm2 implantiert, wobei die Gate-Elektrode 104 und die Seitenwände 107, wie in der 6b gezeigt, als eine Maske verwendet werden. Das Halbleitersubstrat 101 wird dann einem Hochtemperaturausheizungsprozess mit kurzer Laufzeit unterzogen. Auf diese Art und Weise werden n-Typ dotierte Source/Drain Schichten 108 in Bereichen des Halbleitersubstrats 101 lateral hinsichtlich jeder Seitenwand 107 bestimmt. Zur gleichen Zeit werden die in den n-Typ Implantationsschichten 105 bestehenden Ionen diffundiert, wodurch n-Typ dotierte Erweiterungsschichten 105b in Bereichen des Halbleitersubstrats 101 zwischen den n-Typ dotierten Source/Drain Schichten 108 und der p-Typ dotierten Kanalschicht 102 festgelegt werden. Und die in den p-Typ Implantationsschichten 106a bestehenden Ionen werden diffundiert, wodurch p-Typ dotierte Taschenschichten 106b in Bereichen des Halbleitersubstrats 101 unterhalb der n-Typ dotierten Erweiterungsgebiete 105b bestimmt werden.
  • Um eine Verringerung der Transistorgröße zu erreichen ohne die Kurzkanaleffekte offensichtlich werden zu lassen, werden in dem herkömmlichen Herstellungsverfahren für einen MIS Transistor, wie zuvor beschrieben, Indium-Ionen, die schwere Ionen mit einer größeren Massenzahl als Bor-Ionen (B) sind, als Dotierstoff-Ionen verwendet, um die p-Typ dotierte Kanalschicht 102 zu bilden, und des weiteren wird die Indiumimplantationsdosis voraussichtlich größer gemacht werden.
  • Indem man jedoch Indium-Ionen mit einer hohen Dosis in das Halbleitersubstrat 101 implantiert, werden die mit Ionen implantierten Bereiche des Halbleitersubstrats 101 amorph. Deshalb bildet sich, wenn der anschließende Ausheizungsprozess ausgeführt wird um die implantierten Ionen zu aktivieren, in der unteren Umgebung der Grenzfläche zwischen der amorphen Schicht und der Kristallschicht eine EOR (end-of-range) Schicht mit Versetzungsschleifendefekt (im Folgenden einfach als „Versetzungsschleifendefektschicht" bezeichnet), und das Indium häuft sich stark an der Versetzungsschleifendefektschicht an. Folglich verringert sich die aktivierte Konzentration in der p-Typ dotierten Kanalschicht 102, so dass ein gewünschtes Dotierstoffprofil nicht erhalten werden kann.
  • Die Bildung der Versetzungsschleifendefektschicht in der p-Typ dotierten Kanalschicht 102 veranlasst auch einen Leckstrom entlang der Versetzungsschleifendefektschicht zu fließen.
  • 7 ist ein Diagramm, das ein Dotierstoffprofil in der p-Typ dotierten Kanalschicht 102 für den entlang der in der 5a gezeigten Linie A-A genommenen Querschnitt darstellt. In der 7 repräsentiert die Abszisse die Tiefe ab der Substratoberfläche, während die Ordinate die Konzentration der Indium-Ionen logarithmisch darstellt. Wie aus der 7 ersichtlich, häuft sich die Verteilung des Indiums, das in der p-Typ dotierten Kanalschicht. 102 enthalten ist, an der Versetzungsschleifendefektschicht an, die auf Grund des Ausheizungsprozesses in der Nähe der amorph-kristallinen Grenzfläche gebildet ist.
  • Aus dem Dokument D1 (BOUILLON P ET Al. "Re-examiation of indium implantation for a low power 0.1 μ technology" ELECTRON DEVICES METTINGS, 1995, New York, NY, USA; IEEE, US, 10 Dezember 1995 (1995-12-10), Seiten 897–900, XP010161134 ISBN: 0-7803-2700-4) ist bekannt, Indium als einen Dotierstoff für die NMOS Kanaldotierung in der CMOS Technologie zu verwenden. Des weiteren wird in US-A-5989963 vorgeschlagen, einen oder mehrere Implantationsprozesse mit Ionen auszuführen, und nachdem ein oder mehrere Implantationsprozesse ausgeführt wurden, wird ein inerter Ausheizungsprozess durchgeführt.
  • Mit dem herkömmlichen Halbleiterherstellungsverfahren ist folglich die Bildung von stark dotierten Kanalschichten, derart, dass sie die gewünschte Dotierstoffkonzentration aufweisen, schwierig, wobei die Bildung von stark dotierten Kanalschichten unabkömmlich für eine Transistorverkleinerung ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Angesichts der oben erwähnten Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine hohe Dotierstoffkonzentration in einer dotierten Kanalschicht zu gewährleisten, während die Manifestation der Kurzkanaleffekte, die eine Verkleinerung begleiten, gesteuert wird, und zur gleichen Zeit Leckstromanstiege, die durch eine niedrige Schwellspannung und durch den Kanal mit hoher Dotierstoffkonzentration verursacht werden, zu steuern.
  • Um die oben erwähnte Aufgabe zu erfüllen, werden gemäß eines Halbleiterherstellungsverfahrens der vorliegenden Erfindung schwere Ionen mehrere Male als Dotierstoff-Ionen für die Bildung eines Kanals mit einer Dosis, die keine Versetzungsschleifendefektschichtbildung verursacht, implantiert, und ein Ausheizungsprozess wird jedes Mal, nachdem die Ionen implantiert wurden, durchgeführt, wodurch eine stark dotierte Kanalschicht mit einem steilen retrograden Dotierstoffprofil erhalten werden kann.
  • Insbesondere beinhaltet ein erfinderisches Verfahren für die Herstellung eines Halbleiterbauteils folgende Schritte: (a) mehrmaliges Implantieren von Ionen eines ersten Dotierstoffes eines ersten Leitfähigkeitstyps, der schwere Ionen mit einer relativ großen Massenzahl umfasst, in ein Kanalentstehungsgebiet in einem Halbleitersubstrat mit einer Dosis, so dass das Kanalentstehungsgebiet nicht amorph wird, und Ausführen eines ersten Ausheizungsprozesses, nachdem jede der Implantationen mit Ionen ausgeführt wurde, um dadurch den durch die Implantation hervorgerufenen Schaden in dem Kanalentstehungsgebiet zu beheben und zur gleichen Zeit eine erste dotierte Schicht des ersten Leitfähigkeitstyps in dem Kanalentstehungsgebiet zu bilden; (b) Bilden einer Gate-Isolierschicht auf dem Halbleitersubstrat, und selektives Bilden einer Gate-Elektrode auf der Gate-Isolierschicht; (c) Implantieren von Ionen eines zweiten Dotierstoffes eines zweiten Leitfähigkeitstyps in das Halbleitersubstrat, wobei die Gate-Elektrode als Maske verwendet wird; und (d) Ausführen eines zweiten Ausheizungsprozesses an dem Halbleitersubstrat, um die Ionen des zweiten Dotierstoffes zu diffundieren, um dadurch eine zweite Dotierschicht des zweiten Leitfähigkeitstyps mit einem relativ flachen Übergang zu bilden.
  • Gemäß des erfinderischen Verfahrens wird keine Versetzungsschleifendefektschicht in dem Kanalentstehungsgebiet durch den ersten Ausheizungsprozess, der ausgeführt wird, nachdem die schweren Ionen implantiert wurden, gebildet. Deshalb ist es möglich, die in das Kanalentstehungsgebiet implantierten schweren Ionen daran zu hindern, sich an der Versetzungsschleifendefektschicht anzuhäufen und deaktiviert zu werden. Ebenso kann ein durch die Versetzungsschleifendefektschicht verursachter Leckstrom verhindert werden, da keine Versetzungsschleifendefektschicht gebildet wird.
  • Da die schweren Ionen mehrere Male mit einer niedrigen Dosis implantiert werden, ist zusätzlich die Dotierstoffkonzentration des Kanalentstehungsgebietes nicht beeinträchtigt. Außerdem werden die schweren Ionen mit einer Dosis implantiert, so dass keine Amorphisierung entsteht, und der Ausheizungsprozess wird ausgeführt, nachdem jede der Implantationen mit Ionen durchgeführt wurde, der den Halbleiterkristall von einem durch Implantation hervorgerufenen Schaden, der durch jedes Implantationsereignis durch schwere Ionen verursacht wird, wieder herstellen kann. Dem gemäß kann gewährleistet werden, dass eine dotierte Kanalschicht mit einer vorbestimmten hohen Dotierstoffkonzentration unter Verwendung von schweren Ionen verwirklicht wird.
  • In dem Schritt (d) des erfinderischen Verfahrens kann eine Versetzungsschleifendefektschicht in der zweiten dotierten Schicht in dem Halbleitersubstrat gebildet werden, und durch Segregation der Ionen des ersten Dotierstoffes zu der Versetzungsschleifendefektschicht kann eine dritte dotiert Schicht des ersten Leitfähigkeitstyp in einen Bereich unter der zweiten dotierten Schicht gebildet werden.
  • Dann ist es nicht notwendig, eine dotierte Taschenschicht, die aus der dritten dotierten Schicht gebildet ist, deren Leitfähigkeitstyp sich von dem der zweiten dotierten Schicht unterscheidet, unter einer dotierten Erweiterungsschicht, die aus der zweiten dotierten Schicht gebildet ist, zu bilden. Dies führt zu einem weiteren Unterdrücken des Kurzkanaleffekts.
  • Wahlweise kann das erfinderische Verfahren des weiteren zwischen den Schritten (b) und (d) folgende Schritte beihalten: Implantieren von Ionen eines dritten Dotierstoffes des ersten Leitfähigkeitstyps in das Halbleitersubstrat, wobei die Gate-Elektrode als Maske verwendet wird; und Diffundieren der Ionen des dritten Dotierstoffes, durch den zweiten Ausheizungsprozess, um eine dritte dotierte Schicht des ersten Leitfähigkeitstyps unter der zweiten dotierten Schicht zu bilden.
  • Somit kann gewährleistet werden, dass eine dotierte Taschenschicht gebildet wird, die aus der dritten dotierten Schicht hergestellt ist.
  • Nachdem der Schritt (d) ausgeführt wurde, beinhaltet das erfinderische Verfahren vorzugsweise des weiteren folgende Schritte: Bilden einer Seitenwand aus einer Isolierschicht auf der Seitenfläche der Gate-Elektrode; und Implantieren von Ionen eines vierten Dotierstoffes der zweiten Leitfähigkeitstyps in das Halbleitersubstrat, wobei die Gate-Elektrode und die Seitenwand als Maske verwendet werden und danach Ausführen eines dritten Ausheizungsprozesses, um die Ionen des vierten Dotierstoffes zu diffundieren, um dadurch außerhalb der zweiten dotierten Schicht eine vierte dotierte Schicht des zweiten Leitfähigkeitstyps zu bilden, wobei die vierte dotierte Schicht einen tieferen Übergang als die zweite dotierte Schicht aufweist.
  • In dem erfinderischen Verfahren werden die schweren Ionen mit einer Dosis implantiert, die nicht mehr als ungefähr 5 × 1013/cm2 beträgt.
  • In dem erfinderischen Verfahren ist der erste Ausheizungsprozess vorzugsweise ein schneller thermischer Ausheizungsprozess, in dem die Ausheiztemperatur auf eine Höchsttemperatur von ungefähr 580°C bis 1050°C mit einer Änderungsrate von nicht weniger als 100°C/Sekunde erhöht wird, und anschließend wird die Höchsttemperatur entweder längstens für ungefähr 10 Sekunden gehalten oder nicht gehalten.
  • In dem erfinderischen Verfahren sind die schweren Ionen vorzugsweise Indium-Ionen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1a bis 1d sind Querschnittsansichten, die Verfahrensschritte in einem Verfahren für die Herstellung eines MIS Transistors gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellen.
  • 2a bis 2c sind Querschnittsansichten, die Arbeitsschritte in dem Verfahren zur Herstellung eines MIS Transistors gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellen.
  • 3a bis 3c sind Querschnittsansichten, die Arbeitsschritte in einem Verfahren zur Herstellung eines MIS Transistors gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellen.
  • 4a bis 4c sind Querschnittsansichten, die Arbeitsschritte in dem Verfahren zur Herstellung eines MIS Transistors gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellen.
  • 5a bis 5c sind Querschnittsansichten, die Arbeitsschritte in einem herkömmlichen Verfahren zur Herstellung eines MIS Transistors darstellen.
  • 6a und 6b sind Querschnittsansichten, die Arbeitsschritte in dem herkömmlichen Verfahren zur Herstellung eines MIS Transistors darstellen.
  • 7 ist ein Diagramm, das eine Beziehung zwischen der Tiefe ab der Substratoberfläche und der Dotierstoffkonzentration in einem herkömmlichen MIS Transistor zeigt, nachdem eine dotierte Kanalschicht gebildet wurde.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Erste Ausführungsform
  • Eine erste Ausführungsform der vorliegenden Erfindung wird im Folgenden mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • 1a bis 1d und 2a bis 2c sind Querschnittsansichten, die Arbeitsschritte in einem Verfahren zur Herstellung eines MIS Transistors gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellen.
  • Zuerst wird, wie in der 1a gezeigt, eine Dosis von ungefähr 1 × 1013/cm2 p-Typ Dotierstoff-Ionen mit einer relativ großen Massenzahl, wie z. B. Indium (In) Ionen, mit einer Beschleunigungsspannung von ungefähr 70 keV vier mal in ein Kanalentstehungsgebiet in einem Halbleitersubstrat 11 aus p-Typ Silizium implantiert. Nachdem jede Implantation ausgeführt wurde, wird das Halbleitersubstrat einem schnellen thermischen Ausheizungsprozess (RTA) ausgesetzt, indem die Temperatur des Substrats 11 auf ungefähr 850°C bis 1050°C mit einer Änderungsrate von nicht weniger als 100°C pro Sekunde oder vorzugsweise mit einer Änderungsrate von 200°C pro Sekunde erhöht wird, und dann wird entweder die Höchsttemperatur längstens für ungefähr 10 Sekunden gehalten, oder die Höchsttemperatur wird nicht gehalten. Auf diese Art und Weise wird der Implantationsprozess mit schweren Ionen und der Ausheizungsprozess, der nach jeder Implantation für das Entfernen des Implantationsschadens ausgeführt wird, vier mal wiederholt, um dadurch eine p-Typ dotierte Kanalschicht 12 als eine erste dotierte Schicht in einen oberen Bereich des Halbleitersubstrats 11 zu bilden. Hier würde der schnelle thermische Ausheizungsprozess, in dem die Höchsttemperatur nicht gehalten wird, ausgeführt werden, indem die Ausheiztemperatur zu dem Zeitpunkt, an dem die Ausheiztemperatur ihre Höchsttemperatur erreicht, abgesenkt wird.
  • Die Anzahl der Häufigkeiten, mit der der Implantationsprozess mit schweren Ionen und der anschließende Ausheizungsprozess wiederholt wird, muss nicht notwendigerweise vier mal betragen, sondern eine Implantation mit Indium-Ionen mit einer derartigen Implantationsdosis, dass die Implantation keine amorphe Schicht in dem Kanalentstehungsgebiet bildet, kann so oft wiederholt werden, bis die p-Typ dotierte Kanalschicht 12 eine gewünschte Dotierstoffkonzentration aufweist.
  • Die vier Ausheizungsprozesse, die durchgeführt werden, um die Ionen in der p-Typ dotierten Kanalschicht 12 zu aktivieren, werden im Folgenden als erste schnelle thermische Ausheizungsprozesse bezeichnet.
  • Siliziumkristall wird normalerweise amorph, wenn er mit einer Dosis von nicht weniger als ungefähr 5 × 1013/cm2 Indium-Ionen implantiert wird. In der ersten Ausführungsform werden die Indium-Ionen deshalb mit einer Dosis von ungefähr 1 × 1013/cm2 implantiert und der Ausheizungsprozess wird, nachdem jede der Implantationen mit Ionen ausgeführt wurde, durchgeführt, um den Implantationsschaden zu beheben. Somit kann gewährleistet werden, dass die p-Typ dotierte Kanalschicht 12 mit einer hohen Dotierstoffkonzentration gebildet wird, ohne dass das Kanalentstehungsgebiet in dem Halbleitersubstrat 11 amorph wird.
  • Als nächstes wird, wie in der 1b gezeigt, eine Gate-Isolierschicht 13 aus Siliziumoxid mit einer Dicke von ungefähr 1,5 nm auf dem Halbleitersubstrat 11 gebildet, und eine Gate-Elektrode 14 aus Polysilizium oder Poly-Metall wird mit einer Dicke von ungefähr 100 nm selektiv auf der Gate-Isolierschicht 13 gebildet.
  • Dann wird, wie in der 1c gezeigt, eine Dosis von ungefähr 3 × 1014/cm2 n-Typ Dotierstoff-Ionen, beispielsweise Arsen-Ionen (As), in das Halbleitersubstrat 11 mit einer Beschleunigungsspannung von 3 keV implantiert, um dadurch n-Typ Implantationsschichten 15a zu bilden, wobei die Gate-Elektrode 14 als eine Maske verwendet wird.
  • Danach wird das Halbleitersubstrat 11 einem zweiten schnellen thermischen Ausheizungsprozess unterzogen, indem die Temperatur des Substrats 11 auf ungefähr 850°C bis 1050° mit einer Änderungsrate von 200°C/Sekunde erhöht wird, und dann entweder die Höchsttemperatur für längstens ungefähr 10 Sekunden gehalten wird, oder die Höchsttemperatur nicht gehalten wird. Durch den zweiten schnellen thermischen Ausheizungsprozess, wie in der 1d gezeigt, werden die Arsen-Ionen, die in den n-Typ Implantationsschichten 15a enthalten sind, diffundiert, wodurch n-Typ stark dotierte Erweiterungsschichten 15b in Bereichen im Halbleitersubstrat 11 lateral hinsichtlich der Gate-Elektrode 14 als zweite dotierte Schichten mit einem relativ flachen Übergang gebildet werden. Der zweite schnelle thermische Ausheizungsprozess stellt auch die auf Grund der Implantation mit Arsen-Ionen gebildeten amorphe Schichten wieder zu Kristallschichten her, bewirkt jedoch die Bildung einer Versetzungsschleifendefektschicht 20 unterhalb einer amorph-kristallinen Grenzfläche, die während des Implantationsprozesses mit Ionen gebildet wurde. Es versteht sich, dass in der ersten Ausführungsform die n-Typ stark dotierten Erweiterungsschichten 15b derart gebildet werden, dass deren Übergänge flacher sind als die Übergang der p-Typ dotierten Kanalschicht 12.
  • Folglich häuft sich das in der p-Typ dotierten Kanalschicht 12 enthaltene Indium, wie in 2a gezeigt, auf Grund des zweiten schnellen thermischen Ausheizungsprozesses an der Versetzungsschleifendefektschicht 20 an, so dass p-Typ dotierte Taschenschichten 16a als dritte dotierte Schichten unter den n-Typ stark dotierten Erweiterungsschichten 15b durch die Wechselwirkung der Versetzungsschleifendefektschicht 20 und des in der p-Typ dotierten Kanalschicht 12 enthaltenen Indiums gebildet werden. Die p-Typ dotierten Taschenschichten 16a weisen eine höhere Dotierstoffkonzentration als die p-Typ dotierte Kanalschicht 12 auf.
  • Anschließend wird eine Siliziumnitridschicht bis zu einer Dicke von ungefähr 50 nm über dem Halbleitersubstrat 11 und der Gate-Elektrode 14, beispielsweise durch einen CVD- Prozess, abgeschieden. Die abgeschiedene Siliziumnitridschicht wird dann einem anisotropen Ätzprozess unterzogen, um dadurch Seitenwände 17, wie in der 2b gezeigt, aus der Siliziumnitridschicht auf den Seitenfläche der Gate-Elektrode 14 in die Gate-Längsrichtung zu bilden. Die Seitenwände 17 können aus Siliziumoxid anstatt aus Siliziumnitrid hergestellt sein. Wahlweise kann eine mehrlagige Schicht, die aus Siliziumoxid oder Siliziumnitrid besteht, verwendet werden.
  • Danach werden Arsen-Ionen als ein n-Typ Dotierstoff in das Halbleitersubstrat 11 mit einer Beschleunigungsspannung von 15 keV und mit einer Dosis von ungefähr 3 × 1015/cm2 implantiert, wobei die Gate-Elektrode 14 und die Seitenwände 17 als eine Maske verwendet werden. Das Halbleitersubstrat 11 wird dann einem dritten schnellen thermischen Ausheizungsprozess unterzogen, indem die Temperatur des Substrats 11 auf ungefähr 850°C bis 1050°C mit einer Änderungsrate von ungefähr 200°C/Sekunde bis 250°C/Sekunde erhöht wird, und indem dann entweder die Höchsttemperatur für längstens ungefähr 10 Sekunden gehalten wird, oder die Höchsttemperatur nicht gehalten wird. Wie in der 2c gezeigt, werden die Arsen-Ionen durch den dritten schnellen thermischen Ausheizungsprozess diffundiert, um dadurch n-Typ dotierte Source/Drain Schichten 18 als vierte dotierte Schichten im Bereichen des Halbleitersubstrats 11 lateral hinsichtlich jeder Seitenwand 17 zu bilden. Die n-Typ dotierten Source/Drain Schichten 18 sind mit den n-Typ stark dotierten Erweiterungsschichten 15b verbunden und weisen einen tieferen Übergang als die n-Typ stark dotierten Erweiterungsschichten 15b und sogar als die p-Typ dotierten Taschenschichten 16a auf.
  • Wie im vorangehenden beschrieben, werden in der ersten Ausführungsform Indium-Ionen, die schwere Ionen mit einer relativ großen Massenzahl sind, mehrere Male mit einer niedrigen Dosis von ungefähr 1 × 1013/cm2 in dem Prozessschritt zur Herstellung der in 1a gezeigten p-Typ dotierten Kanalschicht 12 implantiert. Zusätzlich wird der Ausheizungsprozess nach jeder Implantation ausgeführt, um den Implantationsschaden in dem Kanalentstehungsgebiet zu beheben, der das Halbleitersubstrat 11 daran hindert, amorph zu werden. Somit wird keine amorphe/kristalline Grenzfläche in dem Kanalentstehungsgebiet durch die Implantation der schweren Ionen ausgebildet, wobei die Implantation ausgeführt wurde, um die p-Typ dotierte Kanalschicht 12 zu bilden.
  • Dem gemäß wird keine Versetzungsschleifendefektschicht in dem Kanalentstehungsgebiet in dem Halbleitersubstrat 11 während des schnellen thermischen Ausheizungsprozesses gebildet, der ausgeführt wird, nachdem die schweren Ionen implantiert wurden. Folglich ist es auch möglich, dass das in der p-Typ dotierten Kanalschicht 12 enthaltene Indium gehindert wird, sich an der Versetzungsschleifendefektschicht anzuhäufen und während des schnellen thermischen Ausheizungsprozesses deaktiviert zu werden.
  • Ein durch die Versetzungsschleifendefektschicht verursachter Leckstrom kann auch unterdrückt werden, da keine Versetzungsschleifendefektschicht in der p-Typ dotierten Kanalschicht 12 gebildet ist.
  • So kann gewährleistet werden, dass die p-Typ dotierte Kanalschicht 12 mit einer hohen Dotierstoffkonzentration durch die Verwendung von Indium-Ionen, die schwere Ionen sind, gebildet wird.
  • Zusätzlich kann der Halbleiterkristall von einem durch Implantation hervorgerufenen Schaden, der durch jedes Implantationsereignis durch schwere Ionen verursacht wird, wieder hergestellt wird, da der schnelle thermische Ausheizungsprozess jedes Mal, nachdem die Indium-Ionen implantiert wurden, ausgeführt wird. Dies gewährleistet, dass eine Ansammlung von durch Implantation hervorgerufene Schäden, die durch jede mit einer bestimmten Dosis ausgeführten Implantation mit Ionen verursacht werden, und die sich daraus ergebende Amorphisierung des Halbleitersubstarts 11 verhindert werden. Folglich, da der Halbleiterkristall von dem durch Implantation hervorgerufenen Schaden, jedes Mal, wenn der Implantationsvorgang ausgeführt wurde, wieder hergestellt wird, kann auch die Kristallschicht von den darin enthaltenen Kristalldefekten wieder hergestellt werden, was zu einer weiteren Verringerung des Leckstromes führt.
  • Die Verwendung der eine relativ große Massenzahl aufweisenden Indium-Ionen bei der Formung der p-Typ dotierten Kanalschicht 12, ermöglicht es auch ein sogenanntes „retrogrades Dotierstoffprofil" zu erhalten. In der p-Typ dotierten Kanalschicht 12 ist insbesondere die Dotierstoffkonzentration in der Umgebung der Substratoberfläche niedrig, während sie im Bereich etwas tiefer von der Substratoberfläche hoch ist. Eine Manifestation des Kurzkanaleffekts kann somit unterdrückt werden, ohne irgendeine Verminderung in der Trägermobilität zu verursachen, die die Miniaturisierung des Transistors gewährleistet.
  • Andererseits, wenn die Arsen-Ionen implantiert werden, um die n-Typ Implantationsschichten 15a zu bilden, wird das Halbleitersubstrat 11 amorph. Auf Grund dieser Amorphisierung bildet sich durch den zweiten schnellen thermischen Ausheizungsprozess die Versetzungsschleifendefektschicht 20 unter der amorphen/kristallinen Grenzfläche. Da es bekannt ist, dass sich Indium stark an der Versetzungsschleifendefektschicht 20 anhäuft, werden in dieser Ausführungsform, in der die Indium-Ionen als Dotierstoff-Ionen für die Bildung der p-Typ dotierten Kanalschicht 12 verwendet werden, Bereiche, an denen sich das Indium stark anhäuft, unterhalb der Versetzungsschleifendefektschicht 20 gebildet, d. h., unterhalb der Übergänge der n-Typ stark dotierten Erweiterungsschichten 15b. Jene Gebiete wirken praktisch als die p-Typ dotierten Taschenschichten 16a, die es nicht mehr notwendig machen, den Prozessschritt für die Bildung der p-Typ dotierten Taschenschichten 16a auszuführen.
  • In der ersten Ausführungsform werden Indium-Ionen als die Dotierstoff-Ionen für die Bildung der p-Typ dotierten Kanalschicht 12 verwendet. Anstelle der Indium-Ionen können jedoch auch Ionen eines Elements, die als p-Typ Dotierstoff-Ionen agieren und schwerer als Bor-Ionen sind, verwendet werden. Wahlweise können auch Bor-Ionen und Ionen eines Elements, die als p-Typ Dotierstoff-Ionen agieren und schwerer als Bor-Ionen sind, verwendet werden. Wahlweise kann ein Gruppe III B Element mit einer Massenzahl, die größer ist als die von Indium, verwendet werden.
  • Es sollte beachtet werden, dass der zweite schnelle thermische Ausheizungsprozess, der in dem in 1d gezeigten Prozessschritt ausgeführt wird, ausgelassen werden kann. In diesem Fall werden die n-Typ stark dotierten Erweiterungsschichten 15b, die p-Typ dotierten Taschenschichten 16a und die n-Typ dotierten Source/Drain Schichten 18 zur gleichen Zeit durch den dritten thermischen Ausheizungsprozess, der in dem in 2c gezeigten Prozessschritt durchgeführt wird, gebildet.
  • Obwohl das Halbleiterbauteil der ersten Ausführungsform ein n-Kanal MIS Transistor ist, kann das Bauteil stattdessen ein p-Kanal MIS Transistor sein. Im Falle eines p-Kanal MIS Transistors können Ionen eines Gruppe V B Elements, die schwerer als Arsen-Ionen sind, wie Antimon (Sb) Ionen oder Wismut (Bi) Ionen als n-Typ Dotierstoff-Ionen für die Bildung einer dotierten Kanalschicht verwendet werden.
  • Zweite Ausführungsform
  • Eine zweite Ausführungsform der vorliegenden Erfindung wird mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • 3a bis 3c und 4a bis 4c sind Querschnittsansichten, die Prozessschritte in einem Verfahren für die Herstellung eines MIS Transistors gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellen. In der zweiten Ausführungsform werden p-Typ dotierte Taschenschichten auf effiziente Weise unter n-Typ stark dotierten Erweiterungsschichten gebildet.
  • Zuerst, wie in der 3a gezeigt, wird eine Dosis von ungefähr 1 × 1013/cm2 p-Typ Dotierstoff-Ionen mit einer relativ großen Massenzahl, wie z. B. Indium-Ionen (In), mit einer Beschleunigungsspannung von ungefähr 70 keV vier mal in ein Kanalentstehungsgebiet in einem Halbleitersubstrat 11 aus p-Typ Silizium implantiert. Nachdem jede Implantation ausgeführt wurde, wird das Halbleitersubstrat 11 einem schnellen thermischen Ausheizungsprozess (RTA) ausgesetzt, indem die Temperatur des Substrats 11 auf ungefähr 850°C bis 1050°C mit einer Änderungsrate von nicht weniger als ungefähr 100°C/Sekunde oder vorzugsweise mit einer Änderungsrate von ungefähr 200°C/Sekunde erhöht wird, und indem dann entweder die Höchsttemperatur für längstens ungefähr 10 Sekunden gehalten wird, oder die Höchsttemperatur nicht gehalten wird. Auf diese Art und Weise wird der Implantationsprozess mit schweren Ionen und der Ausheizungsprozess, der für die Entfernung des Implantationsschadens nach jeder Implantation ausgeführt wird, vier mal wiederholt, um dadurch eine p-Typ dotierte Kanalschicht 12 als eine erste dotierte Schicht in einen oberen Bereich des Halbleitersubstrats 11 zu bilden.
  • Die Anzahl der Häufigkeiten, mit der der Implantationsprozess mit schweren Ionen und der anschließende Ausheizungsprozess ausgeführt wird, muss nicht notwendigerweise vier Mal betragen, sondern eine Implantation mit Indium-Ionen mit einer derartigen Implantationsdosis, dass die Implantation keine amorphe Schicht in dem Kanalentstehungsgebiet bildet, kann so oft wiederholt werden, bis die p-Typ dotierte Kanalschicht 12 eine gewünschte Dotierstoffkonzentration aufweist.
  • Die vier Ausheizungsprozesse, die ausgeführt werden, um die Ionen in der p-Typ dotierten Kanalschicht 12 zu aktivieren, werden im nachfolgenden als erste schnelle thermische Ausheizungsprozesse bezeichnet.
  • Danach wird, wie in der 3b gezeigt, eine Gate-Isolierschicht 13 aus Siliziumoxid mit einer Dicke von ungefähr 1,5 nm auf dem Halbleitersubstrat 11 gebildet, und eine Gate-Elektrode 14 aus Polysilizium oder Poly-Metall wird mit einer Dicke von ungefähr 100 nm selektiv auf der Gate-Isolierschicht 13 ausgebildet.
  • Danach wird, wie in der 3c gezeigt, eine Dosis von ungefähr 3 × 1014/cm2 n-Typ Dotierstoff-Ionen, beispielsweise Arsen-Ionen (As), in das Halbleitersubstrat 11 mit einer Beschleunigungsspannung von 3 keV implantiert, um dadurch n-Typ Implantationsschichten 15a zu bilden, wobei die Gate-Elektrode 14 als eine Maske verwendet wird. Dann wird eine Dosis von ungefähr 1 × 1013/cm2 p-Typ Dotierstoff-Ionen, beispielsweise Bor-Ionen (B), in das Halbleitersubstrat 11 mit einer Beschleunigungsspannung von 15 keV implantiert, um dadurch p-Typ Implantationsschichten 16b und den n-Typ Implantationsschichten 15a zu bilden, wobei die Gate-Elektrode 14 als eine Maske verwendet wird. Es sollte beachtet werden, dass entweder zuerst der Implantationsprozess mit Arsen-Ionen oder der Implantationsprozess mit Bor-Ionen ausgeführt werden kann.
  • Danach wird das Halbleitersubstrat 11 einem zweiten schnellen thermischen Ausheizungsprozess unterzogen, indem die Temperatur des Substrats 11 bis auf ungefähr 850°C bis 1050°C mit einer Änderungsrate von ungefähr 200°C/Sekunde erhöht wird, und indem dann entweder die Höchsttemperatur für längstens 10 Sekunden erhalten wird, oder die Höchsttemperatur nicht erhalten wird. Durch den zweiten schnellen thermischen Ausheizungsprozess, wie in der 4a gezeigt, werden die in den n-Typ Implantationsschichten 15a enthaltenen Arsen-Ionen diffundiert, wodurch n-Typ stark dotierte Erweiterungsschichten 15c als zweite dotierte Schichten mit einem relativ flachen Übergang in Bereichen in dem Halbleitersubstrat 11 lateral hinsichtlich der Gate-Elektrode 14 gebildet werden, und die in den p-Typ Implantationsschichten enthaltenen Bor-Ionen werden diffundiert, wodurch p-Typ dotierte Taschenschichten 16c in Bereichen in dem Halbleitersubstrat 11 unter den n-Typ stark dotierten Erweiterungsschichten 15b gebildet werden. Der zweite schnelle thermische Ausheizungsprozess stellt auch amorphe Schichten, die durch die Implantation mit Arsen-Ionen gebildet wurden, wieder zu Kristallschichten her, bewirkt jedoch die Bildung einer Versetzungsschleifendefektschicht 20 unterhalb einer amorphen-kristallinen Grenzfläche, die während des Implantationsprozesses mit Ionen gebildet wurde. Es versteht sich, dass die n-Typ stark dotierten Erweiterungsgebiete 15 in der zweiten Ausführungsform auch derart gebildet werden, dass deren Übergänge flacher sind als der Übergang der p-Typ dotierten Kanalschicht 12.
  • Anschließend wird eine Siliziumnitridschicht bis zu einer Dicke von ungefähr 50 nm über dem Halbleitersubstrat 11 und der Gate-Elektrode 14, beispielsweise durch einen CVD-Prozess, abgeschieden. Die abgeschiedene Siliziumnitridschicht wird dann einem anisotropen Ätzprozess ausgesetzt, um dadurch in der 4b gezeigte Seitenwände 17 aus der Siliziumnitridschicht auf den Seitenflächen der Gate-Elektrode 14 in die Gate-Längsrichtung zu bilden. Die Seitenwände 17 können aus Siliziumoxid anstatt aus Siliziumnitrid gebildet sein. Wahlweise kann eine mehrlagige Schicht, die aus Siliziumoxid und Siliziumnitrid besteht, verwendet werden.
  • Danach werden Arsen-Ionen als ein n-Typ Dotierstoff in das Halbleitersubstrat 11 mit einer Beschleunigungsspannung von 15 keV und einer Dosis von ungefähr 3 × 1015/cm2 implantiert, wobei die Gate-Elektrode 14 und die Seitenwände 17 als eine Maske verwendet werden. Das Halbleitersubstrat 11 wird dann einem dritten schnellen thermischen Ausheizungsprozess unterzogen, indem die Temperatur des Substrats 11 auf ungefähr 850°C bis 1050°C mit einer Änderungsrate von ungefähr 200°C/Sekunde bis 250°C/Sekunde erhöht wird, und indem dann entweder die Höchsttemperatur für längstens 10 Sekunden gehalten wird, oder die Höchsttemperatur nicht gehalten wird. Wie in der 4c gezeigt, werden die Arsen-Ionen auf Grund des dritten schnellen thermischen Ausheizungsprozesses diffundiert, um dadurch n-Typ dotierte Source/Drain Schichten als vierte dotierte Schichten in Bereichen des Halbleitersubstrats 11 lateral hinsichtlich jeder Seitenwand 17 zu bilden. Die n-Typ dotierten Source/Drain Schichten 18 sind mit den n-Typ stark dotierten Erweiterungsschichten verbunden und weisen einen tieferen Übergang als die n-Typ stark-dotierten Erweiterungsschichten 15b und sogar als die p-Typ dotierten Taschenschichten 16c auf.
  • Gemäß der zweiten Ausführungsform, werden Indium-Ionen, die schwere Ionen sind, wie im vorangehenden und in der ersten Ausführungsform beschrieben, mehrere Male mit einer niedrigen Dosis von ungefähr 1 × 1013/cm2 in dem Prozessschritt für die Herstellung der in der 3a gezeigten p-Typ dotierten Kanalschicht 12 implantiert. Zusätzlich wird ein Ausheizungsprozess ausgeführt, um den Implantationsschaden in dem Kanalentstehungsgebiet nach jeder Implantation zu entfernen, wobei der Ausheizungsprozess das Halbleitersubstrat 11 daran hindert, amorph zu werden. Somit wird keine amorphe/kristalline Grenzfläche in dem Kanalentstehungsgebiet durch die Implantation von schweren Ionen gebildet, die ausgeführt wird, um die p-Typ dotierte Kanalschicht 12 zu bilden. Dem gemäß wird keine Versetzungsschleifendefektschicht in dem Kanalentstehungsgebiet in dem Halbleitersubstrat 11 durch den schnellen thermischen Ausheizungsprozess, der durchgeführt wird, nachdem die schweren Ionen implantiert wurden, gebildet. Folglich ist es auch möglich, das in der p-Typ dotierten Kanalschicht 12 enthaltene Indium daran zu hindern, sich an der Versetzungsschleifendefektschicht anzuhäufen und während des schnellen thermischen Ausheizungsprozesses deaktiviert zu werden.
  • Ebenso kann ein durch die Versetzungsschleifendefektschicht hervorgerufener Leckstrom unterdrückt werden, da keine Versetzungsschleifendefektschicht in der p-Typ dotierten Kanalschicht 12 gebildet wird.
  • So kann gewährleistet werden, dass die p-Typ dotierte Kanalschicht 12 mit einer hohen Dotierstoffkonzentration durch die Verwendung von Indium-Ionen, die schwere Ionen sind, gebildet wird.
  • Zusätzlich ermöglicht die Verwendung der Indium-Ionen, die eine relativ große Massenzahl aufweisen, bei der Bildung der p-Typ dotierten Kanalschicht 12 ein retrogrades Dotierstoffprofil für die p-Typ dotierte Kanalschicht 12 zu erhalten. Eine Manifestation des Kurzkanaleffekts kann somit unterdrückt werden, ohne irgendeine Verminderung in der Trägermobilität zu verursachen, was die Miniaturisierung des Transistors gewährleistet.
  • In der zweiten Ausführungsform verursacht die Implantation der Arsen-Ionen, die ausgeführt wird, um die n-Typ Implantationsschichten 15a zu bilden, und der anschließende zweite schnelle thermische Ausheizungsprozess die Bildung der Versetzungsschleifendefektschicht 20 unterhalb der amorphen/kristallinen Grenzfläche. Wie in dieser Ausführungsform dargelegt, da die Indium-Ionen als Dotierstoff-Ionen für die Bildung der p-Typ dotierten Kanalschicht 12 verwendet werden, werden unterhalb der Versetzungsschleifendefektschicht 20 Gebiete gebildet, an denen sich das Indium stark anhäuft, d. h. unterhalb der Übergänge der n-Typ stark dotierten Erweiterungsschichten 15b, so dass mehr oder weniger p-Typ dotierte Taschenschichten gebildet werden. Zusätzlich werden in der zweiten Ausführungsform die p-Typ Implantationsschichten 16b durch das Implantieren von Bor-Ionen in die Gebiete unterhalb der n-Typ Implantationsschichten 15a in dem in der 3 gezeigten Prozessschritt gebildet. Dies ersetzt das Dotierstoffkonzentrationsdefizit in den p-Typ dotierten Taschenschichten 16c.
  • Des weiteren wird die Dosis der Bor-Ionen, die für die Bildung der p-Typ Implantationsschichten 16b implantiert werden, so gewählt, dass das Halbleitersubstrat 11 nicht amorph wird. Somit wird keine amorphe/kristalline Grenzfläche auf Grund der Implantation mit Bor-Ionen gebildet.
  • In der zweiten Ausführungsform werden auch Indium-Ionen als die Dotierstoff-Ionen für die Bildung der p-Typ dotierten Kanalschicht 12 verwendet. Anstelle der Indium-Ionen können jedoch Ionen eines Elements verwendet werden, die als p-Typ Dotierstoff-Ionen fungieren und schwerer als Bor-Ionen sind. Wahlweise können Bor-Ionen und Ionen eines Elements, die als p-Typ Dotierstoff-Ionen fungieren und schwerer als Bor-Ionen sind, verwendet werden. Wahlweise kann ein Gruppe III B Element mit einer Massenzahl, die größer ist als die von Indium, verwendet werden.
  • Es sollte beachtet werden, dass der zweite schnelle thermische Ausheizungsprozess, der in dem in der 4a gezeigten Prozessschritt ausgeführt wird, ausgelassen werden kann. In diesem Fall werden die n-Typ stark dotierten Erweiterungsschichten 15b, die p-Typ dotierten Taschenschichten 16c und die n-Typ dotierten Source/Drain Schichten 18 zur gleichen Zeit durch den dritten schnellen thermischen Ausheizungsprozess, der in dem in der 4c gezeigten Prozessschritt ausgeführt wird, gebildet.
  • Obwohl die vorangehende Beschreibung für den Fall eines n-Kanal MIS Transistors als Halbleiterbauelement dieser Ausführungsform ausgeführt wurde, ist die vorliegende Erfindung auch auf einen p-Kanal MIS Transistor anwendbar. Im Fall eines p-Kanal MIS Transistors können Ionen eines Gruppe V B Elements, die schwerer als Arsen-Ionen sind, wie z. B. Antimon-Ionen oder Wismut-Ionen als n-Typ Dotierstoff-Ionen für die Bildung einer Kanalschicht verwendet werden.

Claims (8)

  1. Verfahren für die Herstellung eines Halbleiterbauelements, das folgende Schritte umfasst: a) Implantieren von Ionen eines ersten Dotierstoffes eines ersten Leitfähigkeittyps, der schwere Ionen mit einer relativ großen Massenzahl umfasst, in ein Kanalentstehungsgebiet in einem Halbleitersubstrat (11) und Ausführen eines ersten Ausheizprozesses, um dadurch eine erste dotierte Schicht zu bilden; b) Bilden einer Gateisolierschicht (13) auf dem Halbleitersubstrat (11), und selektives Bilden einer Gateelektrode (14) auf der Gateisolierschicht (13); c) Implantieren von Ionen eines zweiten Dotierstoffes eines zweiten Leitfähigkeittyps, in das Halbleitersubstrat (11), wobei die Gateelektrode (14) als Maske verwendet wird; und d) Ausführen eines zweiten Ausheizprozesses an dem Halbleitersubstrats (11), um die Ionen des zweiten Dotierstoffes zu diffundieren, um dadurch eine zweite dotierte Schicht des zweiten Leitfähigkeittyps mit einem relativ flachen Übergang zu bilden, dadurch gekennzeichnet, dass der Ionenimplantationsschritt a) mehrere Male in dem Kanalentstehungsgebiet in dem Halbleitersubstrat (11) mit einer Dosis ausgeführt wird, so dass das Kanalentstehungsgebiet nicht amorph wird, und dass der erste Ausheizprozess ausgeführt wird, nachdem jede der Ionenimplantationen ausgeführt wurde, um dadurch den durch die Implantation hervorgerufenen Schaden in dem Kanalentstehungsgebiet zu beheben und zur gleichen Zeit die erste dotierte Schicht (12) des ersten Leitfähigkeittyps in dem Kanalentstehungsgebiet zu bilden, und wobei die schweren Ionen als p-Typ Dotierstoffionen oder als n-Typ Dotierstoffionen auftreten, wobei die p-Typ Dotierstoffionen Ionen eines Elements sind, die schwerer als Borionen sind oder schwerer als Borionen und Ionen eines Elements, die als p-Typ Dotierstoffionen auftreten und schwerer als Borionen sind, und wobei die n-Typ Dotierstoffionen Ionen eines Gruppe-VB Elements sind, die schwerer als Arsenionen sind.
  2. Verfahren nach Anspruch 1, wobei in dem Schritt d) eine Schicht mit Versetzungsschleifendefekt (20) in der zweiten dotierten Schicht (15b) in dem Halbleitersubstrat (11) gebildet ist, und wobei durch die Segregation der Ionen des ersten Dotierstoffes auf die Schicht mit Versetzungsschleifendefekt (20) eine dritte dotierte Schicht (16a) des ersten Leitfähigkeittyps in einem Gebiet unter der zweiten dotierten Schicht (15b) gebildet wird.
  3. Verfahren nach Anspruch 1, das zwischen den Schritten b) und d) des Weiteren folgende Schritte umfasst: Implantieren von Ionen eines dritten Dotierstoffes des ersten Leitfähigkeittyps in das Halbleitersubstrat (11), wobei die Gateelektrode (14) als Maske verwendet wird; und Diffundieren der Ionen des dritten Dotierstoffes, durch den zweiten Ausheizprozess, um eine dritte dotierte Schicht (16b) des ersten Leitfähigkeittyps unter der zweiten dotierten Schicht (15a) zu bilden.
  4. Verfahren nach Anspruch 1, das, nachdem der Schritten d) ausgeführt wurde, des Weiteren folgende Schritte umfasst: Bilden einer Seitenwand (17) aus einer Isolierschicht auf der Seitenfläche der Gateelektrode (14); und Implantieren von Ionen eines vierten Dotierstoffes des zweiten Leitfähigkeittyps in das Halbleitersubstrat (11, wobei die Gateelekrtode (14) und die Seitenwand (17) als Maske verwendet werden, und danach Ausführen eines dritten Ausheizprozesses, um die Ionen des vierten Dotierstoffes zu diffundieren, um dadurch außerhalb der zweiten dotierten Schicht (15b) eine vierte dotierte Schicht (18) des zweiten Leitfähigkeittyps zu bilden, wobei die vierte dotierte Schicht (18) einen tieferen Übergang als die zweite dotierte Schicht (15b) aufweist.
  5. Verfahren nach Anspruch 1, wobei die schweren Ionen mit einer Dosis implantiert werden, die nicht mehr als ungefähr 5 × 1013/cm2 beträgt.
  6. Verfahren nach Anspruch 1, wobei der erste Ausheizprozess ein schneller thermischer Ausheizprozess ist, in dem die Ausheiztemperatur auf eine Höchsttemperatur von ungefähr 850°C bis 1050°C mit einer Änderungsrate von nicht weniger als 100°C/Sekunde erhöht wird, und wobei die Höchsttemperatur dann entweder längstens für zehn Sekunden gehalten wird, oder nicht gehalten wird.
  7. Verfahren nach Anspruch 1, wobei die p-Typ Dotierstoffionen Indiumionen umfassen.
  8. Verfahren nach Anspruch 1, wobei die n-Typ Dotierstoffionen Antimonionen oder Wismutionen umfassen.
DE60209065T 2001-09-07 2002-09-05 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Lifetime DE60209065T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001271330 2001-09-07
JP2001271330A JP3481223B2 (ja) 2001-09-07 2001-09-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE60209065D1 DE60209065D1 (de) 2006-04-20
DE60209065T2 true DE60209065T2 (de) 2006-07-20

Family

ID=19096853

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60209065T Expired - Lifetime DE60209065T2 (de) 2001-09-07 2002-09-05 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US6709961B2 (de)
EP (1) EP1291905B1 (de)
JP (1) JP3481223B2 (de)
DE (1) DE60209065T2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797593B2 (en) * 2002-09-13 2004-09-28 Texas Instruments Incorporated Methods and apparatus for improved mosfet drain extension activation
US7163867B2 (en) * 2003-07-28 2007-01-16 International Business Machines Corporation Method for slowing down dopant-enhanced diffusion in substrates and devices fabricated therefrom
US7071069B2 (en) * 2003-12-22 2006-07-04 Chartered Semiconductor Manufacturing, Ltd Shallow amorphizing implant for gettering of deep secondary end of range defects
US7172954B2 (en) * 2005-05-05 2007-02-06 Infineon Technologies Ag Implantation process in semiconductor fabrication
KR100702131B1 (ko) 2005-11-25 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8178430B2 (en) * 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
US8269931B2 (en) 2009-09-14 2012-09-18 The Aerospace Corporation Systems and methods for preparing films using sequential ion implantation, and films formed using same
JP5527080B2 (ja) * 2010-07-22 2014-06-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US8946864B2 (en) 2011-03-16 2015-02-03 The Aerospace Corporation Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same
US9324579B2 (en) 2013-03-14 2016-04-26 The Aerospace Corporation Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates
JP6083404B2 (ja) * 2014-03-17 2017-02-22 信越半導体株式会社 半導体基板の評価方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW304301B (de) * 1994-12-01 1997-05-01 At & T Corp
US5793088A (en) * 1996-06-18 1998-08-11 Integrated Device Technology, Inc. Structure for controlling threshold voltage of MOSFET
US5989963A (en) * 1997-07-21 1999-11-23 Advanced Micro Devices, Inc. Method for obtaining a steep retrograde channel profile
US6063682A (en) * 1998-03-27 2000-05-16 Advanced Micro Devices, Inc. Ultra-shallow p-type junction having reduced sheet resistance and method for producing shallow junctions
US6333217B1 (en) * 1999-05-14 2001-12-25 Matsushita Electric Industrial Co., Ltd. Method of forming MOSFET with channel, extension and pocket implants
KR100332107B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
US6245619B1 (en) * 2000-01-21 2001-06-12 International Business Machines Corporation Disposable-spacer damascene-gate process for SUB 0.05 μm MOS devices

Also Published As

Publication number Publication date
EP1291905B1 (de) 2006-02-08
JP2003086791A (ja) 2003-03-20
EP1291905A2 (de) 2003-03-12
EP1291905A3 (de) 2003-12-03
US6709961B2 (en) 2004-03-23
DE60209065D1 (de) 2006-04-20
JP3481223B2 (ja) 2003-12-22
US20030049917A1 (en) 2003-03-13

Similar Documents

Publication Publication Date Title
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
EP0839386B1 (de) Verfahren zur herstellung eines mos-transistors
DE102009006885B4 (de) Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE102009047304B4 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE69018744T2 (de) MOSFET aus Silizium mit einer durch eine Germanium-Dotierung verlängerten Lebensdauer.
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102009047313B4 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102008064719B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102006046363A1 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE112009000651T5 (de) Durchdringendes Implantieren zum Bilden einer Halbleitereinheit
DE60028847T2 (de) Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit
DE68928396T2 (de) CMOS-integrierte Schaltung mit modifizierter Isolation
DE60209065T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010063293B3 (de) Verfahren zur Herstellung von Transistoren mit unterschiedlichen Source/Drain-Implantationsabstandshaltern
DE10250888B4 (de) Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE102010064287B4 (de) Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP