DE10250888B4 - Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements - Google Patents

Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements Download PDF

Info

Publication number
DE10250888B4
DE10250888B4 DE10250888A DE10250888A DE10250888B4 DE 10250888 B4 DE10250888 B4 DE 10250888B4 DE 10250888 A DE10250888 A DE 10250888A DE 10250888 A DE10250888 A DE 10250888A DE 10250888 B4 DE10250888 B4 DE 10250888B4
Authority
DE
Germany
Prior art keywords
substrate
during
implantation step
ions
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10250888A
Other languages
English (en)
Other versions
DE10250888A1 (de
Inventor
Thomas Feudel
Manfred Horstmann
Rolf Stephan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10250888A priority Critical patent/DE10250888B4/de
Priority to US10/440,640 priority patent/US6924216B2/en
Publication of DE10250888A1 publication Critical patent/DE10250888A1/de
Application granted granted Critical
Publication of DE10250888B4 publication Critical patent/DE10250888B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Abstract

Verfahren zum Amorphisieren eines kristallinen Substrats mit:
Implantieren von Ionen eines ersten Dotiermaterials durch eine Oberfläche des Substrats während eines ersten Implantationsschritts, um isolierte Kristallschäden in dem Substrat bis zu einer ersten vordefinierten Tiefe zu erzeugen;
Implantieren von Ionen eines zweiten Dotiermaterials durch die Oberfläche des Substrats mit den isolierten Kristallschäden während eines zweiten Implantationsschritts, um das Substrat bis zu einer zweiten vordefinierten Tiefe, die kleiner als die erste vordefinierte Tiefe ist, im Wesentlichen zu amorphisieren.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft die Herstellung integrierter Schaltungen und betrifft insbesondere das Implantieren von Ionen aus Dotiermaterialien in Werkstücke und/oder Substrate, die für die Herstellung integrierter Schaltungen geeignet sind. Insbesondere betrifft die vorliegende Erfindung ein Verfahren zur Herstellung flacher "Halo"-Strukturen von Feldeffekttransistoren.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • In der jüngsten Vergangenheit hat sich die Anzahl an Schaltungselementen, die auf Halbleitersubstraten hergestellt werden, ständig vergrößert. Beispielsweise können sich in modernen integrierten Schaltungsbauteilen ungefähr eine Milliarde Elemente pro Chip auf Grund der ständigen Miniaturisierung der Strukturgrößen befinden.
  • Gegenwärtig werden Schaltungselemente üblicherweise mit minimalen Größen von weniger als 0.18 μm hergestellt und der Fortgang in der Herstellungstechnologie scheint sich in dieser Weise fortzusetzen. Im speziellen Falle von Feldeffekttransistoren stellt es sich mit der zunehmenden Miniaturisierung der Transistoren jedoch heraus, dass MOSFETS Kurzkanaleffekte zeigen, die von den standardmäßigen MOSFET-Modellen nicht vorhergesagt wurden; zu derartigen Kurzkanaleffekten gehören u. a. die Durchgreifspannung in NMOSFET unterhalb der Oberfläche und die Durchgreifspannung in PMOSFETS.
  • Es wurden große Anstrengungen unternommen und zahlreiche Maßnahmen eingeleitet, um zu verhindern, dass Kurzkanal-MOSFETS den Zustand der Durchgreifspannung erreichen. Von diesen Maßnahmen stellt sich das Implantieren von Dotierstoffen unter die Source-Drain-Erweiterungs-(SDE)Gebiete als die zuverlässigste heraus und wurde zu der am verbreitesten Technik zum Verhindern des Durchgreifverhaltens in Feldeffekttransistoren. Derartige Implantationen wurden als "Halo"-Implantationen bezeichnet.
  • Angesichts der verringerten seitlichen Abmessungen der Transistoren müssen die Dotierprofile von "Halo"-Implantationen ebenfalls auf flachere Bereiche beschränkt werden, d. h. "Halo"-Implantationen müssen auf flachere Gebiete in der Nähe der Oberfläche des Substrats, auf dem die Transistoren zu bilden sind, eingeschränkt werden. Um die flachen Halo-Dotierprofile, die für die Source/Drain-Erweiterungsgebiete und Kanäle erforderlich sind, zu erhalten, müssen alle physikalische Mechanismen, die ein Eindringen der Dotierstoffe tiefer in das Silizium ermöglichen, strikt gesteuert oder vermieden werden. Insbesondere das kanalähnliche Eindringen von Ionen ist ein Hauptfaktor, der gesteuert werden muss. Um dies zu erreichen, werden häufig Halo-Dotierprozesse mit flachem Profil, ein sogenannter "Vor-amorphisierungs"-Implantationsschritt, vor der eigentlichen Halo-Dotierimplantation ausgeführt. Insbesondere wird für gewöhnlich eine amorphe Zone während einer ersten einzelnen Vor-amorphisierungs-Implantation gebildet und während eines nachfolgenden Implantationsprozesses (mit einem einzelnen Schritt oder mehreren Schritten) werden die dotierten Gebiete (Halo- und Source/Drain-Erweiterungsgebiete) gebildet. Für gewöhnlich werden schwere inerte Ionen, wie Germanium oder Xenon mit einer Implantationsenergie von ungefähr 80 bis 200 KeV implantiert, um das Oberflächengebiet des Substrats vollständig zu amorphisieren.
  • Im Folgenden wird mit Bezug zu den 1a bis 1d ein typischer konventioneller Prozess zur Herstellung der aktiven Gebiete eines Feldeffekttransistors mit einem typischen "Voramophisierungs"-Implantationsschritt sowie einem typischen "Halo"-Implantationsschritt beschrieben.
  • 1a zeigt schematisch einen MOS-Transistor 100, der auf einem Substrat 1, etwa einer Siliziumscheibe, zu bilden ist. Isolationsstrukturen 2 definieren ein aktives Gebiet des Transistors 100. Ferner bezeichnet Bezugszeichen 3 eine Polysiliziumgateelektrode des MOS-Transistors 100. Bezugszeichen 6 kennzeichnet eine Gateisolationsschicht. Bezugszeichen 7a bezeichnet einen Ionenstrahl, dem das Substrat 1 während eines "Voramorphisierungs"-Implantationsprozess ausgesetzt ist, und Bezugszeichen 5a bezeichnet amorphe Gebiete, die in dem Substrat 1 gebildet sind.
  • In 1b bis 1d werden jene Teile, die bereits mit Bezug zu 1a beschrieben sind, durch die gleichen Bezugszeichen bezeichnet. Ferner kennzeichnet in 1b Bezugszeichen 7e einen Ionenstrahl, dem das Substrat 1 zur Ausbildung von Source/Drain- Erweiterungsgebieten des Transistors 100 ausgesetzt ist. Ferner bezeichnen Bezugszeichen 5'S und 5'D das Sourceerweiterungsgebiet und das Drainerweiterungsgebiet des Transistors 100.
  • 1c zeigt den MOS-Transistor 100, wenn die Gebiete 5h während eines konventionellen Halo-Implantationsschritts gebildet worden sind. Insbesondere bezeichnet in 1c die Bezugszeichen 7ha und 7hb entsprechende unter einem Winkel auftreffende Ionenstrahlen, denen das Substrat 1 zur Ausbildung der Halo-Gebiete 5h ausgesetzt ist. Das während eines derartigen Prozesses eingebrachte Dotiermaterial ist vom selben Typ, wie das zur Dotierung des Substrats verwendete Dotiermaterial. D. h., die Halo-Implantationen für NMOS- und PMOS-Bauteile werden unter Anwendung eines P-Typ bzw. eines N-Typ-Dotiermaterials ausgeführt. In gewissem Sinne verstärken die Halo-Implantationen die Dotierung in dem Substrat.
  • In 1d bezeichnet Bezugszeichen 4 dielektrische Seitenwandabstandselemente, die an den Seitenwänden der Polysiliziumlinie 3 gebildet sind, und Bezugszeichen 5S und 5D bezeichnen Source- und Draingebiete, nachdem ein weiterer Implantationsschritt mit hoher Konzentration zur Bestimmung der endgültigen Konzentration der Dotierstoffe in den Source- und Draingebieten ausgeführt worden ist.
  • Ein typischer Prozessablauf zur Herstellung der aktiven Gebiete des Transistors 100 mit den amorphen Gebieten 5A, den Halo-Strukturen 5H und den Source- und Draingebieten 5S und 5D kann die folgenden Schritte umfassen.
  • Nach der Herstellung der Gateisolationsschicht 6 und der darüber liegenden Polysiliziumlinie 3 entsprechend gut bekannter Lithographie- und Ätzverfahren werden die amorphen Gebiete 5 während eines ersten Schritts (siehe 1a) mit einer einzelnen voramorphisierungs-Implantation gebildet. Dazu wird das Substrat 1 in den Ionenstrahl 7a eingebracht und es werden schwere Ionen, etwa beispielsweise Phosphor (P), Arsen (As) und Argon (Ar) in das Substrat bei einer Implantationsenergie von ungefähr 18 KeV eingebracht.
  • Es stellte sich heraus, dass bei einer vordefinierten Implantationsdosis lokale amorphe Gebiete durch die in das Substrat eindringenden Ionen gebildet werden, die sich schließlich überlappen, wenn der Implantationsprozess fortgeführt wird, bis eine kontinuierliche amorphe Schicht gebildet ist.
  • Diese amorphe Schicht wird gebildet, um eine Kanalbewegung der Ionen während des nächsten Implantationsschrittes zu steuern, um damit flache Implantationsprofile für die Halo-Gebiete und die Source- und Draingebiete zu erhalten, die in dem Substrat zu bilden sind. D. h., die implantierten Ionen dringen in eine amorphe Schicht nicht so tief als in eine kristalline Schicht ein, so dass die implantierten Ionen innerhalb flacherer Gebiete zurückgehalten werden können und das eigentliche Dotierprofil und die endgültige Dotierkonzentration derjenigen Gebiete, die nach dem Vor-amorphisierungs-Implantationsschritt implantiert wurden, können besser gesteuert werden.
  • In einem nächsten Schritt, wie dies in 1b gezeigt ist, wird ein zweiter Ionenimplantationsschritt ausgeführt, um die Source- und Drainerweiterungsgebiete 5'S und 5'D zu bilden. Dazu wird durch Einbringen des Substrats 1 in den Ionenstrahl 7e eine Dosis von ungefähr 3 × 1013 bis 3 × 10–4 cm–2 Dotierionen bei geringer Energie (30 bis 50 KeV) implantiert. Dieser Implantationsprozess bewirkt, dass die Ränder dieser implantierten Gebiete im Wesentlichen mit dem Rand des Gates ausgerichtet sind, d. h. dies ist ein selbstjustierender Prozess. Der zweite Ionenimplantationsschritt wird mit N-Typ bzw. P-Typ Dotiermaterial für NMOS- bzw. PMOS-Bauelemente durchgeführt.
  • Die Halo-Gebiete 5h des Transistors 100 werden dann in einem nachfolgenden Schritt hergestellt, wie dies in 1c gezeigt ist. Insbesondere wird ein weiterer Ionenimplantationsschritt ausgeführt, in welchem das Substrat 1 den Ionenstrahlen 7ha und 7hb ausgesetzt wird. Diese Halo-Implantation ist ebenfalls zu den Kanalrändern selbstjustierend und es werden Dotierstoffe unterhalb jener Dotierstoffe angeordnet, die in SDE-Gebiete implantiert sind mit einer Tiefe, die kleiner als die Tiefe der amorphen Gebiete 5a ist. Wie in 1c gezeigt ist, werden die Ionenstrahlen 7ha und 7hb während der Halo-Implantationen unter einem Neigungswinkel von ungefähr 30 Grad in Bezug auf die Oberfläche des Substrats 1 gehalten. Insbesondere wird der Implantierschritt in zwei Teile geteilt: Während der ersten Hälfte wird das Substrat dem Ionenstrahl 7ha ausgesetzt und es wird eine Dosis entsprechend der Hälfte der endgültigen Dosis implantiert. Wenn der erste Teil abgeschlossen ist, wird das Substrat um 180° um eine Achse senkrecht zur Oberfläche des Substrats gedreht und erneut dem Ionenstrahl 7hb ausgesetzt. In 1c sind der Einfachheit halber zwei Io nenstrahlen 7ha und 7hb dargestellt; Während des zweiten Teils des Implantationsprozesses entspricht jedoch der Ionenstrahl 7hb dem Ionenstrahl 7ha während des ersten Teils, wobei der einzige Unterschied darin besteht, dass das Substrat 1 um 180° gedreht ist, sobald der erste Teil eines Implantationsschrittes abgeschlossen ist. Die Dotierkonzentration in den Gebieten 5h sowie die Implantationsenergie und die Dotierstoffe werden in Abhängigkeit von der Art des auf dem Substrat 1 zu bildenden Transistors gewählt. Beispielsweise werden Bor-Ionen in NMOS- und Phosphor in PMOS-Transistoren implantiert, um ein Halo-Durchgreif-Unterdrückungsgebiet in jedem Bauteil zu bilden. Für gewöhnlich wird Phosphor bei 90 KeV mit einer Dosis von 20 × 1013 cm–2 bei 25° Neigungswinkel in zwei Segmenten implantiert, wobei das Substrat um 180° zwischen den beiden Segmenten gedreht wird. Ähnliche Prozeduren werden für das Implantieren von Bor angewendet.
  • Es wird eine Wärmebehandlung, etwa ein Ausheizschritt, üblicherweise nach dem Ionen-Implantationsschritt durchgeführt, um die Dotierstoffe in das Substrat zu diffundieren.
  • Während eines nachfolgenden Schrittes werden die Source- und Draingebiete 5S und 5D des Transistors 100 vervollständigt, wie dies in 1d gezeigt ist. Insbesondere werden die dielektrischen Seitenwandabstandselemente 4 an den Seitenwänden der Polysiliziumlinie 3 gemäß gut bekannter Verfahren hergestellt und es wird ein Implantationsschritt mit hoher Konzentration ausgeführt, um Dotierstoffe in jene Gebiete des Substrats einzubringen, die nicht von der Polysiliziumlinie und den Seitenwandabstandselementen 4 abgedeckt sind. Am Ende des Implantationsschrittes mit hoher Konzentration sind die Source- und Draingebiete 5S und 5D gebildet, die die gewünschte Dotierkonzentration aufweisen. Für NMOS- und PMOS-Bauteile wird dieser Implantationsschritt mit hoher Konzentration unter Verwendung von N- bzw. P-Dotiermaterial ausgeführt. Der Herstellungsprozess wird dann fortgesetzt, um den Transistor 100 entsprechend wohlbekannter Verfahren fertigzustellen.
  • Wie zuvor erläutert ist, wird der Vor-amorphisierungs-Implantationsprozess, wie er in 1a dargestellt ist, zu dem Zwecke ausgeführt, um die kanalisierende Bewegung der Ionen während der nachfolgenden Implantationsschritte so zu steuern, um für die Halo-Strukturen und die Source- und Draingebiete Dotierprofile zu erhalten, die in Hinblick auf die reduzierten seitlichen Abmessungen der modernen Transistoren in der erforderlichen Weise flach ausgebildet sind. D. h., durch das Vor-amorphisieren des Substrats werden die Dotierstoffe, die während der nachfolgenden Implantationsprozesse in das Substrat eingebracht werden, auf flache Gebiete mit reduzierter Tiefe in der Nähe der Oberfläche des Substrats beschränkt, wobei diese flachen Gebiete eine gut definierte Dotierkonzentration und eine reduzierte Übergangstiefe aufweisen.
  • Der konventionelle Vor-Amorphisierungsprozess, wie er mit Bezug zu 1a dargestellt ist, ist jedoch relativ problematisch und zeitaufwendig. In der Tat müssen schwere Ionen implantiert werden und die Implantation muss für eine Zeitdauer ausgeführt werden, die lange genug ist, um die durch die implantierten Ionen erzeugten Kristallschäden so anzuhäufen, um eine kontinuierliche amorphe Schicht zu bilden. Insbesondere führt die lange erforderliche Implantationszeit zu einem negativen Einfluss auf die Produktivität und zu erhöhten Produktionskosten. Ferner ist eine Implantationsanlage im großen Maßstab erforderlich, die ebenso zu höheren Produktionskosten beiträgt.
  • Daher wäre es angesichts der zuvor erläuterten Probleme äußerst wünschenswert, eine Technik bereitzustellen, die ein oder mehrere dieser Probleme lösen oder mindestens verringern kann. Insbesondere wäre es wünschenswert, eine Technik bereitzustellen, die eine Ionenkanalbewegung während der Halo-Implantation und während der Source- und Drainimplantationsprozesse verhindert und/oder reduziert.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen beruht die vorliegende Erfindung auf der Erkenntnis, dass die Ionenkanalbewegung verhindert oder reduziert werden kann und ein flaches Dotierprofil für eine optimale Tansistorausgestaltung erreicht werden kann, indem eine Zwei-Schritt-Schädigungs- und Amorphisierungimplantation ausgeführt wird. Beispielsweise kann durch Ausführen eines ersten leichten Ionen-Schädigungsimplantationsschrittes eine gute Beschränkung der nachfolgenden Halo-Implantation erreicht werden. Insbesondere wurde beobachtet, dass die während eines ersten leichten Ionenimplantationsschrittes hervorgerufenen Kristallschäden eine befriedigende Beschränkung der folgenden Halo-Implantation ermöglichen. Ferner kann eine Amorphisierung des Substrats während einer nachfolgenden starken Ionenimplantation ausgeführt werden, um die Kanalbewegung im Wesentlichen zu unterdrücken, die Dotierstoffdiffusion zu reduzieren und die Aktivierung der folgenden Source/Drain- und Source/Drain-Erweiterungs-Implantationen zu verbessern. Es ist daher nicht notwen dig, eine sehr hohe Dosis (über 1014 cm–2) anzuwenden, um das Substrat vollständig zu amorphisieren.
  • Gemäß einer Ausführungsform betrifft die vorliegende Erfindung ein Verfahren zum Amorphisieren eines kristallinen Substrats. Das Verfahren umfasst das Implantieren von Ionen eines ersten Dotiermaterials durch eine Oberfläche des Substrats während eines ersten Implantationsschrittes, um isolierte Kristallschäden in dem Substrat bis zu einer ersten vordefinierten Tiefe zu erzeugen. Ferner umfasst das Verfahren das Implantieren von Ionen eines zweiten Dotiermaterials durch die Oberfläche des Substrats während eines zweiten Implantationsschritts, um im Wesentlichen das Substrat bis zu einer zweiten vordefinierten Tiefe, die kleiner als die erste vordefinierte Tiefe ist, zu amorphisieren.
  • Gemäß einer weiteren Ausführungsform betrifft die vorliegende Erfindung ein Verfahren zur Herstellung mindestens eines Feldeffekttransistors auf einem halbleitenden Substrat. Das Verfahren umfasst das Herstellen mindestens einer Gatestruktur über einem aktiven Gebiet des mindestens einen Transistors und das Implantieren von Ionen eines ersten Dotiermaterials während eines ersten Implantationsschritts durch die Oberfläche des Substrats, die nicht von der mindestens einen Gatestruktur bedeckt ist, um das Substrat zu einer zweiten vordefinierten Tiefe, die kleiner als die erste vordefinierte Tiefe ist, im Wesentlichen zu amorphisieren.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung mindestens eines Feldeffekttransistors auf einem Halbleitersubstrat bereitgestellt. Das Verfahren umfasst das Bilden mindestens einer Polysiliziumgatestruktur über einem aktiven Gebiet des mindestens einen Transistors und das Implantieren von Ionen eines ersten Dotiermaterials während eines ersten Implantationsschritts durch die Oberfläche des Substrats, die nicht von der Gatestruktur bedeckt ist, um isolierte Kristallschäden in dem Substrat bis zu einer ersten vordefinierten Tiefe zu erzeugen. Ferner umfasst das Verfahren das Implantieren von Ionen einer ersten vordefinierten Leitfähigkeitsart während eines zweiten Implantationsschritts durch die Oberfläche des Substrats, die nicht von der Gatestruktur bedeckt ist, um Halo-Strukturen in den Bereichen des Substrats zu bilden, die die Kristallschäden enthalten, und das Verfahren umfasst ferner das Implantieren von Ionen eines zweiten Dotiermaterials während eines dritten Implantationsschritts in die Halo-Strukturen, um das Substrat bis zu einer zweiten vordefinierten Tiefe, die kleiner als die erste vordefinierte Tiefe und kleiner als die Tiefe der Halo-Strukturen ist, im Wesentlichen zu amorphisieren. Ferner umfasst das Verfahren das Implantieren von Ionen einer zweiten vordefinierten Leitfähigkeitsart, die entgegengesetzt zur ersten Leitfähigkeitsart ist, während eines vierten Implantationsschritts in das amorphisierte Substrat.
  • Gemäß einer weiteren Ausführungsform betrifft die vorliegende Erfindung ein Verfahren zur Herstellung mindestens eines aktiven Gebiets in einem kristallinen Substrat. Das Verfahren umfasst das Implantieren von Ionen eines ersten Dotiermaterials während eines ersten Implantationsschritts durch mindestens einen Bereich der Oberfläche des Substrats, um isolierte Kristallschäden mindestens in einem Bereich des Substrats bis zu einer ersten vordefinierten Tiefe zu erzeugen, und das Implantieren von Ionen einer ersten vordefinierten Leitfähigkeitsart während eines zweiten Implantationsschritts durch mindestens einen Bereich der Oberfläche, um Halo-Strukturen in der mindestens einem Bereich des Substrats mit den Schäden zu bilden. Das Verfahren umfasst ferner das Implantieren von Ionen eines zweiten Dotiermaterials während eines dritten Implantationsschritts in die Halo-Strukturen, um das Substrat bis zu einer zweien vordefinierten Tiefe, die kleiner als die erste vordefinierte Tiefe und kleiner als die Tiefe der Halo-Strukturen ist, im Wesentlichen zu amorphisieren. Ferner umfasst das Verfahren das Implantieren von Ionen einer zweiten vordefinierten Leitfähigkeitsart, die entgegengesetzt zu der ersten Leitfähigkeitsart ist, während eines vierten Implantationsschritts in das amorphisierte Substrat.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Merkmale sowie Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen identische oder entsprechende Teile durch die gleichen Bezugszeichen belegt sind.
  • 1a bis 1d repräsentieren eine typische Prozesssequenz eines konventionellen Verfahrens zur Herstellung von Source- und Draingebieten eines Feldeffekttransistors mit dem Schritt des Implantierens schwerer Ionen, um das Substrat zu amorphisieren; und
  • 2a bis 2e repräsentieren einen Prozessablauf eines Verfahrens zur Herstellung der Source- und Draingebiete eines Feldeffekttransistors mit einer zweistufigen Schädigungs- und Amorphisierungsimplantationssequenz gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der nachfolgenden detaillierten Beschreibung sowie in den Zeichnungen gezeigt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung ist als besonders vorteilhaft zu verstehen, wenn diese zur Herstellung der aktiven Gebiete von Feldeffekttransistoren angewendet wird. Aus diesem Grunde werden im folgenden Beispiele angegeben, in denen entsprechende Ausführungsformen der vorliegenden Erfindung auf die Herstellung der aktiven Gebiete eines Feldeffekttransistors angewendet sind. Es ist jedoch zu beachten, dass die Anwendung der vorliegenden Erfindung nicht auf die Herstellung der aktiven Gebiete der Feldeffekttransistoren beschränkt ist, sondern dass die vorliegende Erfindung in jeder anderen Situation anwendbar ist, in der die Realisierung flacher Dotierprofile in einem Substrat und/oder einem Werkstück erforderlich ist. Die vorliegende Erfindung kann in all jenen Situationen ausgeführt werden, in denen es erforderlich ist, die kanalisierende Bewegung der Ionen während der Ionenimplantationsschritte zum Zwecke der Herstellung gut definierter Dotierprofile, die eine zuverlässige Dotierkonzentration sowie flache Dotierprofile aufweisen, zu steuern. Die vorliegende Erfindung kann in all jenen Situationen ausgeführt werden, in denen eine optimale Gestaltung dotierter Gebiete in einem Substrat erforderlich ist. Die vorliegende Erfindung ist daher in diesen Situationen anwendbar und die Source- und Draingebiete eines in den folgenden anschaulichen Ausführungsformen beschriebenen Feldeffekttransistors sollen einen derartigen Bereich und/oder Gebiet eines Substrats repräsentieren.
  • Mit Bezug zu den 2a bis 2e wird nunmehr eine anschauliche Ausführungsform eines zweistufigen Schädigungs- und Amorphisierungsverfahren der vorliegenden Erfindung beschrieben.
  • In 2a bezeichnet Bezugszeichen 1 ein Substrat, auf dem ein Feldeffekttransistor 100 herzustellen ist, etwa beispielsweise ein PMOS-, ein NMOS- oder ein CMOS-Transistor. Bezugszeichen 2 bezeichnet Isolationsstrukturen, die ein aktives Gebiet des Transistors 100 definieren. Die Isolationsstrukturen 2 sind als Flachgrabenisolations-(STI)strukturen vorgesehen. Es können jedoch auch andere Isolationsstrukturen, beispielsweise LOCOS-Strukturen (lokale Oxidation von Silizium) anstelle der STI-Strukturen hergestellt werden. Die Isolationsstrukturen 2 umfassen im Wesentlichen ein isolierendes Material, etwa Siliziumdioxid, Siliziumnitrid oder dergleichen. Bezugszeichen 3 betrifft eine Polysiliziumgateelektrode, die im Folgenden auch als eine Polysiliziumgatelinie bezeichnet wird, die auf einer Gateisolationsschicht 6 gebildet ist, die auf den aktiven Gebieten des Substrats 1 strukturiert ist. Ferner bezeichnen in 2a die Bezugszeichen 8da und 8db entsprechende Ionenstrahlen, denen das Substrat 1 zum Zwecke des Implantierens von Dotierstoffen durch die Bereiche der Oberfläche des Substrats 1, die nicht von der Polysiliziumlinie 3 und der Gateisolationsschicht 6 bedeckt sind, ausgesetzt ist, um die kristalline Struktur des Substrats 1 zu schädigen. Schließlich bezeichnet in 2a das Bezugszeichen 5d die Gebiete des Substrats 1, in denen die kristalline Struktur des Substrats 1 durch Einbringen des Substrats in die Ionenstrahlen 8da und 8db geschädigt worden ist. Die Gebiete 5d sind keine kontinuierlichen amorphen Gebiete, sondern enthalten isolierte Kristallschäden und/oder nicht überlappende amorphe Gebiete, wie dies deutlicher aus dem Folgenden hervorgeht.
  • In den 2b bis 2e sind die Merkmale, die bereits mit Bezug zu 2a beschrieben sind, durch die gleichen Bezugszeichen gekennzeichnet.
  • In 2b bezeichnen die Bezugszeichen 8ha und 8hb Ionenstrahlen, denen das Substrat 1 zum Zwecke des Implantierens von Dotierstoffen in das Substrat 1 ausgesetzt ist, um Halo-Strukturen in den geschädigten Gebieten 5d zu bilden. Diese Halo-Strukturen sind in 2b durch das Bezugszeichen 5h gekennzeichnet.
  • In 2c bezeichnet das Bezugszeichen 8a einen Ionenstrahl, dem das Substrat 1 zum Zwecke des Bildens von amorphen Gebieten 5a innerhalb der geschädigten Gebiete 5d ausgesetzt ist. Wie aus 2c ersichtlich ist, sind die amorphen Gebiete 5a bis zu einer Tiefe gebildet, die kleiner ist als die Tiefe der geschädigten Gebiete 5d und kleiner als die Tiefe der Halo-Strukturen 5h. In 2d bezeichnen die Bezugszeichen 5'S und 5'D Source- und Drainerweiterungs-(SDE)gebiete, die in dem Substrat 1 gebildet sind; Bezugszeichen 8e bezeichnet einen Ionenstrahl, dem das Substrat 1 zum Zwecke des Herstellens der Source- und Drainerweiterungsgebiete 5'S und 5'D ausgesetzt ist. Die Source- und Drainerweiterungsgebiete 5'S und 5'D enthalten eine geringe Dosis an Dotierstoffen in den bestrahlten Bereichen des Substrats 1, d. h. in den Bereichen des Substrats, die nicht von der Polysiliziumlinie 3 und der Gateisolationsschicht 6 bedeckt sind. Beispielsweise ist im Falle eines PMOS-Transistors eine geringe Dosis an P-Dotiermaterial, beispielsweise Bor, implantiert, während eine geringe Dosis an N-Material, beispielsweise Phosphor, im Falle eines NMOS-Transistors implantiert wird.
  • In 2e bezeichnet Bezugszeichen 7SD einen weiteren Ionenstrahl, dem das Substrat während eines weiteren Implantationsprozesses zur Herstellung der Source- und Draingebiete des Transistors 100 ausgesetzt ist. Insbesondere sind in 2e diese Source- und Draingebiete durch die Bezugszeichen 5S bzw. 5D bezeichnet. Für gewöhnlich wird ein Implantationsschritt mit hoher Dosis ausgeführt, um die endgültige Konzentration der Source- und Draingebiete 5S und 5D zu bestimmen. Für NMOS- bzw. PMOS-Bauteile wird diese starke Implantation unter Verwendung eines N- bzw. P-Dotiermaterials durchgeführt.
  • Der Herstellungsprozess für die Bildung des aktiven Gebiets des Transistors 100, wie es in 2a dargestellt ist, kann die folgenden Schritte umfassen.
  • Wie aus 2a ersichtlich ist, wurde zunächst eine Polysiliziumgatestruktur mit der Polysiliziumlinie 3 und der Gateisolationsschicht 6 gemäß gut bekannter Verfahren gebildet. Die Herstellung der aktiven Gebiete beginnt für gewöhnlich nach der Herstellung der Polysiliziumgatestruktur. Im Folgenden wird angenommen, dass die Polysiliziumgatestruktur bereits hergestellt ist und anschließend Implantationsprozesse ausgeführt werden, um die aktiven Gebiete des Feldeffekttransistors 100 zu bilden.
  • Während eines ersten Implantationsschritts gemäß der vorliegenden Erfindung wird ein leichter Ionenimplantationsschritt ausgeführt, um Ionen tief in das Siliziumsubstrat einzubringen, um Kristallschäden und/oder nicht überlappende amorphe Gebiete bis zu einer vordefinierten Tiefe in dem Substrat 1 hervorzurufen. Typische Implantationselemente sind Silizium oder Argon mit einer Implantationsenergie von mehr als 15 KeV. Es wurde beobachtet, dass bereits ungefähr 10% an Kristallschäden die kanalisierte Ionenbewegung nachfolgender implantierter Dotierstoffe deutlich reduzieren. Es ist daher nicht notwendig, eine sehr hohe Dosis von Dotierstoffen (über 1014 cm–2) anzuwenden, um das Substrat vollständig zu amorphisieren. Selbst wenn das Substrat nicht vollständig während des schädigenden leichten Ionenimplantationsschrittes amorphisiert wird, erlauben jedoch die hervorgerufenen Kristallschäden eine ausreichende Beschränkung der Halo-Implantation, die sich anschließt, so dass flache Halo-Strukturen geschaffen werden können, die ein optimal zugeschnittenes Profil zeigen. Der schädigende leichte Ionenimplantationsschritt kann bei 0° Neigungswinkel oder unter einem großen Neigungswinkel, wie dies in 2a dargestellt ist, abhängig von den Gegebenheiten ausgeführt werden. Insbesondere wenn die Implantation unter einem großen Neigungswinkel ausgeführt wird, wie in 2a gezeigt ist, erstrecken sich die geschädigten Gebiete, d. h. die Gebiete des Substrats mit den Kristallschäden, die durch die Ionenimplantation hervorgerufen werden, tief unterhalb die Polysiliziumgatestruktur. Wenn dagegen der Implantationsprozess unter einem Neigungswinkel von ungefähr 0° durchgeführt wird, d.h. das Einbringen des Substrats in einen Ionenstrahl, der ungefähr senkrecht zu der Oberfläche des Substrats verläuft, werden geschädigte Gebiete erhalten, die im Wesentlichen zu der Polysiliziumgatestruktur ausgerichtet sind. In dem speziellen Beispiel, das in 2a gezeigt ist, wird angenommen, dass der Ionenstrahl unter einem Winkel in Bezug auf die Oberfläche des Substrats so gehalten wird, dass die geschädigten Gebiete 5d gebildet werden, die sich tief unterhalb die Polysiliziumgatestruktur erstrecken. In dem speziellen in 2a gezeigten Falle ist angenommen, dass der Implantationsprozess zwei Halbperioden aufweist, wobei das Substrat 1 um 180° um eine Achse senkrecht zu der Oberfläche des Substrats am Ende der ersten Halbperiode und bei Beginn der zweiten Halbperiode gedreht wird. In diesem Falle ist das Substrat 1 dem gleichen Ionenstrahl während der ersten und der zweiten Halbperiode ausgesetzt, und die Ionenstrahlen 8 da und 8dd aus 2a zeigen an, dass das Substrat um 180° gedreht ist.
  • In jenen Fällen, in denen der Ionenstrahl bei ungefähr 0° Neigungswinkel in Bezug auf die Oberfläche des Substrats gehalten wird, muss natürlich das Substrat 1 nicht um 180° gedreht werden und der Implantationsprozess muss nicht in zwei Halbperioden unterteilt werden.
  • Wenn die geschädigten Gebiete 5d in der oben beschriebenen Weise gebildet sind, wird der Herstellungsprozess fortgesetzt, um die Halo-Gebiete in dem Substrat während des nachfolgenden Implantationsschritts zu bilden, wie dies in 2d gezeigt ist. Dazu wird das Substrat 1 den Ionenstrahlen 8ha und 8hb ausgesetzt. Diese Halo-Implantation ist selbstjustierend zu dem Kanalrand und die Dotierstoffe werden durch jene Bereiche der Oberfläche des Substrats 1, die nicht durch die Polysiliziumgatestruktur bedeckt sind, in die geschädigten Gebiete 5d implantiert. In der gleichen Weise, wie in dem ersten Implantationsschritt, der mit Bezug zu 2a beschrieben ist, können während der Halo-Implantationen die Ionenstrahlen 8ha und 8hb unter einem großen Neigungswinkel in Bezug auf die Oberfläche des Substrats oder können ungefähr senkrecht in Bezug auf die Oberfläche des Substrats, abhängig von den Gegebenheiten, gehalten werden. Wenn die Ionenstrahlen 8ha und 8hb unter einem Winkel (z. B. 30°) in Bezug auf die Oberfläche des Substrats gehalten werden, wird der Implantationsschritt wiederum in zwei Teile unterteilt; während des ersten Teils ist das Substrat dem Ionenstrahl 8ha ausgesetzt und eine Dosis entsprechend einer Hälfte der endgültigen Dosis wird implantiert. Wenn der erste Teil abgeschlossen ist, wird das Substrat um 180° um eine Achse senkrecht zu der Oberfläche des Substrats gedreht und dem Ionenstrahl 8hb ausgesetzt. Auch im Falle der 2b sind die zwei Ionenstrahlen 8ha und 8hb zum Zwecke der Klarheit dargestellt. Der Ionenstrahl 8hb während des zweiten Teils entspricht dem Ionenstrahl 8ha während des ersten Teils mit lediglich dem Unterschied, dass das Substrat 1 um 180° nach Abschluss des ersten Teils des Halo-Implantationsschritts gedreht ist. Wenn der Ionenstrahl ungefähr senkrecht zu der Oberfläche des Substrats gehalten wird, muss der Implantationsschritt nicht in zwei Segmente unterteilt werden, sondern es kann ein Implantationsprozess mit einer einzelnen Implantationsperiode ausgeführt werden, um die gewünschte endgültige Konzentration in dem Halo-Gebieten 5h zu erreichen. Ein anderer Neigungswinkel als 0° kann in jenen Situationen angewendet werden, in denen die Halo-Gebiete sich deutlich in das Kanalgebiet des Feldeffekttransistors 100 erstrecken müssen, d. h. deutlich unterhalb die Polysiliziumgatestruktur und nicht so sehr in der vertikalen Richtung. Andererseits in jenen Situationen, in denen die Halo-Strukturen sich deutlich in vertikaler Richtung und weniger in horizontaler Richtung ausdehnen müssen, ist ein senkrechter Ionenstrahl vorzuziehen, d. h. ein Ionenstrahl, der unter ungefähr 0° Neigungswinkel gehalten wird.
  • Die Halo-Gebiete 5h ermöglichen es, die Kurzkanaleffekte, insbesondere den Durchgreifeffekt, in dem Transistor 100 zu vermeiden oder zumindest zu reduzieren. Die Dotierkonzent ration in den Gebieten 5h sowie die Implantationsenergie und die Dotierstoffe werden in Abhängigkeit von der Art des auf dem Substrat 1 zu bildenden Transistors gewählt. Beispielsweise werden Borionen in NMOS- und Phosphorione in PMOS-Transistoren implantiert, um ein Halo-Durchgreifunterdrückungsgebiet in jedem Bauteil zu bilden. Typischer Weise wird Phosphor bei 90 KeV mit einer Dosis von 2 × 1013 cm–2 bei 25° Neigungswinkel in zwei Segmenten implantiert, wobei das Substrat um 180° zwischen den beiden Segmenten gedreht wird. Ähnliche Prozeduren werden für das Implantieren von Bor angewendet.
  • Es wird eine Wärmebehandlung, etwa ein Ausheizschritt, nach dem Halo-Ionenimplantationsschritt ausgeführt, um die Dotierstoffe in das Substrat zu diffundieren. Auf Grund der Tatsache, dass die geschädigten Gebiete 5d zuvor gebildet worden sind, kann die kanalmäßige Ausbreitung der Ionen während des Halo-Implantationsschrittes besser gesteuert werden. D. h., dass Implantieren der Halo-Dotierstoffe in die geschädigten Gebiete 5d führt zu Halo-Strukturen 5h, die ein optimal zugeschnittenes Dotierprofil aufweisen. Des weiteren kann die Tiefe der Halo-Gebiete 5h, d. h. die Ausdehnung der Halo-Gebiete 5h in das Substrat, besser vorherdefiniert werden, und flache Halo-Strukturen können erhalten werden.
  • Während eines anschließenden Implantationsschrittes, wie dies in 2c gezeigt ist, werden die freigelegten Bereiche des Substrats 1, d. h. die Bereiche des Substrats 1, die nicht von der Polysiliziumgatestruktur bedeckt sind, im Wesentlichen vollständig amorphisiert. Dazu wird das Substrat 1 einem Ionenstrahl 8a ausgesetzt, was zur Herstellung der amorphen Gebiete 5a aus 2c führt. Der Ionenstrahl 8a kann ungefähr senkrecht oder unter einem Neigungswinkel in Bezug auf die Oberfläche des Substrats gehalten werden. Im zuletzt genannten Falle wird der Implantationsprozess in zwei Segmente unterteilt, wobei das Substrat um 180° zwischen den beiden Segmenten gedreht wird.
  • Für gewöhnlich werden schwere inerte Ionen, etwa Germanium oder Xenon, während dieser amophisierenden Implantationsschritte mit einer Implantationsenergie typischer Weise unterhalb 150 KeV implantiert. Dieser Implantationsschritt wird angewendet, um die Kanalwirkung zu unterdrücken, die Dotierdiffusion zu reduzieren und den Aktivierungsgrad für die folgenden Source-Drain- und Source-Drain-Erweiterungsimplantationen zu verbessern. Wie aus 2c ersichtlich ist, erstrecken sich die amorphen Gebiete 5e in vertikaler Richtung in das Substrat bis zu einer Tiefe, die kleiner als eine Tiefe der geschädigten Gebiete 5d und der Halo-Strukturen 5h ist. Diese flachen amorphen Gebiete 5d können dennoch die Ionenausbreitung in Kanälen während der nachfolgenden Implantationsschritte vermeiden, so dass flache Source- und Draingebiete gebildet werden können.
  • Der Herstellungsprozess wird dann weitergeführt, um den Transistor 100 gemäß gut bekannter Verfahren zu vervollständigen.
  • Insbesondere wird während eines nächsten Schrittes, wie in 2d gezeigt ist, ein weiterer Ionenimplantationsprozess ausgeführt, um die Source/Drain-Erweiterungsgebiete 5'S und 5'D zu bilden. Dazu wird eine Dosis von ungefähr 3 × 1013 bis 3 × 1014 cm–2 an Dotierionen bei geringer Energie (30 bis 50 KeV) durch Einbringen des Substrats 1 in einen Ionenstrahl 8e implantiert. Für gewöhnlich werden N- bzw. P-Dotiermaterialien für NMOS- bzw. PMOS-Bauteile verwendet.
  • Anschließend werden dann die Source- und Draingebiete 5S und 5D des Transistors 100 während eines nachfolgenden Schrittes vervollständigt, wie dies in 2e gezeigt ist. Insbesondere werden die dielektrischen Seitenwandabstandselemente 4 zuvor an den Seitenwänden der Polysiliziumlinie 3 gemäß bekannter Verfahren hergestellt und ein weiterer Implantationsschritt mit hoher Dosis wird ausgeführt, um Dotierstoffe in jene Gebiete des Substrats einzubringen, die nicht von der Polysiliziumlinie 3 und dem Seitenwandabstandselementen 4 bedeckt sind. Am Ende des starken Ionenimplantationsschrittes werden die Source- und Draingebiete 5S und 5D gebildet, so dass diese eine vordefinierte Dotierkonzentration aufweisen. Für NMOS- und PMOS-Bauelemente wird dieser starke Implantationsschritt unter Verwendung von N- bzw. P-Dotiermaterial ausgeführt. In den Implantationsschritten, die in den 2d und 2e zur Herstellung der Source- und Drainerweiterungsgebiete und der Source- und Draingebiete gezeigt sind, ist auch die kanalartige Ausbreitung der Ionen auf Grund der geschädigten Gebiete 5d und der amorphen Gebiete 5a, die zuvor erfindungsgemäß gebildet wurden, reduziert.
  • Sobald die Source- und Draingebiete 5S und 5D gebildet sind, wird der Herstellungsprozess zur Vervollständigung des Transistors 100 gemäß bekannter Techniken fortgesetzt.
  • Alle Implantationsschritte, die mit Bezug zu den 2a bis 2e beschrieben sind, können unter einem Neigungswinkel von 0° oder unter einen großen Neigungswinkel ausgeführt werden.
  • Ferner ist die Sequenz der Implantationsschritte nicht festgelegt, sondern kann entsprechend den Gegebenheiten geändert werden. Beispielsweise kann die Amorphisierungssimplantation mit schweren Ionen zur Schaffung der amorphen Gebiete 5a zuerst ausgeführt werden und die schädigende leichte Ionenimplantation zur Herstellung der geschädigten Gebiete 5D kann danach durchgeführt werden.
  • Der Vorteil der Anwendung einer zweistufigen Schädigungs- und Amorphisierungsimplantationssequenz gemäß der vorliegenden Erfindung beruht auf der Tatsache, dass das Ausbreiten von Ionen in Kanälen reduziert werden kann, ohne das Substrat während eines starken Ionenimplantationsschrittes vollständig zu armorphisieren. Dies wird erreicht, in dem das kristalline Substrat während eines ersten leichten Ionenimplantationsschrittes vorgeschädigt wird, und anschließend das Substrat bis zu einer Tiefe armorphisiert wird, die geringer als eine Tiefe ist, bis zu der das Substrat geschädigt ist.
  • Das Schädigen des Substrats während eines leichten Ionenimplantationsprozesses führt zu der Ausbildung isolierter Kristallschäden und/oder nicht überlappende amorphe Gebiete, wodurch die Herstellung flacher Halo-Strukturen möglich ist. Isolierte Kristallschäden und/oder nicht überlappende amorphe Strukturen sind Stellen und/oder relativ kleine Gebiete, in denen die kristalline Struktur des Substrats geschädigt und/oder zerstört ist, d. h., in denen die Substratatome auf Grund der Kollisionen (sowohl nuklearer als auch elektronischer Art) der implantierten Ionen gegen die Substratatome aus ihren Gitterplätzen versetzt werden.
  • Das Substrat kann dann im Wesentlichen vollständig bis zu einer verringerten Tiefe während eines anschließenden starken Ionenimplantationsschrittes amorphisiert werden, in dem isolierte Schäden und/oder nicht überlappende amorphe Gebiete zur Überlappung gebracht werden, um eine im Wesentlichen kontinuierliche amorphe Schicht zu bilden. Das Ausbilden einer kontinuierlichen amorphen Schicht kann beitragen, um das Ausbreiten von Ionen in Kanälen während nachfolgender Ionenimplantationsschritte zur Herstellung der Source- und Drainerweiterungsgebiete und der Source- und Draingebiete zu reduzieren, so dass sehr flache Source- und Drainerweiterungsgebiete und Source- und Draingebiete geschaffen werden können, die ein optimales Dotierprofil aufweisen.
  • Anders ausgedrückt, durch Ausführen einer zweistufigen Schädigungs- und Amorphisierungsimplantationssequenz gemäß der vorliegenden Erfindung können flache Implantationsprofile erhalten werden, wobei das Substrat jedoch nicht bis zu einer großen Tiefe vollständig amorphisiert werden muss.
  • Der Herstellungsvorgang wird dadurch vereinfacht, die zeitaufwendigen konventionellen Armophisierungsimplantationsschritte können vermieden und die Herstellungskosten können minimal gehalten werden.
  • Es sollte ferner beachtet werden, dass die vorliegende Erfindung nicht auf die Herstellung aktiver Gebiete eines Feldeffekttransistors beschränkt ist, sondern dass sie all jenen Fällen angewendet werden kann, in denen die Ionenausbreitung in Kanälen während Ionenimplantationsschritte zu vermeiden ist und die Realisierung eines flachen Implantationsprofils erforderlich ist.
  • Die vorliegende Erfindung erfordert nicht das Bereitstellen einer speziellen Ausstattung, sondern kann in einem beliebigen herkömmlichen Herstellungsprozess ohne zusätzliche Kosten oder Komplexität implementiert werden.
  • Es sollte ferner beachtet werden, dass ein weiter Bereich an Änderungen und Modifikationen an den zuvor beschriebenen Ausführungsformen vorgenommen werden kann. Es sind daher die Ansprüche, einschließlich aller Äquivalente, die den Schutzbereich der Erfindung definieren sollen.

Claims (47)

  1. Verfahren zum Amorphisieren eines kristallinen Substrats mit: Implantieren von Ionen eines ersten Dotiermaterials durch eine Oberfläche des Substrats während eines ersten Implantationsschritts, um isolierte Kristallschäden in dem Substrat bis zu einer ersten vordefinierten Tiefe zu erzeugen; Implantieren von Ionen eines zweiten Dotiermaterials durch die Oberfläche des Substrats mit den isolierten Kristallschäden während eines zweiten Implantationsschritts, um das Substrat bis zu einer zweiten vordefinierten Tiefe, die kleiner als die erste vordefinierte Tiefe ist, im Wesentlichen zu amorphisieren.
  2. Verfahren nach Anspruch 1, wobei ungefähr 10 % Kristallschäden erzeugt werden.
  3. Verfahren nach Anspruch 1, wobei die Ionen des ersten Dotiermaterials leichter als jene des zweiten Dotiermaterials sind.
  4. Verfahren nach Anspruch 1, wobei Silizium (Si) Ionen oder Argon (Ar) Ionen während des ersten Implantationsschritts implantiert werden.
  5. Verfahren nach Anspruch 1, wobei während des ersten Implantationsschritts die Implantationsenergie höher als 15 KeV gehalten wird.
  6. Verfahren nach Anspruch 1, wobei während des ersten Implantationsschritts die Implantationsdosis unter 1 × 1014 cm–2 gehalten wird.
  7. Verfahren nach Anspruch 1, wobei während des zweiten Implantationsschritts Ionen von Germanium oder Xenon implantiert werden.
  8. Verfahren nach Anspruch 1, wobei während des zweiten Implantationsschritts die Implantationsenergie unter 150 KeV gehalten wird.
  9. Verfahren nach Anspruch 1, wobei während des ersten und/oder zweiten Implantationsschritts das Substrat einem Ionenstrahl ausgesetzt wird, der ungefähr senkrecht zu der Oberfläche des Substrats ausgerichtet ist.
  10. Verfahren nach Anspruch 1, wobei während des ersten und/oder zweiten Implantationsschritts das Substrat einem Ionenstrahl ausgesetzt wird, der unter einem Neigungswinkel in Bezug auf die Oberfläche des Substrats ausgerichtet ist.
  11. Verfahren nach Anspruch 1, wobei das Substrat mindestens ein halbleitendes Material aufweist.
  12. Verfahren zur Herstellung mindestens eines Feldeffekttransistors auf einem halbleitenden Substrat, wobei das Verfahren umfasst: Bilden mindestens einer Gatestruktur über einem aktiven Gebiet des mindestens einen Transistors; Implantieren von Ionen eines ersten Dotiermaterials während eines ersten Implantationsschritts durch die Oberfläche des Substrats, die nicht von der mindestens einen Gatestruktur bedeckt ist, um isolierte Kristallschäden in dem Substrat bis zu einer ersten vordefinierten Tiefe zu erzeugen; und Implantieren von Ionen eines zweiten Dotiermaterials während eines zweiten Implantationsschritts durch die Oberfläche des Substrats mit den isolierten Kristallschäden, die nicht von der mindestens einen Struktur bedeckt ist, um das Substrat bis zu einer zweiten vordefinierten Tiefe, die kleiner als die erste vordefinierte Tiefe ist, im Wesentlichen zu amorphisieren.
  13. Verfahren nach Anspruch 12, wobei ungefähr 10 % Kristallschäden erzeugt werden.
  14. Verfahren nach Anspruch 12, wobei die Ionen des ersten Dotiermaterials leichter als jene des zweiten Dotiermaterials sind.
  15. Verfahren nach Anspruch 12, wobei Silizium (Si) Ionen oder Argon (Ar) Ionen während des ersten Implantationsschritts implantiert werden.
  16. Verfahren nach Anspruch 12, wobei während des ersten Implantationsschritts die Implantationsenergie höher als 15 KeV gehalten wird.
  17. Verfahren nach Anspruch 12, wobei während des ersten Implantationsschritts die Implantationsdosis unter 1 × 1014 cm–2 gehalten wird.
  18. Verfahren nach Anspruch 12, wobei während des zweiten Implantationsschritts Ionen von Germanium oder Xenon implantiert werden.
  19. Verfahren nach Anspruch 12, wobei während des zweiten Implantationsschritts die Implantationsenergie unter 150 KeV gehalten wird.
  20. Verfahren nach Anspruch 12, wobei während des ersten und/oder zweiten Implantationsschritts das Substrat einem Ionenstrahl ausgesetzt wird, der ungefähr senkrecht zu der Oberfläche des Substrats ausgerichtet ist.
  21. Verfahren nach Anspruch 12, wobei während des ersten und/oder zweiten Implantationsschritts das Substrat einem Ionenstrahl ausgesetzt wird, der unter einem Neigungswinkel in Bezug auf die Oberfläche des Substrats ausgerichtet ist.
  22. Verfahren nach Anspruch 12, wobei das Substrat mindestens ein halbleitendes Material aufweist.
  23. Verfahren nach Anspruch 21, wobei der Feldeffekttransistor ein NMOS- und/oder ein PMOS-, und/oder ein CMOS-Transistor ist.
  24. Verfahren zur Herstellung mindestens eines Feldeffekttransistors auf einem halbleitenden Substrat, wobei das Verfahren umfasst: Bilden mindestens einer Polysiliziumgatestruktur über einem aktiven Gebiet des mindestens einem Transistors; Implantieren von Ionen eines ersten Dotiermaterials während eines ersten Implantationsschritts durch die Oberfläche des Substrats, die nicht von der Gatestruktur bedeckt ist, um isolierte Kristallschäden in dem Substrat bis zu einer ersten vordefinierten Tiefe zu erzeugen; Implantieren von Ionen einer ersten vordefinierten Leitfähigkeitsart während eines zweiten Implantationsschritts durch die Oberfläche des Substrats mit den isolierten Kristallschäden, die nicht durch die Gatestruktur bedeckt ist, um Halo-Strukturen in den Bereichen des Substrats zu bilden, die die Kristallschäden enthalten; Implantieren von Ionen eines zweiten Dortiermaterials während eines dritten Implantationsschritts in die Halo-Strukturen, um das Substrat bis zu einer zweiten vordefinierten Tiefe, die kleiner als die erste vordefinierte Tiefe und kleiner als die Tiefe der Halo-Strukturen ist, im Wesentlichen zu amorphisieren; und Implantieren von Ionen einer zweiten vordefinierten Leitfähigkeitsart, die entgegengesetzt zu der ersten Leitfähigkeitsart ist, während eines vierten Implantationsschritts in das amorphisierte Substrat.
  25. Verfahren nach Anspruch 24, wobei ungefähr 10 % Kristallschäden erzeugt werden.
  26. Verfahren nach Anspruch 24, wobei die Ionen des ersten Dotiermaterials leichter als jene des zweiten Dotiermaterials sind.
  27. Verfahren nach Anspruch 24, wobei Silizium (Si) Ionen oder Argon (Ar) Ionen während des ersten Implantationsschritts implantiert werden.
  28. Verfahren nach Anspruch 24, wobei während des ersten Implantationsschritts die Implantationsenergie höher als 15 KeV gehalten wird.
  29. Verfahren nach Anspruch 24, wobei während des ersten Implantationsschritts die Implantationsdosis unter 1 × 1014 cm–2 gehalten wird.
  30. Verfahren nach Anspruch 24, wobei während des zweiten Implantationsschritts Ionen von Germanium oder Xenon implantiert werden.
  31. Verfahren nach Anspruch 24, wobei während des zweiten Implantationsschritts die Implantationsenergie unter 150 KeV gehalten wird.
  32. Verfahren nach Anspruch 24, wobei des ersten und/oder zweiten Implantationsschritts das Substrat einem Ionenstrahl ausgesetzt wird, der ungefähr senkrecht zu der Oberfläche des Substrats ausgerichtet ist.
  33. Verfahren nach Anspruch 24, wobei der Feldeffekttransistor ein NMOS-, und/oder ein PMOS-, und/oder ein CMOS-Transisitor ist.
  34. Verfahren nach Anspruch 24, das ferner umfasst: Bilden von Abstandselementen benachbart zu einem Bereich der Seitenwände der Gatestruktur; und Implantieren von Ionen einer vordefinierten Leitfähigkeitsart entsprechend der ersten oder der zweiten Leitfähigkeitsart während eines fünften Implantationsschritts durch mindestens die Bereiche der Oberfläche, die nicht von der Gatestruktur und den Abstandselementen bedeckt sind.
  35. Verfahren nach Anspruch 24, wobei die Ionen der ersten und zweiten Leitfähigkeitsart Phosphor und Bor aufweisen.
  36. Verfahren zur Herstellung mindestens eines aktiven Gebiets in einem kristallinen Substrat, wobei das Verfahren umfasst: Implantieren von Ionen eines ersten Dotiermaterials während eines ersten Implantationsschritts durch mindestens einen Bereich der Oberfläche des Substrats, um isolierte Kristallschäden in mindestens einem Bereich des Substrats bis zu einer vordefinierten Tiefe zu erzeugen; Implantieren von Ionen einer ersten Leitfähigkeitsart während eines zweiten Implantationsschritts durch den mindestens einem Bereich der Oberfläche des Substrats mit den isolierten Kristallschäden, um Halo-Strukturen in dem mindestens einem Bereich des Substrats mit den Schäden zu bilden; Implantieren von Ionen eines zweiten Dotiermaterials während eines dritten Implantationsschritts in die Halo-Strukturen, um das Substrat bis zu einer zweiten vordefinierten Tiefe, die geringer als die erste vordefinierte Tiefe und geringer als die Tiefe der Halo-Strukturen ist, im Wesentlichen zu amorphisieren; und Implantieren von Ionen einer zweiten vordefinierten Leitfähigkeitsart, die entgegengesetzt zu der ersten Leitfähigkeitsart ist, während eines vierten Implantationsschritts in das amorphisierte Substrat.
  37. Verfahren nach Anspruch 36, das ferner umfasst: Implantieren von Ionen einer vordefinierten Leitfähigkeitsart entsprechend der ersten oder der zweiten Leitfähigkeitsart während eines fünften Implantationsschritts durch den mindestens einen Bereich der Oberfläche des Substrats.
  38. Verfahren nach Anspruch 36, wobei ungefähr 10 % Kristallschäden erzeugt werden.
  39. Verfahren nach Anspruch 36, wobei die Ionen des ersten Dotiermaterials leichter als jene des zweiten Dotiermaterials sind.
  40. Verfahren nach Anspruch 36, wobei Silizium (Si) Ionen oder Argon (As) Ionen während des ersten Implantationsschritts implantiert werden.
  41. Verfahren nach Anspruch 36, wobei während des ersten Implantationsschritts die Implantationsenergie höher als 15 KeV gehalten wird.
  42. Verfahren nach Anspruch 36, wobei während des ersten Implantationsschritts die Implantationsdosis unter 1 × 1014 cm–2 gehalten wird.
  43. Verfahren nach Anspruch 36, wobei während des zweiten Implantationsschritts Ionen von Germanium oder Xenon implantiert werden.
  44. Verfahren nach Anspruch 36, wobei während des zweiten Implantationsschritts die Implantationsenergie unter 150 KeV gehalten wird.
  45. Verfahren nach Anspruch 36, wobei des ersten und/oder zweiten Implantationsschritts das Substrat einem Ionenstrahl ausgesetzt wird, der ungefähr senkrecht zu der Oberfläche des Substrats ausgerichtet ist.
  46. Verfahren nach Anspruch 36, wobei der Feldeffekttransistor ein NMOS-, und/oder PMOS-, und/oder ein CMOS-Transistor ist.
  47. Verfahren nach Anspruch 36, wobei die Ionen der ersten und zweiten Leitfähigkeitsart Phosphor und Bor aufweisen.
DE10250888A 2002-10-31 2002-10-31 Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements Expired - Lifetime DE10250888B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10250888A DE10250888B4 (de) 2002-10-31 2002-10-31 Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements
US10/440,640 US6924216B2 (en) 2002-10-31 2003-05-19 Semiconductor device having improved doping profiles and method of improving the doping profiles of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10250888A DE10250888B4 (de) 2002-10-31 2002-10-31 Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements

Publications (2)

Publication Number Publication Date
DE10250888A1 DE10250888A1 (de) 2004-05-19
DE10250888B4 true DE10250888B4 (de) 2007-01-04

Family

ID=32115061

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10250888A Expired - Lifetime DE10250888B4 (de) 2002-10-31 2002-10-31 Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements

Country Status (2)

Country Link
US (1) US6924216B2 (de)
DE (1) DE10250888B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007015505A1 (de) * 2007-03-30 2008-10-02 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Halbleiterstruktur

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638380B2 (en) * 2000-01-05 2009-12-29 Agere Systems Inc. Method for manufacturing a laterally diffused metal oxide semiconductor device
US7429771B2 (en) * 2004-05-07 2008-09-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device having halo implanting regions
US7501332B2 (en) * 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
US7211489B1 (en) * 2004-09-07 2007-05-01 Advanced Micro Devices, Inc. Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal
US7172954B2 (en) * 2005-05-05 2007-02-06 Infineon Technologies Ag Implantation process in semiconductor fabrication
US20070037326A1 (en) * 2005-08-09 2007-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow source/drain regions for CMOS transistors
US7741699B2 (en) * 2006-06-09 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having ultra-shallow and highly activated source/drain extensions
CN100576512C (zh) * 2006-12-22 2009-12-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
US7755130B2 (en) * 2007-05-10 2010-07-13 Qimonda Ag Minority carrier sink for a memory cell array comprising nonvolatile semiconductor memory cells
US7820492B2 (en) * 2007-05-25 2010-10-26 Kabushiki Kaisha Toshiba Electrical fuse with metal silicide pipe under gate electrode
JP2010135553A (ja) * 2008-12-04 2010-06-17 Renesas Technology Corp 半導体装置およびその製造方法
CN105647105B (zh) * 2014-08-15 2019-04-23 江南大学 一种芳纶浆粕纤维增强酚醛泡沫复合材料及其制备方法
US11798991B2 (en) * 2019-06-28 2023-10-24 Intel Corporation Amorphization and regrowth of source-drain regions from the bottom-side of a semiconductor assembly
CN111599864B (zh) * 2020-05-28 2023-09-19 上海华力集成电路制造有限公司 P型mosfet及其制造方法
CN111584636B (zh) * 2020-05-28 2023-09-19 上海华力集成电路制造有限公司 P型mosfet及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5885886A (en) * 1996-12-26 1999-03-23 Lg Semicon Co., Ltd. Method for manufacturing semiconductor device
US6362063B1 (en) * 1999-01-06 2002-03-26 Advanced Micro Devices, Inc. Formation of low thermal budget shallow abrupt junctions for semiconductor devices
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144100A (en) * 1977-12-02 1979-03-13 General Motors Corporation Method of low dose phoshorus implantation for oxide passivated diodes in <10> P-type silicon
US4753895A (en) * 1987-02-24 1988-06-28 Hughes Aircraft Company Method of forming low leakage CMOS device on insulating substrate
US5420049A (en) * 1993-09-09 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of controlling photoemission from porous silicon using ion implantation
US5439831A (en) * 1994-03-09 1995-08-08 Siemens Aktiengesellschaft Low junction leakage MOSFETs
US5585286A (en) * 1995-08-31 1996-12-17 Lsi Logic Corporation Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device
EP0766295A1 (de) * 1995-09-29 1997-04-02 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Verfahren zur Herstellung einer Hochfrequenz-Bipolartransistor-Struktur mit einem schrägen Implantierungsschritt
GB2316224B (en) * 1996-06-14 2000-10-04 Applied Materials Inc Ion implantation method
US5869866A (en) * 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions
US5847428A (en) * 1996-12-06 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit gate conductor which uses layered spacers to produce a graded junction
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
JP3403312B2 (ja) * 1997-03-26 2003-05-06 三菱電機株式会社 半導体装置およびその製造方法
US6200869B1 (en) * 1998-11-06 2001-03-13 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit with ultra-shallow source/drain extensions
US6184097B1 (en) * 1999-02-22 2001-02-06 Advanced Micro Devices, Inc. Process for forming ultra-shallow source/drain extensions
US6268640B1 (en) * 1999-08-12 2001-07-31 International Business Machines Corporation Forming steep lateral doping distribution at source/drain junctions
US6297082B1 (en) * 1999-08-25 2001-10-02 United Microelectronics Corp. Method of fabricating a MOS transistor with local channel ion implantation regions
US6482724B1 (en) * 1999-09-07 2002-11-19 Texas Instruments Incorporated Integrated circuit asymmetric transistors
JP2001189448A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置及びその製造方法
US6368947B1 (en) * 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
US6720632B2 (en) * 2000-06-20 2004-04-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device having diffusion layer formed using dopant of large mass number
KR100402381B1 (ko) * 2001-02-09 2003-10-17 삼성전자주식회사 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법
US6391731B1 (en) * 2001-02-15 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Activating source and drain junctions and extensions using a single laser anneal
TW506080B (en) * 2001-02-16 2002-10-11 United Microelectronics Corp Manufacture method of deep sub-micro complementary metal oxide semiconductor with ultrashallow junction
US6632728B2 (en) * 2001-07-16 2003-10-14 Agere Systems Inc. Increasing the electrical activation of ion-implanted dopants
US6682980B2 (en) * 2002-05-06 2004-01-27 Texas Instruments Incorporated Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant
US6548361B1 (en) * 2002-05-15 2003-04-15 Advanced Micro Devices, Inc. SOI MOSFET and method of fabrication
US6703281B1 (en) * 2002-10-21 2004-03-09 Advanced Micro Devices, Inc. Differential laser thermal process with disposable spacers
DE10250611B4 (de) * 2002-10-30 2006-01-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich
DE10261374B4 (de) * 2002-12-30 2010-01-21 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von als Feldeffekttransistor ausgebildeten Halbleiterelementen mit verbesserten Dotierprofilen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5885886A (en) * 1996-12-26 1999-03-23 Lg Semicon Co., Ltd. Method for manufacturing semiconductor device
US6362063B1 (en) * 1999-01-06 2002-03-26 Advanced Micro Devices, Inc. Formation of low thermal budget shallow abrupt junctions for semiconductor devices
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007015505A1 (de) * 2007-03-30 2008-10-02 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Halbleiterstruktur
DE102007015505B4 (de) * 2007-03-30 2009-01-02 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Halbleiterstruktur
US7727827B2 (en) 2007-03-30 2010-06-01 Globalfoundries Inc. Method of forming a semiconductor structure

Also Published As

Publication number Publication date
DE10250888A1 (de) 2004-05-19
US20040087120A1 (en) 2004-05-06
US6924216B2 (en) 2005-08-02

Similar Documents

Publication Publication Date Title
DE10250888B4 (de) Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102008026213B3 (de) Verfahren zur Durchlassstromerhöhung in Transistoren durch asymmetrische Amorphisierungsimplantation
DE102006019921B4 (de) Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
DE69837054T2 (de) GASIMMERSIONSLASER-ERHITZUNGSMETHODE GEEIGNET ZUR HERSTELLUNG INTEGRIERTER SCHALTUNGEN VON REDUZIERTER GRÖßE
DE102005054218B4 (de) Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE112006001025B4 (de) Verfahren zum Ausbilden einer Halbleiteranordnung und Verfahren zum Ausbilden eines Transistors
DE102008030856B4 (de) Verfahren zur Schwellwerteinstellung für MOS-Bauelemente
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102006035669B4 (de) Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist und Verfahren zur Herstellung
DE10261374B4 (de) Verfahren zur Herstellung von als Feldeffekttransistor ausgebildeten Halbleiterelementen mit verbesserten Dotierprofilen
DE10296953T5 (de) Doppelgatetransistor und Herstellungsverfahren
DE102004062829A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10261307B4 (de) Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
WO2006058594A2 (de) Mehrfachmaske und verfahren zur herstellung unterschiedlich dotierter gebiete
DE102007022533B4 (de) Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE10245608A1 (de) Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements
DE102006015086A1 (de) Verfahren zur Herstellung äußerst flacher Übergänge mit hoher Qualität durch eine Kombination einer Festphasenepitaxie und einer Laserausheizung
DE10250611B4 (de) Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich
DE60209065T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008021563B4 (de) Verfahren zum Verringern von Defekten von Gatestrukturen von CMOS-Bauelementen während der Reinigungsprozesse durch Modifizieren eines parasitären PN-Übergangs
DE69637225T2 (de) BiCMOS-Bauteil und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right