DE10245608A1 - Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements - Google Patents

Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements Download PDF

Info

Publication number
DE10245608A1
DE10245608A1 DE10245608A DE10245608A DE10245608A1 DE 10245608 A1 DE10245608 A1 DE 10245608A1 DE 10245608 A DE10245608 A DE 10245608A DE 10245608 A DE10245608 A DE 10245608A DE 10245608 A1 DE10245608 A1 DE 10245608A1
Authority
DE
Germany
Prior art keywords
implantation
angle
substrate
inclination
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10245608A
Other languages
English (en)
Inventor
Thomas Feudel
Manfred Horstmann
Rolf Stephan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10245608A priority Critical patent/DE10245608A1/de
Priority to US10/400,226 priority patent/US7625802B2/en
Publication of DE10245608A1 publication Critical patent/DE10245608A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

Ein Verfahren zur Herstellung der Halo-Strukturen eines Feldeffekttransistors ist offenbart. Die Halo-Strukturen werden gebildet, indem Ionen eines Dotiermaterials in das Substrat implantiert werden, auf dem der Transistor zu bilden ist, wobei der Neigungswinkel des Ionenstrahls mit Bezug zu der Oberfläche des Substrats entsprechend einem vordefinierten Zeitablauf mit mehreren Implantationsperioden variiert wird.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft die Herstellung integrierter Schaltungen und betrifft insbesondere das Implantieren von Ionen von Datiermaterialien in Werkstücke und/oder Substrate, die zur Herstellung integrierter Schaltungen geeignet sind und beispielsweise für die Herstellung sogenannter "Halo-" Strukturen von Feldeftekttransistoren verwendet werden.
  • Beschreibung des Standes der Technik
  • In den vergangenen Jahren ist die Anzahl von Schaltungselementen, die auf Halbleitersubstraten herstellbar sind, ständig angewachsen. Beispielsweise können in modernen integrierten Schaltungen ein Milliarde Elemente pro Chip auf Grund der ständig voranschreitenden Miniaturisierung der Strukturgrößen vorhanden sein.
  • Gegenwärtig werden Schaltungselemente üblicher Weise mit minimalen Strukturgrößen von weniger als 0,18 μm hergestellt und der Fortschritt in der Herstellungstechnologie scheint sich in dieser Weise fortzusetzen.
  • Im speziellen Falle von Feldeffekttransistoren führt die ansteigende Dichte an Transistoren, die auf einem Substrat herstellbar sind, zusammen mit der entsprechenden Miniaturisierung der Transistoren zu einer kleineren Kanallänge und -breite. In dem Maße wie sich die Prozesstechnologie jedoch dem Punkt näherte, an dem Elemente mit einer Gatelänge von 2 μm und weniger herstellbar waren, zeigte es sich, dass MOSFET-Elemente damit begannen, Erscheinungen zeigen, die von den MOSFET-Modellen nicht vorhergesagt waren. Derartige Phänomene wurden als Kurzkanaleffekte bezeichnet und haben einen schwerwiegenden Einfluss u.a. auf die Transistoreigenschaften, etwa die Schwellwertspannung, die vom Drain verursachte Barrierenabsenkung, die Durchgreifspannung in NMOSFET unter der Oberfläche und die Durchgreifspannung in PMOSFET-Elementen.
  • Von diesen Kurzkanaleffekten hat sich die Durchgreifspannung in MOSFETS als derjenige erwiesen, der die Zuverlässigkeit der MOSFETS am stärksten beeinflusst. Die Durchgreifspannung ist eine Erscheinung, die beim Verbinden der Source- und Drainverarmungsgebiete in MOSFET auftritt. Das heißt, für eine konstante Dotierung des Kanalgebiets wird der Abstand zwischen den Verarmungsgebieträndern kleiner, wenn der Kanal kürzer wird. Wenn sich die Kanallänge ungefähr auf die Summe der beiden Übergangsverarmungsbreiten verringert, tritt die Bedingung für die Durchgreifspannung auf. Wenn die Durchgreifspannung auftritt, erniedrigt ein weiterer Anstieg der angelegten inversen Drainvorspannung die Potentialenergiebarriere für die Majoritätsträger in dem Source-Gebiet. Mit einer verringerten Barrierenhöhe weisen somit eine große Anzahl von Majoritätsträgern in dem Source-Gebiet eine ausreichende Energie auf, um von dem Source-Gebiet in das Substrat zu wanden. Einiger dieser eingespeisten Elektronen werden vom Drain-Gebiet aufgesammelt, wodurch ein Anstieg des Drainstromes unterhalb des Stellwerts verursacht wird. Die Komponente des Drainstromes unterhalb des Stellwertes, die als Folge einer Durchgreifspannung fließt, wird als der Durchgreifstrom bezeichnet.
  • Es wurden große Anstrengungen unternommen und diverse Maßnahmen getroffen, um zu verhindern, dass MOSFETs mit kurzem Kanal in den Bereich der Durchgreifspannung eintreten. Von diesen Maßnahmen hat sich das Implantieren von Dotierstoffen unter die Source/Drain-Erweiterungs-(SDE)-Gebiete als die Zuverlässigste erwiesen und ist die am häufigsten verwendete Technik zum Verhindern des Durchgreifspannungsverhaltens in Feldeffekttransistoren. Derartige Implantationen werden auch als "Halo-"Implantationen bezeichnet.
  • Im Folgenden wird mit Bezug zu den 1a bis 1c eine Beschreibung eines typischen konventionellen Vorgangs zur Herstellung der Source- und Draingebiete eines Feldeffekttransistors einschließlich eines typischen "Halo"-Implantierschritts beschrieben.
  • 1 zeigt schematisch einen MOS-Transistor 100, der auf einem Substrat 1, etwa einer Siliziumscheibe, herzustellen ist. Isolationsstrukturen 2 definieren ein aktives Gebiet des Transistors 100. Ferner bezeichnet Bezugszeichen 3 eine Polysiliziumgateelektrode des MOS-Transistors 100. Bezugszeichen 6 bezeichnet eine Gateisolationsschicht. Schließlich beziehen sich die Bezugszeichen 5'S und 5'D auf Source-Drain-Erweiterungen der Source- und Draingebiete des MOS-Transistors 100.
  • 1b zeigt den MOS-Transistor 100, sobald die Halo-Gebiete 5h während eines konventionellen Halo-Implantationsschritts gebildet sind. Insbesondere bezeichnen in 1b Bezugszeichen 7a und 7b entsprechende, unter einem Winkel, stattfindende Ionenimplantationsprozesse, denen das Substrat 1 zur Herstellung der Halo-Gebiete 5h unterzogen wird. Das während eines derartigen Prozesses implantierte Dotiermaterial ist von der gleichen Art wie der Dotierstoff, der zur Dotierung des Substrats verwendet ist. Das heißt, die Halo-Implantationen für NMOS und PMOS-Elemente werden unter Verwendung eines P- bzw. eines N-artigen Dotiermaterials durchgeführt. In gewisser Weise verstärken die Halo-Implantationen die Dotierstoffe in dem Substrat.
  • In 1c kennzeichnet Bezugszeichen 4 dielektrische Seitenwandabstandselemente, die an den Seitenwänden der Polysiliziumlinie 3 gebildet sind, und Bezugszeichen 5S und 5D bezeichnen die Source- und Draingebiete, nach dem ein Implantationsschritt mit hoher Dosis zur Festlegung der endgültigen Konzentration von Dotierstoffen in den Source- und Draingebieten ausgeführt wurden ist.
  • Ein typischer Prozessablauf zur Herstellung des in 1a gezeigten Transistors 100 kann die folgenden Schritte aufweisen.
  • Nach der Herstellung der Gateisolationsschicht 6 und der darüber liegenden Polysiliziumlinie 3 entsprechend gut bekannter Lithographieverfahren wird ein erster Ionenimplantationsschritt zum Herstellen des Source- und Drainerweiterungsgebiete 5' S und 5'D ausgeführt. Dazu wird eine Dosis von ungefähr 3 × 1013 – 3 × 1014 cm–2 an Dotierionen mit geringer Energie (30 bis 50 keV) implantiert. Der Implantationsprozess bewirkt, dass die Ränder dieser implantierten Gebiete im Wesentlichen zu dem Rand des Gates ausgerichtet sind, das heißt, dies ist ein selbstjustierender Prozess. Der erste Ionenimplantationsschritt wird mit N- und P-Dotiermaterialien für NMOS bzw. PMOS-Elemente ausgeführt.
  • In einem nächsten Schritt, wie dies in 1b gezeigt ist, werden die Halo-Strukturen 5h gebildet; dazu wird ein weiterer Ionenimplantationsschritt ausgeführt, während dessen das Substrat 1 den Ionenstrahlen 7a und 7b ausgesetzt wird. Diese Halo-Implantation ist eben so selbstjustierend zu dem Kanalrand, und Dotierstoffe werden unterhalb jener Dotierstoffe angeordnet, die in die SDE-Gebiete implantiert sind. Wie in 1b gezeigt ist, werden während der Halo-Implantationen die Ionenstrahlen 7a und 7b unter einem Neigungswinkel von ungefähr 30 Grad in Bezug auf die Oberfläche des Substrats 1 gehalten. Insbesondere wird der Implantationsschritt in zwei Teile geteilt; während des 1. Teils wird das Substrat dem Ionenstrahl 7a ausgesetzt und es wird eine Dosis entsprechend der Hälfte der endgültigen Dosis implantiert. Wenn der erste Teil abgeschlossen ist, wird das Substrat um 180 Grad um eine Achse senkrecht zur Oberfläche des Substrats gedreht und erneut dem Ionenstrahl ausgesetzt. In 1b sind der Einfachheit halber zwei Ionenstrahlen 7a und dargestellt. Der Ionenstrahl während des zweiten Teils entspricht dem Ionenstrahl 7a während des ersten Teils, wobei der einzige Unterschied darin besteht, das dass Substrat 1 um 180 Grad gedreht wird, sobald der erste Teil des Implantierschritts abgeschlossen ist.
  • Die Dotierstoftkonzentration in den Gebieten 5h sowie die Implantationsenergie und die Dotierstoffe werden in Abhängigkeit von der Art des auf dem Substrat 1 herzustellenden Transistors ausgewählt. Beispielsweise werden Borionen in NMOS- und Phosphorionen in PMOS- Elementen implantiert, um ein Halo-Gebiet zur Verhinderung der Durchgreifspannung in jedem Bauteil zu bilden. Typischer Weise wird Phosphor bei 90 keV und einer Dosis von 2 × 1013 cm–2 bei 25 Grad Neigung in zwei Segmenten implantiert, wobei das Substrat um 180 Grad zwischen den beiden Segmenten gedreht wird. Ähnliche Abläufe werden für das Implantieren von Borionen angewendet. Eine Wärmebehandlung in Form eines Ausheizschrittes wird nach dem Ionenimplantationsschritt ausgeführt, um die Dotierstoffe in das Substrat zu verteilen.
  • Die Source- und Draingebiete 5S und 5D des Transistors 100 werden dann während eines nachfolgenden Schrittes, wie dies in 1c dargestellt ist, fertiggestellt, Insbesondere werden dielektrische Seitenabstandselemente 4 an den Seitenwänden der Polysiliziumlinie 3 gemäß bekannter Techniken gebildet und es wird ein weiterer Implantationsschritt mit hoher Dosis ausgeführt, um Dotierstoffe in jene Gebiete des Substrats zu implantieren, die nicht von der Polysiliziumlinie 3 und dem Seitenwandabstandselement 4 bedeckt sind. Nach Beendigung des Implantationsschritts mit hoher Dosis werden die Source- und Drain-Gebiete 5S und 5D gebildet, die das Dotierkonzentrationsprofil aufweisen, wie es in 1c gezeigt ist. Für NMOS und PMOS-Elemente wird dieser Implantationsschritt mit hoher Dosis jeweils durch Verwendung eines N- und P-Dotiermaterials durchgeführt.
  • Der Herstellungsvorgang wird dann fortgesetzt, um den Transistor 100 gemäß dem Fachmann vertrauter Techniken zu vervollständigen.
  • Die Halo-Gebiete 5h ermöglichen es, die Durchgreifspannung in dem Transistor 100 zu verhindern oder zumindest zu reduzieren. Die Dotierkonzentration in den Halo-Gebieten 5h, wie sie in 1c gezeigt ist, kann jedoch ungeeignet sein, um andere Kurzkanaleffekte in ausreichender Weise zu verhindern und zu minimieren. Beispielsweise kann die vertikale Source-Drain-Erweiterungseindringtiefe nicht in wirksamer Weise gesteuert und/oder ausreichend gehandhabt werden, und es können ungewünschte parasitäre Substratströme auf Grund der geringen Dotierung in einem Gebiet des höchsten elektrischen Feldes, das typischer Weise an den Spitzen 5T der SDE-Gebiete 5'S und 5'D lokalisiert ist, entstehen.
    •
  • Angesichts der zuvor erläuterten Probleme wäre es daher wünschenswert, eine Technik bereitzustellen, die das Lösen oder zumindest das Reduzieren einer oder mehrerer der zuvor aufgeführten Probleme ermöglicht. Insbesondere wäre es wünschenswert, eine Technik bereitzustellen, die das Verhindern und/oder das Reduzieren nicht nur der Durchgreifspannung, sondern auch anderer Kurzkanaleffekte ermöglicht.
  • Überblick über die Erfindung
  • Im allgemeinen beruht die vorliegende Erfindung auf der Erkenntnis, dass Halo-Strukturen realisierbar sind, wodurch nicht nur die Durchgreifspannung, sondern auch andere Kurzkanaleffekte vermeidbar sind, wenn die Halo-Strukturen hergestellt werden, indem ein Ionenimplantationsschritt ausgeführt wird, während dem der Neigungswinkel variiert wird. Durch Aufteilen des Implantationsschritts in mehrere Perioden und/oder Segmente und durch Wählen eines nicht konstanten Zeitablaufs für die unterschiedlichen Perioden bei unterschiedlichen Implantationswinkeln des Implantationsschritts erhält beispielsweise jedes Bauteilgebiet seine optimale Dotiermenge, um den Kurzkanaleffekt zu unterdrücken und/oder zu minimieren, der für gewöhnlich dem Gebiet auftritt.
  • Gemäß einer Ausführungsform richtet sich die vorliegende Erfindung an ein Verfahren zum Implantieren von Ionen mindestens eines Dotiermaterials in ein Substrat durch eine Oberfläche das Substrat hindurch. Das Verfahren umfasst das Aussetzen der Oberfläche des Substrats mindestens einem Ionenstrahl des mindestens einen Dotiermaterials, wobei der Neigungswinkel des Ionenstrahls in Bezug auf die Oberfläche des Substrats gemäß einem vordefinierten Zeitablauf, der mehrere Implantierperioden mit einschließt, variiert wird. Ferner wird der Neigungswinkel innerhalb eines vordefinierten Bereichs während jeder Implantierperiode gehalten.
  • Gemäß einer weiteren Ausführungsform betrifft die vorliegende Erfindung ein Verfahren zur Herstellung mindestens eines Feldeffekttransistors auf einem Halbleitersubstrat. Das Verfahren umfasst das Bilden mindestens einer Gatestruktur auf einem aktiven Gebiet des mindestens einen Transistors und das Implantieren von Ionen mindestens eines Dotiermaterials durch die Oberfläche des Substrats in zumindest die Bereiche des Substrats, die nicht von der mindestens einen Gatestruktur bedeckt sind, indem die Oberfläche des Substrats mindestens einem Ionenstrahl des mindestens einen Dotiermaterials ausgesetzt wird. Des weiteren wird der Neigungswinkel des Ionenstrahls in Bezug auf die Oberfläche des Substrats gemäß einem vordefinierten Zeitablauf mit mehreren Implantierperioden variiert, wobei der Neigungswinkel während jeder Implantierperiode innerhalb eines vordefinierten Bereichs gehalten wird.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung mindestens eines Feldeftekttransistors auf einem Halbleitersubstrat bereitgestellt. Das Verfahren umfasst das Bilden mindestens einer Polysiliziumgatestruktur auf einem aktiven Gebiet des mindestens einen Transistors und das Implantieren von Ionen eines ersten vordefinierten Leitfähigkeitstyps während eines ersten Implantationsschrittes in mindestens die Bereiche des Substrats, die nicht von der Gatestruktur bedeckt sind. Des weiteren umfasst das Verfahren das Implantieren von Ionen eines zweiten vordefinierten Leitfähigkeitstyps, der invers ist zu dem ersten Leitfähigkeitstyps, während eines zweiten Implantationsschritts in mindestens die Bereiche des Substrats, die nicht von der Gate-Struktur bedeckt sind, wobei während einem oder beiden der ersten und zweiten Implantationsschritte der Neigungswinkel in Bezug auf die Oberfläche des Substrats gemäß einem vordefinierten Zeitablauf mit mehreren Implantierperioden variiert wird, und wobei der Neigungswinkel während jedes Implantationsschritts innerhalb eines vordefinierten Bereichs gehalten wird.
    •
  • Weitere Vorteile, Aufgaben und Merkmale, sowie Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gegen aus der folgenden detaillierten Beschreibung deutlicher hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen identische oder entsprechende Teile durch die gleichen Bezugszeichen gekennzeichnet sind.
  • 1a bis 1c repräsentieren eine typische Prozesssequenz eines konventionellen Verfahrens zur Herstellung der Source- und Draingebiete eines Feldeftekttransistors mit einem Schritt des Implantierens von Halo-Strukturen;
  • 2a bis 2d stellen das Implantieren von Dotierstoffen in das aktive Gebiet eines Feldeffekttransistors gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung dar;
  • 3a bis 3b zeigen entsprechende Beispiele von Halo-Strukturen, die durch das Implantieren von Dotierstoffen gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung verwirklicht werden; und
  • 4a und 4b repräsentieren entsprechende Beispiele von Implantationsvorrichtungen, die zum Ausführen der Implantationstechniken, die in den 2 bis 2d und 3a, 3b dargestellt sind, geeignet sind.
  • Detaillierte Beschreibung der Erfindung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der vorliegenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen offenbarten anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen vielmehr lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügte Patentansprüche definiert ist.
  • Die vorliegende Erfindung ist als besonders vorteilhaft aufzufassen, wenn diese zur Herstellung von Source- und Draingebieten von Feldeffekttransistoren angewendet wird. Aus diesem Grunde werden im folgenden Beispiele aufgeführt, in denen entsprechende Ausführungsformen der vorliegenden Erfindung auf die Herstellung von Source- und Draingebieten eines Feldeffekttransistors angewendet werden. Es sollte jedoch beachtet werden, dass die Anwendung der vorliegenden Erfindung nicht auf die Herstellung der Source- und Draingebiete von Feldeffekttransistoren beschränkt ist, sondern das die vorliegende Erfindung vielmehr in jeder anderen Situation anwendbar ist, in der die Realisierung dotierter Gebiete in einem Substrat und/oder einem Werkstück erforderlich ist. Die vorliegende Erfindung kann in all jenen Situationen eingesetzt werden, in der dotierte Gebiete herzustellen sind, wobei unterschiedliche Bereiche der Gebiete unterschiedliche Dotierstoffe aufweisen müssen, um in effizienter Weise Material- und/oder Betriebsbedingungen des interessierenden Elements einzustellen. Die vorliegende Erfindung ist daher auf diese Situation anwendbar und die Source- und Draingebiete eines in den folgenden detaillierten Ausführungsformen beschriebenen Feldeffekttransistors sollen einen derartigen Bereich und/oder ein derartiges Gebiet eines Substrats repräsentieren.
  • Mit Bezug zu den 2a bis 2d wird nun eine anschauliche Ausführungsform der Implantierverfahren gemäß der vorliegenden Erfindung beschrieben.
  • In 2a bezeichnet Bezugszeichen 1 ein Substrat, auf dem ein Feldeftekttransistor 100, etwa ein PMOS-, ein NMOS- oder CMOS-Transistor zu bilden ist. Bezugszeichen 2 betrifft Isolationsstrukturen, die ein aktives Gebiet 10 definieren. Die Isolationsstrukturen 2 sind als Flachgrabenisolations- (STI) strukturen vorgesehen. Es können jedoch andere Isolationsstrukturen, beispielsweise LOCOS-Strukturen (Lokale Oxidation von Silizium) anstelle der STI-Strukturen verwendet werden. Die Isolationsstrukturen 2 umfassen im Wesentlichen ein isolierendes Material, etwa Siliziumdioxid, Siliziumnitrid oder dergleichen. Bezugszeichen 3 kennzeichnet eine Polysiliziumgateelektrode (im weiteren als Polysiliziumgatelinie bezeichnet), die auf einer Gateisolationsschicht 6 gebildet ist, die auf dem aktiven Gebiet 10 des Substrats 1 strukturiert ist. Ferner bezeichnen in 2a die Bezugszeichen 8a1 und 8a2 entsprechende Ionenstrahlen, denen das Substrat 1 zum Zwecke des Implantierens von Dotierstoffen in die Bereiche des Substrats 1, die nicht von der Polysiliziumlinie 3 und der Gateisolationsschicht 6 bedeckt sind, ausgesetzt wird. Schließlich bezeichnen in 2a die Bezugszeichen 5'S und 5'D Source- und Drain-Erweiterungs-(SDE)-Gebiete, die in dem Substrat 1 gebildet sind. Die Source- und Drain-Erweiterungsgebiete 5'S und 5'D enthalten eine geringere Dosis an Dotierstoffen in den bestrahlten Bereichen des Substrats 1.
  • Beispielsweise wird im Falle eines PMOS-Transistors eine gewisse Dosis an P-Dotiermaterial, beispielsweise Bor, implantiert, wohingegen eine gewisse Dosis an N-Dotiermaterial, beispielsweise Phosphor, im Falle eines NMOS-Transistors implantiert wird.
  • In den 2b bis 2d sind die Elemente, die bereits mit Bezug zu 2a beschrieben sind, mit den gleichen Bezugszeichen belegt.
  • In 2b bezeichnen die Referenzzeichen 8b1 und 8b2 Ionenstrahlen, in die das Substrat 1 zum Zwecke des Implantierens von Dotierstoffen in das Substrat 1 gemäß dem erfindungsgemäßen Verfahren eingebracht wird. Der Neigungswinkel β der Ionenstrahlen 8b1 und 8b2 in Bezug auf die Oberfläche des Substrats unterscheidet sich von dem Neigungswinkel α der Ionenstrahlen 8a1 und 8a2 aus 2a.
  • In 2c bezeichnen die Bezugszeichen 8c1 und 8c2 andere Ionenstrahlen, wobei der Neigungswinkel γ dieser 8c1 und 8c2 sich von den Neigungswinkeln α und β der Ionenstrahlen 8a1, 8a2 und 8b1, 8b2 aus den 2a und 2b unterscheidet.
  • In 2d bezeichnen die Bezugszeichen 8d1 und 8d2 weitere Ionenstrahlen mit einem Neigungswinkel in Bezug auf die Oberfläche des Substrats 1, der sich von den Winkeln α, β und γ der Ionenstrahlen aus den 2a bis 2c unterscheidet.
  • Die vorliegende Erfindung kann vorteilhafter Weise auf die Herstellung von Halo-Strukturen von Feldeffekttransistoren angewendet werden. Daher wird in der folgenden anschaulichen Ausführungsform eine Beschreibung zur Herstellung von Halo-Strukturen eines Feldeffektransistors angeführt.
  • Der Herstellungsvorgang für das Bilden von Halo-Strukturen, ausgehend von dem Transistor 100, wie er in 2a gezeigt ist, kann die folgenden Schritte umfassen. Wie aus 2a ersichtlich ist, wurden eine Polysiliziumgatestruktur mit der Polysiliziumlinie 3 und der Gateisolationsschicht 6 und die Source- und Drain-Erweiterungsgebiete 5' S und 5'D zuvor durch gut bekannte Techniken hergestellt. Das Bilden der Halo-Strukturen beginnt für gewöhnlich nach dem die Source-Drain-Erweiterungsgebiete 5' S und 5'D bereits hergestellt sind. Die Halo-Strukturen können jedoch auch zuerst gebildet werden und ein Implantationsschritt zur Herstellung der Source-Drain-Erweiterungsgebiete 5'S und 5'D kann dann danach ausgeführt werden. In der in den 2a und 2d dargestellten anschaulichen Ausführungsform wird angenommen, dass die Source- und Drainerweiterungsgebiete 5' S und 5'D bereits gebildet sind und es wird ein Implantationsprozess danach ausgeführt, um die Halo-Strukturen des Feldeffekttransistors 100 zu bilden.
  • Während des Implantierprozesses gemäß der vorliegenden Erfindung zur Bildung der Halo-Strukturen des Feldeffekttransistors 100 wird der Neigungswinkel zwischen dem Ionenstrahl und der Oberfläche des Substrats 1 nicht konstant gehalten, wie dies in den konventionellen Verfahren der Fall ist, sondern dieser wird während des Implantationsprozesses gemäß eines vordefinierten Zeitablaufs variiert. Das heißt, der Implantationsprozess umfasst mehrere Implantationsperioden und/oder Segmente unterschiedlicher Länge, und der Neigungswinkel zwischen dem Ionenstrahl und der Oberfläche des Substrats wird von jedem Segment zu dem nachfolgenden Segment variiert.
  • Durch Wählen eines nicht konstanten Zeitablaufs für die unterschiedlichen Perioden ( bei unterschiedlichen Implantationswinkeln) des Implantationsprozesses erhält jeder Substratbereich seine optimale Dotierkonzentration, um entsprechende Kurzkanaleffekte, die in diesem Gebiet bestehen, zu unterdrücken oder zu minimieren.
  • Das heißt, wenn ein Zeitablauf für Implantationsschritt ausgewählt wird, und der Neigungswinkel, die Implantationsdosis und die Implantationsenergie geeignet während dieses Zeitablaufs variiert werden, ist es möglich, dotierte Halo-Strukturen zu verwirklichen, wobei unterschiedliche Gebiete unterschiedliche Dotierkonzentrationen aufweisen, wodurch es möglich ist, unterschiedliche Kurzkanaleffekte zu minieren und/oder zu verhindern. Wenn beispielsweise die Implantationsperiode mit einem Neigungswinkel von 90 Grad verlängert und die Implantationsenergie- und dosis erhöht werden, werden Halo-Strukturen realisiert, die sich tiefer in der vertikalen Richtung erstrecken, so dass die vertikale Source-Drain-Erweiterungseindringtiefe besser steuerbar ist. Wenn andererseits das Implantationssegment mit einem kleinen Neigungswinkel verlängert und die Implantationsdosis und die Implantationsenergie erhöht werden, können Halo-Strukturen, die sich im Kanalgebiet des Transistors in breiter Weise ausdehnen, realisiert werden, wodurch es möglich ist, den Kurzkanaleffekt und die Source-Drain-Durchgreifspannung in effizienter Weise zu reduzieren.
  • In der in den 2a bis 2d dargestellten anschaulichen Ausführungsform umfasst das Verfahren zum Implantieren von Dotierstoffen in ein Substrat gemäß der vorliegenden Erfindung vier Perioden oder Segmente, die jeweils in den 2a, 2b, 2c und 2d dargestellt sind. Während einer ersten Periode wird der Ionenstrahl unter dem vordefinierten Neigungswinkel α in Bezug auf die Oberfläche des Substrats 1 gehalten; in einem speziellen Beispiel beträgt der Winkel α ungefähr 30 Grad. Der Neigungswinkel α kann im Wesentlichen während des ersten Implantationssegments konstant gehalten werden, oder dieser kann innerhalb eines vordefinierten Bereichs gehalten werden. Das heißt, der Winkel α kann äußerst langsam, beispielsweise von 29,5 auf 30,5 Grad variiert werden, so dass eine effektive Dotierkonzentration im Wesentlichen einem Neigungswinkel von 30 Grad entspricht. Während des ersten Implantationssegments können die Implantationsdosis und die Implantationsenergie in Abhängigkeit von dem zu erreichenden Ergebnis und dem endgültigen zu erhaltenden Konzentrationsprofil vordefiniert werden. Wenn beispielsweise Halo-Strukturen zu bilden sind, die sich weit über die Ränder der Gate-Struktur hinaus erstrecken sollen, z. B. sich tief in das Kanalgebiet unter der Gate-Isolationsschicht 6 erstrecken sollen, kann eine hohe Implantationsdosis und Implantationsenergie während der Implantationsperiode, in der der Neigungswinkel α bei ungefähr 30 Grad oder weniger gehalten wird, gewählt werden. Der erste Implantationsprozess kann zwei Halbperioden umfassen, wobei das Substrat um 180 Grad um eine Achse senkrecht zu der Oberfläche am Ende der ersten Halbperiode und bei Eintritt in die zweite Halbperiode gedreht wird.
  • In diesem Falle wird das Substrat dem gleichen Ionenstrahl während der ersten und der zweiten Halbperiode unterworfen, und die Ionenstrahlen 8a1 und 8a2 zeigen einfach an, dass das Substrat um 180 Grad gedreht ist. Alternativ kann die Orientierung des Ionenstrahls modifiziert werden, beispielsweise durch Drehen der Ionenstrahlquelle, um das Substrat den zwei Ionenstrahlen 8a1 und 8a2 während der ersten und der zweiten Halbperiode auszusetzen, wobei beide Ionenstrahlen 8a1 und 8a2 den gleichen Neigungswinkel in Bezug auf die Oberfläche des Substrats 1 bilden.
  • Der Implantationsvorgang wird dann durch Variieren des Neigungswinkels und Implantieren von Dotierstoffen während eines zweiten Implantationssegments fortgesetzt, wie dies in 2b gezeigt ist. In einem besonderen Beispiel wird der Neigungswinkel β mit ungefähr 55 Grad gewählt. Während der zweiten Periode kann der Neigungswinkel β wiederum konstant gehalten werden oder innerhalb eines vordefinierten Bereiches gehalten werden. Ferner kann die Länge der zweiten Periode sich von der Länge der ersten Periode unterscheiden oder kann mit der Länge der ersten Periode übereinstimmen. Während der zweiten Periode können ferner die Implantationsdosis und -energie in Abhängigkeit von dem endgültigen Konzentrationsprofil, das erreicht werden soll, ausgewählt werden. Sowohl die Implantationsdosis als auch die -energie oder beide können sich von der Implantationsdosis und -energie, die während der ersten Implantationsperiode ausgewählt wurde, unterscheiden oder mit diesen übereinstimmen. In der gleichen Weise wie in der ersten Periode kann die zweite Implantationsperiode in zwei Halbperioden unterteilt werden, von denen jede eine Länge entsprechend der Hälfte der Gesamtlänge der Periode aufweist, wobei das Substrat 1 um 180 Grad um eine Achse senkrecht zu der Oberfläche am Ende der ersten Halbperiode gedreht wird. In diesen Falle zeigen die Bezugszeichen 8b1 und 8b2 die Strahlen an, denen das Substrat bei Beginn der zweiten Halbperiode ausgesetzt wird. Alternativ kann das Substrat 1 zwei Ionenstrahlen 8a1 und 8b2 während der ersten und der zweiten Halbperiode ausgesetzt werden, wobei die Ionenstrahlen 8b1 und 8b2 den gleichen Neigungswinkel β bilden.
  • Der Implantationsprozess wird dann mit einem dritten Neigungswinkel γ von ungefähr 60 Grad oder einem vorgewählten Bereich um diesen Wert herum für die Ionenstrahlen 8c1 und 8c2 fortgesetzt, wie dies in 2c gezeigt ist. In der gleichen Weise wie im Falle der ersten beiden Perioden kann die dritte Periode auch in Halbperioden unterteilt werden, wobei entweder das Substrat 1 um ungefähr 180 Grad während der zweiten Halbperiode gedreht wird oder die Drehung des Ionenstrahls geändert wird. Die Gesamtlänge der dritten Periode kann einer oder beiden Längen der ersten und zweiten Periode entsprechen; alternativ kann die Gesamtlänge der 3. Periode sich von der Länge der ersten und der zweiten Periode unterscheiden.
  • Die Implantationsdosis und -energie während der dritten Periode sind vordefiniert und können der Implantationsdosis und -energie, die jeweils für die ersten und die zweiten Perioden vorgewählt sind, entsprechen oder sich von diesen unterscheiden.
  • Während einer abschließenden Implantationperiode, wie dies in 2d gezeigt ist, wird der Implantationsprozess mit einem vorgewählten Neigungswinkel δ von ungefähr 90 Grad ausgeführt. Während dieser letzten Implantationsperiode, die wiederum zwei Halbperioden aufweisen kann, werden die Implantationsdosis und -energie als eine Funktion des endgültigen zu erhaltenden Konzentrationsprofils gewählt. Der Neigungswinkel δ ist entweder konstant oder kann in einem vordefinierten Bereich gehalten werden. Das Substrat 1 wird um 180 Grad am Ende der ersten Halbperiode und zu Beginn der zweiten Halbperiode gedreht, wobei die Ionenstrahlen 8d1 und 8d2 aus 2d anzeigen, dass das Substrat 1 gedreht ist. Alternativ kann das Substrat zwei Ionenstrahlen 8d1 und 8d2 ausgesetzt werden, die unterschiedlich orientiert sind, die aber einen gleichen Neigungswinkel δ in Bezug auf die Oberfläche des Substrats bilden.
  • Am Ende des Implantierprozesses, wie dieser mit Bezug zu den 2a bis 2d dargestellt ist, wird eine Wärmebehandlung typischer Weise ausgeführt, um ein Diffundieren der Implantierstoffe in das Substrat zu ermöglichen. Die Temperatur und die Länge dieser Wärmebehandlung werden ebenso als eine Funktion der endgültigen zu erreichenden Konzentration gewählt. In den 3a und 3b sind zwei Beispiele gezeigt, die eine Halo-Struktur 5h darstellen, die durch Implantieren von Dotierstoffen in Source- und Draingebiete eines Feldeftekttransistors 100 gemäß der vorliegenden Erfindung realisiert sind. Wie aus 3a ersichtlich ist, erstrecken sich die darin dargestellten Halo-Strukturen 5h deutlich in der vertikalen Richtung und weniger in das Kanalgebiet des Feldeftekttransistors 100. Dies bedeutet, dass Dotierstoffe gemäß einem Zeitablauf implantiert wurden, wobei die Perioden mit Neigungswinkel von ungefähr 90 Grad vorherrschend sind, d. h. diese Perioden sind länger als die Perioden mit kleinen Neigungswinkeln, beispielsweise 30 Grad und weniger. Die Implantationsdosis und -energie während der Implantationsperioden mit Neigungswinkeln von ungefähr 90 Grad wurden größer gewählt, als die Implantationsdosis und -energie während der Implantationsperioden mit kleinen Neigungswinkeln.
  • Im 3b ist ein weiteres Beispiel von Halo-Strukturen 5h dargestellt, die gemäß dem erfindungsgemäßen Implantationsprozess hergestellt sind. Die Halo-Strukturen aus 3b erstrecken sich deutlich in den Kanalbereich des Transistors 100 und weniger in der vertikalen Richtung. Dies bedeutet, dass Ionen mit geringen Neigungswinkeln während längerer Perioden und mit relativ hoher Implantationsdosis und -energie implantiert wurden.
  • Obwohl die anschauliche Ausführungsform der vorliegenden Erfindung, wie sie mit Bezug den 2a und 2d beschrieben ist, vier Implantationsperioden (2a bis 2d) aufweist, sollte beachtet werden, dass eine beliebige Anzahl von Implantationsperioden angewendet werden können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Beispielsweise können 2 bis 10 Perioden oder mehr unter beispielsweise unterschiedlichen Implantationswinkeln vorgesehen sein, abhängig von der endgültigen in dem Substrat 1 zu erhaltenden Konzentration.
  • Ferner sollte beachtet werden, dass der Implantationsprozess nicht unterbrochen werden muss, wenn der Neigungswinkel gemäß dem vordefinierten Zeitablauf variiert wird, sondern dass dieser fortgesetzt werden kann, während der Neigungswinkel von einer Implantationsperiode zur nächsten geändert wird.
  • Wenn die Halo-Strukturen 5h in der oben beschriebenen Weise hergestellt sind, wird der Herstellungsvorgang gemäß bekannter Techniken zur Vervollständigung des Transistors 100 fortgesetzt. Wenn typischer Weise die Halo-Strukturen 5a gebildet sind, wird ein Implantationsschritt mit hoher Dosis (in den Fig. nicht dargestellt) ausgeführt, um die Source- und Draingebiete 5S und 5D des Transistors 100 herzustellen.
  • Der Vorteil des Herstellens von Halo-Strukturen gemäß dem erfindungsgemäßen Implantationsprozess beruht auf der Tatsache, dass jedes Bauteilgebiet seine optimale Dotiermenge erhält, um in geeigneter Weise Material- und/oder funktionelle Eigenschaften einzustellen. Dies wird erreicht, indem ein spezieller Zeitablauf vordefiniert und der Neigungswinkel des Ionenstrahls entsprechend diesem Zeitablauf variiert wird. Abhängig von den Gegebenheiten können die Implantationsdosis und die Implantationsenergie ebenso während des vorbestimmten Zeitablaufs geändert werden.
  • Anders als bei dem konventionellen Prozessablauf, wie dieser mit Bezug zu den 1a bis 1d beschrieben ist, ermöglicht die vorliegende Erfindung die Herstellung eines erforderlichen Dotierprofiles mittels eines einzelnen Implantierprozesses. Beispielsweise kann konventioneller Weise eine einzelne Implantierung die Bauteileingenschaften hinsichtlich eines einzelnen nachteiligen Effekts verbessern, beispielsweise hinsichtlich der Durchgreifspannung. Somit sind für das Steuern anderer Effekte, etwa die vertikale Eindringtiefe der Sour ce-Drain-Erweiterungsgebiete mehrere Implantationsschritte erforderlich, wodurch die Prozesszeit zunimmt und die Anlagenausnutzung schlechter wird. Beispielsweise kann es erforderlich sein, drei Implantationen, beispielsweise zum Unterdrücken der Durchgreifspannung, und zum Steuern des vertikalen Dotierprofils mittels einer ersten, flachen und einer zweiten tiefen Halo-Implantation durchzuführen.
  • Gemäß den zuvor beschriebenen Ausführungsformen kann jedoch ein einzelner Implantationsprozess ausgeführt werden, wodurch ein noch besseres Ergebnis erreicht wird, dadurch dass der Übergang zwischen den einzelnen Implantationsgebieten kontinuierlicher und glatter ist. Dieser glatte Übergang führt zu einer reduzierten parasitären Übergangskapazität und damit zu einem verbesserten Wechselstromverhalten des Transistors.
  • In anderen Ausführungsformen können die für bessere Bauteileigenschaften erforderlichen Implantationen als einzelne Prozesse ausgeführt werden, beispielsweise wenn eine Implantationsenergie und/oder eine Implantationsdosis nicht in einfacher Weise während es Betriebs einer Implantationsanlage geändert werden können, wohingegen jede Implantation mehrere Implantationswinkel aufweist, um einen gewünschten glatten Übergang zwischen den unterschiedlichen Implantationsgebieten, die durch die einzelnen Prozesse erzeugt werden, zu erreichen.
  • In einer Ausführungsform kann eine flache Oberflächenimplantation mit Bor bei ungefähr 3– 9 keV und ungefähr 30 bis 65 keV für Arsen bei einer Dosis von ungefähr 3–7 × 1013 Atome/cm2 für beide ausgeführt werden. Der Neigungswinkel kann kontinuierlich in einem Bereich von ungefähr 35 bis 45 Grad variiert werden. Eine Implantation zur Unterdrückung der Durchgreifspannung kann bei ungefähr 5–11 keV mit Bor und bei ungefähr 40 bis 80 KeV für Arsen bei einer Dosis von ungefähr 5 × 1012 bis 1 × 1013 Atome/cm2 für beide ausgeführt werden, wobei der Neigungswinkel kontinuierlich zwischen ungefähr 20 bis 35 Grad variiert werden kann. Bor und Arsen können für NMOS bzw. PMOS-Transistoren verwendet werden.
  • Die vorliegende Erfindung erlaubt das Implantieren beliebiger Dotierstoffe; beispielsweise können Dotierstoffe von inversem Leitfähigkeitstyp implantiert werden. Im Falle von NMOS-Transistoren können beispielsweise P-Ionen zur Herstellung der Halo-Strukturen implantiert werden. Beispielsweise können Bor-Ionen dafür implantiert werden. Wenn Halo-Strukturen von PMOS-Transistoren herzustellen sind, werden N-Ionen, die beispielsweise Phosphor aufweisen, implantiert.
  • Es ist ferner anzumerken, dass die vorliegende Erfindung nicht auf die Herstellung von Halo-Strukturen beschränkt ist, sondern in all jenen Fällen angewendet werden kann, in denen die Herstellung implantierter Gebiete in einem Substrat erforderlich ist, das ein vordefiniertes Konzentrationsprofil aufweisen soll. Beispielsweise kann die vorliegende Erfindung ausgeführt werden, um Source-Drain-Erweiterungsgebiete sowie die Source- und Draingebiete der Feldeffekttransistoren zu bilden.
  • Die vorliegende Erfindung benötigt keine spezielle Ausrüstung, sondern kann in einem herkömmlichen Herstellungsprozess, ohne Kosten oder Komplexität hinzuzufügen, eingeführt werden.
  • Die Art, wie der Neigungswinkel während des Implantationsprozesses variiert wird, kann in Abhängigkeit von den Gegebenheiten gewählt werden. Beispielsweise kann der Neigungswinkel durch Rotation der Ionenquelle oder durch Rotation des Ziels, d. h. des Substrats, um eine vordefinierte Achse variiert werden.
  • In 4a ist ein Beispiel dargestellt, in dem ein Substrat auf einer Halterung 10 angeordnet ist, die so ausgebildet ist, dass diese um eine vordefinierte Achse drehbar ist, so dass mehrere Neigungswinkel α, β und γ erreicht werden können.
  • In dem in 4b gezeigten Beispiel eines Teils einer Ionenimplantationsanlage ist das Substrat 1 auf einer fixierten Halterung 10 angeordnet und die Ionenquelle 12 ist ausgebildet, um um eine Achse 13 (senkrecht zur Zeichenebene) drehbar zu sein, so dass unterschiedliche Neigungswinkel zwischen einem ausgesandten Strahl 8 und der Oberfläche des Substrats 1 erhalten werden können.
  • Selbstverständlich kann eine Anlage bereitgestellt werden, die sowohl eine drehbare Halterung 10, wie sie in 4a gezeigt ist, und eine drehbare Ionenquelle, wie sie in 4b gezeigt ist, aufweist.
  • Selbstverständlich kann eine Vielzahl an Änderungen und Modifikationen an den zuvor beschriebenen Ausführungsformen durchgeführt werden. Selbstverständlich sind es die Ansprüche einschließlich aller Äquivalente, die den Schutzbereich der Erfindung definieren sollen.

Claims (48)

  1. Verfahren zum Implantieren von Ionen mindestens eines Dotiermaterials in ein Substrat durch eine Oberfläche des Substrats, wobei das Verfahren umfasst: Aussetzen der Oberfläche des Substrats mindestens einem Ionenstrahl des mindestens einen Dotiermaterials; wobei ein Neigungswinkel des Ionenstrahls in Bezug auf die Oberfläche des Substrats entsprechend einem vordefinierten Zeitablauf mit mehreren Implantationsperioden variiert wird, und wobei während jeder Implantationsperiode der Neigungswinkel in einem vordefinierten Bereich gehalten wird.
  2. Verfahren nach Anspruch 1, wobei die Implantationsperioden unterschiedliche Längen aufweisen.
  3. Verfahren nach Anspruch 1, wobei der Neigungswinkel während jeder Implantationsperiode konstant gehalten wird.
  4. Verfahren nach Anspruch 1, wobei die Implantationsenergie gemäß dem vordefinierten Zeitablauf variiert wird, und wobei während jeder Implantationsperiode die Implantationsenergie in einem vordefinierten Bereich gehalten wird.
  5. Verfahren nach Anspruch 4, wobei die Implantationsenergie während jeder Implantationsperiode konstant gehalten wird.
  6. Verfahren nach Anspruch 1, wobei die Implantationsdosis entsprechend einem vordefinierten Zeitablaufs variiert wird, und wobei während jeder Implantationsperiode die Implantationsdosis in einem vordefinierten Bereich gehalten wird.
  7. Verfahren nach Anspruch 6, wobei die Implantationsdosis während jeder Implantationsperiode konstant gehalten wird.
  8. Verfahren nach Anspruch 1, wobei das Substrat um ungefähr 180 Grad um eine Achse, die im Wesentlichen senkrecht zu der Oberfläche ist, mindestens ein Mal während jeder Implantationsperiode gedreht wird.
  9. Verfahren nach Anspruch 1, wobei der Neigungswinkel durch Drehen des Substrats um eine vordefinierte Achse geändert wird.
  10. Verfahren nach Anspruch 1, wobei der Neigungswinkel durch Variieren der Orientierung des Ionenstrahls variiert wird.
  11. Verfahren nach Anspruch 1, wobei das Substrat mindestens ein halbleitendes Material umfasst.
  12. Verfahren nach Anspruch 1, wobei der Neigungswinkel von ungefähr 0–90 Grad variiert wird.
  13. Verfahren nach Anspruch 1, wobei das mindestens eine Dotiermaterial Phosphor oder Bor aufweist.
  14. Verfahren zur Herstellung mindestens eines Feldeffekttransistors auf einem halbleitenden Substrat, wobei das Verfahren umfasst: Bilden mindestens einer Gatestruktur über einem aktiven Gebiet des mindestens einen Transistors; Implantieren von Ionen des mindestens einen Dotiermaterials durch die Oberfläche des Substrats in mindestens die Bereiche des Substrats, die nicht von der mindestens einen Gatestruktur bedeckt sind, durch Aussetzen der Oberfläche des Substrats mindestens einem Ionenstrahl des mindestens einen Dotiermaterials, wobei der Neigungswinkel des Ionenstrahls in Bezug auf die Oberfläche des Substrats gemäß einem vordefinierten Zeitablauf mit mehreren Implantationsperioden variiert wird, und wobei der Neigungswinkel während jeder Implantationsperiode in einem vordefinierten Bereich gehalten wird.
  15. Verfahren nach Anspruch 14, wobei die Implantationsperioden unterschiedliche Längen aufweisen.
  16. Verfahren nach Anspruch 14, wobei der Neigungswinkel während jeder Implantationsperiode konstant gehalten wird.
  17. Verfahren nach Anspruch 14, wobei die Implantationsenergie gemäß dem vordefinierten Zeitablauf variiert wird, und wobei während jeder Implantationsperiode die Implantationsenergie in einen vordefinierten Bereich gehalten wird.
  18. Verfahren nach Anspruch 17, wobei die Implantationsenergie während jeder Implantationsperiode konstant gehalten wird.
  19. Verfahren nach Anspruch 14, wobei die Implantationsdosis entsprechend einem vordefinierten Zeitablaufs variiert wird, und wobei während jeder Implantationsperiode die Implantationsdosis in einem vordefinierten Bereich gehalten wird.
  20. Verfahren nach Anspruch 19, wobei die Implantationsdosis während jeder Implantationsperiode konstant gehalten wird.
  21. Verfahren nach Anspruch 14, wobei das Substrat um ungefähr 180 Grad um eine Achse, die im Wesentlichen senkrecht zu der Oberfläche ist, mindestens ein Mal während jeder Implantationsperiode gedreht wird.
  22. Verfahren nach Anspruch 14, wobei der Neigungswinkel durch Drehen des Substrats um eine vordefinierte Achse geändert wird.
  23. Verfahren nach Anspruch 14, wobei der Neigungswinkel durch Variieren der Orientierung des Ionenstrahls variiert wird.
  24. Verfahren nach Anspruch 14, wobei der Neigungswinkel von ungefähr 0–90 Grad variiert wird.
  25. Verfahren nach Anspruch 14, wobei das mindestens eine Dotiermaterial Phosphor oder Bor aufweist.
  26. Verfahren nach Anspruch 14, wobei der Feldeffekttransistor ein NMOS-, ein PMOS-, oder ein CMOS-Transistor ist.
  27. Verfahren zur Herstellung mindestens eines Feldeffekttransistors auf einem halbleitenden Substrat, wobei das Verfahren umfasst: Bilden mindestens einer Polysiliziumgatestruktur über einem aktiven Gebiet des mindestens einen Transistors; Implantieren von Ionen eines ersten Leitfähigkeittyps während eines ersten Implatantationsschritt in mindestens die Bereiche des Substrats, die nicht von der Gate-Struktur bedeckt sind; Implantieren von Ionen eines zweiten vordefinierten Leitfähigkeitstyps, der invers ist zu dem ersten Leitfähigkeitstyp, während eines zweiten Implantationsschritt in mindestens die Bereiche des Substrats, die nicht von der Gate-Struktur bedeckt sind; wobei während des ersten oder des zweiten Implantationsschritts oder während beider Schritte der Neigungswinkel des Ionenstrahls in Bezug auf die Oberfläche des Sub strats gemäß einem vordefinierten Zeitablauf mit mehreren Implantationsdioden variiert wird, und wobei der Neigungswinkel während jeder Implantationsperiode in einem vordefinierten Bereich gehalten wird.
  28. Verfahren nach Anspruch 27, das ferner umfasst: Bilden von Abstandselementen benachbart zu einem Bereich der Seitenwände der Gatestruktur; und Implantieren von Ionen eines vordefinierten Leitfähigkeitstyps entsprechend dem ersten oder zweiten Leitfähigkeitstyps während eines dritten Implantationsschritts in mindestens die Bereiche des Substrats, die nicht von der Gate-Struktur oder den Abstandselementen bedeckt sind.
  29. Verfahren nach Anspruch 27, wobei die Implantationsperioden unterschiedliche Längen aufweisen.
  30. Verfahren nach Anspruch 27, wobei der Neigungswinkel während jeder Implantationsperiode konstant gehalten wird.
  31. Verfahren nach Anspruch 27, wobei während eines beider Implantationsschritte die Implantationsenergie gemäß dem vordefinierten Zeitablauf variiert wird, und wobei während jeder Implantationsperiode die Implantationsenergie in einen vordefinierten Bereich gehalten wird.
  32. Verfahren nach Anspruch 31, wobei die Implantationsenergie während jeder Implantationsperiode konstant gehalten wird.
  33. Verfahren nach Anspruch 27, wobei während eines oder beider Implantationsschritte die Implantationsdosis entsprechend einem vordefinierten Zeitablaufs variiert wird, und wobei während jeder Implantationsperiode die Implantationsdosis in einem vordefinierten Bereich gehalten wird.
  34. Verfahren nach Anspruch 33, wobei die Implantationsdosis während jeder Implantationsperiode konstant gehalten wird.
  35. Verfahren nach Anspruch 27, wobei das Substrat um ungefähr 180 Grad um eine Achse, die im Wesentlichen senkrecht zu der Oberfläche ist, mindestens ein Mal während jeder Implantationsperiode gedreht wird.
  36. Verfahren nach Anspruch 27, wobei der Neigungswinkel durch Drehen des Substrats um eine vordefinierte Achse geändert wird.
  37. Verfahren nach Anspruch 27, wobei der Neigungswinkel durch Variieren der Orientierung des Ionenstrahls variiert wird.
  38. Verfahren nach Anspruch 27, wobei der Neigungswinkel von ungefähr 0–90 Grad variiert wird.
  39. Verfahren nach Anspruch 27, wobei der Feldeffekttransistor ein NMOS-, ein PMOS- oder ein C-MOS-Transistor ist.
  40. Verfahren nach Anspruch 27, wobei die Ionen der ersten und der zweiten Leitfähigkeitsart Phosphor und Bor aufweisen.
  41. Das Verfahren nach Anspruch 1, wobei der Neigungswinkel kontinuierlich variiert wird.
  42. Das Verfahren nach Anspruch 14, wobei der Neigungswinkel kontinuierlich variiert wird.
  43. Das Verfahren nach Anspruch 27, wobei der Neigungswinkel kontinuierlich variiert wird.
  44. Das Verfahren nach Anspruch 27, wobei der Neigungswinkel kontinuierlich variiert wird.
  45. Verfahren zum Herstellen von Halo-Implantationsgebieten in einem Halbleiterelement, mit: Bilden einer Gateelektrodenstruktur über einem halbleitenden Substrat; Ausführen mehrerer Ionenimplantationsprozesse unter einem Winkel, um das Halo-Implantationsgebiet in dem Substrat in der Nähe der Gateelektrodenstruktur herzustellen, wobei jeder der unter einem Winkel ausgeführten Implantationsprozesse unter einem unterschiedlichen Winkel ausgeführt wird.
  46. Das Verfahren nach Anspruch 45, wobei das Ausführen der mehreren Ionenimplantationsprozesse unter einem Winkel umfasst: Ausführen zumindest zweier Implantationsprozesse unter einem Winkel, wobei die gleiche Art an Dotiermaterial verwendet wird.
  47. Das Verfahren nach Anspruch 45, wobei das Durchführen der mehreren Ionenimplantationsprozesse unter einem Winkel umfasst: Ausführen mindestens dreier Implantationsprozesse unter einem Winkel, wobei die gleiche Art an Dotiermaterial verwendet wird.
  48. Das Verfahren nach Anspruch 45, wobei Ausführen der mehreren Ionenimplantationsprozesse unter einem Winkel umfasst: Ausführen mindestens von vier Implantationsprozesse unter einem Winkel, wobei die gleiche Art an Dotiermaterial verwendet wird.
DE10245608A 2002-09-30 2002-09-30 Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements Withdrawn DE10245608A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10245608A DE10245608A1 (de) 2002-09-30 2002-09-30 Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements
US10/400,226 US7625802B2 (en) 2002-09-30 2003-03-27 Semiconductor device having improved halo structures and a method of forming the halo structures of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10245608A DE10245608A1 (de) 2002-09-30 2002-09-30 Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements

Publications (1)

Publication Number Publication Date
DE10245608A1 true DE10245608A1 (de) 2004-04-15

Family

ID=32009994

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10245608A Withdrawn DE10245608A1 (de) 2002-09-30 2002-09-30 Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements

Country Status (2)

Country Link
US (1) US7625802B2 (de)
DE (1) DE10245608A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012223655B4 (de) * 2011-12-21 2015-02-26 International Business Machines Corporation Bildung von Source-Drain-Erweiterungen in Metall-Ersatz-Gate-Transistoreinheit

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420233B2 (en) * 2003-10-22 2008-09-02 Micron Technology, Inc. Photodiode for improved transfer gate leakage
US7348576B2 (en) 2005-03-16 2008-03-25 Varian Semiconductor Equipment Associates, Inc. Technique for ion beam angle process control
US7868305B2 (en) * 2005-03-16 2011-01-11 Varian Semiconductor Equipment Associates, Inc. Technique for ion beam angle spread control
US7394078B2 (en) 2005-03-16 2008-07-01 Varian Semiconductor Equipment Associates, Inc. Technique for ion beam angle spread control for advanced applications
US20070148926A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
ITMI20061541A1 (it) * 2006-08-02 2008-02-03 St Microelectronics Srl Processo per fabbricare un transistore tft
US20080079116A1 (en) * 2006-10-03 2008-04-03 Luo Yuan MOS varactor
US8598007B1 (en) * 2012-06-04 2013-12-03 Globalfoundries Inc. Methods of performing highly tilted halo implantation processes on semiconductor devices
US9177802B2 (en) * 2012-12-31 2015-11-03 Texas Instruments Incorporated High tilt angle plus twist drain extension implant for CHC lifetime improvement
DE102015118616B3 (de) * 2015-10-30 2017-04-13 Infineon Technologies Austria Ag Latchup-fester Transistor
US10622491B2 (en) * 2018-06-21 2020-04-14 Qualcomm Incorporated Well doping for metal oxide semiconductor (MOS) varactor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308780A (en) * 1993-07-22 1994-05-03 United Microelectronics Corporation Surface counter-doped N-LDD for high hot carrier reliability

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911988B2 (ja) 1980-01-23 1984-03-19 株式会社日立製作所 イオン打込み方法
US5894158A (en) 1991-09-30 1999-04-13 Stmicroelectronics, Inc. Having halo regions integrated circuit device structure
JPH05129217A (ja) 1991-11-05 1993-05-25 Kawasaki Steel Corp 半導体装置の製造方法
US5543337A (en) * 1994-06-15 1996-08-06 Lsi Logic Corporation Method for fabricating field effect transistor structure using symmetrical high tilt angle punchthrough implants
US5504023A (en) * 1995-01-27 1996-04-02 United Microelectronics Corp. Method for fabricating semiconductor devices with localized pocket implantation
FR2735904B1 (fr) * 1995-06-21 1997-07-18 Commissariat Energie Atomique Procede de realisation d'un semi-conducteur avec une zone fortement dopee situee entre des zones faiblement dopees, pour la fabrication de transistors
US5904551A (en) * 1996-04-12 1999-05-18 Lsi Logic Corporation Process for low energy implantation of semiconductor substrate using channeling to form retrograde wells
US6020244A (en) * 1996-12-30 2000-02-01 Intel Corporation Channel dopant implantation with automatic compensation for variations in critical dimension
US6593799B2 (en) * 1997-06-20 2003-07-15 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
US6083794A (en) * 1997-07-10 2000-07-04 International Business Machines Corporation Method to perform selective drain engineering with a non-critical mask
US5963811A (en) * 1997-08-05 1999-10-05 Powerchip Semiconductor Corp. Method of fabricating a MOS device with a localized punchthrough stopper
US5976937A (en) * 1997-08-28 1999-11-02 Texas Instruments Incorporated Transistor having ultrashallow source and drain junctions with reduced gate overlap and method
US6323095B1 (en) * 2000-01-21 2001-11-27 Advanced Micro Devices, Inc. Method for reducing junction capacitance using a halo implant photomask
US6372587B1 (en) * 2000-05-10 2002-04-16 Advanced Micro Devices, Inc. Angled halo implant tailoring using implant mask
US6426262B1 (en) * 2000-08-23 2002-07-30 Advanced Micro Devices, Inc. Method of analyzing the effects of shadowing of angled halo implants

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308780A (en) * 1993-07-22 1994-05-03 United Microelectronics Corporation Surface counter-doped N-LDD for high hot carrier reliability

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012223655B4 (de) * 2011-12-21 2015-02-26 International Business Machines Corporation Bildung von Source-Drain-Erweiterungen in Metall-Ersatz-Gate-Transistoreinheit

Also Published As

Publication number Publication date
US20040063262A1 (en) 2004-04-01
US7625802B2 (en) 2009-12-01

Similar Documents

Publication Publication Date Title
DE102008064728B4 (de) Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements
DE102008026213B3 (de) Verfahren zur Durchlassstromerhöhung in Transistoren durch asymmetrische Amorphisierungsimplantation
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102005057074B4 (de) Verfahren zum Reduzieren von Kristalldefekten in verformten Transistoren durch eine geneigte Voramorphisierung
DE3734304C2 (de) Verfahren zur Herstellung einer integrierten MOS-Halbleiterschaltung
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE102004042156B4 (de) Transistor mit asymmetrischem Source/Drain- und Halo- Implantationsgebiet und Verfahren zum Herstellen desselben
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE10296953T5 (de) Doppelgatetransistor und Herstellungsverfahren
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE10201864A1 (de) CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben
DE10250888B4 (de) Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements
DE10261374B4 (de) Verfahren zur Herstellung von als Feldeffekttransistor ausgebildeten Halbleiterelementen mit verbesserten Dotierprofilen
DE10208164B4 (de) Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors
DE10245608A1 (de) Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE69736971T2 (de) Herstellungsverfahren einer integrierten leistungsschaltungsanordnung
DE60209065T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2912535A1 (de) Verfahren zur herstellung eines mis-feldeffekt-transistors mit einstellbarer, extrem kurzer kanallaenge
DE102005024911A1 (de) Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles
DE102004058412A1 (de) Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete
DE2911726A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120403