DE10208164B4 - Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors - Google Patents
Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors Download PDFInfo
- Publication number
- DE10208164B4 DE10208164B4 DE10208164A DE10208164A DE10208164B4 DE 10208164 B4 DE10208164 B4 DE 10208164B4 DE 10208164 A DE10208164 A DE 10208164A DE 10208164 A DE10208164 A DE 10208164A DE 10208164 B4 DE10208164 B4 DE 10208164B4
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- gate length
- spacer
- effect transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 125
- 230000005669 field effect Effects 0.000 title claims abstract description 65
- 230000008569 process Effects 0.000 claims abstract description 69
- 125000006850 spacer group Chemical group 0.000 claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 238000002513 implantation Methods 0.000 claims description 31
- 230000000694 effects Effects 0.000 claims description 15
- 230000035945 sensitivity Effects 0.000 claims description 11
- 238000012937 correction Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 16
- 230000000875 corresponding effect Effects 0.000 description 14
- 230000001276 controlling effect Effects 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000011217 control strategy Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- NQLVQOSNDJXLKG-UHFFFAOYSA-N prosulfocarb Chemical compound CCCN(CCC)C(=O)SCC1=CC=CC=C1 NQLVQOSNDJXLKG-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Verfahren
zum Steuern zumindest einer elektrischen Eigenschaft eines Feldeffekttransistors während dessen
Herstellung, wobei das Verfahren umfasst:
Bereitstellen eines Substrats mit einer darauf gebildeten Gate-Elektrode, die eine Längsrichtung und eine Breitenrichtung definiert;
Bestimmen eines empirischen Wertes, der eine Ausdehnung der Gate-Elektrode in der Längsrichtung kennzeichnet;
Fertigstellen des Feldeffekttransistors durch:
a) Bilden eines ersten Abstandselements benachbart zu der Gate-Elektrode;
b) Implantieren von Ionen in das Substrat und Wärmbehandeln des Substrats, um leicht dotierte Gebiete benachbart zu der Gate-Elektrode zu bilden;
c) Bilden eines zweiten Abstandselements benachbart zu dem ersten Abstandselement;
d) Implantieren von Ionen in das Substrat und Wärmebehandeln des Substrats, um ein Source- und Drain-Gebiet zu bilden; wobei
zumindest ein Prozessparameter zum Steuern zumindest des Prozessschrittes a) auf der Basis des empirischen Wertes gesteuert wird.
Bereitstellen eines Substrats mit einer darauf gebildeten Gate-Elektrode, die eine Längsrichtung und eine Breitenrichtung definiert;
Bestimmen eines empirischen Wertes, der eine Ausdehnung der Gate-Elektrode in der Längsrichtung kennzeichnet;
Fertigstellen des Feldeffekttransistors durch:
a) Bilden eines ersten Abstandselements benachbart zu der Gate-Elektrode;
b) Implantieren von Ionen in das Substrat und Wärmbehandeln des Substrats, um leicht dotierte Gebiete benachbart zu der Gate-Elektrode zu bilden;
c) Bilden eines zweiten Abstandselements benachbart zu dem ersten Abstandselement;
d) Implantieren von Ionen in das Substrat und Wärmebehandeln des Substrats, um ein Source- und Drain-Gebiet zu bilden; wobei
zumindest ein Prozessparameter zum Steuern zumindest des Prozessschrittes a) auf der Basis des empirischen Wertes gesteuert wird.
Description
- Die vorliegende Erfindung betrifft das Gebiet der Herstellung von Halbleiterelementen einschließlich von Feldeffekttransistoren (FET), etwa von NMOS-Transistorelementen und PMOS-Transistorelementen, und betrifft insbesondere ein Verfahren und ein System für das verbesserte Steuern des Herstellungsprozesses von Feldeffekttransistoren, um in zuverlässigerer Weise eine elektrische Eigenschaft der fertigen Elemente zu stabilisieren.
- Die Abmessungen moderner integrierter Schaltungen werden ständig kleiner, wobei gleichzeitig eine verbesserte Bauteilleistungsfähigkeit und eine erhöhte Schaltungsdichte bereitgestellt wird. Beide Vorteile werden hauptsächlich dadurch erhalten, dass die Strukturgrößen der einzelnen Feldeffekttransistorelemente, etwa von MOS-Transistoren, stetig verkleinert werden, wobei kritische Dimensionen, d.h. minimale Strukturgrößen, die auf das Substrat reproduzierbar übertragen werden, gegenwärtig einen Bereich von 0.1 μm erreichen, wobei eine weitere Verkleinerung in der Zukunft erwartet werden kann. Die Herstellung modernen integrierter Schaltungen mit äußerst hoher Packungsdichte erfordert ungefähr 500 einzelne Prozessschritte, wobei einer der am kritischsten Schritte die Herstellung der Gate-Elektrode der Feldeffekttransistoren ist. Die Gate-Elektrode steuert durch Anlegen einer geeigneten Steuerspannung, etwa 2-3 Volt oder weniger in modernen CPUs, den Stromfluss durch einen Kanal, der sich unter einer dünnen Gate-Isolierschicht bildet, die die Gate-Elektrode von dem darunterliegenden Halbleitergebiet trennt. Im Allgemeinen ist die Gate-Elektrode so gestaltet, dass diese eine Breitendimension in der Größenordnung von Mikrometer und eine Längendimension, die ebenso als Gate-Länge bezeichnet wird, gegenwärtig in der Größenordnung von 0.1 Mikrometer aufweist. Diese Gate-Länge, die die hochdotierten Source- und Drain-Gebiete des Feldeffekttransistors trennt, beeinflusst in signifikanter Weise die Bauteilleistungsfähigkeit hinsichtlich der Signalausbreitungszeit und des Stromflusses durch das Source und das Drain. Das Verringern der Gate-Länge auf eine Größe von ungefähr 0.1 μm erfordert einen hohen Aufwand, um eine entsprechende Lithografietechnik und eine fortgeschrittene Ätzschrumpfmethode zu etablieren, wobei eine Abweichung von einem Sollwert der Gate-Länge deutlich zu einer Änderung der elektrischen Eigenschaften des fertiggestellten Transistorelements beiträgt. Insbesondere der Durchlassstrom und der Sperrstrom, d.h. der Strom, der fließt, wenn ein leitender Kanal zwischen dem Source- und dem Drain-Gebiet gebildet ist, und der Strom, der fließt, wenn der leitende Kanal nicht gebildet ist, sowie die Schaltgeschwindigkeit werden deutlich durch die Gate-Länge beeinflusst.
- Im Allgemeinen führt eine reduzierte Gate-Länge zu einem erhöhten Durchlassstrom und zu einer erhöhten Schaltgeschwindigkeit des Transistorelements. Gleichzeitig steigt jedoch der Sperrstrom, d.h. der unerwünschte Leckstrom, ebenso mit einer kleineren Gate-Länge aufgrund eines erhöhten elektrischen Feldes in der Nähe der Gate-Elektrode an. Folglich kann eine reduzierte Gate-Länge im Vergleich zum Sollwert trotz der Verbesserung der Geschwindigkeit des Transistorelements zu einer geringeren Ausbeute der fertigen Transistorelemente aufgrund des angestiegenen und somit nicht tolerierbaren Leckstroms führen. Andererseits verbessert eine größere Gate-Länge im Vergleich zum Sollwert die Transistoreigenschaften hinsichtlich des Leckstroms, zieht aber einen geringeren Durchlassstrom und eine kleinere Geschwindigkeit des Transistors nach sich. Folglich müssen Schaltungsentwickler die Schwankung der elektrischen Eigenschaften der einzelnen Transistorelemente berücksichtigen. Ansonsten müsste der Bereich der zulässigen Gate-Längen sehr strikt festgelegt werden, wodurch die Produktionsausbeute deutlich verringert wird und damit ein erheblicher Beitrag zu den Gesamtproduktionskosten entstünde.
- Die Patentschrift
US 6 232 189 B1 offenbart ein Herstellungsverfahren für Feldeffekttransistoren, wobei die Länge einer zuvor gebildeten Gateelektrode gemessen und eine anschließende Source/Drain-Implantationssequenz oder eine Source/Drain-Wärmebehandlung entsprechend angepasst wird, um eine Abweichung der Länge der gebildeten Gateelektroden von einer Solllänge zu kompensieren. - Die Patentschrift
US 6 239 467 B1 offenbart ein Herstellungsverfahren für Feldeffekttransistoren, wobei die Stromtreibefähigkeit der Transistoren gesteuert wird. Dazu wird eine Abweichung der Länge zuvor gebildeter Gateelektroden von einer Solllänge, durch Anpassen der Breite der Gateelektroden-Seitenwandabstandselemente zum Bilden der tiefen Source und Draingebiete, kompensiert. - Angesichts der zuvor genannten Probleme wäre es äußerst wünschenswert, die elektrischen Eigenschaften, etwa den Durchlassstrom und den Sperrstrom, die Schaltgeschwindigkeit und dergleichen während der Herstellung der Feldeffekttransistoren präziser steuern zu können, um die Ausbeute und die Reproduzierbarkeit der Elemente zu verbessern.
- Im Allgemeinen richtet sich die vorliegende Erfindung an ein Verfahren zum Steuern der Prozessablaufparameter für einen Feldeffekttransistor auf der Basis einzelner Prozessdurchläufe durch zumindest teilweises Kompensieren der Änderung der Gate-Länge, die von einem oder mehreren der Prozessparameter eines nachfolgenden Prozesses hervorgerufen wird, die dazu tendieren, die Wirkung der Gate-Längenschwankungen auf eine betrachtete elektrische Eigenschaft zu verschieben.
- Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors während dessen Herstellung das Bereitstellen eines Substrats mit einer darin gebildeten Gate-Elektrode, die eine Längsrichtung und eine Breitenrichtung definiert. Ferner wird ein empirischer Wert bestimmt, der für eine Ausdehnung der Gate-Elektrode in der Längsrichtung Indikativ ist. Des Weiteren umfasst das Verfahren das Vervollständigen des Feldeffekttransistors durch a) Bilden eines ersten Abstandselements benachbart zu der Gate-Elektrode; b) Implantieren von Ionen in das Substrat, um leicht dotierte Gebiete benachbart zu der Gate-Elektrode zu bilden; c) Bilden eines zweiten Abstandselements benachbart zu dem ersten Abstandselement; und d) Implantieren von Ionen in das Substrat, um ein Source- und ein Drain-Gebiet zu bilden. Dabei wird zumindest ein Prozessparameter zum Steuern zumindest des Prozessschrittes a) auf der Basis des empirischen Wertes gesteuert.
- Weiter Vorteile und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen aus der folgenden detaillierten Beschreibung besser hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
-
1 schematisch einen herkömmlichen Prozessablauf beim Herstellen eines Feldeffekttransistors; -
2 Messergebnisse, die die Abhängigkeit zwischen der Gate-Länge und dem Durchlassstrom von Feldeffekttransistoren zeigen; -
3 schematisch das grundlegende Konzept zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors gemäß einer anschaulichen Ausführungsform; -
4 schematisch ein System zur Implementierung einer Steuerung auf der Grundlage individueller Prozessdurchläufe im Prozessablauf zur Herstellung eines Feldeffekttransistors; und -
5 schematisch ein System zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors durch Einstellen eines oder mehrerer Prozessparameter von Prozessschritten, die auf die Gate-Herstellung folgen. - Im Allgemeinen beruht die vorliegende Erfindung auf der Kenntnis der Erfinder, dass eine beliebige Änderung der Gate-Länge während der komplexen Prozessschritte zur Herstellung einer Gate-Elektrode eines Feldeffekttransistors zumindest teilweise durch einen oder mehrere nachfolgende Prozessschritte kompensierbar sind, in denen die Prozessparameter zuverlässig und reproduzierbar einstellbar sind.
- Mit Bezug zu
1 werden nunmehr die einzelnen Prozessschritte in einem typischen Prozessablauf zur Herstellung eines Feldeffekttransistors, etwa eines MOS-Transistors kurz erläutert. - In
1 beschreibt ein erster Prozessschritt110 , der ebenso als STI (Flachgrabenisolation) bezeichnet wird, ein Herstellungsstadium, in dem Flachgrabenisolationen111 , beispielsweise Siliciumdioxid umfassend, in einem Halbleitersubstrat112 gebildet werden, um ein aktives Gebiet113 zu definieren, in dem ein Feldeffekttransistor herzustellen ist. - Als nächstes kennzeichnet ein Prozessschritt
120 , der auch als Kanalimplantation bezeichnet wird, ein Herstellungsstadium, in dem das Substrat112 einem Ionenstrahl121 ausgesetzt wird, um eine spezifizierte Dotierkonzentration in dem aktiven Gebiet113 , die geeignet ist, die erforderlichen Kanaleigenschaften hinsichtlich der Ladungsträgerkonzentration, der Beweglichkeit und dergleichen des herzustellenden Feldeffekttransistors zu erreichen, zu implantieren. - Anschließend wird im Schritt
130 , der auch als Gate-Herstellung bezeichnet wird, eine Gate-Isolierschicht131 auf dem aktiven Gebiet113 gebildet und eine Gate-Elektrode132 wird auf der Gate-Isolierschicht131 aus einer Polysiliciumschicht strukturiert. Die Gate-Elektrode132 definiert eine Breitenrichtung (nicht gezeigt), die senkrecht zur Zeichenebene in1 ist, und eine Längsrichtung in der Zeichenebene, die im Wesentlichen parallel zu der Oberfläche des aktiven Gebiets113 verläuft. Eine Ausdehnung der Gate-Elektrode132 in der Längsrichtung, wie sie durch die Pfeile133 angezeigt ist, wird ferner auch als Gate-Länge bezeichnet. Anschließend wird im Prozessschritt140 , der ferner auch als Abstandselement 0 bezeichnet wird, ein Abstandselement141 , das häufig auch als Seitenwandabstandselement bezeichnet wird, benachbart zu der Gate-Elektrode132 an deren Seitenwänden gebildet. Das Abstandselement141 weist ein dielektrisches Material auf, etwa Siliciumdioxid oder Siliciumnitrid. Typischerweise bein haltet das Ausbilden des Abstandselements141 das ganzflächige Abscheiden des dielektrischen Materials und das nachfolgende Entfernen des dielektrischen Materials mittels eines selektiven anisotropen Ätzprozesses, wobei die anfängliche Schichtdichte des dielektrischen Materials und/oder die Stufenbedeckung des dielektrischen Materials über der Gate-Elektrode132 und/oder die Überätzzeit, d.h. die Ätzzeit nachdem das dielektrische Material im Wesentlichen vollständig von der Oberseite der Gate-Elektrode132 und den Oberflächenbereichen des aktiven Gebiets113 , die von der Gate-Elektrode132 beabstandet sind, entfernt worden ist, eine endgültige maximale Ausdehnung142 des Abstandselements141 , d.h. in1 eines unteren Bereichs des Abstandselements141 in der Längsrichtung bestimmt. Für gewöhnlich sind die Prozessparameter für das Abscheiden des dielektrischen Materials, das Einstellen der Stufenbedeckung und das Durchführen des anisotropen Ätzens relativ gut bekannt und gut steuerbar, so dass die maximale Ausdehnung142 des Abstandselements141 gut einstellbar ist. - Anschließend wird im Schritt
150 eine Ionenimplantation ausgeführt, die durch die Pfeile151 gekennzeichnet ist, mit einer moderaten Dosis und mit einem geeigneten Ionentyp, um leicht dotierte Gebiete152 benachbart zu der Gate-Elektrode132 zu bilden. Dies wird manchmal als Extensionsimplantationsprozess bezeichnet. Anzumerken ist, dass das Abstandselement141 als eine Implantationsmaske während des Implantationsschritts dient und damit das Implantationsprofil der leicht dotierten Gebiete152 beeinflusst. Ferner ist anzumerken, dass obwohl das Abstandselement141 als eine Implantationsmaske dient, sie nicht verhindert, dass implantierten Ionen in das Gebiet unterhalb des Abstandselements141 eindringen, wie dies in1 dargestellt ist. Der Grund dafür liegt darin, dass die Ionen der Diffusion unterliegen, wenn sie in das aktive Gebiet113 eingedrungen sind, insbesondere, da später eine Wärmebehandlung durchgeführt wird, um implantierte Ionen zu aktivieren und um Schäden an der Gitterstruktur des Substrats auszuheilen. - Anschließend wird im Schritt
160 ein zweites Abstandselement161 , das auch als Abstandselement1 bezeichnet wird, benachbart zu den Seitewänden der Gate-Elektrode132 gebildet, wobei das zweite Abstandselement161 aus dem gleichen Material wie das Abstandselement141 gebildet sein kann oder nicht, und die Herstellung des zweiten Abstandselements161 kann im Wesentlichen die gleichen Prozessschritte beinhalten, wie dies zuvor mit Bezug zu dem Abstandselement141 erläutert ist. - Im Schritt
170 , der auch als SD-Implantation bezeichnet wird, wird ein Ionenimplantationsvorgang ausgeführt, der durch die Pfeile171 gekennzeichnet ist, um Source- und Drain-Gebiete172 in dem aktiven Gebiet113 zu bilden. Ebenso wie das Abstandselement141 dient das zweite Abstandselement161 als eine Implantationsmaske, um die Anzahl der in das Gebiet unterhalb des zweiten Abstandselements161 liegende Gebiet eindringenden Ionen zu verringern. Wie zuvor erläutert ist, wird eine Wärmebehandlung durchgeführt, um die implantierten Ionen in den leicht dotierten Gebieten152 und dem Drain- und Source-Gebiet172 zu aktivieren. - Im Schritt
180 , der auch als Silicid/Metall bezeichnet wird, werden Silicidgebiete181 auf den Oberflächenbereichen der Drain- und Source-Gebiete172 und der Gate-Elektrode131 gebildet, um ein Feldeffekttransistorelement182 fertigzustellen. Ferner kann eine Isolierschicht (nicht gezeigt) über dem Feldeffekttransistor182 mit über den Drain- und Source-Gebieten172 gebildeten Öffnungen hergestellt werden, um Metallanschlüsse (nicht gezeigt) zur Bereitstellung eines elektrischen Kontakts zu dem Feldeffekttransistor182 aufzunehmen. - Zur Bewertung der elektrischen Eigenschaften des Feldeffekttransistors
182 kann zumindest eine der folgenden Eigenschaften gemessen werden: der Durchlassstrom (Treiberstrom), die Anstiegs- und Abfallzeit, wenn ein entsprechendes Signal an die Gate-Elektrode angelegt wird, und die Frequenz eines Oszillators, in dem ein oder mehrere Feldeffekttransistoren182 einen Teil dieses Oszillators bilden. Ein häufig verwendeter Oszillator zum Testen von Halbleiterschaltungen ist ein Ringoszillator, in dem mehrere Stufen seriell miteinander gekoppelt sind und ein Signal von dem Ausgang zu dem Eingang der Schaltung positiv zurückgekoppelt wird. Ein typischer Ringoszillator kann mehrere Inverterstufen umfassen, wobei jede Inverterstufe ein Paar komplementärer MOS-Transistoren aufweist. Diesbezüglich sollte darauf hingewiesen werden, dass im Hinblick auf die oben bezeichneten elektrischen Eigenschaften sich PMOS-Transistoren im Wesentlichen wie NMOS-Transistoren verhalten mit der Ausnahme, dass der Transistordurchlassstrom des POMOS-Transistors kleiner ist als der eines NMOS-Transistors mit vergleichbarer Transistorgröße aufgrund der verschiedenen Ladungsträgerart. Obwohl daher der Prozessablauf in1 und in den folgenden Figuren mit Bezug zu einem NMOS-Transistor beschrieben ist, gilt die Erläuterung ebenso für PMOS-Transistoren und Komplementärtransistorpaare, wenn der Unterschied im Durchlassstrom der diversen Transistortypen berücksichtigt wird. Zum Beispiel können experimentelle Daten für Komplementärtransistorpaare bewertet werden, indem ein Durchlassstrom definiert wird, der die Summe des Durchlassstroms des NMOS-Transistors und eines Vielfachen des Durchlassstroms des PMOS-Transistors ist. -
2 zeigt repräsentative Messergebnisse, die aus einer Vielzahl von Feldeffekttransistoren, etwa dem Transistor182 , erhalten werden, die auf einer Vielzahl unterschiedlicher Substrate hergestellt sind. In2 repräsentiert eine vertikale Achse den Durchlassstrom der Feldeffekttransistoren, wohingegen die horizontale Achse die Gate-Länge der entsprechenden Feldeffekttransistoren darstellt. Aus2 kann man entnehmen, dass die Gate-Länge der diversen Feldeffekttransistoren in einem Bereich zwischen A und B, der auf der horizontalen Achse dargestellt ist, variiert. Der Durchlassstrom der Feldeffekttransistoren variiert in einem Bereich C und D, der auf der vertikalen Achse dargestellt ist. Obwohl es eine gewisse Variation der Gate-Länge gibt, ist es offensichtlich, dass der Hauptteil der Gate-Längen in einem relativ engen Bereich AA, BB angesiedelt ist, wie dies in2 dargestellt ist. Ferner kann man erkennen, dass die Feldeffekttransistoren mit einer Gate-Länge, die unterhalb des Bereichs AA-BB bleiben, siehe linke Seite in2 (A-AA), tendenziell höhere Durchlassströme zeigen, wohingegen Feldeffekttransistoren mit einer größeren Gate-Länge, siehe rechte Seite der2 (BB-B), tendenziell geringere Durchlassstrome aufweisen. Obwohl eine kleinere Gate-Länge höhere Schaltgeschwindigkeiten nach sich zieht, ist der Leckstrom ebenso erhöht und führt daher zu einem weniger zuverlässigen Bauteil, wodurch die Produktionsausbeute deutlich reduziert wird, da höhere Leckströme abhängig von der Anwendung in der fertigen integrierten Schaltung kaum tolerierbar sind. Andererseits zeigen die Feldeffekttransistoren mit der größeren Gate-Länge einen geringeren Leckstrom, weisen aber einen verringerten Durchlassstrom und eine verringerte Geschwindigkeit der Transistorelemente auf. - Da die Gate-Länge in der Produktionslinie gemessen werden kann, kann entsprechend der erfindungsgemäßen Erkenntnis die Information in den Messergebnissen in anschließenden Prozessschritten genutzt werden, um weitere Prozessparameter einzustellen, um Gate-Längenvariationen und die Schwankungen elektrischer Eigenschaften der Feldeffekttransistoren, die durch die Gate-Längenvariationen bewirkt werden, zu kompensieren. Erfindungsgemäß können Prozessparameter von auf den Gate-Herstellungsschritt
130 folgenden Prozessschritten so gesteuert werden, dass im fertigen Bauteil der Durchlassstrom von Feldeffekttransistorelementen, deren Gate-Länge unterhalb eines spezifizierten Wertes bleibt, verringert wird, wohingegen der Durchlassstrom von Feldeffekttransistorelementen, die eine spezifizierte Gate-Länge überschreiten, vergrößert wird. - Ein grundlegender Mechanismus, der zur Reduzierung der Variation der elektrischen Eigenschaft des Feldeffekttransistors anwendbar ist, wird mit Bezug zu
3 erläutert. - In
3 ist eine schematische Querschnittsansicht dreier Variationen eines Feldeffekttransistors182 gezeigt. Der Einfachheit halber wird die gleiche Nummerierung wie in1 angewendet. Im linken Teil der3 ist eine erste Variation des Feldeffekttransistors182 dargestellt. Die Gate-Elektrode132 weist die Gate-Länge133 auf und der Abstand zwischen den leicht dotierten Gebieten152 definiert eine Kanallänge oder eine effektive Gate-Länge134 . Im Allgemeinen ist die effektive Gate-Länge134 kleiner als die Gate-Länge133 aufgrund des Überlapps der leicht dotierten Gebiete152 mit der Gate-Elektrode132 . Allerdings ist es die effektive Gate-Länge134 , die unter anderem einen deutlichen Einfluss auf die elektrischen Eigenschaften des Feldeffekttransistors182 ausübt. Es ist daher wünschenswert, eine Variation der effektiven Gate-Länge134 , die gemäß dem in1 gezeigten konventionellen Prozessablauf entsprechend einer Änderung der Gate-Länge133 erhalten wird, zu minimieren. - In dem konventionellen Prozessablauf, wie er mit Bezug zu
1 beschrieben ist, bleibt die maximale Ausdehnung142 des Abstandselements141 im Wesentlichen konstant, d.h. es tritt lediglich eine zufällig verteilte leichte Variation auf. Wie zuvor erläutert ist, sind die Prozessparameter und damit die gesamten Prozessschritte zur Ausbildung des Abstandselements141 gut bekannt und die Herstellung des Abstandselements141 ist folglich gut reproduzierbar bei lediglich moderaten Schwankungen. Folglich zeigt der Überlapp der leicht dotierten Gebiete152 mit der Gate-Elektrode132 ungefähr die gleichen geringen Schwankungen wie die maximale Ausdehnung142 des Abstandselements141 , da diese maximale Ausdehnung142 im Wesentlichen die Maskenwirkung des Abstandselements141 während des LDD-Implantierungsprozesses150 bestimmt. Somit ist die effektive Gate-Länge134 mit der Gate-Länge132 korreliert und ändert sich in entsprechender Weise. Um die effektive Gate-Länge134 ungefähr bei einem Sollwert zu halten, kann die maximale Ausdehnung142 des Abstandselements141 in Übereinstimmung mit der gemessenen Gate-Länge133 eingestellt werden. In der im linken Teil der3 gezeigten Variation ist die gemessene Gate-Länge133 kleiner als ein vordefinierter Sollwert der Gate-Länge und folglich wird die maximale Ausdehnung142 des Abstandselements141 entsprechend vergrößert, um im Wesentlichen eine gewünschte effektive Gate-Länge134 zu erreichen. - Im mittleren Teil der
3 ist eine zweite Variation des Feldeffekttransistors182 gezeigt, wobei die gemessene Gate-Länge133 im Wesentlichen gleich der gewünschten Gate-Länge ist, und somit ist die effektive Gate-Länge134 im Wesentlichen gleich einem gewünschten Sollwert. Folglich ist keine Anpassung der maximalen Ausdehnung142 des Abstandselements141 erforderlich, um die gewünschte effektive Gate-Länge134 zu erreichen, die im Wesentlichen gleich der effektiven Gate-Länge in der vorhergehenden Variation ist. - Der rechte Teil in
3 zeigt eine dritte Variation des Feldeffekttransistors182 , in der die Gate-Länge133 die gewünschte Gate-Länge nach dem Gate-Herstellungsschritt130 in1 überschreitet. Folglich wird die maximale Ausdehnung142 des Abstandselements141 entsprechend verringert, so dass der Überlapp der leicht dotierten Gebiete152 und der Gate-Elektrode132 während der Implantation vergrößert ist, um die effektive Gate-Länge134 zu erreichen, die im Wesentlichen gleich der gewünschten effektiven Gate-Länge ist. - In einer Ausführungsform kann die Korrelation zwischen der gemessenen Gate-Länge
133 und der maximalen Ausdehnung142 des Abstandselements141 durch empirisches Bestimmen des Einflusses einer variierenden maximalen Ausdehnung142 auf eine oder mehrere elektrische Eigenschaften für eine gegebene gemessene Gate-Länge erhalten werden. Zu diesem Zweck kann eine Vielzahl von Feldeffekttransistoren untersucht werden, wobei während der Herstellung der Feldeffekttransistoren die maximale Ausdehnung142 der Abstandselemente141 variiert wird. Aus der Vielzahl der Feldeffekttransistoren können Bauteilgruppen ermittelt werden, die im Wesentlichen die gleiche Gate-Länge aufweisen. Anschließend kann aus diesen unterschiedlichen Transistorelementgruppen die Wirkung der variierenden maximalen Ausdehnung142 abgeschätzt werden. Auf der Basis der Messergebnisse der einen oder mehreren elektrischen Eigenschaften der Feldeffekttransistoren kann eine optimale maximale Ausdehnung142 für eine gegebene gemessene Gate-Länge ausgewählt werden, und entsprechende korrigierte maximale Ausdehnungen142 für eine gemessene Gate-Länge, die von der gewünschten Gate-Länge abweicht, kann dann bestimmt werden. Wenn eine experimentelle Korrelation zwischen der gemessenen Gate-Länge133 und entsprechender maximaler Ausdehnungen142 etabliert ist, können die Kompensationswerte für die maximale Ausdehnung142 während des tatsächlichen Prozessablaufes mittels Berechnung, im Voraus gespeicherter Kompensationswerte und dergleichen erhalten werden. - In einer anschaulichen Ausführungsform kann ein Sollwert für eine unkorrigierte maximale Ausdehnung
142 im Bereich von 10 bis 50 Nanometer (nm) für eine Gate-Länge in der Größenordnung von 100 nm liegen, wobei die maximale Ausdehnung142 im Bereich von ungefähr ±10 bis 50 % des Sollwertes variieren kann, um die Gate-Längenvariationen zu kompensieren. -
4 zeigt schematisch ein Kontrollsystem zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors auf der Grundlage der mit Bezug zu3 und2 erläuterten Prinzipien. In4 ist der Prozessablauf aus1 dargestellt, wobei die gleichen Bezugszeichen zur Kennzeichnung gleicher Prozessschritte verwendet sind. Zusätzlich zu dem in1 gezeigten Prozessablauf werden im Schritt190 der vorliegenden Ausführungsform die Gate-Länge133 zumindest einiger der in Schritt130 hergestellten Gate-Elektroden durch Messung bestimmt und werden in eine Vorwärtskopplungssteuerung200 eingespeist, die funktionsmäßig mit Prozessanlagen (nicht gezeigt) verbunden ist, die im Schritt140 verwendet werden. Bekanntlich kann die Gate-Länge beispielsweise optisch mittels eines Streumessers oder durch andere geeignete Einrichtungen, die für gewöhnlich in der Produktionslinie verfügbar sind, gemessen werden. Die Messergebnisse der Gate-Länge werden dann in die Vorwärtskopplungssteuerung200 eingespeist, die so ausgestaltet ist, um einen oder mehrere Prozessparameter zur Einstellung einer oder mehrerer Prozessanlagen auszugeben, die bei der Herstellung des Abstandselements141 im Schritt140 beteiligt sind. Wie zuvor erläutert ist, hängt die maximale Ausdehnung142 und damit die Wirkung des Abstandselements141 beim Steuern des Überlapps der leicht dotierten Gebiete152 mit der Gate-Elektrode132 von Prozessparametern wie etwa der anfänglichen Schichtdicke des Dielektrikums, dem Grad der Stufenbedeckung, der Überätzzeit und dergleichen ab. Da insbesondere die Schichtdicke des Dielektrikums, die Stufenabdeckung und die Überätzzeit gut steuerbare Prozessparameter sind, kann die maximale Ausdehnung142 innerhalb eng festgelegter Herstellungstoleranzen gut reproduziert werden. - Anzumerken ist, dass die im Schritt
190 erhaltenen gemessenen Gate-Längen nicht notwendigerweise direkt mit der maximalen Ausdehnung142 korreliert sein müssen, sondern dass in einer anschaulichen Ausführungsform diese direkt mit den Prozessparametern korreliert sind, die den Herstellungsvorgang des Abstandselements141 steuern. Das heißt, die Vorwärtskopplungssteuerung200 kann ein Steuersignal an die entsprechende Prozessanlage liefern, etwa eine Abscheideanlage, eine anisotrope Plasmaätzanlage, und dergleichen, wobei eine spezifische Art eines Steuersignals einem gemessenen Gate-Längenwert oder einem gewissen Bereich von Messwerten zugeordnet ist. Eine entsprechende Korrelation kann beispielsweise als eine oder mehrere Tabellen und/oder durch Berechnung bereitgestellt werden, wenn eine mathematische Darstellung der Korrelation aufgestellt worden ist. In anderen Ausführungsformen kann die Korrelation zwischen der gemessenen Gate-Länge und der letztlich erhaltenen maximalen Ausdehnung142 so gewählt werden, dass, wie in2 gezeigt ist, ein zulässiger Bereich von Gate-Längen im Voraus definiert wird und eine Änderung der Prozessparameter bei der Herstellung des Abstandselements141 nur ausgeführt wird, wenn die gemessene Gate-Länge außerhalb des vordefinierten Bereichs liegt. In einer speziellen Ausführungsform werden die Prozessparameter zum Einstellen der maximalen Ausdehnung142 durch Ändern der Prozessparameter um einen ersten konstanten Betrag korrigiert, wenn die Gate-Länge den vordefinierten Werte-Bereich überschreitet, und um einen zweiten konstanten Betrag korrigiert, wenn die gemessene Gate-Länge unterhalb des vordefinierten Werte-Bereichs bleibt. Ferner kann die Vorwärtskopplungssteuerung200 so gestaltet sein, um Messergebnisse einer oder mehrerer elektrischer Eigenschaften des fertiggestellten Feldeffekttransistors zu empfangen, auf deren Basis die Vorwärtskopplungssteuerung200 dann automatisch die ersten und zweiten Konstanten erneut einstellt. Auf diese Weise wird die Parameterkorrelation ständig aktualisiert. - In einer weiteren anschaulichen Ausführungsform ist die Vorwärtskopplungssteuerung
200 so ausgebildet, um einen entsprechenden korrigierten Wert für die maximale Ausdehnung142 und/oder für die Prozessparameter bei der Herstellung des Abstandselements r individuell für jeden der im Schritt190 erhaltenen Messwerte zu bestimmen. Zum Beispiel kann eine entsprechende Korrektur auf der Basis des in2 erhaltenen Messergebnisses durchgeführt werden, das mathematisch als eine Fit-Funktion beschrieben ist, z. B. als eine Gerade, wie dies in2 gezeigt ist. Die Gerade kann als grundlegende Gleichung zum Korrigieren der maximalen Ausdehnung142 des Abstandselements141 verwendet werden, um so die maximale Ausdehnung142 für Gate-Längenmesswerte zu verringern, die einen vorbestimmten Mittelwert überschreiten, und zum Vergrößern der maximalen Ausdehnung142 für Messergebnisse, die unterhalb des vorbestimmten Mittelwertes bleiben. Selbstverständlich kann anstelle einer linearen Funktion eine beliebige andere geeignete mathematische Darstellung angewendet werden. - Des Weiteren kann die Vorwärtskopplungssteuerung
200 in Form eines Mikroprozessors, eines Mikrokontrollers, eines Arbeitsplatzrechners oder als Teil eines Fabrikmanagementsystems, wie es für gewöhnlich in Halbleiterherstellungsfabrikanlagen vorgesehen ist, implementiert sein. Insbesondere das Integrieren der Vorwärtskopplungssteuerung200 in das Fabrikmanagementsystem erlaubt die Verwirklichung einer voll automatischen Prozesssteuerung, da die Vorwärtskopplungssteuerung200 in einfacher Weise über weitere Prozessbedingungen, etwa den Zustand der Prozessanlagen, Messergebnisse von fertigen Bauelementen, und dergleichen "informiert" werden kann. Die Steuerung200 kann dann auf kürzlich vorgefallene Ereignisse reagieren. - Mit Bezug zu
5 werden nun weitere erläuternde Ausführungsformen beschrieben, die zu einem besseren Verständnis der vorliegenden Erfindung beitragen sollen, aber, soweit Ausführungsformen beschrieben sind bei denen keine Anpassung des Abstandelementes 0 erfolgt, nicht Gegenstand der Erfindung sind. In5 ist der Einfachheit halber die gleiche Nummerierung wie in den1 –4 verwendet. In5 ist die Vorwärtskopplungssteuerung200 so gestaltet, um im Schritt190 erhaltene Messergebnisse zu empfangen und um ein oder mehrere Steuersignale auszugeben, um Prozessparameter in mindestens einem der Schritte140 ,150 ,160 und170 einzustellen. Insbesondere kann die Vorwärtskopplungssteuerung200 so ausgebildet sein, um einen Nei gungswinkel zu steuern, der für die LDD-Implantierung verwendet wird. Wie zuvor erläutert ist, ist ein wichtiger Faktor das Steuern der effektiven Gate-Länge134 derart, dass diese im Wesentlichen konstant bleibt. Zu diesem Zweck ist der Überlapp der leicht dotierten Gebiete152 mit der Gate-Elektrode132 in entsprechender Weise zu steuern, und anders als in1 gezeigt ist, kann die LDD-Implantation151 als eine Mehrschrittimplantation ausgeführt werden, wobei die implantierten Ionen unter einem Neigungswinkel auf die Oberfläche des aktiven Gebiets113 gelenkt werden. Zum Beispiel kann eine Zweischrittimplantation ausgeführt werden mit einem ersten Neigungswinkel, der den Überlapp eines leicht dotierten Drain-Gebiets der Gate-Elektrode132 steuert, und mit einem zweiten Neigungswinkel, der den Überlapp eines leicht dotierten Source-Gebiets mit der Gate-Elektrode132 steuert. In einer weiteren Ausführungsform kann ein erster Implantationsschritt in der in1 gezeigten Weise ausgeführt werden, und, in einem zweiten Implantationsschritt mit einem Neigungswinkel, kann beispielsweise der Überlapp des leicht dotierten Source-Gebiets durch Variieren des Neigungswinkels in dem zweiten Schritt gesteuert werden. - Wie durch die gepunkteten Linien in
5 gezeigt ist, können alternativ oder zusätzlich die Prozessparameter in einem oder mehreren der Prozessschritte140 ,160 und170 gesteuert werden, um im Wesentlichen die effektive Gate-Länge134 konstant zu halten. Zum Beispiel kann im Schritt160 die maximale Ausdehnung des zweiten Abstandselements161 gesteuert werden, um das Dotierprofil und damit den Überlapp der leicht dotierten Gebiete152 mit der Gate-Elektrode132 zu beeinflussen. Obwohl die Wirkung der Ausdehnung des zweiten Abstandselements161 auf das letztlich erhaltene Dotierprofil geringer ist als beispielsweise jene der maximalen Ausdehnung142 des Abstandselements141 , kann dennoch das gesamte Dotierprofil durch das zweite Abstandselement161 beeinflusst werden. - Ein weiterer Faktor, der eine gewichtige Rolle beim teilweisen Kompensieren der Gate-Längenschwankungen spielen kann, ist die elektrische Feldverteilung während des Betriebs des Feldeffekttransistors
182 , die wiederum durch das endgültige Dotierprofil in den Source- und Drain-Gebieten einschließlich der leicht dotierten Gebiete152 bestimmt ist. Das heißt, zusätzlich zu der effektiven Gate-Länge134 , die im Wesentlichen durch den Überlapp der leicht dotierten Gebiete152 mit der Gate-Elektrode132 definiert ist, beeinflussen andere Faktoren, etwa die Konzentration der Dotierstoffe, deren Verteilung innerhalb der leicht dotierten Gebiete152 und der Source- und Drain-Gebiete172 , etc., die elektrischen Eigenschaften. Im Folgenden wird dies als Gesamtdotierprofil bezeichnet. Die elektrischen Eigenschaften, etwa der Durchlassstrom, der Leckstrom und dergleichen können daher durch Einstellen des Gesamtdotierprofils gesteuert werden. - Zusätzlich oder alternativ können in einer Ausführungsform andere Prozessparameter des Implantationsschritts, etwa die Energie der Ionen und/oder die Konzentration der Ionen während der Implantationsschritte
150 ,170 gesteuert werden, um in entsprechender Weise das Gesamtdotierprofil zu justieren. - In einer weiteren Ausführungsform kann die Wärmebehandlung, die zur Aktivierung der Ionen und zur Ausheilung der Kristallfehler in den Implantationsschritten
150 und170 erforderlich ist, durchgeführt werden mittels eines raschen thermischen Ausheiz(RTA)-Prozesses, währenddessen die implantierten Ionen in dem aktiven Gebiet113 diffundieren. Die Diffusionsaktivität hängt von der Temperatur und der Dauer des RTA-Prozesses ab. Somit können die Prozessparameter Temperatur des RTA und/oder die Dauer des RTA ebenso verwendet werden, um das Gesamtdotierprofil zu steuern. Da der RTA, der auf die SD-Implantation170 erfolgt, ebenso die Dotierkonzentration beeinflusst, können die Temperatur und/oder die Dauer des RTA im Schritt170 ebenso angewendet werden, um das Gesamtdotierprofil und damit die elektrische Eigenschaft des herzustellenden Transistors182 einzustellen. - Das Einstellen des Gesamtdotierprofils, um einen Durchlassstrom in einem vordefinierten Soll-Wertbereich zu erhalten, wenn die gemessene Gate-Länge zu groß ist, kann ferner zu einer erhöhten Schaltzeit des Feldeffekttransistors
182 führen, da beispielsweise lediglich das Erhöhen der maximalen Ausdehnung142 des Abstandselements141 (siehe1 und3 ) tatsächlich einen überhöhten Überlapp zwischen den leicht dotierten Gebieten152 und der Gate-Elektrode132 zur Folge hat und damit eine im Wesentlichen konstante effektive Gate-Länge resultiert. Der vergrößerte Überlapp kann jedoch zu einem Anstieg der sogenannten Miller-Kapazität, d.h. der Kapazität zwischen Gate-Drain und Gate-Source führen und damit die Geschwindigkeit des Feldeffekttransistors182 im Betrieb reduzieren. Ferner kann ein vergrößerter Überlapp der leicht dotierten Gebiete152 mit der Gate-Elektrode132 möglicherweise zu einem erhöhten Leckstrom aufgrund eines erhöhten "Hot carrier"-Effekts, d.h. zu einem erhöhten Einfang von Ladungsträger in der Gate-Isolierschicht oder sogar ein Durchtreten von Ladungsträgern durch die Gate-Isolierschicht in die Gate-Elektrode132 führen. Daher wird in einer an schaulichen Ausführungsform die Vorwärtskopplungssteuerung200 so gestaltet, um die Prozessparameter zur Herstellung des zweiten Abstandselements161 zusätzlich oder alternativ zum Einstellen einer der Prozessparameter für die Prozessschritte140 und/oder150 einzustellen, wenn die gemessene Gate-Länge eine spezifizierte maximale Gate-Länge übersteigt, die bei lediglich nur Anpassen der maximalen Ausdehnung142 einen Überlapp des leicht dotierten Gebiets152 mit der Gate-Elektrode132 erfordern würde, der in manchen Anwendungen als ungeeignet gewertet werden könnte. Zum Beispiel kann die Ausdehnung des Abstandselements161 reduziert werden, um eine höhere Dotierkonzentration in der Nähe der Gate-Elektrode132 zu erreichen und damit die elektrische Eigenschaft einzustellen. In ähnlicher Weise kann die Vorwärtskopplungssteuerung200 so ausgebildet sein, um zusätzlich oder alternativ die Implantationsparameter aus Schritt170 einzustellen. Zum Beispiel kann die Source-Drain-Implantation170 als eine Mehrfachschrittimplantation ausgeführt werden, wobei ein Neigungswinkel ähnlich zu dem Prozessschritt150 in der LDD-Implantation angewendet wird. - Um eine Steuerungsstrategie zu etablieren, wenn zwei oder mehr Prozessablaufschritte bei der Steuerung der elektrischen Eigenschaften des Feldeffekttransistors
182 beteiligt sind, können entsprechende Sensitivitätsparameter experimentell bestimmt werden, die den Einfluss von Schwankungen in diesen Prozessschritten auf die interessierenden elektrischen Eigenschaft oder Eigenschaften quantifizieren. Beispielsweise kann die Wirkung der Änderung der maximalen Ausdehnung142 des Abstandselements141 auf den Durchlassstrom, den Sperrstrom, d.h. den Leckstrom, und die Schaltgeschwindigkeit bestimmt werden. Wie mit Bezug zu3 erläutert ist, kann das Beibehalten der effektiven Gate-Länge134 als ungefähr eine Konstante zu einem Durchlassstrom in einem vordefinierten Wertebereich führen, kann aber ebenso möglicherweise zu einem erhöhten Leckstrom und einer erhöhten Miller-Kapazität führen, wenn die gemessene Gate-Länge den Sollwert der Gate-Länge übersteigt (cf. dritte Variation in3 ). Daher können die Sensitivitätsparameter für eine Vielzahl elektrischer Eigenschaften für jeden der Prozessablaufschritte, die in5 gezeigt sind, gewonnen werden. Auf der Basis dieser gewonnenen Sensitivitätsparameter kann dann ein Algorithmus gebildet werden, der eine Kombination aus Steueraktivitäten mit einer optimalen Endwirkung auf den fertiggestellten Feldeffekttransistor182 auswählt. Wenn beispielsweise der Schritt190 der Gate-Längenmessung anzeigt, dass die gemessene Gate-Länge eine gewünschte Ga te-Länge deutlich übersteigt, kann eine Kombination aus Steuersignalen, die mit den entsprechenden Sensitivitätsparametern gewichtet sind, zu den diversen Prozessablaufschritten geliefert werden, um ein optimales Korrekturergebnis hinsichtlich der interessierenden einen oder mehreren elektrischen Eigenschaften des Feldeffekttransistors182 zu erhalten. Dies bedeutet, dass in dem oben aufgeführten Beispiel die maximale Ausdehnung142 des Abstandselements141 weniger vergrößert wird, als dies geschehen müsste, wenn die maximale Ausdehnung142 die einzige Steuervariable wäre, aber zusätzlich wird beispielsweise der Neigungswinkel und/oder die Implantationsenergie und/oder die Implantationsdosis bei der Source-Drain-Implantation variiert, um zusätzlich eine höhere Konzentration in der Nähe der Gate-Elektrode132 zu erreichen. Die Kombination dieser beiden Korrekturaktivitäten kann zu einem erhöhten Durchlassstrom führen, während der Leck-Strom und/oder die Miller-Kapazität in vordefinierten Toleranzbereichen gehalten wird. In ähnlicher Weise können mehr als zwei Prozessablaufschritte gesteuert werden, die durch die entsprechenden Sensitivitätsparameter gewichtet sind, und können kombiniert werden, um ein optimales Kompensationsergebnis zu erreichen. - Die bislang beschriebenen Ausführungsformen können in einem Steuerungsvorgang auf Substrat-zu-Substrat-Basis oder einer Los-zu-Los-Basis ausgeführt werden. In einer anschaulichen Ausführungsform repräsentieren die im Schritt
190 erhaltenen Messergebnisse einen Durchschnittswert eines Loses aus Substraten und die Vorwärtskopplungssteuerung200 stellt einen oder mehrere Prozessparameter von einem oder mehreren der Prozessablaufschritte140 bis170 für das Los ein, für welches die gemittelten Gate-Längenmessergebnisse erhalten worden sind. - Obwohl ferner in den oben beschriebenen Ausführungsformen auf die Gate-Länge als ein direkter Messwert Bezug genommen wird, ist es selbstverständlich, dass der Messwert eines beliebig geeigneten Parameters, der die Gate-Länge kennzeichnet, verwendet werden kann. Beispielsweise kann ein Signal aus einer Messanlage, etwa einem Scatterometer, direkt oder in geeignet bearbeiteter Form bereit gestellt werden, und der Steuervorgang kann auf der Grundlage dieses Signals ausgeführt werden, wodurch eine komplexe Signalaufbereitung unnötig wird, die zum Erhalten der Gate-Länge aus dem Signal erforderlich sein könnte.
- In einer weiteren Ausführungsform kann die Vorwärtskopplungssteuerung
200 so gestaltet sein, um Signale oder Werte zu empfangen, die die zu interessierende elektrische Eigenschaft kennzeichnen. Die Steuerung kann ferner einen Aktualisierungsbereich (nicht gezeigt) aufweisen, in dem der "Grad" der Korrektur der einzelnen Prozessparameter an die jüngsten Messsignale oder Werte angepasst wird. Das heißt, der Einfluss von beispielsweise der Temperatur des RTA, die in der LDD-Implantation150 angewendet wird (5 ) kann im Voraus beispielsweise mittels tabellierter Werte, oder während des Prozesses durch ein geeignetes Modell bestimmt werden, und diese tabellierten Werte oder das Modell können erneut justiert werden, wenn die Messwerte der betrachteten elektrischen Eigenschaft außerhalb eines vordefinierten Bereichs liegen. Auf diese Weise wird die Wirkung der Prozessparameter ständig aktualisiert. Das Aktualisieren kann für einen oder mehrere Prozessparameter ausgeführt werden. - Weitere Modifikationen und Variationen der vorliegenden Erfindung werden dem Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich bilden die hierin gezeigten und beschriebenen Formen der Erfindung die gegenwärtig bevorzugten Ausführungsformen.
Claims (22)
- Verfahren zum Steuern zumindest einer elektrischen Eigenschaft eines Feldeffekttransistors während dessen Herstellung, wobei das Verfahren umfasst: Bereitstellen eines Substrats mit einer darauf gebildeten Gate-Elektrode, die eine Längsrichtung und eine Breitenrichtung definiert; Bestimmen eines empirischen Wertes, der eine Ausdehnung der Gate-Elektrode in der Längsrichtung kennzeichnet; Fertigstellen des Feldeffekttransistors durch: a) Bilden eines ersten Abstandselements benachbart zu der Gate-Elektrode; b) Implantieren von Ionen in das Substrat und Wärmbehandeln des Substrats, um leicht dotierte Gebiete benachbart zu der Gate-Elektrode zu bilden; c) Bilden eines zweiten Abstandselements benachbart zu dem ersten Abstandselement; d) Implantieren von Ionen in das Substrat und Wärmebehandeln des Substrats, um ein Source- und Drain-Gebiet zu bilden; wobei zumindest ein Prozessparameter zum Steuern zumindest des Prozessschrittes a) auf der Basis des empirischen Wertes gesteuert wird.
- Verfahren nach Anspruch 1, das ferner umfasst: Bestimmen einer Beziehung zwischen dem empirischen Wert und dem zumindest einen Prozessparameter zum Steuern zumindest des Prozessschrittes a).
- Verfahren nach Anspruch 1, wobei der zumindest eine Prozessparameter eine Dielektrikumsschichtdicke und/oder eine Stufenbedeckung und/oder eine Ätzzeit beim Herstellen des ersten Abstandselements mit einschließt.
- Verfahren nach Anspruch 3, wobei der zumindest eine Prozessparameter ferner einschließt: einen Implantationswinkel und/oder eine Implantationsenergie und/oder eine Dosis während zumindest einem der Implantationsschritte, die Temperatur während der Wärmebehandlung und/oder die Dauer der Wärmebehandlung und/oder die Schichtdicke einer während der Herstellungsschritte des zweiten Abstandselements abgeschiedenen Materialschicht und/oder die Stufenbedeckung der Materialschicht und/oder die Ätzzeit beim Ätzen der Materialschicht.
- Verfahren nach Anspruch 1, das ferner Ermitteln zumindest eines Sensitivitätsparameters umfasst, der die Wirkung des zumindest einen Prozessparameters auf die elektrische Eigenschaft spezifiziert.
- Verfahren nach Anspruch 1, das ferner umfasst: Bestimmen einer Korrelation zwischen einer maximalen Ausdehnung des ersten Abstandselements und zumindest einer elektrischen Eigenschaft des Feldeffekttransistors und Steuern der maximalen Ausdehnung auf der Grundlage des empirischen Wertes und der bestimmten Korrelation.
- Verfahren nach Anspruch 6, das ferner umfasst: Bestimmen eines Sensitivitätsparameters, der die Wirkung einer Änderung der maximalen Ausdehnung des ersten Abstandselements auf die zumindest eine elektrische Eigenschaft spezifiziert.
- Verfahren nach Anspruch 1, das ferner das Bilden einer Korrelation zwischen dem empirischen Wert und der zumindest einen elektrischen Eigenschaft des Feldeffekttransistors umfasst.
- Verfahren nach Anspruch 1 oder 8, das ferner Definieren eines zulässigen Bereichs von Gate-Längen und Variieren des zumindest einen Prozessparameters, wenn die bestimmte Gate-Länge außerhalb des zulässigen Bereichs ist, umfasst.
- Verfahren nach Anspruch 1, 8 oder 9, das ferner umfasst: Bestimmen von Korrekturwerten für die Ausdehnung des ersten Abstandselements in der Längsrichtung des Feldeffekttransistors.
- Verfahren nach Anspruch 1, 9 oder 10, wobei beim Bilden des ersten Abstandselements benachbart zu der Gate-Elektrode zumindest ein Prozessparameter derart gesteuert wird, dass eine maximale Ausdehnung des ersten Abstandselements in der Längsrichtung erhöht wird, wenn der empirische Wert anzeigt, dass die Gate-Länge kleiner als ein erster vordefinierter Sollwert ist, und derart, dass die maximale Ausdehnung verringert wird, wenn der empirische Wert anzeigt, dass die Gate-Länge einen zweiten vordefinierten Sollwert übersteigt.
- Verfahren nach Anspruch 11, wobei der erste vordefinierte Sollwert kleiner als der zweite vordefinierte Wert ist.
- Verfahren nach Anspruch 11, wobei die maximale Ausdehnung des Abstandselements um ungefähr 10–50 % eines Sollwerts erhöht wird, wenn die Gate-Länge kleiner als der erste Sollwert ist, und wobei die maximale Ausdehnung um ungefähr 10–50 % des Sollwerts verringert wird, wenn die Gate-Länge den zweiten Sollwert übersteigt.
- Verfahren nach Anspruch 1, wobei der empirische Wert einen Mittelwert für eine Vielzahl von Gate-Elektroden bildet, die auf verschiedenen Substraten gebildet sind.
- Verfahren nach Anspruch 14, wobei der zumindest eine Prozessparameter für eine Vielzahl von zu bearbeitenden Substraten gesteuert wird.
- Verfahren nach Anspruch 5, wobei mehrere Sensitivitätsparameter für zwei oder mehrere elektrische Eigenschaften des zu bildenden Feldeffekttransistors bestimmt werden, wobei jeder der mehreren Sensitivitätsparameter die Wirkung eines der Prozessablaufschritte a) bis d) auf einen der zwei oder mehreren elektrischen Eigenschaften spezifiziert.
- Verfahren nach Anspruch 16, das ferner umfasst: Aufstellen einer Beziehung zwischen den Sensitivitätsparametern und zumindest zwei Prozessparametern derart, dass Korrekturwerte für jeden der zwei oder mehr Prozessparameter bestimmt werden können, wenn eine experimentell bestimmte Gate-Länge von dem zumindest einen Sollwert abweicht, so dass jeder der Korrekturwerte innerhalb eines entsprechenden vordefinierten Bereiches liegt.
- Verfahren nach Anspruch 1, wobei während des Schritts a) eine maximale Ausdehnung des ersten Abstandselements in der Längsrichtung so gesteuert wird, dass die maximale Ausdehnung kleiner wird, wenn der empirische Wert anzeigt, dass die Gate-Länge kleiner als ein vorbestimmter Sollwert ist, und so, dass die maximale Ausdehnung größer wird, wenn der empirische Wert anzeigt, dass die Gate-Länge den Sollwert übersteigt.
- Verfahren nach Anspruch 1, das ferner das Überwachen der elektrischen Eigenschaft des fertiggestellten Feldeffekttransistors umfasst.
- Verfahren nach den Ansprüchen 5 und 19, das ferner das erneute Justieren des Sensitivitätsparameters auf der Grundlage der überwachten zumindest einen elektrischen Eigenschaft umfasst.
- Verfahren nach Anspruch 19 oder 20, das ferner das Steuern des zumindest einen Prozessparameters auf der Grundlage des empirischen Wertes und der überwachten elektrischen Eigenschaft umfasst.
- Verfahren nach Anspruch 1 bis 21, wobei die elektrische Eigenschaft der Durchlassstrom und/oder der Leckstrom und/oder die Schaltgeschwindigkeit des Feldeffekttransistors ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10208164A DE10208164B4 (de) | 2002-02-26 | 2002-02-26 | Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors |
US10/208,564 US6821859B2 (en) | 2002-02-26 | 2002-07-30 | Method and system for controlling an electrical property of a field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10208164A DE10208164B4 (de) | 2002-02-26 | 2002-02-26 | Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10208164A1 DE10208164A1 (de) | 2003-09-11 |
DE10208164B4 true DE10208164B4 (de) | 2006-01-12 |
Family
ID=27740415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10208164A Expired - Fee Related DE10208164B4 (de) | 2002-02-26 | 2002-02-26 | Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors |
Country Status (2)
Country | Link |
---|---|
US (1) | US6821859B2 (de) |
DE (1) | DE10208164B4 (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7069525B2 (en) * | 2003-07-18 | 2006-06-27 | International Business Machines Corporation | Method and apparatus for determining characteristics of MOS devices |
US20050130432A1 (en) * | 2003-12-11 | 2005-06-16 | Machala Charles F.Iii | Method for improving transistor leakage current uniformity |
DE102004009516B4 (de) * | 2004-02-27 | 2010-04-22 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren und System zum Steuern eines Produktparameters eines Schaltungselements |
WO2005112088A1 (ja) * | 2004-05-14 | 2005-11-24 | Matsushita Electric Industrial Co., Ltd. | 半導体装置の製造方法および製造装置 |
US7153711B2 (en) * | 2004-08-12 | 2006-12-26 | Texas Instruments Incorporated | Method for improving a drive current for semiconductor devices on a wafer-by-wafer basis |
JP5114881B2 (ja) * | 2005-07-26 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
GB2437998B (en) * | 2006-05-12 | 2009-11-11 | Sarantel Ltd | An antenna system |
GB2441566A (en) * | 2006-09-06 | 2008-03-12 | Sarantel Ltd | An antenna and its feed structure |
GB2444749B (en) * | 2006-12-14 | 2009-11-18 | Sarantel Ltd | A radio communication system |
JP2009099857A (ja) * | 2007-10-18 | 2009-05-07 | Toshiba Corp | 半導体装置の製造システムと製造方法 |
US8799861B2 (en) * | 2008-01-30 | 2014-08-05 | Intuit Inc. | Performance-testing a system with functional-test software and a transformation-accelerator |
US8178430B2 (en) * | 2009-04-08 | 2012-05-15 | International Business Machines Corporation | N-type carrier enhancement in semiconductors |
JP5426637B2 (ja) * | 2011-11-09 | 2014-02-26 | 株式会社アドバンテスト | 半導体装置の製造方法及び半導体製造装置 |
US8822295B2 (en) * | 2012-04-03 | 2014-09-02 | International Business Machines Corporation | Low extension dose implants in SRAM fabrication |
US20130292766A1 (en) * | 2012-05-03 | 2013-11-07 | International Business Machines Corporation | Semiconductor substrate with transistors having different threshold voltages |
CN102881578B (zh) * | 2012-10-12 | 2016-05-04 | 上海华力微电子有限公司 | 多晶硅栅极刻蚀方法 |
US9177875B2 (en) * | 2013-11-15 | 2015-11-03 | Taiwan Seminconductor Manufacturing Co., Ltd. | Advanced process control method for controlling width of spacer and dummy sidewall in semiconductor device |
JP2017183316A (ja) * | 2016-03-28 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20230016122A1 (en) * | 2021-07-09 | 2023-01-19 | Applied Materials, Inc. | Method and apparatus for controlled ion implantation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6232189B1 (en) * | 1999-06-11 | 2001-05-15 | Samsung Electronics Co., Ltd. | Manufacturing method of semiconductor device |
US6239467B1 (en) * | 1997-12-18 | 2001-05-29 | Advanced Micro Devices, Inc. | Method of forming semiconductor devices using gate electrode length and spacer width for controlling drive current strength |
US6295630B1 (en) * | 1998-07-28 | 2001-09-25 | Nec Corporation | Method and apparatus for measuring an overlap length of MISFET, and a recording medium and a device model each carrying an extraction program for determining the overlap length |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3888242A (en) * | 1974-08-23 | 1975-06-10 | Stephen W Harris | Compression massage boot |
US4029087A (en) * | 1975-10-28 | 1977-06-14 | The Kendall Company | Extremity compression device |
US4091804A (en) * | 1976-12-10 | 1978-05-30 | The Kendall Company | Compression sleeve |
US4269175A (en) * | 1977-06-06 | 1981-05-26 | Dillon Richard S | Promoting circulation of blood |
US4186738A (en) * | 1978-02-15 | 1980-02-05 | Drennan Denis B | Heel supporting boot for bed patients |
US4150442A (en) * | 1978-06-12 | 1979-04-24 | Alba-Waldensian, Incorporated | Elbow or heel protector |
US4207876A (en) * | 1979-01-12 | 1980-06-17 | The Kendall Company | Compression device with ventilated sleeve |
US4256094A (en) * | 1979-06-18 | 1981-03-17 | Kapp John P | Arterial pressure control system |
US4396010A (en) * | 1980-06-30 | 1983-08-02 | The Kendall Company | Sequential compression device |
US4374518A (en) * | 1980-10-09 | 1983-02-22 | Raul Villanueva | Electronic device for pneumomassage to reduce lymphedema |
US4369588A (en) * | 1981-01-22 | 1983-01-25 | Lunax Corporation | Isothermic protective boot |
US4408599A (en) * | 1981-08-03 | 1983-10-11 | Jobst Institute, Inc. | Apparatus for pneumatically controlling a dynamic pressure wave device |
US4657003A (en) * | 1983-10-03 | 1987-04-14 | Cramer Products, Inc. | Immobilizer device |
ZA869406B (en) * | 1985-12-16 | 1987-11-25 | Glenn W Johnson Jr | Pneumatic braces |
US4744391A (en) * | 1986-05-23 | 1988-05-17 | Halkey-Roberts Corporation | Flow control valve |
USRE34661E (en) * | 1988-05-10 | 1994-07-12 | Royce Medical Company | Gel and air cushion ankle brace |
DK159193C (da) * | 1988-06-07 | 1991-03-25 | S O Siemssen | Kontraktilt stroempeelement og kompressionsstroempe bestaaende af flere saadanne elementer, til peristaltisk behandling af patienters ekstremiteter |
JPH0740947Y2 (ja) * | 1989-03-06 | 1995-09-20 | 三菱重工業株式会社 | コンテナ用冷凍装置 |
US5328445A (en) * | 1993-01-15 | 1994-07-12 | Ehob, Inc. | Inflatable foot cushion |
US5450858A (en) * | 1993-02-02 | 1995-09-19 | Zablotsky; Theodore J. | Lumbosacral belt |
US5443440A (en) * | 1993-06-11 | 1995-08-22 | Ndm Acquisition Corp. | Medical pumping apparatus |
US5437610A (en) * | 1994-01-10 | 1995-08-01 | Spinal Cord Society | Extremity pump apparatus |
US5575762A (en) * | 1994-04-05 | 1996-11-19 | Beiersdorf-Jobst, Inc. | Gradient sequential compression system and method for reducing the occurrence of deep vein thrombosis |
US5591200A (en) * | 1994-06-17 | 1997-01-07 | World, Inc. | Method and apparatus for applying pressure to a body limb for treating edema |
CA2153375C (en) * | 1994-07-26 | 2000-09-12 | Arnold Tobler | Attachment of hook and loop fastener to a compression sleeve |
EP0812154B1 (de) * | 1995-02-17 | 2007-10-17 | Tony Reid | Vorrichtung zum behandeln von ödemen |
DE69739048D1 (de) * | 1996-06-28 | 2008-11-27 | Univ Southern California | Verfahren zur synthese von aminen und aminosäuren mit organoborverbindungen |
US5963784A (en) * | 1997-05-09 | 1999-10-05 | Vlsi Technology, Inc. | Methods of determining parameters of a semiconductor device and the width of an insulative spacer of a semiconductor device |
US6055460A (en) | 1997-08-06 | 2000-04-25 | Advanced Micro Devices, Inc. | Semiconductor process compensation utilizing non-uniform ion implantation methodology |
US6298470B1 (en) * | 1999-04-15 | 2001-10-02 | Micron Technology, Inc. | Method for efficient manufacturing of integrated circuits |
US6315745B1 (en) * | 1999-04-30 | 2001-11-13 | Richard J. Kloecker | Compression garment for selective application for treatment of lymphedema and related illnesses manifested at various locations of the body |
US6303451B1 (en) * | 1999-11-22 | 2001-10-16 | Chartered Semiconductor Manufacturing, Ltd | Method for forming a transistor within an integrated circuit |
US6287877B1 (en) * | 2000-09-22 | 2001-09-11 | Advanced Micro Devices | Electrically quantifying transistor spacer width |
US6649426B2 (en) * | 2001-06-28 | 2003-11-18 | Advanced Micro Devices, Inc. | System and method for active control of spacer deposition |
-
2002
- 2002-02-26 DE DE10208164A patent/DE10208164B4/de not_active Expired - Fee Related
- 2002-07-30 US US10/208,564 patent/US6821859B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239467B1 (en) * | 1997-12-18 | 2001-05-29 | Advanced Micro Devices, Inc. | Method of forming semiconductor devices using gate electrode length and spacer width for controlling drive current strength |
US6295630B1 (en) * | 1998-07-28 | 2001-09-25 | Nec Corporation | Method and apparatus for measuring an overlap length of MISFET, and a recording medium and a device model each carrying an extraction program for determining the overlap length |
US6232189B1 (en) * | 1999-06-11 | 2001-05-15 | Samsung Electronics Co., Ltd. | Manufacturing method of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US6821859B2 (en) | 2004-11-23 |
US20030162341A1 (en) | 2003-08-28 |
DE10208164A1 (de) | 2003-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10208164B4 (de) | Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors | |
DE69632567T2 (de) | MOS-Transistor und Verfahren zur Herstellung desselben | |
DE69031447T2 (de) | Verfahren zur Herstellung von MIS-Halbleiterbauelementen | |
DE69215547T2 (de) | Methode zur Herstellung eines Feldeffekttransistors | |
DE10214066B4 (de) | Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben | |
DE10201864B4 (de) | CMOS-Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE3813665C2 (de) | Halbleiterbauelement mit umgekehrt T-förmiger Gatestruktur | |
DE102010063772B4 (de) | Verfahren zum Einbetten einer sigma-förmigen Halbleiterlegierung in Transistoren durch Anwenden einer gleichmäßigen Oxidschicht vor dem Ätzen der Aussparungen | |
DE3000847A1 (de) | Verfahren zur ausbildung dotierter zonen in einem substrat | |
DE102007052220A1 (de) | Dotierstoffprofileinstellung für MOS-Bauelemente durch Anpassen einer Abstandshalterbreite vor der Implantation | |
DE102008022502B4 (de) | Verfahren zum Herstellen eines Halbleiterelements in einem Substrat | |
DE102010063781A1 (de) | Unterschiedliche Schwellwertspannungseinstellung in PMOS-Transistoren durch unterschiedliche Herstellung eines Kanalhalbleitermaterials | |
DE3603470A1 (de) | Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat | |
DE10351006B4 (de) | Verfahren zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist | |
DE10351008B4 (de) | Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement | |
DE19524027C2 (de) | Halbleitervorrichtung und zugeordnetes Herstellungsverfahren | |
DE102010040064A1 (de) | Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen | |
DE10261374B4 (de) | Verfahren zur Herstellung von als Feldeffekttransistor ausgebildeten Halbleiterelementen mit verbesserten Dotierprofilen | |
DE69105621T2 (de) | Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung. | |
DE10250888A1 (de) | Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements | |
DE69736971T2 (de) | Herstellungsverfahren einer integrierten leistungsschaltungsanordnung | |
DE10245608A1 (de) | Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements | |
DE10208728B4 (de) | Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen | |
DE102005014749B4 (de) | Verfahren zur Herstellung eines Transistors mit einem erhöhten Drain- und Sourcegebiet mittels einer Drei-Schicht-Hartmaske für die Gatestrukturierung | |
DE10215365B4 (de) | Transistorstruktur unter Verwendung von Epitaxialschichten und Verfahren zur Herstellung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER, |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20120901 |