JP2009099857A - 半導体装置の製造システムと製造方法 - Google Patents

半導体装置の製造システムと製造方法 Download PDF

Info

Publication number
JP2009099857A
JP2009099857A JP2007271513A JP2007271513A JP2009099857A JP 2009099857 A JP2009099857 A JP 2009099857A JP 2007271513 A JP2007271513 A JP 2007271513A JP 2007271513 A JP2007271513 A JP 2007271513A JP 2009099857 A JP2009099857 A JP 2009099857A
Authority
JP
Japan
Prior art keywords
wafer
ion implantation
gate
wafer surface
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007271513A
Other languages
English (en)
Inventor
Osamu Fujii
修 藤井
Yoshimasa Kawase
吉正 川瀬
Naohito Chikamatsu
尚人 親松
Takeshi Shibata
武 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007271513A priority Critical patent/JP2009099857A/ja
Priority to US12/251,558 priority patent/US8735181B2/en
Publication of JP2009099857A publication Critical patent/JP2009099857A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/304Controlling tubes
    • H01J2237/30455Correction during exposure
    • H01J2237/30461Correction during exposure pre-calculated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/31701Ion implantation
    • H01J2237/31703Dosimetry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/31701Ion implantation
    • H01J2237/31706Ion implantation characterised by the area treated
    • H01J2237/3171Ion implantation characterised by the area treated patterned

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置の製造の検査工程で得られた構造が管理スペックから離れている場合でも、イオン注入工程において、補正することにより、最終的な電気特性のばらつきをウェハ面内で抑制でき、製品歩留まりを向上することが可能な半導体装置の製造システムと製造方法を提供する。
【解決手段】測定装置21,22は、ウェハに形成された複数のゲート電極のゲート長を測定する。演算装置34は、測定装置により測定されたゲート長のウェハ面内の分布に基づき、ウェハ面内における閾値電圧を均一化するためのイオン注入のドーズ量のデータを演算する。イオン注入装置15は、前記演算装置により演算されたドーズ量のデータに基づき、前記ウェハにイオンを注入する。
【選択図】 図1

Description

本発明は、例えば半導体製造システムに係わり、特にイオン注入工程を制御する半導体装置の製造システムと製造方法に関する。
従来、半導体装置の製造工程において、例えばトランジスタのゲート長や、イオン注入におけるドーズ量のばらつき制御は様々な取り組みがなされている。また、素子の電気特性のウェハ間のばらつきや、ロット間のばらつきなどを低減するため、多大な努力が払われている。中でもウェハ面内のばらつきについては、様々な処理工程ごとで電気特性の面内均一性を向上させてきた。しかし、未だに最終段階でのばらつき幅が大きく、この抑制が望まれている。特に、近年使用されている、直径が300mmのウェハの場合、200mmのウェハに比べて、より一層、電気特性の面内均一性の向上が求められている。
例えばイオン注入に関して、ウェハ面内の分布情報として先に作成されたトランジスタの閾値電圧の情報が演算部に入力され、この演算部はイオン注入量に対する閾値電圧の変化率と閾値電圧情報を用いて各チップ間の閾値電圧のばらつきが減少するように標準処理条件に対するチップ毎の補正係数を算出し、制御部が標準処理条件に補正係数を乗じたイオン注入量をもとめ、このイオン注入量に応じて各領域にイオンを注入することが開発されている(例えば特許文献1参照)。しかし、この方法によっても十分な面内均一性を確保することが困難であった。
特開2005−310634号公報
本発明は、半導体装置の製造の検査工程で得られた構造が管理スペックから離れている場合でも、イオン注入工程において、補正することにより、最終的な電気特性のばらつきをウェハ面内で抑制でき、製品歩留まりを向上することが可能な半導体装置の製造システムと製造方法を提供しようとするものである。
本発明の半導体装置の製造システムの第1の態様は、ウェハに形成された複数のゲート電極のゲート長を測定する測定装置と、前記測定装置により測定されたゲート長のウェハ面内の分布に基づき、ウェハ面内における閾値電圧を均一化するためのイオン注入のドーズ量のデータを演算する演算装置と、前記演算装置により演算されたドーズ量のデータに基づき、前記ウェハにイオンを注入するイオン注入装置とを具備することを特徴とする。
本発明の半導体装置の製造システムの第2の態様は、ウェハに形成された複数のゲート電極のゲート幅を測定する測定装置と、前記測定装置により測定されたゲート幅のウェハ面内の分布に基づき、ウェハ面内における閾値電圧を均一化するためのイオン注入のドーズ量のデータを演算する演算装置と、前記演算装置により演算されたドーズ量のデータに基づき、前記ウェハにイオンを注入するイオン注入装置とを具備することを特徴とする。
本発明の半導体装置の製造方法の態様は、ウェハに形成された複数のゲート電極のゲート幅とゲート長の一方を測定し、前記測定されたゲート幅とゲート長の一方のウェハ面内の分布に基づき、ウェハ面内における閾値電圧を均一化するためのイオン注入のドーズ量のデータを演算し、前記演算されたドーズ量のデータに基づき、前記ウェハにイオンを注入するイオン注入することを特徴とする。
本発明によれば、半導体装置の製造の検査工程で得られた構造が管理スペックから離れている場合でも、イオン注入工程において、補正することにより、最終的な電気特性のばらつきをウェハ面内で抑制でき、製品歩留まりを向上することが可能な半導体装置の製造システムと製造方法を提供できる。
以下、本発明の実施の形態について、図面を参照して説明する。
(第1の実施形態)
図2は、本実施形態が適用される半導体装置の製造システムを示している。この製造システムは、例えば製造ラインで用いられ、半導体デバイスの加工、製造に関わる第1の装置群10、及び検査、測定、搬送などに関わる第2の装置群20、これら第1、第2の装置群10、20と双方向に製品名、ロット、ウェハ、レシピ情報や測定データなどの通信を行うことができる生産管理用計算機30により構成されている。
半導体デバイスの加工、製造に関わる第1の装置群10は、例えばウェハ上に薄膜を堆積する例えばCVD装置などからなる薄膜堆積装置11、レジストを露光する露光装置12、形成された膜を熱処理するアニール装置13、ウェハ表面を洗浄する洗浄装置14、ウェハ内にイオンを注入するイオン注入装置15、膜をエッチングするエッチング装置16、及び膜を酸化する酸化装置17などにより構成されている。検査、測定、搬送などに関わる装置群20は、例えば寸法SEM(走査型電子顕微鏡)を含む検査装置21、スキャトロメトリ装置を含む測定装置22、及び搬送装置23により構成されている。
生産管理用計算機30は、例えば入出力機器及びシステム31、生産管理システム32、データ管理システム33、データ演算システム34、記憶装置35により構成されている。入出力機器及びシステム31は、第1、第2の装置群10、20と情報交換を行う機能を有している。通信プロトコルやデータフォーマットの変更も自動的に行うことができる。生産管理システム32は、半導体装置の生産全体を指揮するシステムであり、例えば製品の管理規定や各種データを管理する。すなわち、生産管理システム32は、常に全ての製品、ロットやウェハが、どの工程、装置に存在し、どのようなレシピで処理されているかをモニタし、コントロールする機能を有している。データ管理システム33は、送受信したデータを例えばハードディスク装置など記録装置35に格納し、管理する機能を有している。記憶装置35に格納されたデータは、インデックス情報が自動的に割り振られ、容易に参照することができる。データ演算システム34は、データ管理システム33を通じて記録装置に格納された過去や現在のデータを参照することができる。さらに、データ演算システム34は、後述するように、例えばゲート長やゲート幅のデータに基づき、ソース・ドレイン領域に注入されるイオンのドーズ量のデータを演算する。この演算結果は、データ管理システム33を通じて、生産管理システム32に送信される。生産管理システム32は、データ演算システム34から送られたデータに基づいて、レシピ情報の変更などの処理を自動的に行う。
測定装置22の1つであるスキャトロメトリ装置は、半導体装置に形成された周期的なパターンに光を照射し、パターンからの反射による偏光状態の変化を測定し、この測定波形と光学モデルより得られた理論波形とを比較することにより、パターンの幅、高さ、角度などの形状情報を同定することができる装置である。
スキャトロメトリ装置を用いることにより、ゲート電極の最上部の幅、底部の幅、中央部の幅、ゲート電極下部(裾部)の曲率半径、ゲート電極下部側壁(裾部)の角度、ゲート加工の際に生じたシリコン基板の掘れ量、ゲート電極の高さ方向中央部から下部までの高さ(裾部の高さ)、及びゲート電極の高さ方向中央部から上部までの高さ、電極の側壁に形成されるオフセット膜の厚さ、オフセット膜を加工する際に生じたシリコン基板の掘れ量、側壁絶縁膜の厚さ、側壁絶縁膜の加工の際に生じたシリコン基板の掘れ量などを、非破壊、非接触で測定することができる。このように、スキャトロメトリ装置によれば、ゲート電極の底部の幅や、微小なシリコン基板の掘れ量、ゲート電極のくびれ度合い、オフセット膜の厚さなど、破壊しなければ分からなかった情報でさえも測定できる。また、測定に要する時間も数秒程度と短時間である。このため、ウェハ面内の複数の領域に対して測定しても大きな時間のロスを生じない。さらに、寸法測定精度は、±1nm程度であり、65nm世代のトランジスタのゲート長40nmに比べて、十分な精度がある。
図1は、本発明の実施形態を示すものであり、図2に示す半導体装置の製造システムの動作を示している。
図2に示す第1の装置群10を用いて、ウェハ上に半導体デバイスとしての例えばトランジスタのゲート電極が製造される(S1)。次いで、トランジスタの閾値電圧に大きな影響を及ぼすゲート長が、第2の装置群20を構成する検査装置21や測定装置22により測定される(S2、S3)。すなわち、寸法SEMやスキャトロメトリ装置などを用いてゲート長が測定される。この測定データは、生産管理計算機30の入出力機器及びシステムを介して生産管理システム32に保存される(S4)。
ゲート長の測定は、ウェハ内の全チップを測定してもよいが、代表的な数箇所のゲート長のみを測定してもよい。ウェハ内のトランジスタのゲート長は、ウェハ面内の位置により異なることが知られている。すなわち、ゲート長はウェハ面内における位置の依存性を有している。このため、数箇所のみを測定する場合、ウェハ面内における位置の依存性を示すフィッティング関数により、測定していない位置のデータを予測する必要がある。具体的には、例えばデータ演算システム34によりフィッティング関数を用いて、測定されたゲート長のデータが演算され、非測定点のゲート長データが補間される(S5)。このようにして、実測もしくは予測されたウェハ面内のゲート長データが求められる。
この後、ウェハ面内のゲート長データに基づき、ポケットイオン注入において、どの程度のドーズ量に調整すれば、所望の閾値電圧が得られるか、計算式に基づいて、ウェハ面内のドーズ量データが作成される(S6)。すなわち、ドーズ量doseは、次式に示すように、例えばゲート長Lgateの関数として求めることができる。
dose=f(Lgate)
この演算式に基づき、例えばデータ演算システム34は、生産管理システム32に記憶されたゲート長のデータや、ゲート酸化膜厚のデータに基づき、ドーズ量が演算される。この演算は、ウェハ面内に形成された各ゲート毎に行われる。したがって、この演算結果は、ドーズ量のウェハ面内の分布データとなる。このデータは、例えば生産管理システム32に記憶される。
図3は、ゲート長と閾値電圧の関係を示している。図3に実線で示すように、何らかの原因でトランジスタのゲート長が短くなった場合、閾値電圧がスペック以下に低下することがある。このように、ゲート長が短いトランジスタを含むチップを救済するためには、ポケットイオン注入のドーズ量を増加させることで、図3に破線で示すように、閾値電圧をスペック内に上げる必要がある。上記演算式は、測定されたゲート長に応じて、ドーズ量のデータを演算する。尚、ドーズ量のデータは、ゲート長に基づいて演算したが、これに限らず、例えば次式のように、ゲート長Lgateやゲート酸化膜厚Toxなど、複数のパラメータを用いて演算することも可能である。
dose=f(Lgate, Tox, …)
次いで、上記求められたドーズ量のデータ、すなわち、ウェハ面内のポケットイオン注入量のデータが、第1の装置群10のイオン注入装置15に供給される(S7)。イオン注入装置15は、供給されたドーズ量のデータに従ってウェハに対するイオン注入を制御する(S8)。このイオン注入装置15は、枚葉式でイオンビームをウェハに対して走査することによりイオンを注入する。つまり、イオン注入装置15は、ドーズ量のウェハ面内の分布データに従って、ビームの走査速度、すなわち、ドーズ量を制御し、各ゲートに応じたポケットイオン注入を行う。
図4は、ゲート長の分布に対応した予想閾値電圧の分布を示す図であり、例えばウェハ外周でのゲート長が、ウェハ中央部でのゲート長より細く仕上がってしまった場合を示している。
図5は、図4に示すゲート長の分布に対応した予想閾値電圧の分布を示している。図4に示すゲート長の分布の場合、予想される閾値電圧は、図5に示すように、ウェハ外周のみで許容範囲以下となる。
図6は、図4に示す閾値電圧の分布を補正するためのドーズ量の分布を示している。図4に示す閾値電圧の分布を補正するには、図6に示すように、ウェハ外周部におけるポケットイオン注入のドーズ量をウェハ中央部より増加し、ウェハ外周部の閾値電圧を上昇させる必要がある。すなわち、ポケットイオン注入時のビーム走査速度をウェハ中央部よりウェハ外周部において遅くし、ウェハ中央部よりウェハ外周部においてポケットドーズ量を増加させる。このようにすることで、図7に示すように、ウェハ面内で均一な閾値電圧分布を得ることができる。
図8、図9はポケットイオン注入時のビーム走査の例を示している。図8、図9は、走査ラインA〜Gを示しているが、これに限定されるものではなく、走査ライン数は任意に設定可能である。走査ライン上で、ウェハの位置に応じてビームの走査速度を変更することにより、ドーズ量を制御する。
図8、図9は、ウェハの中央部に対して外周部のドーズ量が対称である例を示している。しかし、これに限定されるものではない。
図10は、ウェハの中央部から変異した位置に短いゲート長が多く分布し、これと反対側に長いゲート長が多く分布している場合を示している。すなわち、矢印で示すように、ウェハの図示下方から左上方に向かって短いゲート長が多く分布している。
図10に示すようなウェハ面内のゲート長データが得られた場合、図11に示すようなポケットイオン注入ドーズ量にすればよい。すなわち、矢印で示すように、ウェハの図示下方から左上方に向かって次第にドーズ量を増加すればよい。イオン注入装置15のビーム走査によるドーズ量の変化は、ウェハ面内の任意の位置で制御することができる。
尚、上記演算式の精度は、実デバイスにより検証しておくことが必要である。したがって、予め別ロットにて、例えば上記ステップS1〜S8の動作を行い、実デバイスとの整合を十分に得ておく必要がある。
この後、ポケットイオン注入が行われたウェハに対して、次の製造プロセスが実行される(S9)。
上記第1の実施形態によれば、製造ラインにおいて、ウェハ上にゲート電極を形成し、この形成されたゲート電極のゲート長を測定して、ウェハ面内におけるゲート長の分布を求め、この測定されたゲート長のデータに基づき、ポケットイオン注入におけるドーズ量を演算し、この演算されたドーズ量に従って、ウェハ面内にイオンを注入している。このため、ゲート電極の製造工程において、ウェハ面内において、ゲート長にばらつきが発生した場合においても、ポケットイオン注入におけるドーズ量を制御することにより、ウェハ面内における閾値電圧を均一化することができる。したがって、最終的な閾値電圧のばらつきを抑制することができ、歩留まりを向上することができる。
しかも、ゲート長の測定、ドーズ量の演算は、ウェハがゲート電極の製造工程からイオン注入工程に搬送される間に並行して行うことができ、ドーズ量の演算結果をイオン注入装置15に供給することにより、イオン注入装置15に搬送されたウェハに対してポケットイオン注入を実施することができる。すなわち、ゲート長の測定結果から得たドーズ量の演算結果をポケットイオン注入工程にフィードフォワードすることにより、ウェハ面内における閾値電圧を均一化することができる。このため、製造時間の増大を防止して歩留まりを向上できる。
(第2の実施形態)
上記第1の実施形態は、ウェハ面内におけるゲート長を測定し、測定したゲート長のウェハ面内のばらつきに応じてポケットイオン注入のドーズ量を制御した。これに対して、第2の実施形態は、ウェハ面内におけるゲート幅を測定し、測定したゲート幅の平均値に基づきポケットイオン注入のドーズ量を制御する。第2の実施形態において、半導体装置の製造システムの構成は、第1の実施形態と同様である。
図12は、第2の実施形態の動作を示している。図12を参照して第2の実施形態の動作について説明する。
図2に示す第1の装置群10を用いて、ウェハ上に半導体デバイスとしての例えばトランジスタのゲート電極が製造される(S21)。次いで、トランジスタのゲート幅が、第2の装置群20を構成する検査装置21や測定装置22により測定される(S22、S23)。すなわち、寸法SEMやスキャトロメトリ装置などを用いてゲート幅が測定される。この測定データは、生産管理計算機30の入出力機器及びシステムを介して生産管理システム32に保存される(S24)。
ゲート幅の測定は、ウェハ内の全チップを測定してもよいが、代表的な数箇所のゲート幅のみを測定してもよい。数箇所のみを測定する場合、ウェハ面内における位置の依存性を示すフィッティング関数により、非測定点のゲート幅データが補間すればよい。
この後、例えばデータ演算システム34により、ウェハ面内のゲート幅より後のポケットイオン注入工程におけるドーズ量が演算される(S25)。この演算結果は生産管理システム32に保存される。
図13は、ステップS22において測定されたウェハ面内のゲート幅の分布を示し、図14は、図13に示すゲート幅の分布に対応して予想されるウェハ面内の閾値電圧の分布を示している。ゲート幅と閾値電圧の関係は、ゲート長と閾値電圧の関係と類似している。このため、図14に示す閾値電圧の分布を補間するポケットイオン注入のドーズ量が算出される。すなわち、図13に示すように、ウェハ外周部のゲート幅がウェハ中央部のゲート幅より狭い場合、図15に示すように、ウェハ外周部のドーズ量をウェハ中央部のドーズ量より増加することにより、図16に示すように、ウェハ面内における閾値電圧を均一化することができる。
次に、上記演算されたドーズ量データがイオン注入装置15に供給される(S26)。イオン注入装置15は、供給されたドーズ量のデータに従ってウェハに対するイオン注入を制御する(S27)。このイオン注入装置15は、イオン注入用のビームをウェハ面内で走査することでイオン注入を行う。つまり、イオン注入装置15は、ドーズ量のウェハ面内の分布データに従って、ビームの走査速度、すなわち、ドーズ量を制御し、各ゲートに応じたポケットイオン注入を行う。
図17は、イオン注入装置15の第1の例を示すものである。このイオン注入装置は、平行電極31に供給される電圧を制御することにより、水平方向に形成した電場でイオンビーム32を水平方向に走査し、ウェハ33を機械的に垂直方向に移動させる方式である。このイオン注入装置の場合、供給されたドーズ量データに応じて平行電極31に供給される電圧を制御することにより、ウェハ面内に注入されるイオンのドーズ量が制御される。
図18は、イオン注入装置15の他の例を示すものである。このイオン注入装置は、垂直方向に配置された走査用電磁石41に供給される電流を制御することにより発生された磁場でイオンビーム42を水平方向に走査し、ウェハ43を機械的に垂直方向に移動させる方式である。このイオン注入装置の場合、供給されたドーズ量データに応じて走査用電磁石41に供給される電流を制御することにより、ウェハ面内に注入されるイオンのドーズ量が制御される。
図19は、四重極レンズ51を用いて、水平方向にイオンビーム52のサイズを拡大し、ウェハ53を機械的に垂直方向に移動させる方式である。このイオン注入装置の場合、供給されたドーズ量データに応じて四重極レンズ51に供給される電流を制御することにより、ウェハ面内に注入されるイオンのドーズ量が制御される。
第2の実施形態によれば、製造ラインにおいて、ウェハ上にゲート電極を形成し、この形成されたゲート電極のゲート幅を測定して、ウェハ面内におけるゲート幅の分布を求め、この測定されたゲート幅のデータに基づき、ポケットイオン注入におけるドーズ量を演算し、この演算されたドーズ量に従って、ウェハ面内にイオンを注入している。このため、ゲート電極の製造工程において、ウェハ面内において、ゲート幅にばらつきが発生した場合においても、ポケットイオン注入におけるドーズ量を制御することにより、ウェハ面内における閾値電圧を均一化することができる。したがって、ウェハから得られる良品チップの割合を増加することができ、歩留まりを向上することができる。
しかも、ゲート幅の測定、ドーズ量の演算は、ウェハがゲート電極の製造工程からイオン注入工程に搬送される間に並行して行うことができ、ドーズ量の演算結果をイオン注入装置15に供給することにより、イオン注入装置15に搬送されたウェハに対してポケットイオン注入を実施することができる。すなわち、ゲート幅の測定結果から得たドーズ量の演算結果をポケットイオン注入工程にフィードフォワードすることにより、ウェハ面内における閾値電圧を均一化することができる。このため、製造時間の増大を防止して歩留まりを向上できる。
第2の実施形態は、ゲート幅の測定結果からウェハ面内の閾値電圧を補間すべくイオン注入のドーズ量データを算出した。しかし、これに限らず、ゲート幅の平均値を算出し、この平均値に従って、例えば一定のドーズ量を算出し、この算出されたドーズ量に基づきイオン注入を制御することも可能である。このような構成によっても第2の実施形態と同様の効果を得ることができる。
また、図17、図18、図19に示すイオン注入装置を第1の実施形態に適用することが可能である。
また、上記第1、第2の実施形態はトランジスタの閾値電圧の制御について説明したが、これに限定されるものではなく、半導体装置の抵抗値など電気的な特性のウェハ面内均一化に適用することが可能である。
その他、本発明の要旨を変えない範囲で種々変形実施可能なことは勿論である。
第1の実施形態の動作を示すフローチャート。 本実施形態が適用される半導体装置の製造システムを示す構成図。 ゲート長と閾値電圧の関係を示す図。 ゲート長のウェハ面内の分布例を示す図。 図4に示すゲート長の分布に対応した予想閾値電圧の分布を示す図。 図4に示す閾値電圧の分布を補正するためのドーズ量の分布を示す図。 補正後の閾値電圧分布を示す図。 ポケットイオン注入時のビーム走査の例を示す図。 ポケットイオン注入時のビーム走査の例を示す図。 ウェハに対するゲート長の分布の他の例を示す図。 図10に示すゲート長の分布の閾値電圧を補正するためのドーズ量の分布を示す図。 第2の実施形態の動作を示すフローチャート。 ゲート幅のウェハ面内の分布例を示す図。 図13に示すゲート長の分布に対応した予想閾値電圧の分布を示す図。 図13に示す閾値電圧の分布を補正するためのドーズ量の分布を示す図。 補正後の閾値電圧分布を示す図。 イオン注入装置の第1の例を示す構成図。 イオン注入装置の第2の例を示す構成図。 イオン注入装置の第3の例を示す構成図。
符号の説明
10…第1の装置群、15…イオン注入装置、21…検査装置、22…測定装置、34…データ演算システム、35…品質管理システム。

Claims (5)

  1. ウェハに形成された複数のゲート電極のゲート長を測定する測定装置と、
    前記測定装置により測定されたゲート長のウェハ面内の分布に基づき、ウェハ面内における閾値電圧を均一化するためのイオン注入のドーズ量のデータを演算する演算装置と、
    前記演算装置により演算されたドーズ量のデータに基づき、前記ウェハにイオンを注入するイオン注入装置と
    を具備することを特徴とする半導体装置の製造システム。
  2. ウェハに形成された複数のゲート電極のゲート幅を測定する測定装置と、
    前記測定装置により測定されたゲート幅のウェハ面内の分布に基づき、ウェハ面内における閾値電圧を均一化するためのイオン注入のドーズ量のデータを演算する演算装置と、
    前記演算装置により演算されたドーズ量のデータに基づき、前記ウェハにイオンを注入するイオン注入装置と
    を具備することを特徴とする半導体装置の製造システム。
  3. イオン注入装置は、枚葉式でビーム走査によりイオン注入できるポケットイオン注入工程であることを特徴とする請求項1又は2記載の半導体装置の製造システム。
  4. 前記演算装置は、前記ゲート幅の平均値を求め、この平均値に基づきドーズ量を演算することを特徴とする請求項2記載の半導体装置の製造システム。
  5. ウェハに形成された複数のゲート電極のゲート幅とゲート長の一方を測定し、
    前記測定されたゲート幅とゲート長の一方のウェハ面内の分布に基づき、ウェハ面内における閾値電圧を均一化するためのイオン注入のドーズ量のデータを演算し、
    前記演算されたドーズ量のデータに基づき、前記ウェハにイオンを注入するイオン注入することを特徴とする半導体装置の製造方法。
JP2007271513A 2007-10-18 2007-10-18 半導体装置の製造システムと製造方法 Pending JP2009099857A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007271513A JP2009099857A (ja) 2007-10-18 2007-10-18 半導体装置の製造システムと製造方法
US12/251,558 US8735181B2 (en) 2007-10-18 2008-10-15 Manufacturing system for semiconductor device capable of controlling variation in electrical property of element in wafer surface and method for manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007271513A JP2009099857A (ja) 2007-10-18 2007-10-18 半導体装置の製造システムと製造方法

Publications (1)

Publication Number Publication Date
JP2009099857A true JP2009099857A (ja) 2009-05-07

Family

ID=40587174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007271513A Pending JP2009099857A (ja) 2007-10-18 2007-10-18 半導体装置の製造システムと製造方法

Country Status (2)

Country Link
US (1) US8735181B2 (ja)
JP (1) JP2009099857A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204350A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 検査システム、検査方法、および検査プログラム
JP6023367B1 (ja) * 2015-06-17 2016-11-09 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6023366B1 (ja) * 2015-06-17 2016-11-09 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
US9905397B2 (en) 2016-03-18 2018-02-27 Sumitomo Heavy Industries Ion Technology Co., Ltd. Ion implantation apparatus and scanning waveform preparation method
US10217607B2 (en) 2016-09-06 2019-02-26 Sumitomo Heavy Industries Ion Technology Co., Ltd. Ion implantation apparatus and ion implantation method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350235B2 (en) * 2009-07-27 2013-01-08 Freescale Semiconductor Semiconductor intra-field dose correction

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196580A (ja) * 2000-01-12 2001-07-19 Kmt Semiconductor Ltd 電界効果トランジスタの製造方法
JP2005051210A (ja) * 2003-07-15 2005-02-24 Matsushita Electric Ind Co Ltd 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法
JP2005092278A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 集積回路装置の性能シミュレーション方法
JP2005236233A (ja) * 2004-02-23 2005-09-02 Nec Electronics Corp 半導体装置の製造方法
JP2006190795A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および急速熱処理装置
JP2007305655A (ja) * 2006-05-09 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置の製造工程の制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021675A (en) * 1973-02-20 1977-05-03 Hughes Aircraft Company System for controlling ion implantation dosage in electronic materials
US5981961A (en) * 1996-03-15 1999-11-09 Applied Materials, Inc. Apparatus and method for improved scanning efficiency in an ion implanter
US6482660B2 (en) 2001-03-19 2002-11-19 International Business Machines Corporation Effective channel length control using ion implant feed forward
DE10208164B4 (de) * 2002-02-26 2006-01-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors
JP3865233B2 (ja) * 2002-08-19 2007-01-10 富士通株式会社 Cmos集積回路装置
KR100568254B1 (ko) 2004-02-06 2006-04-07 삼성전자주식회사 문턱 전압 조절이 가능한 전자 소자의 제조 방법과 이에사용되는 이온 주입기 조절기 및 이온 주입 시스템
JP2005310634A (ja) 2004-04-23 2005-11-04 Toshiba Corp イオン注入装置およびイオン注入方法
US20060024938A1 (en) * 2004-07-29 2006-02-02 Texas Instruments, Incorporated Method for reducing metal silicide excessive encroachment defects in the manufacture of a semiconductor device having silicided source/drain regions

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196580A (ja) * 2000-01-12 2001-07-19 Kmt Semiconductor Ltd 電界効果トランジスタの製造方法
JP2005051210A (ja) * 2003-07-15 2005-02-24 Matsushita Electric Ind Co Ltd 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法
JP2005092278A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 集積回路装置の性能シミュレーション方法
JP2005236233A (ja) * 2004-02-23 2005-09-02 Nec Electronics Corp 半導体装置の製造方法
JP2006190795A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および急速熱処理装置
JP2007305655A (ja) * 2006-05-09 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置の製造工程の制御方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204350A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 検査システム、検査方法、および検査プログラム
JP6023367B1 (ja) * 2015-06-17 2016-11-09 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6023366B1 (ja) * 2015-06-17 2016-11-09 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP2017007327A (ja) * 2015-06-17 2017-01-12 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP2017007326A (ja) * 2015-06-17 2017-01-12 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
US9905397B2 (en) 2016-03-18 2018-02-27 Sumitomo Heavy Industries Ion Technology Co., Ltd. Ion implantation apparatus and scanning waveform preparation method
US10217607B2 (en) 2016-09-06 2019-02-26 Sumitomo Heavy Industries Ion Technology Co., Ltd. Ion implantation apparatus and ion implantation method

Also Published As

Publication number Publication date
US8735181B2 (en) 2014-05-27
US20090114853A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
US7915055B2 (en) Manufacturing method of semiconductor device
JP5808347B2 (ja) プロセスツールの補正値を与える方法及びシステム
KR101943593B1 (ko) 공정 제어를 개선하기 위한 품질 메트릭 제공 방법 및 시스템
JP2009099857A (ja) 半導体装置の製造システムと製造方法
US7720632B2 (en) Dimension measuring apparatus and dimension measuring method for semiconductor device
US7947567B2 (en) Method of fabricating a semiconductor device with reduced oxide film variation
JP2004103674A (ja) 半導体集積回路装置の製造方法
US7325224B2 (en) Method and system for increasing product yield by controlling lithography on the basis of electrical speed data
TWI658337B (zh) 改變蝕刻參數的方法及電腦程式產品
JP5264801B2 (ja) イオン注入プロセスの制御方法及びそのシステム
KR102084026B1 (ko) 리소그래피 장치의 성능을 예측하는 방법, 리소그래피 장치의 캘리브레이션, 디바이스 제조 방법
JP5296025B2 (ja) 半導体装置の製造方法及び製造装置
JP2000058817A (ja) Mosfetの電気的特性の特性化方法
JP2006318955A (ja) パターン寸法測定方法および装置
JP7288974B2 (ja) リソグラフィプロセスのサブフィールド制御および関連する装置
JP2012212847A (ja) 半導体装置の製造方法、製造システムおよび調整装置
US6232189B1 (en) Manufacturing method of semiconductor device
JP6286958B2 (ja) フォトマスクの作製方法、及び半導体装置の製造方法
JP2009099745A (ja) 半導体装置の生産管理装置及び生産管理方法
JP2007266335A (ja) 半導体装置の製造方法
JP2009076863A (ja) 半導体装置の製造方法
JP2011040601A (ja) 半導体装置の製造方法
US11455452B2 (en) Variable implant and wafer-level feed-forward for dopant dose optimization
JP5426637B2 (ja) 半導体装置の製造方法及び半導体製造装置
US20080241972A1 (en) Method of manufacturing a semiconductor device, pattern correction apparatus, and computer-readable recording medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211