JP2006190795A - 半導体装置の製造方法および急速熱処理装置 - Google Patents

Abstract

【課題】 ウェハ面内の半導体素子の電気特性バラツキを低減する。
【解決手段】 半導体装置の製造工程において、半導体基板上にゲート電極を形成した後、ゲート電極の寸法をウェハ面内で測定する。得られた測定データはプロセス制御システムに送られ、半導体素子のゲート長―電気特性依存性データと比較され、半導体素子の電気特性（例えば、Ｖｔｈ，Ｉｄｓ）のウェハ面内分布が予測される。次に、予測された電気特性データと設計値の差分を算出し、その差分を温度―電気特性依存性データと比較して電気特性値から温度へ変換する。次に、得られたウェハ面内温度分布データと熱処理装置の設備管理データから得られるウェハ面内温度分布データから前記電気特性の面内バラツキを最小化するウェハ面内温度分布を決定する。最後に、前記ウェハ面内温度分布となるように熱処理を行う。
【選択図】 図１

Description

本発明は、半導体装置の製造方法および急速熱処理装置に関するものであり、特に半導体装置の製造過程において発生するウェハ面内の加工バラツキに起因した半導体装置のウェハ面内の電気特性バラツキを最小化する半導体装置の製造方法および急速熱処理装置に関するものである。

昨今のデバイスの急速な微細化とウェハの大口径化に伴い、半導体装置の製造過程において発生する加工バラツキ（例えば、ゲート寸法のウェハ面内バラツキやＲＴＡ処理時のウェハ面内温度バラツキなど）が半導体装置の電気特性バラツキに大きな影響を及ぼすようになってきており、それによる半導体装置の歩留低下や信頼性劣化の問題も発生してきている。

この問題を解決する方法としては、各製造設備において発生するウェハ面内バラツキを低減するのが良い方法である。しかしながら、デバイスの微細化に伴い許容される加工バラツキ量も小さくなってきており、実際の製造設備の性能が追いついていないのが実情である。

そこで、他工程で発生した加工バラツキデータを元にして、後の工程の処理条件を決定し、最終的に得られるトランジスタのＶｔｈやＩｄｓといった半導体装置の電気特性値のバラツキを低減するという、いわゆるフィードフォワードの手法も新たに導入されはじめている（例えば、特許文献１、２参照）。

特許文献１は、ゲート電極のゲート長を測定し、短チャネル効果に関するトランジスタ特性が所定のレベルになるように、ソース領域およびドレイン領域を形成するためのイオン注入のドーズ量を上記ゲート長の測定値に応じて可変して設定する製造方法である。

特許文献２は、形成した半導体装置の電気的特性を検査し、検査の結果に基づいて半導体装置を覆う窒化シリコン膜、酸窒化シリコン膜等の被膜の成膜条件、膜厚、組成成分等の条件をデータベースに基づいて自動的に決定し、決定した条件で被膜を形成する製造方法である。
特開２００１−１９６５８０号公報 特開２００１−３３２７２３号公報

しかしながら、これらの方法には以下に示す問題点がある。まず特許文献１の方法では、枚葉式の注入機を使用すればウェハ毎にドーズ量を打ち分けることは可能であるが、ウェハ面内で生ずるゲート寸法バラツキに対してドーズ量を打ち分けることは非常に困難である。

また、特許文献２の方法においても枚葉式の成膜装置を使用すればウェハ毎に膜厚や組成成分を変え、膜の応力を変えることは可能であるが、ウェハ面内で生ずる半導体装置の電気的特性に対して膜の応力をウェハ面内で制御することは非常に困難である。また、仮にウェハ面内で膜の応力を制御できた場合でも、膜組成が異なっていることからエッチングレートがウェハ面内で異なることが予想され、微細コンタクトホール形成などに影響を及ぼす可能性が高い。

したがって、いずれの方法もウェハ毎の制御は可能であるが、ウェハ面内で生ずる加工バラツキに起因した半導体装置の電気特性バラツキの制御に関しては不向きであることがわかる。

さらに昨今の微細な半導体デバイスの閾値電圧ＶｔｈやＩｄｓに対して各工程のバラツキがどの程度影響を与えるかをシュミレーションした結果、ゲート長とともにソース・ドレイン形成後の活性化ＲＴＡの温度バラツキが大きな影響を及ぼすことがわかった。

本発明は上記問題点を解決するためになされたものであり、半導体装置の電気特性値のウェハ面内バラツキを最小化することができる半導体装置の製造方法および急速熱処理装置を提供することを目的とする。

上記課題を解決するために、本発明の半導体装置の製造方法は、半導体装置の製造過程において得られる物理量の面内分布と不純物導入後に不純物を活性化するために行われる熱処理装置の設備管理データから得られるウェハ面内温度分布データとから、最終的に得られる半導体装置の電気特性値の面内バラツキを予測し、半導体装置の電気特性値の面内バラツキが最小となるように、不純物導入後の熱処理工程のウェハ面内温度分布を制御することを含む方法である。

この製造方法により、最終的に得られる半導体装置の電気特性値のウェハ面内バラツキを最小化でき、品質の揃った半導体装置を提供することが可能となる。

また、本発明の半導体装置の製造方法は、熱処理工程後に半導体装置の電気特性を測定する工程を含み、測定結果と半導体装置の電気特性の設計値との差からウェハ面内の温度分布を算出し、その温度分布を補正するように熱処理装置のウェハ面内温度分布データを更新することを含む方法である。

この製造方法により、熱処理装置の温度分布データが常に更新され、装置自身が持つ温度バラツキが低減されるため、半導体装置の電気特性値の面内バラツキ予測値の精度が向上する。

さらに本発明の半導体装置の製造方法は、ウェハ面内温度分布を算出した後、ウェハ面内の最大温度と最小温度の差を計算し、その差がある一定値を超えた場合は、その時点で工程異常を発信することを含む方法である。

この製造方法により、通常の製造過程においては気がつかない工程異常を検出することが可能となる。また、熱処理の際、ウェハ面内である一定値以上の温度差が発生した場合、ウェハにスリップが入る恐れがあるためそれを防止する役割も果たしている。なお、スリップとは、熱処理時の熱応力などが原因で生じる半導体基板上の結晶面の局所的な滑りのことで、その発生箇所付近では露光時にアライメントずれを起こすことがあり、その発生はデバイス歩留まりの低下につながる。

上記の半導体装置の製造方法において、物理量は、例えば製造過程において加工処理後にでき映え確認のために実施される寸法測定値または膜厚測定値である。また、半導体装置の電気特性としては、例えばＰＭＯＳトランジスタの閾値電圧（Ｖｔｈ）、飽和電流（Ｉｄｓ）またはＰＤ領域の非シリサイド抵抗のいずれか１つが測定される。また、不純物は、例えば半導体装置のソース・ドレイン領域に導入される不純物である。また、熱処理は、例えば急速熱処理装置で行うＲＴＡ（Rapid thermal anneal）処理である。また、工程異常を発信する温度差（一定値）は、２０℃以下であることが好ましい。また、熱処理は、９００℃〜１２００℃の間で熱処理が行われることが好ましい。

上記のＰＤ領域とは、Ｐｃｈトランジスタのソース・ドレイン形成時にP型の不純物が導入される部分を示す。上記において、ＮＤ領域（Ｎ型の不純物が導入される部分）ではなくあえてＰＤ領域としている理由は、本発明で行う熱処理温度に伴う特性変動が敏感であるという実験的事実に基づいている。

本発明の急速熱処理装置は、ウェハを保持するステージと、ウェハをゾーン毎に加熱するための熱源と、ウェハの温度測定をゾーン毎に行うための温度計測器と、温度計測器から温度情報を取り込み熱源のゾーン毎の出力値を算出する温度コントローラと、温度コントローラからの出力設定値に従って熱源にゾーン毎に出力を与えるドライバと、温度コントローラにウェハのゾーン毎の制御目標として熱処理時のウェハ面内温度分布を示す温度分布データを与えるプロセス制御システムとを備えている。そして、プロセス制御システムは、半導体装置の製造過程において得られる物理量の面内分布と熱処理装置の設備管理データから得られるウェハ面内温度分布データとから、最終的に得られる半導体装置の電気特性値の面内バラツキを予測し、半導体装置の電気特性値の面内バラツキが最小となるようなウェハ面内温度分布を示す温度分布データを、熱処理時のウェハ面内温度分布を示す温度分布データとして生成することにより、不純物導入後に不純物を活性化するために行う熱処理工程において半導体装置の電気特性値の面内バラツキが最小となるようなウェハ面内温度分布を実現する。

この構成により、先に述べてきたような半導体装置の製造方法が実現可能となる。

上記の急速熱処理装置において、温度コントローラは、熱処理工程後に半導体装置の電気特性測定を行い、測定結果と半導体装置の電気特性の設計値との差からウェハ面内の温度分布を算出し、その温度分布を補正するように熱源の出力値を制御することが好ましい。

また、上記構成の急速熱処理装置において、物理量は、例えば製造過程において加工処理後にでき映え確認のために実施される寸法測定値または膜厚測定値である。また、不純物は、例えば半導体装置のソース・ドレイン領域に導入される不純物である。また、熱処理は、９００℃〜１２００℃の間で行うことが好ましい。また、ウェハを加熱するための熱源は、例えば可視から赤外域を使用するランプが好ましい。また、ウェハの温度測定を行うための温度計測器は、ウェハ裏面に設置された非接触式のパイロメーター、もしくはウェハ裏面に接する熱電対であることが好ましい。また、ウェハ表面に配置される熱源とウェハ裏面に配置される温度計測器とが、温度計測器の情報を取り込み熱源の出力値を算出する温度コントローラと熱源に出力を与えるドライバを通じて１対１で対応していることが好ましい。また、熱源と温度計測器とが同じ配列を持っており、温度計測器が熱源の直下に存在することが好ましい。また、ウェハが回転しないことが好ましい。

本発明によれば、半導体装置の製造過程で発生するウェハ面内の加工バラツキに起因した半導体装置の電気特性バラツキを最小化することが可能となり、その結果、ウェハ面内で品質の揃った半導体装置が提供できる。また、本発明によると、ウェハ面内での電気特性バラツキを最小化することが可能となる。

以下、本発明の実施の形態を、図面を参照しながら説明する。

（第１の実施の形態）
以下、図１〜図６を参照しながら本発明の実施の形態を説明する。

図１は本発明における半導体装置の製造方法のフロー図、図２は半導体装置の製造工程の断面図、図３はステップＳ００５で得られたゲート寸法の面内分布を半導体装置の電気特性の面内分布に変換する方法の説明図、図４は半導体装置の電気特性の設計値からの差分の面内分布データの説明図、図５は半導体装置の電気特性の設計値からの差分の面内分布データを温度分布に変換する方法の説明図、図６は半導体装置の電気特性値の面内バラツキを最小にするウェハ面内温度分布を決定する方法の説明図をそれぞれ示す。

まず、ステップＳ００１でシリコン基板１０１に素子分離１０２を形成した後（図２（ａ））、ステップＳ００２においてフォトリソグラフィ工程および注入工程によりＰウェル１０３（ａ）およびＮウェル１０３（ｂ）を形成する。

次に、ステップＳ００３ではシリコン基板１０１の表面に熱酸化法によりゲート酸化膜１０４を形成し（図２（ｂ））、さらにノンドープポリシリコン膜１０５を堆積する。その後、フォトリソグラフィ工程および注入工程によりＰＭＯＳ形成領域にはボロン（ｂ）を、ＮＭＯＳ形成領域にはリン（Ｐ）を導入する。さらにポリシリコン膜１０５上に第１ＴＥＯＳ膜１０６を堆積する。

次に、ステップＳ００４では、フォトリソグラフィ工程およびドライエッチング工程によりゲート電極１０７を形成する。

次に、ステップＳ００５では、ゲート電極１０７の寸法Ｌｇのウェハ面内分布を測定する。測定されたデータ（図３（ａ））は、プロセス制御システム２０１に送信される。

ここで、プロセス制御システム２０１に送られたゲート寸法Ｌｇのウェハ面内分布が、最終的に得られる半導体装置の電気特性値の面内バラツキを最小とするようなウェハ面内温度分布を決定する方法について説明する。なお、本実施の形態では、トランジスタの閾値電圧Ｖｔｈの設計値を０．２９Ｖとする。

まず、図３において、送信されてきたゲート寸法のウェハ面内分布データ２０２は、あらかじめ取得しておいたゲート長（Ｌｇ）−電気特性依存性データ（閾値Ｖｔｈ）２０３（図３（ｂ））と比較され、半導体素子の電気特性値（閾値Ｖｔｈ）の面内分布データ２０４に変換される（閾値Ｖｔｈの予測値）。

ここで、図３（ｂ）のゲート長（Ｌｇ）−電気特性依存性データ（閾値Ｖｔｈ）２０３の取得方法について説明する。ＴＥＧ（Test Element Group）内にゲート寸法を変化させたパターンを搭載し、その箇所を測定することで、ゲート長（Ｌｇ）−電気特性依存性データ（閾値Ｖｔｈ）を取得する。この際、設計値（マスクサイズ）と実際の出来映えが異なることが予想されるので、事前に該当パターンのエッチング後のゲート寸法を測定し、その値を図３（ｂ）の横軸とする。また、ウェハ面内の複数箇所の測定を行い、Ｌｇ，Ｖｔｈともに平均値で代表させる。なお、上記のゲート長（Ｌｇ）−電気特性依存性データ（閾値Ｖｔｈ）２０３は、一定温度（１０２５℃）の条件で取得している。

次に、図４において、前記面内分布データ２０４（図４（ａ））とトランジスタの閾値電圧Ｖｔｈの設計値との差分を取り、設計値からのズレの面内分布データ２０５（図２（ｂ））に変換する。

次に、図５において、前記面内分布データ２０５（図５（ａ））とあらかじめ取得しておいた温度―電気特性依存性データ２０６（図５（ｂ））とから、トランジスタの閾値電圧Ｖｔｈが設計値通りとなるように温度オフセットを決定する。例えば、本実施の形態においては、Ｖｔｈ＝０．２９Ｖの場合１０２５℃に相当し、Ｖｔｈ＝０．３０Ｖの場合１０２３℃に相当するので、Ｖｔｈ＝０．３０Ｖと予測される箇所においては、１０２５−１０２３＝２℃高めの温度設定にする必要がある。このようにして、ウェハ面内温度オフセットテーブル２０７（図５（ｃ））を作成する。

ここで、温度―電気特性依存性データ２０６（図５（ｂ））の取得方法について説明する。ウェハ毎に処理温度を変える（この際、ウェハ面内の温度分布は一定で中心値だけを変化させる）処理を行い、拡散終了後に、例えばスクライブＰＣＭなどに配置されている同一サイズのトランジスタを測定して温度―電気特性依存性データを取得する。Ｖｔｈなどの電気特性はウェハ面内の複数箇所を測定して平均値をとる。この際、ウェハ間でゲート寸法が異なる可能性があるため、該当箇所のトランジスタのエッチング後のゲート寸法を事前に測定しておき、図３（ｂ）に従って補正する必要がある。なお、温度とゲート寸法はそれぞれ独立に電気特性に効くので、補正をかけても問題はない。

最後に、図６において、前記温度オフセットテーブル２０７（図６（ａ））と熱処理装置の設備管理データから得られるウェハ面内温度分布データ２０８（図６（ｂ））とが比較される。ここで、上記ウェハ面内温度分布データ２０８は、全てのポジションにおいて全て同じ温度（本実施の形態では、１０２５℃）に設定した際のシート抵抗測定結果から得られたウェハの実温度である。本実施の形態では、ウェハ外周に向けて実際の設定温度より、１度→３度と低めの温度になっていることがわかる。そこで、最終的に処理されるウェハ面内温度分布は、このズレを上記ウェハ面内温度分布２０６に上乗せする必要がある。具体的には、
設定温度（１０２５℃）−（設定温度と実温度のズレ）＋温度オフセット
により算出することができる。この処理によって得られた温度分布データ２０９（図６（ｃ））が最終的に得られる半導体装置の電気特性値の面内バラツキを最小とするようなウェハ面内温度分布となる。

これらの処理は、プロセス制御システム２０１に搭載されたマイクロプロセッサにおいて瞬時に実行される。

次に、ステップＳ００６ではフォトリソグラフィ工程および注入工程によりゲート電極１０７の両側にＰＭＯＳ形成領域にはボロン（ｂ）を、ＮＭＯＳ形成領域には砒素（Ａｓ）を導入してエクステンション領域１０８を形成する。

次に、ステップＳ００７ではシリコン基板１０１上に第２ＴＥＯＳ膜１０９およびシリコン窒化膜１１０を順次堆積した後（図２（ｃ））、異方性エッチングによりエッチバックを行い、ゲート酸化膜１０４およびゲート電極１０７の側面上にサイドウォール１１１を形成する。さらにステップＳ００８ではフォトリソグラフィ工程および注入工程により、フォトレジスト・ゲート電極１０７・サイドウォール１１１をマスクとしてＰＭＯＳ形成領域にはボロン（ｂ）を、ＮＭＯＳ形成領域には砒素（Ａｓ）およびリン（Ｐ）を導入してエクステンション領域１０８の外側に高濃度ソース・ドレイン領域１１２を形成する。

次に、ステップＳ００９では、先に求めたウェハ面内温度分布２０９となるように、温度コントローラが出力を制御し、１０秒程度の熱処理が行われる（ソース／ドレイン活性化熱処理）。

最後にステップＳ０１０では、ゲート電極１０７および高濃度ソース・ドレイン領域１１２上にシリサイド層を形成し、ステップＳ０１１では、層間絶縁膜、コンタクト孔および配線が形成される。このようにしてウェハ面内の電気特性バラツキが抑制された半導体装置が形成される。

ここで、本実施の形態では、ゲート寸法の面内分布を元にウェハ面内温度分布を算出する方法について説明したが、これは事前に相関が取れていれば、例えばサイドウォール幅やゲート電極膜厚といった寸法や膜厚などの他の物理量であっても良く、さらに電気特性に関してもトランジスタの閾値電圧とゲート長および温度の相関を利用したが、この電気特性はトランジスタの飽和電流（Ｉｄｓ）や抵抗値であっても差し支えはない。さらに、複数の物理量と電気特性データから温度分布換算を行うとさらに最終的に得られる半導体装置の電気特性のウェハ面内バラツキを抑制することが可能となる。

また、本実施の形態では、熱処理装置の設備管理データとしてシリコン基板に不純物を注入した後熱処理を行うことにより計測できるシート抵抗の測定結果からウェハ実温度に換算したものを使用したが、ウェハの実温度と相関のある他の物理量（例えば酸化膜厚など）を用いても差し支えはない。

また、本実施の形態においては、ソース・ドレイン領域の活性化熱処理において１０２５℃付近の温度帯を用いたが、９００〜１２００℃の温度帯であれば、上記手段は有効に作用する。

（第２の実施の形態）
以下、図７を参照しながら本発明の実施の形態を説明する。

図７は本発明における半導体装置の製造方法のフロー図である。

第１の実施の形態と異なる点は、ステップＳ０１０においてシリサイドを形成した後、ステップＳ０１０＃として電気測定が挿入されており、測定結果を設備のウェハ面内温度分布データ２０８にフィードバックできる点である。

本工程では、でき映え確認のために搭載されているスクライブＰＣＭ（Process Control Monitor）パターンを用いて半導体素子の電気特性を測定する。ここで得られる電気特性のウェハ面内バラツキは、第１の実施の形態が完全に行われた場合は、熱処理装置の温度バラツキに他ならない。そこで、得られた電気特性結果を図４に示す方法と同様の方法によりウェハ温度分布に換算して設備のウェハ面内温度分布データ２０８を更新する。このフィードバックを繰り返すことによって、熱処理装置の温度バラツキがある値に収束していき、半導体装置の電気特性値の面内バラツキを最小とするようなウェハ面内温度分布２０９の精度が向上するので、最終的に得られる半導体装置の電気特性のウェハ面内バラツキを抑制することが可能となる。

本実施の形態では、電気特性と記載したが全てのＰＣＭパターンの電気測定を行うと時間がかかりＴＡＴ（ターンアラウンドタイム）が遅くなるため、ソース・ドレイン形成後の熱処理温度バラツキに特に敏感であるＰＭＯＳトランジスタの閾値電圧（Ｖｔｈ）、飽和電流（Ｉｄｓ）またはＰＤ領域の非シリサイド抵抗のいずれか１つを測定すれば、電気測定が簡略化される。

（第３の実施の形態）
以下、図８を参照しながら本発明の実施の形態を説明する。

図８は本発明における半導体装置の製造方法のフロー図である。

第２の実施の形態と異なる点は、ウェハ面内温度分布２０９を算出した後、ウェハ面内の最大温度と最小温度の差を計算し、その差がある一定値（本実施の形態では２０℃）を超えた場合、その時点で工程異常を発信するようにした点である。

このアラームが発生した場合は、現在製品が拡散している工程までで何らかの異常が発生しているか、熱処理装置自身の異常（ランプ劣化など）が考えられる。このように、通常の製造過程においては気がつかない工程異常を検出することが可能となり、工程不良を未然に防止することができる。また、熱処理の際、ウェハ面内である一定値以上の温度差が発生した場合、ウェハにスリップが入る恐れがあるためそれを防止する役割も果たしている。

本実施の形態では、温度差の一定値を２０℃としているが、ウェハ面内の温度差が大きいと先にも述べたようにシリコン基板にスリップが発生し、ウェハ処理時にウェハステージからウェハが飛び跳ねることが起こりえるため、算出される温度差は２０℃以下が好ましい。

（第４の実施の形態）
以下、図９を参照しながら上記第１の実施の形態の急速熱処理装置３００の構成の具体例を説明する。

図９は本発明における半導体製造装置の概略図である。

シリコン基板１０１はエッジリング３０１上に保持される。シリコン基板１０１上部には光エネルギー源として可視から赤外域を使用するタングステンハロゲンランプ３０２がアレイ状に設置されている。また温度測定は、シリコン基板１０１裏面に配置されたパイロメーター３０３により非接触で行っている。シリコン基板１０１の側面には、窒素ガスの噴出し口３０７が設置されており、熱処理中は、ランプ出力による光エネルギーを効率よくウェハに伝導させるために窒素ガスを噴出している。

また、先に述べたプロセス制御システム２０１、温度制御を行うための温度コントローラ３０４、レシピ情報を格納したＧＵＩモニタ３０５および温度コントローラ３０４から受けたランプ出力設定値に従ってランプ出力を行うランプドライバ３０６がそれぞれネットワークを介して接続されている。また、各ゾーンの独立制御が可能となるようにタングステンハロゲンランプ３０２とランプドライバ３０６が接続されている。

次に、本実施の形態の半導体製造装置である急速熱処理装置３００の動作を説明する。

まず、シリコン基板１０１がエッジリング３０１上に搬送される。

続いて、温度コントローラ３０４には、ＧＵＩモニタ３０５から指示されたレシピ情報（各ステップの温度情報）および実施の形態１で説明した温度分布データ２０９がプロセス制御システム２０１から送信される。

次に、温度コントローラ３０４はレシピ情報を加味した上で熱処理時のウェハ面内温度分布が実施の形態１で説明した温度分布データ２０９と同じ分布となるように各ゾーンのランプ出力値を算出し、ランプドライバ３０６に指示を与える。

次に、指示を受けたランプドライバ３０６は、各ゾーンのタングステンハロゲンランプ３０２への出力を行いウェハ加熱を行う。

熱処理時は、シリコン基板１０１裏面に設置されたパイロメーター３０３が各ゾーンの処理温度を読み取り、そのデータが温度コントローラ３０４に送信される。温度コントローラ３０４は、温度分布データ２０９とのズレを補正するようにランプ出力値の制御を１００Ｈｚで行っている。

最後に熱処理が終了したウェハは、エッジリング３０１上で窒素ガスにより冷却された後、搬出される。

本実施の形態では、温度測定をパイロメーターにより行っていたが、熱電対をウェハ裏面に接触させる測定方法でも良い。また、タングステンハロゲンランプ以外のランプでも波長領域が可視から赤外域領域をカバーできているものであれば、それを用いても良い。

また、本実施の形態では、タングステンハロゲンランプとパイロメーター（または熱電対）の関係について述べなかったが、ウェハ面内の温度制御性を高めるという点において、タングステンハロゲンランプとパイロメーター（または熱電対）を１対１対応の同列配置として、タングステンハロゲンランプ直下のパイロメーター（または熱電対）で温度測定を行う方が温度制御性が高まり、より一層効果的である。また、このような配列を行った場合、ウェハを回転させない方がウェハ面内分布に偏りが生じた場合でも、所望の温度分布が実現できるので好ましい。

本発明にかかる半導体装置の製造方法は、半導体装置の電気特性値のウェハ面内バラツキを最小化できるという効果を有し、ＭＯＳ型トランジスタを形成する方法等に有用である。

本発明の実施の形態１の半導体装置の製造方法を示すフロー図である。 本発明の実施の形態１の半導体装置の製造方法における半導体装置の製造過程における断面図である。 本発明の実施の形態１の半導体装置の製造方法におけるゲート寸法の面内分布を半導体装置の電気特性の面内分布に変換する方法の説明図である。 本発明の実施の形態１の半導体装置の製造方法における半導体装置の電気特性の設計値からの差分の面内分布データを示す説明図である。 本発明の実施の形態１の半導体装置の製造方法における半導体装置の電気特性の設計値からの差分の面内分布データを温度分布に変換する方法の説明図である。 本発明の実施の形態１の半導体装置の製造方法における半導体装置の電気特性値の面内バラツキを最小にするウェハ面内温度分布を決定する方法の説明図である。 本発明の実施の形態２の半導体装置の製造方法を示すフロー図である。 本発明の実施の形態３の半導体装置の製造方法を示すフロー図である。 本発明の実施の形態４の半導体製造装置の概略図である。

符号の説明

１０１ シリコン基板
１０２ 素子分離
１０３（ａ） Ｐウェル
１０３（ｂ） Ｎウェル
１０４ ゲート酸化膜
１０５ ノンドープポリシリコン
１０６ 第１ＴＥＯＳ膜
１０７ ゲート電極
１０８ エクステンション領域
１０９ 第２ＴＥＯＳ膜
１１０ シリコン窒化膜
１１１ サイドウォール
１１２ ソース・ドレイン領域
２０１ プロセス制御システム
２０２ ゲート寸法のウェハ面内分布データ
２０３ ゲート長-電気特性依存性データ
２０４ 半導体素子の電気特性値の面内分布データ
２０５ 設計値からのズレの面内分布データ
２０６ 温度―電気特性依存性データ
２０７ ウェハ面内温度オフセットテーブル
２０８ 熱処理装置の設備管理データから得られるウェハ面内温度分布データ
２０９ 最終的に得られる半導体装置の電気特性値の面内バラツキを最小とするようなウェハ面内温度分布
３００ 急速熱処理装置
３０１ エッジリング
３０２ タングステンハロゲンランプ
３０３ パイロメーター
３０４ 温度コントローラ
３０５ ＧＵＩモニタ
３０６ ランプドライバ
３０７ 窒素ガスの噴出し口

Claims (19)

1. 半導体装置の製造過程において得られる物理量の面内分布と不純物導入後に不純物を活性化するために行われる熱処理装置の設備管理データから得られるウェハ面内温度分布データとから、最終的に得られる半導体装置の電気特性値の面内バラツキを予測し、前記半導体装置の電気特性値の面内バラツキが最小となるように、不純物導入後の熱処理工程のウェハ面内温度分布を制御する半導体装置の製造方法。
2. 熱処理工程後に半導体装置の電気特性を測定する工程を含み、測定結果と前記半導体装置の電気特性の設計値との差からウェハ面内の温度分布を算出し、その温度分布を補正するように熱処理装置のウェハ面内温度分布データを更新する請求項１に記載の半導体装置の製造方法。
3. ウェハ面内温度分布を算出した後、ウェハ面内の最大温度と最小温度の差を計算し、その差がある一定値を超えた場合は、その時点で工程異常を発信する請求項１または２に記載の半導体装置の製造方法。
4. 物理量は、製造過程において加工処理後にでき映え確認のために実施される寸法測定値または膜厚測定値である請求項１に記載の半導体装置の製造方法。
5. 半導体装置の電気特性として、ＰＭＯＳトランジスタの閾値電圧（Ｖｔｈ）、飽和電流（Ｉｄｓ）またはＰＤ領域の非シリサイド抵抗のいずれか１つを測定する請求項２に記載の半導体装置の製造方法。
6. 不純物は、半導体装置のソース・ドレイン領域に導入される不純物である請求項１に記載の半導体装置の製造方法。
7. 熱処理は、急速熱処理装置で行うＲＴＡ（Rapid thermal anneal）処理である請求項１または２に記載の半導体装置の製造方法。
8. 一定値は、２０℃以下である請求項３に記載の半導体装置の製造方法。
9. ９００℃〜１２００℃の間で熱処理を行う請求項１〜８のいずれかに記載の半導体装置の製造方法。
10. ウェハを保持するステージと、前記ウェハをゾーン毎に加熱するための熱源と、前記ウェハの温度測定をゾーン毎に行うための温度計測器と、前記温度計測器から温度情報を取り込み前記熱源のゾーン毎の出力値を算出する温度コントローラと、前記温度コントローラからの出力設定値に従って前記熱源にゾーン毎に出力を与えるドライバと、前記温度コントローラに前記ウェハのゾーン毎の制御目標として熱処理時のウェハ面内温度分布を示す温度分布データを与えるプロセス制御システムとを備え、
    前記プロセス制御システムは、半導体装置の製造過程において得られる物理量の面内分布と熱処理装置の設備管理データから得られるウェハ面内温度分布データとから、最終的に得られる半導体装置の電気特性値の面内バラツキを予測し、前記半導体装置の電気特性値の面内バラツキが最小となるようなウェハ面内温度分布を示す温度分布データを、前記熱処理時のウェハ面内温度分布を示す温度分布データとして生成することにより、不純物導入後に不純物を活性化するために行う熱処理工程において前記半導体装置の電気特性値の面内バラツキが最小となるようなウェハ面内温度分布を実現する急速熱処理装置。
11. 前記温度コントローラは、熱処理工程後に半導体装置の電気特性測定を行い、前記測定結果と前記半導体装置の電気特性の設計値との差からウェハ面内の温度分布を算出し、その温度分布を補正するように前記熱源の出力値を制御する請求項１０に記載の急速熱処理装置。
12. 物理量は、製造過程において加工処理後にでき映え確認のために実施される寸法測定値または膜厚測定値である請求項１０に記載の急速熱処理装置。
13. 不純物は、半導体装置のソース・ドレイン領域に導入される不純物である請求項１０に記載の急速熱処理装置。
14. ９００℃〜１２００℃の間で熱処理を行う請求項１０に記載の急速熱処理装置。
15. ウェハを加熱するための熱源は可視から赤外域を使用するランプである請求項１０〜１４のいずれかに記載の急速熱処理装置。
16. ウェハの温度測定を行うための温度計測器は、ウェハ裏面に設置された非接触式のパイロメーター、もしくはウェハ裏面に接する熱電対である請求項１０〜１４のいずれかに記載の急速熱処理装置。
17. ウェハ表面に配置される熱源とウェハ裏面に配置される温度計測器とが、前記温度計測器の情報を取り込み前記熱源の出力値を算出する温度コントローラと前記熱源に出力を与えるドライバを通じて１対１で対応している請求項１０〜１４のいずれかに記載の急速熱処理装置。
18. 前記熱源と前記温度計測器とが同じ配列を持っており、前記温度計測器が前記熱源の直下に存在する請求項１７に記載の急速熱処理装置。
19. ウェハが回転しない請求項１７または１８に記載の急速熱処理装置。

Images