JP2006318955A - パターン寸法測定方法および装置 - Google Patents

パターン寸法測定方法および装置 Download PDF

Info

Publication number
JP2006318955A
JP2006318955A JP2005137080A JP2005137080A JP2006318955A JP 2006318955 A JP2006318955 A JP 2006318955A JP 2005137080 A JP2005137080 A JP 2005137080A JP 2005137080 A JP2005137080 A JP 2005137080A JP 2006318955 A JP2006318955 A JP 2006318955A
Authority
JP
Japan
Prior art keywords
pattern
measurement
dimension
cursor
pattern dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005137080A
Other languages
English (en)
Other versions
JP2006318955A5 (ja
Inventor
Ryuichi Yoshida
隆一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005137080A priority Critical patent/JP2006318955A/ja
Publication of JP2006318955A publication Critical patent/JP2006318955A/ja
Publication of JP2006318955A5 publication Critical patent/JP2006318955A5/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】トランジスタの性能保障に必要なパターン寸法を精度良く測定するためのパターン寸法測定方法および装置を提供する。
【解決手段】パターン測定装置のパターン測定結果判定手段がパターン測定結果を妥当か否か判断する工程S1と、パターン測定結果を妥当でないと判定した場合に、測定カーソル最適化手段により測定カーソルの大きさまたは位置を修正する工程S2と、大きさまたは位置が修正された測定カーソルを用いてパターン寸法測定手段によりパターン寸法の測定を行う工程S3とを含み、工程S1がパターン寸法測定結果を妥当であると判断するまで、工程を繰り返すものである。
【選択図】 図1

Description

本発明は、パターン寸法測定方法および装置に関するものである。
例えば半導体装置の微細パターン寸法の測定技術において、特に、トランジスタ等の高精度な測定が必要な工程における実効的なパターン寸法測定方法、更には、このパターン測定方法を実施するためのプログラムを格納したパターン寸法測定装置に関するものである。
半導体装置の製造工程(以下、プロセスと言う)においては、デバイス特性に重大な影響を持つトランジスタの寸法精度の向上が必須となってきている。そのため、一般的にはパターン寸法測定用走査型電子顕微鏡(以下、簡単に測長SEMと言う)によりトランジスタの出来栄えを評価している。具体的には、図6に示すようなトランジスタにおいてゲート電極となる部分111(以下、Lgと言う)の幅113と、ソース・ドレインを形成しLgと交差する活性領域部110の幅112(以下、W幅という)の寸法を精度良く制御することが必要となっている。実際のプロセスにおいては、多種多様なレイアウトを持つトランジスタの全てを測定することは現実的には不可能であり、最小ルールとなるトランジスタの単純なレイアウトを測定することで代表していることが多い。
現状、一般的な測長SEMを用いたラインパターンの測定においては、図6(a)、(b)に示すように、X方向、Y方向のどちらか一方向の寸法について測定を行うアルゴリズムとなっている。測長SEMにおける通常の測定手法に関して、図6(a)、(b)を参照しながら以下に説明する。
まず、図6(a)のLg:111の幅113を測定する場合においては、まず測定カーソル115を目的とする測定場所に設定し、その後に、測定カーソル115内での電子ビームによる走査(以下、電子ビームスキャンという)を行い、電子ビームスキャンにより発生した2次電子像を信号波形114として取り込み、信号波形のピーク値よりパターン寸法を算出する。
測定カーソル115の位置やその大きさ116(X方向)、117(Y方向)は、人間が判断し予め設定しておくことで目的のパターンの寸法を測定するようになっている。
次に、図6(b)のW幅を測定する場合においては、Lgの測定の場合と同様に、測定カーソル119をW幅112に応じて設定し、測定カーソル119内を電子ビームスキャンすることにより得られた信号波形118により寸法を算出することができる。測定カーソル119の位置やその大きさ120(X方向)、121(Y方向)は、人間が判断し予め設定しておく必要がある。
必要により、パターンが形成された基板を回転させることにより、斜め方向を測定することも可能である。
測定場所の位置指定に関しては、基板上に2点以上の基準パターンを設けることで、任意の測定場所を指定し測定する手法が、特許文献1に提示されている。
特開2002−31508号公報
ところが、半導体装置の微細化が加速するにつれ、実際のレイアウトと単純なレイアウトでは、プロセス要因によるパターン寸法差が生じ、モニタに使用している最小ルールとなるトランジスタの単純なレイアウトのパターン寸法を測定することでは、デバイス特性を代表することが困難となってきている。そのため、実際の回路パターンに使用されているような、さまざまなLgやW幅を持ったパターンや複雑なレイアウトを持つトランジスタのLgやWを測定する必要が発生してきた。しかし、このような複雑なレイアウトを持つパターンでは、目的とするトランジスタのLgやW幅を容易にかつ正確に測定することが困難であった。
また、一般的な測長SEMは目的とするパターンにおいて、前述したように測定カーソルを予め設定しておく必要があるため、測定カーソルを指定する位置・大きさの違いにより正確な測定結果が得られない場合があった。
さらに、図7(a)のように微細化に伴うレイアウトの密集化により、設計データ上、Wa幅303の活性領域を持つゲート電極301とWb幅304の活性領域を持つゲート電極302とが最小ゲート電極間隔305で近接し、この2つのゲート電極301と302の間で、Wa幅とWb幅の寸法差を有する活性領域段差部306が発生するようなレイアウトが増大してきている。
ところが、実際のプロセスにおいては、このようなレイアウトは図7(b)に示すように活性領域段差部306のW幅方向の出来栄えがブロードに変化してしまう形状313となってしまう。そのため、本来であればWaの幅で形成されるはずのトランジスタがWaより大きなW幅を持つトランジスタとなってしまう。本来、このようなレイアウトにおいては、近接効果等の補正手法により出来栄えの最適化が図られる場合が多いが、その場合においても完全に活性領域段差部313の形状およびW幅寸法を正確に設計どおり忠実に再現することは不可能である。
このW幅の出来栄え変動315は、トランジスタ特性が変動する要因となる。ここで、活性領域転写パターン310は活性領域300が転写されたレイアウトであり、ゲート電極311、312はゲート電極301、302が転写されたレイアウトである。
また実際のプロセスにおいては、リソグラフィ技術によるゲート電極加工工程時においても、ゲート電極311、312と活性領域310が、一定の規格内での重ね合わせずれが生ずるため、実効的なW幅が変動する要因となる。
微細化されたトランジスタにおいてこのようなW幅の変動はトランジスタ特性の大きな変動要因となりデバイスの歩留まりの低下につながる要因の一つとなっている。
一方、トランジスタのLgにおいても、従来よりパターン寸法の高精度な制御が要求されてきている。一般にLgのパターン寸法制御に関しては、目標寸法の10%前後のパターン寸法変動に抑える必要があり、Lg=100nmを目標とするようなデバイスにおいては、パターン寸法のバラツキを10nm以下に抑えるようにデバイス製造プロセスを構成することが一般的である。ところが、実際の複雑なレイアウトにおいては、図7(b)に示すように、光学的な解像度の影響やレジスト感度特性の影響は言うまでも無く、周辺パターンレイアウトの影響によっても部分的なパターン寸法変動が発生する。トランジスタ特性に影響のある活性領域の転写パターン310内においても数nm〜数十nmのパターン寸法変動316が発生することがあり、通常は活性領域300に近接効果補正手法を用いて補正をかけることにより、仕上がりパターン寸法を制御している。しかしながら、完全な近接効果補正は非常に困難であり、ゲート電極においては、面積の大きなパッドの影響を受けるなどして、Lgのパターン寸法変動316が発生する。特に、W幅が小さなレイアウトにおいては、リソグラフィにおける光学的な影響を顕著に受けるため、より一層近接効果補正が困難であり、このような実質的な寸法変動の大きな要因となっている。このような、実質的なLgのパターン寸法変動は、前記W幅の出来栄え変動と同じく、トランジスタ特性の大きな変動要因となりデバイス製造歩留まりの低下につながる要因の一つとなっている。
そのため、より高精度にデバイス特性を保障するために、実際の出来栄えにおけるLgの幅およびW幅のパターン寸法測定精度の向上が必須となってきている。
従来のパターン寸法測定手法においては、W幅などが異なるレイアウトの場合、測定カーソル314の領域や測定位置を測定者が判断し、必要に応じて最適な大きさに設定する必要があった。また、複雑なレイアウトにおけるLg・W幅測定においては、測定位置や測定領域の設定が測定者や測定ウエハの出来栄えによって異なるため、実効的な測定値を測定することが困難となる問題があった。
また、上記のような製造プロセスに起因する出来栄え変動による実効的なLg・W幅を測定する必要があるが、現状のパターン寸法測定手法では正確なパターン寸法の測定が非常に困難であった。
そこで本発明の目的は、トランジスタの性能保障に必要なパターン寸法を精度良く測定するためのパターン寸法測定方法および装置を提供することにある。
本発明のパターン寸法測定方法は、コンピュータによって動作する、測定点に測定カーソルを表示させパターン寸法測定を行うパターン寸法測定手段と、
得られたパターン寸法測定結果の妥当性を判断するパターン測定結果判定手段と、
測定カーソルの大きさまたは位置の少なくとも一方を修正する測定カーソル最適化手段とを備え、
基板上に形成されたパターン寸法を測定するためのパターン寸法測定装置を用いたパターン寸法測定方法であって、
パターン測定結果判定手段が、得られたパターン測定結果を妥当か否か判断する工程と、
パターン測定結果判定手段が、得られたパターン測定結果を妥当でないと判定した場合に、測定カーソル最適化手段により、測定カーソルの大きさまたは位置の少なくとも一方を修正する工程と、
測定カーソル最適化手段により、大きさまたは位置の少なくとも一方が修正された測定カーソルを用いて、パターン寸法測定手段がパターン寸法の測定を行う工程とを含み、
パターン測定結果判定手段が、得られたパターン寸法測定結果を妥当であると判断するまで、工程を繰り返すことを特徴とするものである。
上記構成において、測定カーソル最適化手段は、測定カーソルの大きさを調整するものであり、
パターン測定結果判定手段は、得られた信号波形がピークを持つことで、パターン寸法測定結果を妥当であると判断する。
上記構成において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を測定カーソル内に設定された複数の測定点で測定する場合において、
測定カーソル最適化手段は、下層に形成されたパターンに対して、
上層パターンに平行に測定カーソルの大きさを修正し、
パターン寸法測定手段は、修正された測定カーソルを用いてパターンの寸法測定を繰り返し行い、
パターン測定結果判定手段は、得られた複数のパターン寸法測定結果からなる信号波形が、ピークを持つことによって、測定結果を妥当であると判断し、ピーク位置の外側に計測された寸法を所望の測定結果として得る。
上記構成において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を測定した後に、パターンの交差点の上層に形成されたパターン寸法を測定カーソル内に設定された複数の測定点で測定する場合において、
測定カーソル最適化手段は、下層に形成されたパターンと上層に形成されたパターンが交差する範囲内において、測定カーソルの大きさを上層に形成されたパターンに対して、測定対象線幅に垂直の方向に修正し、
パターン寸法測定手段は、修正された測定カーソルを用いて上層に形成されたパターン寸法の測定を繰り返し行い、
パターン測定結果判定手段は、得られた複数の上層のパターン寸法測定結果を積分し、先に得られた下層に形成されたパターン寸法測定結果で除することにより、上層に形成されたパターン寸法の測定結果とする。
上記構成において、測定カーソル最適化手段は、測定カーソルの位置を調整するものであり、
パターン測定結果判定手段は、得られた信号波形がピークを持つことで、測定結果を妥当であると判断する。
上記構成において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を測定する場合において、
測定カーソル最適化手段は、下層に形成されたパターンに対して上層パターンに平行に測定カーソルの位置を修正し、
パターン寸法測定手段は、修正された測定カーソルを用いてパターンの寸法測定を繰り返し行い、
パターン測定結果判定手段は、得られた複数のパターン寸法測定結果からなる信号波形が、ピークを持つことによって、測定結果を妥当であると判断し、ピーク位置の外側に計測された寸法を所望の測定結果として得る。
上記構成において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を測定した後に、パターンの交差点の上層に形成されたパターン寸法を測定する場合において、
測定カーソル最適化手段は、下層に形成されたパターンと上層に形成されたパターンが交差する範囲内において、測定カーソルの位置を上層に形成されたパターンに対して測定対象線幅に垂直の方向に修正し、
パターン寸法測定手段は、修正された測定カーソルを用いて上層に形成されたパターン寸法の測定を繰り返し行い、
パターン測定結果判定手段は、得られた複数の上層のパターン寸法測定結果を積分し、先に得られた下層に形成されたパターン寸法測定結果で除することにより、上層に形成されたパターン寸法測定結果とする。
本発明のパターン寸法測定装置は、基板上に形成されたパターン寸法を測定するパターン寸法測定装置であって、
コンピュータによって動作する、測定点に測定カーソルを表示させパターン寸法測定を行うパターン寸法測定手段と、
得られたパターン寸法測定結果の妥当性を判断するパターン測定結果判定手段と、
測定カーソルの大きさまたは位置の少なくとも一方を修正する測定カーソル最適化手段とを備え、
測定カーソル最適化手段は、パターン測定結果判定手段が、得られたパターン測定結果を妥当でないと判定した場合に、測定カーソルの大きさまたは位置の少なくとも一方を修正し、
パターン寸法測定手段は、パターン測定結果判定手段が、得られたパターン寸法測定結果を妥当であると判断するまで、大きさまたは位置の少なくとも一方が修正された測定カーソルを用いて、繰り返しパターン寸法の測定を行うことを特徴とするものである。
上記構成において、測定カーソル最適化手段は、測定カーソルの大きさを調整するものであり、パターン測定結果判定手段は、得られた信号波形がピークを持つことで、パターン寸法測定結果を妥当であると判断する。
上記構成において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を測定カーソル内に設定された複数の測定点で測定する場合において、
測定カーソル最適化手段は、下層に形成されたパターンに対して上層パターンに平行に測定カーソルの大きさを修正し、
パターン寸法測定手段は、修正された測定カーソルを用いてパターンの寸法測定を繰り返し行い、
パターン測定結果判定手段は、得られた複数のパターン寸法測定結果からなる信号波形が、ピークを持つことによって、測定結果を妥当であると判断し、ピーク位置の外側に計測された寸法を所望の測定結果として得る。
上記構成において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を測定した後に、パターンの交差点の上層に形成されたパターン寸法を測定カーソル内に設定された複数の測定点で測定する測定する場合において、
測定カーソル最適化手段は、下層に形成されたパターンと上層に形成されたパターンが交差する範囲内において、測定カーソルの大きさを上層に形成されたパターンに対して測定対象線幅に垂直の方向に修正し、
パターン寸法測定手段は、修正された測定カーソルを用いて上層に形成されたパターン寸法の測定を繰り返し行い、
パターン測定結果判定手段は、得られた複数の上層のパターン寸法測定結果を積分し、先に得られた下層に形成されたパターンの寸法測定結果で除することにより、上層に形成されたパターン寸法測定結果とする。
上記構成において、測定カーソル最適化手段は、測定カーソルの位置を調整するものであり、
パターン測定結果判定手段は、得られた信号波形がピークを持つことで、測定結果を妥当であると判断する。
上記構成において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を測定する場合において、
測定カーソル最適化手段は、下層に形成されたパターンに対して、上層パターンに平行に測定カーソルの位置を修正し、
パターン寸法測定手段は、修正された測定カーソルを用いてパターンの寸法測定を繰り返し行い、
パターン測定結果判定手段は、得られた複数のパターン寸法測定結果からなる信号波形が、ピークを持つことによって、測定結果を妥当であると判断し、ピーク位置の外側に計測された寸法を所望の測定結果として得る。
上記構成において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を測定した後に、パターンの交差点の上層に形成されたパターン寸法を測定する場合において、
測定カーソル最適化手段は、下層に形成されたパターンと上層に形成されたパターンが交差する範囲内において、測定カーソルの位置を上層に形成されたパターンに対して、測定対象線幅に垂直の方向に修正し、
パターン寸法測定手段は、修正された測定カーソルを用いて上層に形成されたパターン寸法の測定を繰り返し行い、
パターン測定結果判定手段は、得られた複数の上層のパターン寸法測定結果を積分し、先に得られた下層に形成されたパターンの寸法測定結果で除することにより、上層に形成されたパターン寸法測定結果とする。
本発明のパターン寸法測定方法および装置は、製造プロセス起因で発生する測定パターンのパターン寸法変動などに応じて、測定カールの大きさや位置を自動で調整することが可能となるため、トランジスタなどの素子の性能保障に必要なパターン寸法を精度良く測定することができる。
例えば、複雑なレイアウトにおけるトランジスタのLg・W幅の測定において、下層に形成された活性領域部とゲート電極の関係を例えば測長SEMを用いて得られた信号波形により認識し、測定カーソルの大きさまたは位置を修正しながら、繰り返しパターン寸法測定を繰り返すことにより、測定領域の個別の設定を必要とせず、また測定者や測定ウエハの出来栄えに依存することなく、実効的なW幅・Lgを高精度に測定することができる。したがって、ゲートトランジスタのように、実際のデバイス特性が下地工程の出来栄えに依存する工程の寸法測定において、下地の出来栄えを反映した寸法測定が可能となる。
本発明のパターン寸法測定方法および装置において、測定カーソル最適化手段は、測定カーソルの大きさを調整し、パターン測定結果判定手段は、得られた信号波形がピークを持つことで、パターン寸法測定結果を妥当であると判断するようにすると、製造プロセス起因で発生する測定パターンのパターン寸法変動などに応じて、測定カーソルの大きさを自動で測定対象パターンに最適な大きさに調整することができるため、測定対象パターンに対してその位置を指定するだけで、トランジスタの性能保障に必要なパターン寸法を精度良く測定することが可能となる。
本発明のパターン寸法測定方法および装置において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を、測定カーソル内に設定された複数の測定点で測定する場合において、測定カーソル最適化手段は、下層に形成されたパターンに対して測定カーソルの大きさを修正し、パターン寸法測定手段は、修正された測定カーソルを用いてパターンの寸法測定を繰り返し行い、パターン測定結果判定手段は、得られた複数のパターン寸法測定結果からなる信号波形が、ピーク(二つの変極点)を持つことによって、測定結果を妥当であると判断し、ピーク位置(二つの変極点)の外側に計測された寸法を所望の測定結果として得るという構成にすると、式(数1)に基づき、下層に形成されたパターンの実効的なパターン寸法を測定することが可能となる。
Figure 2006318955
本発明のパターン寸法測定方法および装置において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を測定した後に、パターンの交差点の上層に形成されたパターン寸法を、測定カーソル内に設定された複数の測定点で測定する場合において、測定カーソル最適化手段は、下層に形成されたパターンと上層に形成されたパターンが交差する範囲内において、測定カーソルの大きさを修正し、パターン寸法測定手段は、修正された測定カーソルを用いて上層に形成されたパターンの寸法測定を繰り返し行い、パターン測定結果判定手段は、得られた複数の上層のパターン寸法測定結果を積分し、先に得られた下層に形成されたパターンの寸法測定結果で除することにより、上層に形成されたパターン寸法測定結果とする構成にすると、(数2)式に基づき、上層に形成されたパターンの実効的なパターン寸法を測定することが可能となる。
Figure 2006318955
本発明のパターン寸法測定方法および装置において、測定カーソル最適化手段は、測定カーソルの位置を調整するものであり、パターン測定結果判定手段は、得られた信号波形がピークを持つことで、測定結果を妥当であると判断するようにすると、製造プロセス起因で発生する測定パターンの下地構造との重ね合わせずれで発生するパターン寸法変動などに応じて、測定カーソルの位置を自動で測定対象パターンに対して修正することができるため、トランジスタの性能保障に必要なパターン寸法を精度良く測定することが可能となる。
本発明のパターン寸法測定方法および装置において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を測定する場合において、測定カーソル最適化手段は、下層に形成されたパターンに対して上層パターンに平行に測定カーソルの位置を修正し、パターン寸法測定手段は、修正された測定カーソルを用いてパターンの寸法測定を繰り返し行い、パターン測定結果判定手段は、得られた複数のパターン寸法測定結果からなる信号波形が、ピーク(二つの変極点)を持つことによって、測定結果を妥当であると判断し、ピーク位置(二つの変極点)の外側に計測された寸法を所望の測定結果として得るという構成にすると、式(数1)に基づき、下層に形成されたパターンの実効的なパターン寸法を測定することが可能となる。
本発明のパターン寸法測定方法および装置において、パターンは二次元方向に交差して配置されており、パターンの交差点近傍の下層に形成されたパターン寸法を測定した後に、パターンの交差点の上層に形成されたパターン寸法を測定する場合において、測定カーソル最適化手段は、下層に形成されたパターンと上層に形成されたパターンが交差する範囲内において、上層に形成されたパターンに対して測定対象線幅に垂直の方向に測定カーソルの位置を修正し、パターン寸法測定手段は、修正された測定カーソルを用いて上層に形成されたパターンの寸法測定を繰り返し行い、パターン測定結果判定手段は、得られた複数の上層のパターン寸法測定結果を積分し、先に得られた下層に形成されたパターンの寸法測定結果で除することにより、上層に形成されたパターン寸法測定結果とする構成にすると、(数2)式に基づき、上層に形成されたパターンの実効的なパターン寸法を測定することが可能となる。
以下、添付図面を参照しながら、本発明の実施の形態について説明する。
本発明の実施の形態のパターン寸法測定方法は、基本的にLOCOSやSTIなどの素子分離構造を形成した下地構造を有する基板上に形成されたゲート電極のパターン寸法測定を対象とする。但し、下層に形成された下地段差等により、下地との位置関係が明確に確認できるパターンであれば、同様にパターン寸法測定を行うことが可能である。
具体的には、シリコン基板上にLOCOS法やSTI素子分離法などにより図5の100で示す活性領域部と図5の102で示す分離酸化膜部とに素子分離された下地の上に、2.0nm程度のゲート酸化膜を介して図5の101に示すポリシリコン等の電極部を形成した基板を使用した。電極部101の形成は、素子分離構造が形成された基板上に、ゲート酸化膜を介して堆積されたポリシリコンを、リソグラフィ法により形成されたフォトレジストをマスクとして、エッチングすることにより形成されている。また、素子分離構造が形成された基板においては、活性領域部100と分離酸化膜部102の間に−100〜+100nm程度の段差が発生するため、ゲート電極形成後には、測長SEMにより素子分離領域の境界を観察することが可能である。また、実効的な段差がほぼ0nmの場合においても、測定における電子ビームエネルギーを調節することにより、活性領域部100とゲート電極部101との電位コントラスト差により、その境界を判別することも可能である。
(第1の実施形態)
まず、本発明の第1の実施の形態について、図1および図2を参照しながら説明する。本発明の実施の形態は主に測長SEMを用いてシリコン基板上に形成された半導体装置のパターン寸法測定方法であって、トランジスタを形成する実効的なW幅やLg寸法を正確に測定するための手法である。
図1(a)において、パターン寸法測定装置は、基板上に形成されたパターン寸法を測定するものであり、パターン寸法測定手段と、パターン測定結果判定手段と、測定カーソル最適化手段とを有する。パターン寸法測定手段はコンピュータによって動作し、測定点に測定カーソルを表示させパターン寸法測定を行う。パターン測定結果判定手段は得られたパターン寸法測定結果の妥当性を判断する。例えばパターン寸法測定によって得られた信号波形がピークを持つことで、パターン寸法測定結果を妥当であると判断する。寸法測定カーソル最適化手段は、前記パターン測定結果判定手段がパターン測定結果を妥当でないと判断した場合に、測定カーソルの大きさまたは位置の少なくとも一方を修正する。
図1(b)はパターン寸法測定方法を示す。工程S1で、パターン寸法測定手段により得られたパターン測定結果が妥当か否かをパターン測定結果判定手段により判断する。工程S2で、パターン測定結果判定手段が、得られたパターン測定結果を妥当でないと判定した場合に、測定カーソル最適化手段が測定カーソルの大きさまたは位置の少なくとも一方を修正する。工程S3で、大きさまたは位置の少なくとも一方が修正された測定カーソルを用いてパターン寸法測定手段によりパターン寸法の測定を行う。続いて工程S1に戻り、パターン測定結果判定手段が、得られたパターン寸法測定結果を妥当であると判断するまで工程S2、S3を繰り返す。パターン測定結果判定手段が、得られたパターン寸法測定結果を妥当であると判断した場合、工程S4に移行し、その測定を終了する。
図2において、110はトランジスタの活性領域、111はトランジスタのゲート電極である。前述したとおり、通常の測定手法における測定カーソルは予め一定の大きさに設定されている。そのため、測定するレイアウトパターンによっては適切な測定が行えない場合があった。
一般に、寸法測定は、測定カーソル140、141内において、電子ビームを測定パラメータにより設定した一定の間隔・コンディションでX方向またはY方向またはX,Y両方向にスキャンし、発生する2次電子の強度により形成された信号波形より測定値を決定する。
図2(a)の場合において、測定カーソル140、141のy方向153大きさが測定トランジスタのW幅152に対し小さくなっているため、測定カーソル140、141内にてW幅方向に向かって電子ビームスキャンを実施してもW幅方向の信号波形すなわちSEM波形148にピークは出力されず、W幅152の測定を行うことができない。
よって、本発明に従い、W幅方向の両側方向にΔyずつカーソルを大きくしていくと同時にW幅方向の測定を繰り返し実施していくと、図2(b)の測定カーソル142、143の大きさとなったところで、W幅方向のSEM波形149が出力され、W幅寸法を測定することが可能となる。ここで、Δyは測定のパターンにより適当な値に設定することが可能であり、具体的にはW幅の1/10程度に相当するカーソル幅とするのが適切である。
また、測定カーソル142、143のy方向の大きさ154は、W幅方向に出力されたSEM波形149のピーク値幅(実際のW幅152に等しくなる寸法幅)に等しく設定することにより、理論的には目的とするトランジスタ部分における適切な測定を行うことが可能となる。プロセス的観点より前記カーソルのy方向の大きさ154をW幅152より大きくまたは小さく調整するオフセットを設定することも可能である。また、W幅が測定倍率に対して大きく、カーソル幅の調整が前記倍率内で適切に設定できない場合は、測定倍率を低倍にすることで、目的とするW幅にカーソル幅を最適化することも可能である。ただし、一般的には、測定倍率を変えることにより倍率寸法誤差が発生する為、測定結果においては前記倍率寸法誤差を考慮する必要がある。
また、図2(c)の場合においては、ゲート電極111となる部分Lgが太いレイアウトとなっており、予め設定されていた測定カーソル144、145では、片側の測定カーソル145がラインエッジに配置されずSEM波形150の様に片側にしかピークが検出されず、正しくパターン寸法を測定できないという問題があった。そこで、本発明に従い、Lgの幅の両側方向にΔxずつカーソルを大きくしていくと同時にLgの幅方向の測定を実施していくと、図2(d)の測定カーソル146、147の大きさとなったところで、Lgの幅方向の両側のSEM波形151が表示されることとなり、Lgを測定することが可能となる。ここで、Δxは測定のパターンにより適当な値とすることが可能であり、具体的にはLgの1/10程度に相当する測定カーソル幅とするのが適切である。また、W幅測定と同様に、信号波形が出力された時点で測定カーソルの大きさを固定してしまうと、パターンエッジぎりぎりでSEM波形にピークが検出された場合に正確なパターン測定結果とならない場合がありえるため、実際にはもう少しマージン分を広げた大きさに設定するのが適切である。
上記のように、本発明によれば、測定カーソルの大きさをW幅方向とLgの幅方向にそれぞれΔx,Δyずつ変動させながらパターン寸法測定を実施し、SEM波形にピークを検出した時の測定カーソルを最適測定領域とし、かつW幅方向とLgの幅方向を同時に測定することにより、測定トランジスタの正確なW幅とLgの幅方向を同時に測定することができる。
尚、測定場所全面において電子ビームスキャンによりパターン測定する場合においても同様の結果を得ることが可能となる場合もあるが、その場合、信号波形はピークが多数混在し、目的とするパターン寸法を正確に検出することが困難となるため、適切な手法とはいえない。
(第2の実施形態)
次に、本発明の第2の実施形態について、図3および図4を参照しながら説明する。
前述のとおり、通常のシステムLSIの回路設計においては、図3のようにW幅が異なるトランジスタを隣接して配置することが多々発生する。特に、設計ルールの微細化に伴い隣接するトランジスタ同士の間隔205が狭くなるにつれ、隣接するトランジスタのW幅の高精度な形成が困難となり、111と200のゲート電極間において活性領域110のW幅が、W幅203からW幅112にかけてブロードに変化する形状となる。そのため、ゲート電極111においては、両側で201や202のような異なったW幅を持ち、本来のW幅112とは異なったものとなる。微細化されたトランジスタにおいては、駆動マージンの削減の観点より、このような微細な出来栄え寸法の差が特性に大きな影響を与えるため、正確な測定が必要となる。
そこで、第2の実施の形態においては、ゲート電極111の実効的なW幅についてその算出手法を示す。ゲート電極111の両側のW幅をそれぞれW1:201とW2:202とすると、実効W幅は、(数1)式にて定義することができる。
ここで、αとβはゲート電極111の特性に実効的にW1とW2が影響を与える影響度の割合であって、実際にはソース・ドレインを形成する活性領域のトランジスタ特性の影響度により異なってくる。ただ、実際のトランジスタにおいては、ほぼα=β=0.5と考えてよく、
実効W幅≒(W1+W2)/2
としてほぼ問題ない。
なお、203はゲート電極200と交差する活性領域部110のW幅、204はその実効W幅である。
次にW1,W2の算出手法について、図4を参照しながら説明する。図4は分かりやすくするために、図3を−90°回転させた図に得られたSEM波形213、214を模式的に記載したものである。前述したとおり、測長SEMにおいては、測定範囲内のビームスキャンを行いパターンエッジより発生した2次電子の強度により信号波形を形成する。よって、図4の活性領域110、ゲート電極111にて形成されるトランジスタパターンを測長SEMにてx=cからx=dまで、上層に形成されたゲート電極と平行に、測定カーソルをΔxずつ移動させ、Δx:215の幅でビームスキャンを行いそれぞれの点での寸法210を測定することにより、213、214のようなSEM波形を得ることができる。測定間隔のΔx:215は、短いほど測定精度の向上が図れることとなる。
この時、活性領域部110とゲート電極111が重なる領域においては、活性領域部110のエッジが見えない。また、ビームスキャンエリアの設定によっては、ゲート電極111のエッジを測定する結果となり、どちらの場合においてもSEM波形213、214に示すとおり大きな測定値変動を起こす。よって、測定値変動をピークとみなし、ピークの両外側にある二つの変極点を抽出することにより、ゲート電極111の両側におけるW幅となるW1:211とW2:212を算出することが可能となる。
(第3の実施形態)
次に、本発明の第3の実施の形態について、図5を参照しながら説明する。
第2の実施の形態において実効的なW幅の測定手法を説明したが、本発明の第3の実施の形態においては、実効的なLgの測定手法に関して説明する。
図5に示すように、実際のシリコン基板に形成されたトランジスタパターンは、下地の活性領域部100はもちろんのこと、ゲート電極101においても、プロセス的な要因により直線的な形状にすることは非常に困難である。実際の半導体デバイスの製造プロセスにおいては、所望のゲート寸法を得るため、設計データに対して線幅調整等の近接効果補正等を行うことが一般的であるが、ゲート電極101の仕上がり形状を矩形かつ直線的な形状にすることは非常に困難であり、実際のパターン形状は、丸みを帯びたある一定の寸法バラツキを持った形状となる。また、ゲート電極101を形成するためのエッチングマスクとなるフォトレジストマスクを形成するリソグラフィ工程においても、露光装置の重ね合わせ精度に依存して、活性領域部100とゲート電極101のオーバーラップ量は異なり、実効的なLg寸法が異なってくる。よって、実際のデバイス特性を評価するシリコン基板において、ゲート電極形成時に、実際のデバイス特性評価パターンの実効的なLgやW幅のパターン寸法を予め測定しておき、デバイス特性結果と比較することが非常に重要な要素となってきている。ところが、実際には前記記載のように、測定カーソルの大きさや位置が適切でないことにより、実際所望するLg寸法を反映しない測定がなされる場合がある。
本発明は、このような測定に対応することを一つの目的としており、より精度良くデバイス特性と相関のあるトランジスタの出来栄え測定を行うものである。
次に、実効的なLgのパターン寸法測定方法を示す。
まず、第2の実施の形態による測定手法により、図5におけるW1:103とW2:104を求める。次いで、図5のy=aからy=bの間で、測定対象となるLgの線幅に対して垂直方向に、測定カーソルをΔyずつ移動して、Δy:106の間隔でビームスキャンを行いそれぞれの場所におけるLgの寸法測定結果F(y):105を得る。この時、b−a=W1となるのが適当であるが、トランジスタの評価手法や実効的な影響を考慮して、a,bの値にオフセットを持たせることも可能である。また、必要に応じてb−a=W2とすることも可能である。
このような測定結果を元に、(数2)式に示す計算式により実効的なLg寸法を求めることが可能となる。
ここで、F(y):105は各yでのLg寸法であり、測定間隔のΔy:106は、短いほど測定精度の向上が図れることとなる。F(y)の寸法をW1:103の幅で積分することにより、このトランジスタの活性領域部100とゲート電極部101の実効的なオーバーラップ面積を算出し、更にはこの面積を上記の実効的なW幅で除算してやることにより、現実的な実効Lgを算出することが可能となる。
このように、本実施の形態によれば、活性領域部100の出来栄え、ゲート電極101の出来栄えや、これらの2工程間での多少の重ね合わせずれによらず、デバイス特性結果に相関がある実効的なLgのパターン寸法を測定することが可能である。
また、二次元方向に交差して下層に形成されたパターンと上層に形成されたパターンの寸法を測定する場合において、それぞれの測定時の電子ビームエネルギーを変えることにより、それぞれのパターンの信号波形のピーク強度を調整することも可能である。
(第4の実施形態)
次に、本発明の第4の実施の形態について、図8を参照しながら説明する。
第4の実施形態は、第1〜第3実施形態の応用的な使用方法であり、効率的に実効的なW寸法とLg寸法を測定する手法である。
通常の測長SEMには、図8(a)のように測定カーソル403に囲まれた領域において、一定の間隔で寸法を多数点測定する手法がある。これは、それぞれの測定カーソル403内で複数の測定点404を設定し、それぞれ向かい合う測定点404間の寸法を測定結果として出力する手法である。ただし、この測定手法により出力される測定結果は、前記測定カーソル403内で計測された測定点404の全点のデータから計算された結果(平均値、最大値、最小値等)であり、特定位置の測定点の測長結果のみを使用することが出来なかった。図8(b)のLg寸法測定に関しても同様であり、測定カーソル405に囲まれた領域において、測長結果406を得ることができる。ここで、400はトランジスタの活性領域部であり、401はゲート電極部である。
通常、測定カーソルはそれぞれのパターンエッジを測定する為に対になる2つの測定カーソルを用いているが、寸法測定としては、一つのカーソル内に2つのピーク波形を出力し、そのピーク間を測定結果としても問題ない。また、等間隔に設定された複数測定点404の測定結果を出力することで、測定カーソルをΔx、Δyだけ動かしながら繰り返し測定する手法と同じような結果を得ることも可能となる。
そこでこの多数点測長手法を本発明に応用すれば、図8(c)に示すように一つの測定カーソル内において、実効的なW寸法とLg寸法を測定することができる。ここで、分離酸化膜402に囲まれたトランジスタの活性領域400上にゲート電極401は形成されている。
具体的な手法を説明する。まず、測定カーソル407が目的とする測定パターン領域に一定の大きさ且つある程度の位置精度で表示される。この時点で、まずW幅方向の測定を行い、上記のように一つの測定カーソル407内に2つのピーク波形が存在し、多数点測定により408のように測定結果が出力されれば、第2の実施形態の(数1)式に示すW寸法算出手法により実効的W寸法412を測定できる。もし、W幅方向の測定において測定が可能となるピーク波形が検出できない場合は、第1の実施形態に示す手法を用いて、測定カーソル407の大きさを、W幅方向にΔy411ずつ変動させながらパターン寸法測定を実施し、SEM波形にピークを検出した時の測定カーソルをW幅方向の最適測定領域とし、測定を行う。次いで、W幅方向の場合と同様にLg寸法の測定を行う。この時、第3の実施形態の(数2)式に示すLg寸法算出手法により実効的なLg寸法を算出する。ただし、W幅方向の場合と同様に一つの測定カーソル407内に2つのピーク波形が検出できず、多数点測定により409のように測定結果が出力されなければ、測定カーソル407の大きさを、Lgの幅方向にΔx410ずつ変動させながらパターン寸法測定を実施し、SEM波形にピークを検出した時の測定カーソルをLgの幅方向の最適測定領域とし、測定を行う。測定カーソルの大きさの変動幅:Δy411、Δx410は測定パターンの大きさにより最適化することができる。
また、この測定カーソルの大きさの変動幅は、マイナスの値になっても問題はない。具体的には、測定カーソル407内のピーク波形が多すぎる場合は測定領域が大きすぎることが考えられるため、カーソルの大きさを最適化するためには変動幅はマイナスの値になる。これにより、測定トランジスタの実効的なW寸法とLg寸法を一度に測定することができる。
また、カーソル内の測定点は等間隔に設定されるとしたが、向かい合う一対の測定点が、互いに平行に並ぶのであれば、隣り合う測定点が等間隔でない場合があっても構わない。
また、実施の形態において記載した手法は、コンピュータにより容易に実行させることのできるプログラムとして、例えば磁気ディスク(フレキシブルディスク、ハードディスク等)、光ディスク(CD-ROM、CD-RAM、DVD等)、半導体メモリなどの記憶媒体に書き込んで各種装置に適用したり、通信媒体により伝送して各種装置に適用することも可能である。本装置を実現するコンピュータは、記録媒体に記録されたプログラムを読み込み、このプログラムによって動作が制御されることにより、上述した処理を実行する。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
本発明のパターン測定方法および装置は、下地の出来栄えに影響されるトランジスタなどの素子の性能保障に必要なパターン寸法を精度良く測定することできる等の効果を有し、パターン測定方法および装置等として有用である。
(a)は本発明の第1の実施形態のパターン測定装置を説明するブロック図、(b)はパターン測定方法のフローチャートである。 本発明の第1の実施形態の測定カーソルの最適化ならびにLg寸法およびW幅を説明するレイアウト図である。 本発明の第2の実施の形態の、下地の活性領域部の出来栄えの影響を説明するための図である。 本発明の第2の実施の形態の、実効W幅を求める方法を説明するレイアウト図である。 第3の実施の形態の実効Lg寸法を求める方法を説明するレイアウト図である。 測定カーソルの拡大図を一部に示す、一般的な測長SEMにおける寸法測定手法のレイアウト図である。 (a)は半導体製造工程におけるトランジスタのゲート電極の部分を示す1例のレイアウト図、(b)はプロセス要因によるパターン寸法の変動が発生した場合の1例のレイアウト図である。 本発明の第4の実施形態の測定カーソルの最適化ならびにLg寸法およびW幅を説明するレイアウト図である。
符号の説明
100 トランジスタの活性領域部
101 トランジスタのゲート電極
102 分離酸化膜部
103 トランジスタのW1幅
104 トランジスタのW2幅
105 活性領域上の複数のLg幅:F(y)
106 活性領域上のLg幅測定間隔:Δy
110 トランジスタの活性領域部
111 トランジスタのゲート電極
112 トランジスタのW幅
113 トランジスタのLg幅
114 Lg測定時のSEM波形
115 寸法測定時のカーソル
116 寸法測定時のカーソルのLg方向幅
117 寸法測定時のカーソルのW方向幅
118 W幅測定時のSEM波形
119 寸法測定時のカーソル
120 寸法測定時のカーソルのLg方向幅
121 寸法測定時のカーソルのW方向幅
140〜147 寸法測定時のカーソル
148〜151 寸法測定時のSEM波形
200 隣接するゲート電極
201 ゲート電極111のW1幅
202 ゲート電極111のW2幅
203 ゲート電極200のW幅
204 ゲート電極200の実効W幅
205 ゲート間隔
210 活性領域上の複数のW幅測定結果:F(x)
211 SEM波形から求められるW1幅
212 SEM波形から求められるW2幅
213 活性領域の一端を測定したSEM波形
214 活性領域のもう一端を測定したSEM波形
215 活性領域上のW幅測定間隔:Δx
300 トランジスタの活性領域
301 トランジスタのゲート電極
302 隣接するトランジスタのゲート電極
303 301のトランジスタの活性領域W幅
304 302のトランジスタの活性領域W幅
305 トランジスタ間隔
306 Wa幅とWb幅の寸法差を有する活性領域段差部
310 活性領域300の転写パターン
311 ゲート電極301の転写パターン
312 ゲート電極302の転写パターン
313 活性領域段差部306の転写パターン
314 測定カーソル
315 W幅の出来栄え変動によるトランジスタへの影響部分
316 Lgのパターン寸法変動部分
400 トランジスタの活性領域部
401 トランジスタのゲート電極
402 分離酸化膜部
403 寸法測定カーソル
404 カーソル内における多数点測定結果
405 寸法測定カーソル
406 カーソル内における多数点測定結果
407 直交方向に同時計測が可能な寸法測定カーソル
408 一定間隔の多数点測定により算出されたW幅方向測定結果
409 一定間隔の多数点測定により算出されたLgの幅方向測定結果
410 W幅方向測定時の測定間隔:Δx
411 Lgの幅方向測定時の測定間隔:Δy
412 ゲート電極401の実効W幅

Claims (14)

  1. コンピュータによって動作する、測定点に測定カーソルを表示させパターン寸法測定を行うパターン寸法測定手段と、
    得られたパターン寸法測定結果の妥当性を判断するパターン測定結果判定手段と、
    前記測定カーソルの大きさまたは位置の少なくとも一方を修正する測定カーソル最適化手段とを備え、
    基板上に形成されたパターン寸法を測定するためのパターン寸法測定装置を用いたパターン寸法測定方法であって、
    前記パターン測定結果判定手段が、得られた前記パターン測定結果を妥当か否か判断する工程と、
    前記パターン測定結果判定手段が、得られた前記パターン測定結果を妥当でないと判定した場合に、前記測定カーソル最適化手段により、前記測定カーソルの大きさまたは位置の少なくとも一方を修正する工程と、
    前記測定カーソル最適化手段により、大きさまたは位置の少なくとも一方が修正された前記測定カーソルを用いて、前記パターン寸法測定手段が前記パターン寸法の測定を行う工程とを含み、
    前記パターン測定結果判定手段が、得られた前記パターン寸法測定結果を妥当であると判断するまで、前記工程を繰り返すことを特徴とするパターン寸法測定方法。
  2. 前記測定カーソル最適化手段は、前記測定カーソルの大きさを調整するものであり、
    前記パターン測定結果判定手段は、得られた信号波形がピークを持つことで、前記パターン寸法測定結果を妥当であると判断することを特徴とする請求項1記載のパターン寸法測定方法。
  3. パターンは二次元方向に交差して配置されており、前記パターンの交差点近傍の下層に形成されたパターン寸法を前記測定カーソル内に設定された複数の測定点で測定する場合において、
    前記測定カーソル最適化手段は、前記下層に形成されたパターンに対して、
    上層パターンに平行に前記測定カーソルの大きさを修正し、
    前記パターン寸法測定手段は、修正された前記測定カーソルを用いて前記パターンの寸法測定を繰り返し行い、
    前記パターン測定結果判定手段は、得られた複数の前記パターン寸法測定結果からなる信号波形が、ピークを持つことによって、測定結果を妥当であると判断し、ピーク位置の外側に計測された寸法を所望の測定結果として得ることを特徴とする請求項2記載のパターン寸法測定方法。
  4. パターンは二次元方向に交差して配置されており、前記パターンの交差点近傍の下層に形成されたパターン寸法を測定した後に、前記パターンの交差点の上層に形成されたパターン寸法を前記測定カーソル内に設定された複数の測定点で測定する場合において、
    前記測定カーソル最適化手段は、前記下層に形成されたパターンと前記上層に形成されたパターンが交差する範囲内において、前記測定カーソルの大きさを前記上層に形成されたパターンに対して、測定対象線幅に垂直の方向に修正し、
    前記パターン寸法測定手段は、修正された前記測定カーソルを用いて前記上層に形成されたパターン寸法の測定を繰り返し行い、
    前記パターン測定結果判定手段は、得られた複数の上層のパターン寸法測定結果を積分し、先に得られた下層に形成されたパターン寸法測定結果で除することにより、上層に形成されたパターン寸法測定結果とすることを特徴とする請求項3記載のパターン寸法測定方法。
  5. 前記測定カーソル最適化手段は、前記測定カーソルの位置を調整するものであり、
    前記パターン測定結果判定手段は、得られた信号波形がピークを持つことで、測定結果を妥当であると判断することを特徴とする請求項1記載のパターン寸法測定方法。
  6. パターンは二次元方向に交差して配置されており、前記パターンの交差点近傍の下層に形成されたパターン寸法を測定する場合において、
    前記測定カーソル最適化手段は、前記下層に形成されたパターンに対して、
    上層パターンに平行に前記測定カーソルの位置を修正し、
    前記パターン寸法測定手段は、修正された前記測定カーソルを用いて前記パターンの寸法測定を繰り返し行い、
    前記パターン測定結果判定手段は、得られた複数のパターン寸法測定結果からなる信号波形が、ピークを持つことによって、測定結果を妥当であると判断し、ピーク位置の外側に計測された寸法を所望の測定結果として得ることを特徴とする請求項5記載のパターン寸法測定方法。
  7. パターンは二次元方向に交差して配置されており、前記パターンの交差点近傍の下層に形成されたパターン寸法を測定した後に、前記パターンの交差点の上層に形成されたパターン寸法を測定する場合において、
    前記測定カーソル最適化手段は、前記下層に形成されたパターンと前記上層に形成されたパターンが交差する範囲内において、前記測定カーソルの位置を前記上層に形成されたパターンに対して、測定対象線幅に垂直の方向に修正し、
    前記パターン寸法測定手段は、修正された前記測定カーソルを用いて前記上層に形成されたパターン寸法の測定を繰り返し行い、
    前記パターン測定結果判定手段は、得られた複数の上層のパターン寸法測定結果を積分し、先に得られた下層に形成されたパターン寸法測定結果で除することにより、上層に形成されたパターン寸法測定結果とすることを特徴とする請求項6記載のパターン寸法測定方法。
  8. 基板上に形成されたパターン寸法を測定するパターン寸法測定装置であって、
    コンピュータによって動作する、測定点に測定カーソルを表示させパターン寸法測定を行うパターン寸法測定手段と、
    得られたパターン寸法測定結果の妥当性を判断するパターン測定結果判定手段と、
    前記測定カーソルの大きさまたは位置の少なくとも一方を修正する測定カーソル最適化手段とを備え、
    前記測定カーソル最適化手段は、前記パターン測定結果判定手段が、得られた前記パターン測定結果を妥当でないと判定した場合に、前記測定カーソルの大きさまたは位置の少なくとも一方を修正し、
    前記パターン寸法測定手段は、前記パターン測定結果判定手段が、得られた前記パターン寸法測定結果を妥当であると判断するまで、大きさまたは位置の少なくとも一方が修正された前記測定カーソルを用いて、繰り返し前記パターン寸法の測定を行うことを特徴とするパターン寸法測定装置。
  9. 前記測定カーソル最適化手段は、前記測定カーソルの大きさを調整するものであり、前記パターン測定結果判定手段は、得られた信号波形がピークを持つことで、前記パターン寸法測定結果を妥当であると判断することを特徴とする請求項8記載のパターン寸法測定装置。
  10. パターンは二次元方向に交差して配置されており、前記パターンの交差点近傍の下層に形成されたパターン寸法を前記測定カーソル内に設定された複数の測定点で測定する場合において、
    前記測定カーソル最適化手段は、前記下層に形成されたパターンに対して上層パターンに平行に前記測定カーソルの大きさを修正し、
    前記パターン寸法測定手段は、修正された前記測定カーソルを用いて前記パターンの寸法測定を繰り返し行い、
    前記パターン測定結果判定手段は、得られた複数のパターン寸法測定結果からなる信号波形が、ピークを持つことによって、測定結果を妥当であると判断し、ピーク位置の外側に計測された寸法を所望の測定結果として得ることを特徴とする請求項9記載のパターン寸法測定装置。
  11. パターンは二次元方向に交差して配置されており、前記パターンの交差点近傍の下層に形成されたパターン寸法を測定した後に、前記パターンの交差点の上層に形成されたパターン寸法を前記測定カーソル内に設定された複数の測定点で測定する測定する場合において、
    前記測定カーソル最適化手段は、前記下層に形成されたパターンと前記上層に形成されたパターンが交差する範囲内において、前記測定カーソルの大きさを前記上層に形成されたパターンに対して測定対象線幅に垂直の方向に修正し、
    前記パターン寸法測定手段は、修正された前記測定カーソルを用いて前記上層に形成されたパターン寸法の測定を繰り返し行い、
    前記パターン測定結果判定手段は、得られた複数の前記上層のパターン寸法測定結果を積分し、先に得られた前記下層に形成されたパターンの寸法測定結果で除することにより、前記上層に形成されたパターン寸法測定結果とすることを特徴とする請求項10記載のパターン寸法測定装置。
  12. 前記測定カーソル最適化手段は、前記測定カーソルの位置を調整するものであり、
    前記パターン測定結果判定手段は、得られた信号波形がピークを持つことで、測定結果を妥当であると判断することを特徴とする請求項8記載のパターン寸法測定装置。
  13. パターンは二次元方向に交差して配置されており、前記パターンの交差点近傍の下層に形成されたパターン寸法を測定する場合において、
    前記測定カーソル最適化手段は、前記下層に形成されたパターンに対して上層パターンに平行に前記測定カーソルの位置を修正し、
    前記パターン寸法測定手段は、修正された前記測定カーソルを用いて前記パターンの寸法測定を繰り返し行い、
    前記パターン測定結果判定手段は、得られた複数のパターン寸法測定結果からなる信号波形が、ピークを持つことによって、測定結果を妥当であると判断し、ピーク位置の外側に計測された寸法を所望の測定結果として得ることを特徴とする請求項12記載のパターン寸法測定装置。
  14. パターンは二次元方向に交差して配置されており、前記パターンの交差点近傍の下層に形成されたパターン寸法を測定した後に、前記パターンの交差点の上層に形成されたパターン寸法を測定する場合において、
    前記測定カーソル最適化手段は、前記下層に形成されたパターンと前記上層に形成されたパターンが交差する範囲内において、前記測定カーソルの位置を前記上層に形成されたパターンに対して測定対象線幅に垂直の方向に、修正し、
    前記パターン寸法測定手段は、修正された前記測定カーソルを用いて前記上層に形成されたパターン寸法の測定を繰り返し行い、
    前記パターン測定結果判定手段は、得られた複数の前記上層のパターン寸法測定結果を積分し、先に得られた前記下層に形成されたパターンの寸法測定結果で除することにより、前記上層に形成されたパターン寸法測定結果とすることを特徴とする請求項13記載のパターン寸法測定装置。
JP2005137080A 2005-05-10 2005-05-10 パターン寸法測定方法および装置 Withdrawn JP2006318955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005137080A JP2006318955A (ja) 2005-05-10 2005-05-10 パターン寸法測定方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005137080A JP2006318955A (ja) 2005-05-10 2005-05-10 パターン寸法測定方法および装置

Publications (2)

Publication Number Publication Date
JP2006318955A true JP2006318955A (ja) 2006-11-24
JP2006318955A5 JP2006318955A5 (ja) 2008-05-15

Family

ID=37539384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005137080A Withdrawn JP2006318955A (ja) 2005-05-10 2005-05-10 パターン寸法測定方法および装置

Country Status (1)

Country Link
JP (1) JP2006318955A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009002785A (ja) * 2007-06-21 2009-01-08 Hitachi Ltd 半導体装置の寸法測定装置及び寸法測定方法
JP2010236978A (ja) * 2009-03-31 2010-10-21 Hitachi High-Technologies Corp パターン寸法算出方法、画像解析方法及び装置
JP2011106947A (ja) * 2009-11-17 2011-06-02 Hitachi High-Technologies Corp エッジ部分検出方法、測長方法、荷電粒子線装置
JP2012053072A (ja) * 2011-12-12 2012-03-15 Hitachi High-Technologies Corp パターン測定方法及びパターン測定装置
CN103180690A (zh) * 2010-10-27 2013-06-26 株式会社日立高新技术 图案测定方法、图案测定装置以及利用其的程序
JP2014016361A (ja) * 2013-09-25 2014-01-30 Hitachi High-Technologies Corp パターン寸法算出方法、及び画像解析装置
JP2014020975A (ja) * 2012-07-20 2014-02-03 Hitachi High-Technologies Corp パターン測定装置、及び輪郭線抽出装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009002785A (ja) * 2007-06-21 2009-01-08 Hitachi Ltd 半導体装置の寸法測定装置及び寸法測定方法
JP2010236978A (ja) * 2009-03-31 2010-10-21 Hitachi High-Technologies Corp パターン寸法算出方法、画像解析方法及び装置
JP2011106947A (ja) * 2009-11-17 2011-06-02 Hitachi High-Technologies Corp エッジ部分検出方法、測長方法、荷電粒子線装置
CN103180690A (zh) * 2010-10-27 2013-06-26 株式会社日立高新技术 图案测定方法、图案测定装置以及利用其的程序
US9104913B2 (en) 2010-10-27 2015-08-11 Hitachi High-Technologies Corporation Pattern measuring method, pattern measuring apparatus, and program using same
JP2012053072A (ja) * 2011-12-12 2012-03-15 Hitachi High-Technologies Corp パターン測定方法及びパターン測定装置
JP2014020975A (ja) * 2012-07-20 2014-02-03 Hitachi High-Technologies Corp パターン測定装置、及び輪郭線抽出装置
JP2014016361A (ja) * 2013-09-25 2014-01-30 Hitachi High-Technologies Corp パターン寸法算出方法、及び画像解析装置

Similar Documents

Publication Publication Date Title
US7720632B2 (en) Dimension measuring apparatus and dimension measuring method for semiconductor device
JP6043662B2 (ja) 検査方法および検査装置
JP2006318955A (ja) パターン寸法測定方法および装置
US8295584B2 (en) Pattern measurement methods and pattern measurement equipment
US7313781B2 (en) Image data correction method, lithography simulation method, image data correction system, program, mask and method of manufacturing a semiconductor device
JP2007218711A (ja) 電子顕微鏡装置を用いた計測対象パターンの計測方法
US8835881B2 (en) Drift correction method and pattern writing data generation method
JP2009198339A (ja) パターン寸法計測方法
JP5400882B2 (ja) 半導体検査装置及びそれを用いた半導体検査方法
JP2008097839A (ja) 走査電子顕微鏡および走査電子顕微鏡像の歪み校正
US7271906B2 (en) Image processing alignment method and method of manufacturing semiconductor device
US20060199089A1 (en) Method for manufacturing a semiconductor device
JP2009270988A (ja) 重ね合わせずれ量算出方法及び半導体装置の製造方法
TW201604699A (zh) 資料修正裝置、描繪裝置、檢查裝置、資料修正方法、描繪方法、檢查方法及記錄有程式之記憶媒體
JP2000277425A (ja) 電子線描画方法とその装置
KR102499036B1 (ko) 임계 치수 측정 시스템 및 임계 치수 측정 방법
JP2008205017A (ja) 露光状態表示方法及びシステム
US11646174B2 (en) Method for calibrating a scanning charged particle microscope
KR20090000868A (ko) 광 근접효과 보정방법
JPS6258621A (ja) 微細パタ−ン形成方法
JP4416931B2 (ja) Ebマスクの設計方法及び装置
JP2009076863A (ja) 半導体装置の製造方法
JP2007155701A (ja) 半導体素子のcd測定方法及びその測定装置
US11972922B2 (en) Method for calibrating a scanning charged particle microscope
JP2018017835A (ja) 半導体装置の製造方法、露光条件の決定方法およびプログラム

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090310