JP2009099745A - 半導体装置の生産管理装置及び生産管理方法 - Google Patents

半導体装置の生産管理装置及び生産管理方法 Download PDF

Info

Publication number
JP2009099745A
JP2009099745A JP2007269461A JP2007269461A JP2009099745A JP 2009099745 A JP2009099745 A JP 2009099745A JP 2007269461 A JP2007269461 A JP 2007269461A JP 2007269461 A JP2007269461 A JP 2007269461A JP 2009099745 A JP2009099745 A JP 2009099745A
Authority
JP
Japan
Prior art keywords
semiconductor device
production management
manufacturing
semiconductor
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007269461A
Other languages
English (en)
Inventor
Osamu Fujii
修 藤井
Hisao Yoshimura
尚郎 吉村
Tatsuo Akiyama
龍雄 秋山
Shigeru Komatsu
茂 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007269461A priority Critical patent/JP2009099745A/ja
Publication of JP2009099745A publication Critical patent/JP2009099745A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • General Factory Administration (AREA)

Abstract

【課題】製造工程中において、高速に半導体装置の歩留まりを予測でき、歩留まりを向上することが可能な半導体装置の生産管理装置及び生産管理方法を提供する。
【解決手段】製造装置10は、半導体基板上に半導体装置を形成する。測定装置20は、製造装置により半導体基板上に形成された半導体装置の特徴構造を測定する。演算装置34は、測定装置から得られた測定データに基づき、半導体基板に形成された半導体装置の歩留まり値を演算する。判断装置32は、演算された歩留まり値に基づき、半導体装置の製造を続行するか、終了するか、修正するかを判断し、修正するものと判断された場合、製造装置の処理パラメータを変更する。
【選択図】図1

Description

本発明は、例えばあらゆる半導体装置の生産管理に適用可能な半導体装置の生産管理装置及び生産管理方法に関する。
例えばMOSトランジスタの閾値電圧などの電気特性は、ゲート形状及び寸法に大きく依存する。例えば上面に比べて下面の面積が小さいゲート電極は、逆テーパ形状となる。このため、イオン注入時に、基板にゲート電極による影領域が発生し、この影領域のイオン注入量が低下しキャリア濃度が低下する。したがって、所望の電気特性が得られないこととなる。
通常、ゲート形状及び寸法の管理にはSEM(走査型電子顕微鏡)やTEM(透過型電子顕微鏡)が用いられる。プロセスライン中でウェハを破損しないSEM観察は、TEMに比べて、解像度が低く、サブミクロンのゲート形状及び寸法を測定することが難しい。特に、ゲート形状が逆テーパの場合、ゲート電極の下部が上部により隠れてしまうため、ゲート電極の下部領域の観察が非常に困難となる。
これに対して、断面TEM観察は解像度が高く、サブミクロンのゲート形状及び寸法を測定することに適しており、ゲート形状が逆テーパの場合でも、ゲート電極の下部領域を容易に観察できる。しかし、TEM観察は、ウェハをプロセスライン外に持ち出し、ウェハを破損しなければ、サンプルを得ることができない。このため、形状観察のために、本来製品になるべきウェハを破損したり、形状測定用ロットを特別に製造したりする必要があるため、経費がかかる。当然、TEM観察費用も発生する。このため、TEM観察は、現状を認識し、必要であればゲート形成工程に関係するプロセスの条件を変更するために使われる。その際、TCAD(Technical CAD)シミュレーションによって、形状補正の指針を計算によって得ることがある。
これら一連の作業、つまり、形状観察用ウェハの準備、製造、抜取り、TEM観察、TCADシミュレーション、形状指針の計算、及びプロセスへのフィードバックには、多大な経費及び多大な時間を要するという大きな問題ある。
また、スキャトロメトリ装置を使用して回路パターンを測定し、高速に製造プロセスの評価を可能とした半導体装置の製造システムが開発されている(例えば特許文献1参照)。
特開2004−158478号公報
本発明は、製造工程中において、高速に半導体装置の歩留まりを予測でき、歩留まりを向上することが可能な半導体装置の生産管理装置及び生産管理方法を提供しようとするものである。
本発明の半導体装置の生産管理装置の態様は、半導体基板上に半導体装置を形成する製造装置と、前記製造装置により半導体基板上に形成された半導体装置の特徴構造を測定する測定装置と、前記測定装置から得られた測定データに基づき、前記半導体基板に形成された半導体装置の歩留まり値を演算する演算装置と、前記演算装置により演算された歩留まり値に基づき、前記半導体装置の製造を続行するか、終了するか、修正するかを判断し、修正するものと判断された場合、前記製造装置の処理パラメータを変更する判断装置とを具備することを特徴とする。
本発明の半導体装置の生産管理方法の態様は、半導体基板上に半導体装置を形成し、前記半導体基板上に形成された半導体装置の特徴構造を測定装置により測定し、前記測定装置から得られた測定データに基づき、前記半導体基板に形成された半導体装置の歩留まり値を演算し、前記演算された歩留まり値に基づき、前記半導体装置の製造を続行するか、終了するか、修正するかを判断し、修正するものと判断された場合、前記製造装置の処理パラメータを変更し、終了すべきと判断された場合、前記半導体装置の製造を終了し、続行すべきと判断された場合、半導体装置の製造を続行することを特徴とする。
本発明によれば、製造工程中において、高速に半導体装置の歩留まりを予測でき、歩留まりを向上することが可能な半導体装置の生産管理装置及び生産管理方法を提供できる。
以下、本発明の実施の形態について、図面を参照して説明する。
図2は、本実施形態が適用される半導体装置の製造装置を示している。この製造装置は、例えば量産ラインで用いられ、半導体デバイスの加工、製造に関わる第1の装置群10、及び検査、測定、搬送などに関わる第2の装置群20、これら第1、第2の装置群10、20と双方向に製品名、ロット、ウェハ、レシピ情報や測定データなどの通信を行うことができる生産管理用計算機30により構成されている。
半導体デバイスの加工、製造に関わる第1の装置群10は、例えばウェハ上に薄膜を堆積する例えばCVD装置などからなる薄膜堆積装置11、レジストを露光する露光装置12、形成された膜を熱処理するアニール装置13、ウェハ表面を洗浄する洗浄装置14、ウェハ内にイオンを注入するイオン注入装置15、膜をエッチングするエッチング装置16、及び膜を酸化する酸化装置17などにより構成されている。検査、測定、搬送などに関わる装置群20は、例えば検査装置21、スキャトロメトリ装置を含む測定装置22、及び搬送装置23により構成されている。
生産管理用計算機30は、例えば入出力機器及びシステム31、生産管理システム32、データ管理システム33、データ演算システム34、データ管理システム33に接続され、例えば製品の管理規定や各種データを記憶する記憶装置35、データ演算システム34に接続され、例えばモデル式を記憶する記憶装置36により構成されている。入出力機器及びシステム31は、第1、第2の装置群10、20と情報交換を行う機能を有している。通信プロトコルやデータフォーマットの変更も自動的に行うことができる。生産管理システム32は、常に全ての製品、ロットやウェハが、どの工程、装置に存在し、どのようなレシピで処理されているかをモニタし、コントロールする機能を有している。つまり、半導体装置の生産全体を指揮するシステムである。データ管理システム33は、送受信したデータを例えばハードディスク装置など記録装置35に格納し、管理する機能を有している。記憶装置35に格納されたデータは、インデックス情報が自動的に割り振られ、容易に参照することができる。データ演算システム34は、データ管理システム33を通じて記録装置35に格納された過去や現在のデータを参照することができる。さらに、データ演算システム34は、後述するモデル式が入力された場合、このモデル式を用いてデータを演算した後、演算結果を、データ管理システム35を通じて、生産管理システム32に送る機能も有している。生産管理システム32は、データ演算システム34から送られたデータに基づいて、レシピ情報の変更や、製造中止などの処理を自動的に行うことができる。
測定装置22の1つであるスキャトロメトリ装置は、半導体装置に形成された周期的なパターンに光を照射し、パターンからの反射による偏光状態の変化を測定し、この測定波形と光学モデルより得られた理論波形とを比較することにより、パターンの幅、高さ、角度などの形状情報を同定することができる装置である。
図3、図4及び図5は、典型的なゲート電極形状の断面図を示している。スキャトロメトリ装置を用いることにより、図3に示すゲート電極の最上部の幅、底部の幅、中央部の幅、ゲート電極下部(裾部)の曲率半径、ゲート電極下部側壁(裾部)の角度、ゲート加工の際に生じたシリコン基板の掘れ量、ゲート電極の高さ方向中央部から下部までの高さ(裾部の高さ)、及びゲート電極の高さ方向中央部から上部までの高さ、図4に示すゲート電極の側壁に形成されるオフセット膜の厚さ、オフセット膜を加工する際に生じたシリコン基板の掘れ量、図5に示す側壁絶縁膜の厚さ、側壁絶縁膜の加工の際に生じたシリコン基板の掘れ量などを、非破壊、非接触で測定することができる。
具体的には、予め上記ゲート電極の形状パラメータを様々に組み合わせて、且つ薄膜の反射率、屈折率も入力した光学モデルの理論波形を多数準備し、これら論理波形と実際のパターンから測定された波形とを比較することにより、ゲート電極の形状を逆算する。
従来、SEMは、パターンの上面方向からのみの測定しかできなかった。これに対して、スキャトロメトリ装置によれば、ゲート電極の底部の幅や、微小なシリコン基板の掘れ量、ゲート電極のくびれ度合い、オフセット膜の厚さなど、破壊しなければ分からなかった情報でさえも測定できる。また、測定に要する時間も数秒程度と短時間である。このため、ウェハ面内の複数の領域に対して測定しても大きな時間のロスを生じない。さらに、寸法測定精度は、±1nm程度であり、65nm世代のトランジスタのゲート長40nmに比べて、十分な精度がある。
図1は、本発明の実施形態を示すものであり、図2に示す生産管理用計算機30による半導体装置の生産管理方法を示している。図1を用いて生産管理方法を概略的に説明する。
図2に示す第1の装置群10を用いて、ウェハが処理され、シリコン基板の上方にゲート電極及びゲート電極の周辺構造、例えばオフセット膜や側壁絶縁膜が形成される(S11)。この後、第2の装置群20のスキャトロメトリ装置22によって、ウェハ面内の複数領域においてゲート電極周りの形状、寸法が測定される(S2)。この測定されたゲート電極周りの形状、寸法の情報は、生産管理用計算機30内のデータ演算システム34に送信される。
データ演算システム34は、後述するモデル式に、測定された形状、寸法情報を代入して演算し、ゲート電極の電気特性を予測する(S13)。モデル式で算出された結果は、時間のかかるTCADシミュレーションの結果及び実測結果とも相関が強くなるように調整してある。詳細は後述する。
モデル式用いて計算されたウェハ面内の複数領域の計算結果に基づき、例えばロット毎、ウェハ毎の予想歩留まり率が計算される(S14)。この計算されたロット毎、ウェハ毎の予想歩留まり率に基づき、後の製造工程を続行するかどうかが判断される(S15)。すなわち、予想歩留まり率が製品の管理規定より低い場合、製造を続行しても所定の歩留まりに達しないため、当該ロットやウェハの製造が中止される(S16)。また、予想歩留まり率が管理規定以内であるものの、大きく電気特性が規定値からずれており、後述する救済手法で救済できそうなウェハに関しては、救済措置が講じられる(S17)。すなわち、モデル式による救済条件が算出され、この算出された救済条件が生産管理用計算機30から第1の装置群10にフィードフォワードされ、例えばイオン注入条件等の処理条件が修正される(S18)。また、予想歩留まり率が管理規定以内であり、電気特性が規定値以内のウェハは、そのまま後の製造工程が続行され、さらに、前記ステップS18において処理条件が修正されたウェハは、修正された処理条件により製造工程が続行されて製造が終了される(S19)。
この後、製造されたウェハに対して最終検査が行われ、最終歩留まり率が算出される(S20)。この最終歩留まり率と工程途中で算出された歩留まり率が比較され、前記モデル式や歩留まり率予測式の修正が必要かどうか判断される(S21)。この結果、修正の必要がある場合、制御がステップS13、又はステップS14に移行され、モデル式や歩留まり率予測式が修正される。このようにして、常にモデル式及び歩留まり率の予測精度を保つことができる。
また、ステップS21において、モデル式や歩留まり率予測式の修正が不要であると判断された場合、歩留まり率を向上させる作業が必要かどうか判断される(S22)。この結果、歩留まりを修正する必要が有る場合、第1の装置群10における各プロセス装置の影響度が解析され(S23)、さらに、各プロセス装置がチューニングされる(S24)。
次に、図6を参照して上記モデル式の作成手順について説明する。半導体プロセス及びデバイスシミュレータ(所謂TCADシミュレータ)を用いて、例えば半導体基板の内部で拡散する不純物原子の拡散や偏析、それに伴う電子や正孔の濃度分布、電圧を印加した際のキャリアの拡散、応力によるキャリア移動度の変化などを解き、特定条件下での電気特性を算出する(S31)。例えばイオン注入による不純物濃度や加速度、活性化温度、形状などの情報を計算条件として入力し、計算結果として、電気特性(トランジスタの閾値電圧Vth、駆動電流Ionや漏れ電流Ioffなど)を出力する。この計算結果を実際の測定結果(S32)や実測感度に近づけるべく、シミュレータ入力ファイル内の様々な拡散パラメータや形状などを調整するなどし、合わせこみを行う(S33)。このキャリブレーション済み入力ファイルを用いて、実験計画法による直交表に従って、数種類の因子とその水準をパラメータとして、計算を実行する(S34)。なお、実験計画は交互作用、実験回数、時間、精度などを考慮して適切に選択すればよい。計算結果を解析することで、各因子の出力に対する影響度の大小や有意性、相関関係か否か、交互作用を有しているか否かの情報を得ることができる(S35)。
さらに、計算に用いた各因子の係数から、出力結果を簡易に表現できるモデル式を得ることができる(S36)。多くの場合、簡単な四則演算で表現できるため、数ミリ秒と非常に計算が速い。例えば、実験計画法で寸法、イオン注入エネルギー、ドーズ量の因子で計算した場合、モデル式は寸法、イオン注入エネルギー、ドーズ量を変数とする関数が導出される。閾値電圧を求めるモデル式の場合、関数は簡単に式(1)のような形で表現される。
Vth=f(L,L,E,D,E,D2) …(1)
ここで、L、Lは2箇所の寸法、例えばLは図3に示すゲート底部の幅(ゲート長)、Lはゲート中央部の幅(長さ)である。また、E、Dは1回目のイオン注入、例えばチャネルイオン注入におけるエネルギー(加速電圧)とドーズ量、E、Dは、2回目のイオン注入、例えばハローイオン注入におけるエネルギーとドーズ量を示す。どの因子をモデル式に入れるべきかは、最初の実験計画法の直交表を作成する時に十分に考慮しなければならない。
結局、図7に示すように、計算した範囲内で各因子の値を式(1)に入力すれば、出力結果を簡便に短時間で推定することができる。但し、ある程度誤差が残留するが、相関係数が最高になるように、モデル式自体の構成(多項式近似、対数近似など)や係数などの調整を十分に精度が高くなるまで行う(S37−S36)。また、その調整でも精度が高くならない場合は再度、実験計画まで戻ってやり直すことが必要である(S37−S34)。図7において、モデル式の計算値とキャリブレーション済みファイルによるTCADの計算値が等しい場合、45度の直線となる。
上記モデル式は、L、L、E、D、E、Dから閾値電圧Vthを求めることも可能であるが、式(2)で示すように、逆に特定の閾値電圧Vth’になるようなL’を求めることもまた可能である。この場合、L以外の因子は固定する。
Vth’=f(L’,L,E,D,E,D2) …(2)
図8、図9は、図1に示す歩留まり率の予測(S14)の詳細を示している。図8、図9を参照して歩留まり率の予測の詳細について説明する。図8において、スキャトロメトリ装置によって、容易にウェハ面内複数点のゲート周辺の形状、寸法が測定できる。例えば、測定点1のゲート長データを前述のモデル式、例えば(1)に代入すると、測定点1のトランジスタの閾値電圧が算出される(S41−S43)。同様にして複数の測定点において、閾値電圧が算出される(S44−S46)。算出された複数の閾値電圧から、最終歩留まり率が算出される(S47)。例えば閾値電圧のスペックを外れたもののチップ割合から、最終歩留まり率を予測することができる。なお、最終歩留まり率の算出は、ウェハ毎やロット毎に集計することもできる。
この後、算出された歩留まり率が所望する歩留まり率よりも高いかどうかが判断される(S48)。この結果、歩留まり率が所望する歩留まり率よりも高い場合、ゲート長が測定されたウェハやロットは製造続行可能と判断され、次のプロセスに送られる(S49、S50)。
一方、歩留まり率が所望する歩留まり率より低い場合、ゲート長が測定されたウェハやロットは製造続行不能と判断され(S51)、この情報がウェハやロットの管理情報に追記される。続いて、この低い歩留まり率を後続プロセスで救済できるかが判断される(S52)。この結果、あまりに低い歩留まり率である場合、救済不能と判断され、製造中止と判断される(S53)。また、救済可能と判断された場合、当該ウェハやロットに救済命令が発令される(S54)。すなわち、例えばゲート長測定の後に続くプロセスとしてのイオン注入プロセスにおいて、ドーズ量を調整する(S55)。
図10は、ゲート長と閾値電圧及びイオン注入ドーズ量との関係を示している。図10に示すように、ゲート長が細く仕上がった場合、本来そのゲート長が有すべき閾値電圧が低くなってしまう。そこでポケットイオン注入ドーズ量を濃くする処理を行う。ドーズ量を濃くすれば、細いゲートでも閾値電圧が上昇し、スペック範囲に収めることができる。すなわち、式(2)に測定したゲート長を代入して閾値電圧を計算する。この計算した閾値電圧がスペック範囲かどうかを検証し、閾値電圧がスペックの範囲内となるドーズ量Dnを求める(図8、S56,S57)。
また、図11は、ゲートの側壁長と閾値電圧及びイオン注入ドーズ量との関係を示している。図11に示すように、ゲートの側壁長が薄く仕上がった場合も同様にドーズ量を濃くする。しかし、この場合は、ポケットイオン注入ではなく、ソース・ドレインイオン注入でスペック範囲に収まるようにドーズ量を調整する。この場合、例えばポケットイオン注入のドーズ量とエネルギー、及び側壁長との関係から閾値電圧を求めるモデル式に例えばドーズ量を代入して閾値電圧を計算する。この計算した閾値電圧がスペックの範囲内かどうかを検証し、ドーズ量を求める(図8、S56,S57)。
上記のようにして求めたドーズ量と測定されたゲート長から、再度歩留まり率を算出し、判定する(図8、S58、図9、S59)。この判定の結果、歩留まり率が低い場合、再度、同一プロセスのドーズ量の調整や、他のプロセスのドーズ量の調整が行われる(S59−S55)。
一方、前記判定の結果、歩留まり率が高い場合、求められたドーズ量になるようにイオン注入プロセスのレシピが変更される。(S60)当該ウェハやロットがそのプロセスに到達した時点において、変更したレシピが有効となり、レシピ通りに処理が実行される(S61)。実行されたウェハやロットが製造終了した場合、最終歩留まり率が算出される(S62)。この算出された最終歩留まり率が、前述の予測歩留まり率と比較される(S63)。この結果、最終歩留まり率が予測歩留まり率から大きくずれている場合、モデル式に問題があるため、モデル式の係数が調整されて(S64)、制御が前記ステップS42に以降される。また、両者がずれていない場合、一連の処理が終了される。
上記実施形態によれば、ウェハプロセス途中でゲート電極の形状、寸法をスキャトロメトリ装置により、その場で測定し、この測定した形状及び寸法情報に基づいて算出した電気特性値によって、製品の歩留まり率を予測し、この歩留まり率と管理規定値を比較し、この比較結果に基づき、製造工程を中止するか、修正して続行するか、そのまま続行するかを判断している。このため、製造工程の中止、修正して続行(フィードバック制御、又はフィードフォワード制御)、そのまま続行をリアルタイムで判断することが可能となる。このため、結果として歩留まり率を向上でき、製品のばらつきを低減することができる。
また、従来、ゲート周辺構造の形成が終了すると、ウェハ面内の複数の領域において、例えば走査型電子顕微鏡でその形状、寸法を測定し、測定結果を生産管理用計算機に送信する(但し、この測定は上面方向からの測定であるため、主にゲート上部の寸法が測定され、テーパ角度などを測定することはできない)。この後、製造が継続され、ウェハが途中で割れるなど、特に問題が無ければ、製造が終了され、最終歩留まり率の測定が行われる。この歩留まり率が低い場合、プロセス装置に問題があるかどうかを解析し、問題を有するプロセス装置を特定してその装置をチューニングする。このように、従来の生産管理方法の場合、プロセス装置に問題があるときも、歩留まり率を予測するステップがないため、そのまま製造が続行されてしまい、時間とコストの無駄が発生していた。
これに対して、本実施形態によれば、上述したいように製造プロセスの途中で単一あるいは複数の測定データから最終歩留まり率を予測し、低い歩留まり率のロットやウェハは製造を中止するか、救済処置を施して製造を続行している。このため、最終歩留まり率を向上でき、製造時間や製造コストの無駄を省くことが可能である。
図12は、本発明と従来の歩留まり率を比較して示している。図12に示すように、本発明の場合、歩留まり率が従来に比べて高くなる。
さらに、例えば閾値電圧がスペックに対してずれているが救済可能なものに対して救済処置が発令される。この救済処置が発令されたロットやウェハは、このずれ量が後続のプロセスで修正されるため、必然的に閾値電圧のばらつきも小さくなる。
図13は、本発明と従来の閾値電圧の分布を示している。図13に示すように、本発明の場合、閾値電圧のばらつきが従来に比べて小さくなる。
尚、上記実施形態において、測定装置としては、スキャトロメトリ装置を用いたがこれに限定されるものではなく、製造工程において、基板上に形成された特徴構造の断面形状や寸法を測定できる装置であれば、他の装置を適用することも可能である。
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
本実施形態に係る生産管理方法を示すフローチャート。 本実施形態が適用される半導体装置の製造装置を示す構成図。 ゲート電極形状を示す断面図。 図3に示すゲート電極形状にオフセット膜を形成した状態を示す断面図。 図4に示すゲート電極形状に側壁絶縁膜を形成した状態を示す断面図。 本実施形態に係り、モデル式の作成手順を示すフローチャート。 モデル式の計算値とキャリブレーション済みファイルによるTCADの計算値を示す図。 図1に示す歩留まり率の予測の詳細を示すフローチャート。 図8に続く動作を示すフローチャート。 ゲート長と閾値電圧及びイオン注入ドーズ量との関係を示す図。 ゲートの側壁長と閾値電圧及びイオン注入ドーズ量との関係を示す図。 本発明と従来の歩留まり率を比較して示す図。 本発明と従来の閾値電圧のばらつきを比較して示す図。
符号の説明
10…半導体デバイスの加工、製造に関わる第1の装置群、20…検査、測定、搬送などに関わる第2の装置群、22…スキャトロメトリ装置、30…生産管理用計算機。

Claims (5)

  1. 半導体基板上に半導体装置を形成する製造装置と、
    前記製造装置により半導体基板上に形成された半導体装置の特徴構造を測定する測定装置と、
    前記測定装置から得られた測定データに基づき、前記半導体基板に形成された半導体装置の歩留まり値を演算する演算装置と、
    前記演算装置により演算された歩留まり値に基づき、前記半導体装置の製造を続行するか、終了するか、修正するかを判断し、修正するものと判断された場合、前記製造装置の処理パラメータを変更する判断装置と
    を具備することを特徴とする半導体装置の生産管理装置。
  2. 前記測定装置は、スキャトロメトリ装置であることを特徴とする請求項1記載の半導体装置の生産管理装置。
  3. 半導体基板上に半導体装置を形成し、
    前記半導体基板上に形成された半導体装置の特徴構造を測定装置により測定し、
    前記測定装置から得られた測定データに基づき、前記半導体基板に形成された半導体装置の歩留まり値を演算し、
    前記演算された歩留まり値に基づき、前記半導体装置の製造を続行するか、終了するか、修正するかを判断し、修正するものと判断された場合、前記製造装置の処理パラメータを変更し、終了すべきと判断された場合、前記半導体装置の製造を終了し、続行すべきと判断された場合、半導体装置の製造を続行することを特徴とする半導体装置の生産管理方法。
  4. 前記測定装置は、スキャトロメトリ装置であることを特徴とする請求項3記載の半導体装置の生産管理方法。
  5. 前記測定装置は、前記半導体基板の複数の領域で特徴構造を測定することを特徴とする請求項2記載の半導体装置の生産管理装置又は請求項2記載の半導体装置の生産管理方法。
JP2007269461A 2007-10-16 2007-10-16 半導体装置の生産管理装置及び生産管理方法 Pending JP2009099745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007269461A JP2009099745A (ja) 2007-10-16 2007-10-16 半導体装置の生産管理装置及び生産管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007269461A JP2009099745A (ja) 2007-10-16 2007-10-16 半導体装置の生産管理装置及び生産管理方法

Publications (1)

Publication Number Publication Date
JP2009099745A true JP2009099745A (ja) 2009-05-07

Family

ID=40702469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007269461A Pending JP2009099745A (ja) 2007-10-16 2007-10-16 半導体装置の生産管理装置及び生産管理方法

Country Status (1)

Country Link
JP (1) JP2009099745A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019528523A (ja) * 2016-08-11 2019-10-10 エスケー ホールディングス コー リミテッド 計測−収率の相関性の分析方法及びシステム
JP2021086457A (ja) * 2019-11-28 2021-06-03 花王株式会社 品質計測方法及び品質計測装置
CN114239470A (zh) * 2021-12-20 2022-03-25 成都海威华芯科技有限公司 一种化合物半导体拼版设计方法及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019528523A (ja) * 2016-08-11 2019-10-10 エスケー ホールディングス コー リミテッド 計測−収率の相関性の分析方法及びシステム
JP2021086457A (ja) * 2019-11-28 2021-06-03 花王株式会社 品質計測方法及び品質計測装置
CN114760969A (zh) * 2019-11-28 2022-07-15 花王株式会社 质量测量方法和质量测量装置
CN114239470A (zh) * 2021-12-20 2022-03-25 成都海威华芯科技有限公司 一种化合物半导体拼版设计方法及系统

Similar Documents

Publication Publication Date Title
KR100847368B1 (ko) 식각 선택도를 제어하기 위한 방법 및 장치
US6458605B1 (en) Method and apparatus for controlling photolithography overlay registration
TWI410822B (zh) 先進製程控制方法和系統
JP4990548B2 (ja) 半導体装置の製造方法
US6614540B1 (en) Method and apparatus for determining feature characteristics using scatterometry
KR100970492B1 (ko) 처리층 컨포멀리티의 결정을 위한 방법 및 장치
TW201740235A (zh) 藉由使用抽樣計畫製造半導體裝置的方法
US20040038139A1 (en) Method and system for realtime CD microloading control
US9362185B2 (en) Uniformity in wafer patterning using feedback control
US8577494B2 (en) Semiconductor manufacturing apparatus and control system and control method therefor
KR102399364B1 (ko) 기판 제조 동안의 피처 토포그래피에 대한 스핀 코트 평탄화의 용이화
US8735181B2 (en) Manufacturing system for semiconductor device capable of controlling variation in electrical property of element in wafer surface and method for manufacturing the semiconductor device
US20100221849A1 (en) Method and system for controlling an implantation process
JP2009099745A (ja) 半導体装置の生産管理装置及び生産管理方法
JP4562119B2 (ja) 半導体製造プロセスの制御に高収量スペクトル・スキャタロメトリ計測を使用する方法ならびにこのためのシステム
TWI749607B (zh) 微影製程之子場控制及相關聯裝置
CN109065465B (zh) 浅沟槽隔离台阶高度稳定性测量方法
US6746882B1 (en) Method of correcting non-linearity of metrology tools, and system for performing same
US6808946B1 (en) Method of using critical dimension measurements to control stepper process parameters
US6632692B1 (en) Automated method of controlling critical dimensions of features by controlling stepper exposure dose, and system for accomplishing same
US20070154849A1 (en) Method of fabricating a semiconductor transistor
US20220397829A1 (en) Method for monitoring process variation index
KR100818432B1 (ko) 반도체 소자 제조공정에서 di 선폭과 fi 선폭을조절하는 방법
US6967068B1 (en) Method of controlling stepper process parameters based upon optical properties of incoming anti-reflecting coating layers, and system for accomplishing same
JP5423613B2 (ja) 半導体装置の製造方法