JP5423613B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5423613B2 JP5423613B2 JP2010182495A JP2010182495A JP5423613B2 JP 5423613 B2 JP5423613 B2 JP 5423613B2 JP 2010182495 A JP2010182495 A JP 2010182495A JP 2010182495 A JP2010182495 A JP 2010182495A JP 5423613 B2 JP5423613 B2 JP 5423613B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- depth
- oxygen ions
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 35
- 229910052760 oxygen Inorganic materials 0.000 claims description 29
- 239000001301 oxygen Substances 0.000 claims description 29
- -1 oxygen ions Chemical class 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体基板に溝状のトレンチを形成するトレンチ型半導体装置の製造方法に関し、特にトレンチの深さのばらつきを低減することができる半導体装置の製造方法に関する。
トレンチの深さのばらつき（均一性）は、トレンチの形成に用いるエッチング装置のウエハ間ばらつきやバッチ間ばらつきに大きく依存する。エッチング装置の経時変化や状態変化等が発生してトレンチの深さが変化すると、製造した半導体装置の電気特性も変化するため、歩留が悪化してしまう。
そこで、ロットやバッチ毎に先行ウエハに形成したトレンチの深さを測定し、残りのウエハのトレンチの深さが所望の深さになるようにエッチング条件にフィードバックを掛けていた。
また、基板表面から半導体基板の所望の深さに酸素イオンを注入し、熱処理を行って酸素イオンを注入した位置に酸化膜を形成し、その酸化膜をエッチングストッパとして用いて半導体基板をエッチングしてトレンチを形成する方法も提案されている（例えば、特許文献１，２参照）。
先行ウエハのトレンチの深さを測定してから次のウエハのエッチングまでに装置状態が変化するとフィードバックを掛けてもトレンチの深さがばらつくため、結局はエッチング装置自体の安定性に大きく依存するという問題があった。また、先行エッチングしたウエハのトレンチの深さが所望の深さより浅い場合は追加エッチング等が可能であるが、所望の深さより深い場合はそのウエハを脱落しなければならなかった。
また、基板表面から半導体基板の所望の深さに酸素イオンを注入するには、酸素イオンの注入エネルギーを高くする必要がある。従って、酸素イオンの密度分布が広くなるため、トレンチの深さがばらつくという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、エッチング装置の経時変化や状態変化等によらずトレンチの深さのばらつきを低減することができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、所望の深さよりも浅い深さを持つ第１のトレンチを半導体基板の主面に形成する工程と、前記第１のトレンチの深さを測定する工程と、前記第１のトレンチの底面から前記半導体基板に酸素イオンを注入する工程と、熱処理を行って前記酸素イオンを注入した位置に酸化膜を形成する工程と、前記酸化膜をエッチングストッパとして用いて、前記第１のトレンチの前記底面から前記半導体基板を更にエッチングして第２のトレンチを形成する工程と、前記第２のトレンチを形成した後に前記酸化膜を除去する工程とを備え、前記酸素イオンを注入する際に、測定した前記第１のトレンチの深さと前記所望の深さの差に基づいて酸素イオンの注入エネルギーを調整して、前記半導体基板の前記所望の深さに前記酸素イオンが注入されるようにする。
本発明により、エッチング装置の経時変化や状態変化等によらずトレンチの深さのばらつきを低減することができる。
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。図１〜図１１は、本発明の実施の形態に係る半導体装置の製造方法を説明するための断面図である。
まず、図１に示すように、Ｓｉ基板１０（半導体基板）上に、ＳｉＯ２膜１２を形成する。ＳｉＯ２膜１２上にフォトレジスト１４を塗布して、写真製版技術の露光及び現像を行う。次に、フォトレジスト１４をマスクとして用いてＳｉＯ２膜１２をエッチングして、ＳｉＯ２膜１２をパターニングする。その後、図２に示すように、フォトレジスト１４を除去する。
次に、図３に示すように、ＳｉＯ２膜１２をマスクとして用いてＳｉ基板１０をエッチングして、所望の深さよりも浅い深さを持つトレンチ１６をＳｉ基板１０の主面に形成する。その後、エッチング装置からＳｉ基板１０を抜き取り、レーザー顕微鏡や走査電子顕微鏡（SEM: scanning electron microscope）などの測定機器によりトレンチ１６の深さを測定する。例えば、所望の深さが１μｍであり、トレンチ１６の深さが０．８μｍである。
次に、図４に示すように、ＳｉＯ２膜１２をマスクとして用いてトレンチ１６の底面からＳｉ基板１０に酸素イオン１８をイオン注入機により注入する。この際に、測定したトレンチ１６の深さと所望の深さの差に基づいて酸素イオン１８の注入エネルギーを調整して、Ｓｉ基板１０の所望の深さに酸素イオン１８が注入されるようにする。例えば、所望の深さが１μｍであり、トレンチ１６の深さが０．８μｍである場合、第１のトレンチの底面から０．２μｍの深さに酸素イオン１８が注入されるように注入エネルギーを調整する。
次に、図５に示すように、Ｓｉ基板１０の主面とトレンチ１６の底面及び内壁を覆うように、Ｓｉ３Ｎ４膜２０（窒化膜）を形成する。
次に、図６に示すように、熱処理を行って酸素イオン１８を注入した位置に、ＳｉＯ２膜２２（酸化膜）を選択的に形成する。その後、図７に示すように、Ｓｉ３Ｎ４膜２０を熱リン酸（Ｈ３ＰＯ４）等により除去する。
次に、図８に示すように、ＳｉＯ２膜１２をマスクとして用い、かつＳｉＯ２膜２２をエッチングストッパとして用いて、トレンチ１６の底面からＳｉ基板１０を更にエッチングしてトレンチ２４を形成する。その後、図９に示すように、ＳｉＯ２膜１２，２２を除去する。
次に、図１０に示すように、トレンチ２４内にゲート絶縁膜２６を介してゲート電極２８（電極）を形成する。なお、図１１に示すように、トレンチ２４内に、下部電極３０、絶縁膜３２、及び上部電極３４を有するキャパシタ３６を形成してもよい。その後、半導体装置の構造設計に応じた製造プロセスを実施する。
続いて、本実施の形態の効果について比較例と比較して説明する。図１２は、比較例に係る半導体装置の製造方法を説明するための断面図である。比較例では、トレンチ１６を形成せずに、基板表面からＳｉ基板１０の所望の深さに酸素イオン１８を注入する。そして、熱処理を行って酸素イオン１８を注入した位置にＳｉＯ２膜２２を形成し、そのＳｉＯ２膜２２をエッチングストッパとして用いてＳｉ基板１０をエッチングしてトレンチ２４を形成する。
しかし、基板表面からＳｉ基板１０の所望の深さに酸素イオン１８を注入するには、酸素イオン１８の注入エネルギーを高くする必要がある。このため、酸素イオン１８の密度分布が広くなり、トレンチ２４の深さがばらついてしまう。
一方、本実施の形態では、まず浅いトレンチ１６を形成し、そのトレンチ１６の底面からＳｉ基板１０の所望の深さに酸素イオン１８を注入する。このため、酸素イオン１８の注入エネルギーを低くできるので、酸素イオン１８の密度分布が狭くなる。従って、Ｓｉ基板１０の所望の深さに正確にＳｉＯ２膜２２を形成することができる。
このＳｉＯ２膜２２をエッチングストッパとして用いてＳｉ基板１０をエッチングしてトレンチ２４を形成するため、エッチング装置の経時変化や状態変化等によらずトレンチ２４の深さのばらつきを低減することができる。
また、熱処理の前にＳｉ３Ｎ４膜２０を形成することで、Ｓｉ基板１０の主面やトレンチ１６の底面及び内壁に酸化膜が形成されるのを防ぐことができる。
また、本実施の形態によりトレンチ２４の深さのばらつきを低減することで、トレンチ２４内にゲート電極２８やキャパシタ３６を形成した半導体装置の電気特性が均一化され、歩留が向上する。
１０ Ｓｉ基板（半導体基板）
１６ トレンチ（第１のトレンチ）
１８ 酸素イオン
２０ Ｓｉ３Ｎ４膜（窒化膜）
２２ ＳｉＯ２膜（酸化膜）
２４ トレンチ（第２のトレンチ）
２８ ゲート電極（電極）
３６ キャパシタ
１６ トレンチ（第１のトレンチ）
１８ 酸素イオン
２０ Ｓｉ３Ｎ４膜（窒化膜）
２２ ＳｉＯ２膜（酸化膜）
２４ トレンチ（第２のトレンチ）
２８ ゲート電極（電極）
３６ キャパシタ
Claims (3)
- 所望の深さよりも浅い深さを持つ第１のトレンチを半導体基板の主面に形成する工程と、
前記第１のトレンチの深さを測定する工程と、
前記第１のトレンチの底面から前記半導体基板に酸素イオンを注入する工程と、
熱処理を行って前記酸素イオンを注入した位置に酸化膜を形成する工程と、
前記酸化膜をエッチングストッパとして用いて、前記第１のトレンチの前記底面から前記半導体基板を更にエッチングして第２のトレンチを形成する工程と、
前記第２のトレンチを形成した後に前記酸化膜を除去する工程とを備え、
前記酸素イオンを注入する際に、測定した前記第１のトレンチの深さと前記所望の深さの差に基づいて酸素イオンの注入エネルギーを調整して、前記半導体基板の前記所望の深さに前記酸素イオンが注入されるようにすることを特徴とする半導体装置の製造方法。 - 前記酸素イオンを注入した後、前記熱処理を行う前に、前記半導体基板の前記主面と前記第１のトレンチの前記底面及び内壁を覆うように窒化膜を形成する工程と、
前記熱処理を行った後、前記第２のトレンチを形成する前に、前記窒化膜を除去する工程とを更に備えることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記酸化膜を除去した後に、前記第２のトレンチ内に電極又はキャパシタを形成する工程を更に備えることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010182495A JP5423613B2 (ja) | 2010-08-17 | 2010-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010182495A JP5423613B2 (ja) | 2010-08-17 | 2010-08-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012043903A JP2012043903A (ja) | 2012-03-01 |
| JP5423613B2 true JP5423613B2 (ja) | 2014-02-19 |
Family
ID=45899893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010182495A Active JP5423613B2 (ja) | 2010-08-17 | 2010-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5423613B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015489A (ja) * | 1999-06-29 | 2001-01-19 | New Japan Radio Co Ltd | ドライエッチング方法 |
| JP2005191061A (ja) * | 2003-12-24 | 2005-07-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP5144964B2 (ja) * | 2007-06-05 | 2013-02-13 | スパンション エルエルシー | 半導体装置の製造方法 |
-
2010
- 2010-08-17 JP JP2010182495A patent/JP5423613B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012043903A (ja) | 2012-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472324B2 (en) | Method of manufacturing trench type element isolation structure | |
| KR20000004553A (ko) | 반도체 소자의 소자분리방법 | |
| US9666472B2 (en) | Method for establishing mapping relation in STI etch and controlling critical dimension of STI | |
| KR20100098290A (ko) | 주입공정 제어방법 및 그 시스템 | |
| JP2006303403A (ja) | フラッシュメモリ素子の製造方法 | |
| KR20150073871A (ko) | 에칭 방법 | |
| JP2011216651A (ja) | 半導体装置の製造方法 | |
| CN110941046B (zh) | 一种soi硅光栅的制作方法 | |
| JP5423613B2 (ja) | 半導体装置の製造方法 | |
| CN109065465B (zh) | 浅沟槽隔离台阶高度稳定性测量方法 | |
| JP2006140408A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JP2010050145A (ja) | 素子分離構造の製造方法および素子分離構造 | |
| KR20110064431A (ko) | 반도체 소자 및 그의 형성 방법 | |
| US7422955B2 (en) | Method for manufacturing a semiconductor device, as well as a semiconductor substrate | |
| CN112259448B (zh) | 栅极形成后的离子注入方法 | |
| KR100967673B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US8993218B2 (en) | Photo resist (PR) profile control | |
| JP2009099745A (ja) | 半導体装置の生産管理装置及び生産管理方法 | |
| KR100562305B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2011023611A (ja) | 半導体装置の製造方法 | |
| JP2008166704A (ja) | 高電圧シーモス素子及びその製造方法 | |
| KR101161795B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100801735B1 (ko) | 반도체 소자의 이온주입방법 | |
| JP2011171573A (ja) | 半導体基板の製造方法及び半導体基板 | |
| KR101051155B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5423613 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |