JP2005051210A - 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法 - Google Patents

面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法 Download PDF

Info

Publication number
JP2005051210A
JP2005051210A JP2004185033A JP2004185033A JP2005051210A JP 2005051210 A JP2005051210 A JP 2005051210A JP 2004185033 A JP2004185033 A JP 2004185033A JP 2004185033 A JP2004185033 A JP 2004185033A JP 2005051210 A JP2005051210 A JP 2005051210A
Authority
JP
Japan
Prior art keywords
plane distribution
substrate
measurement
model formula
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004185033A
Other languages
English (en)
Inventor
Yasutoshi Okuno
泰利 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004185033A priority Critical patent/JP2005051210A/ja
Priority to US10/891,112 priority patent/US7249343B2/en
Publication of JP2005051210A publication Critical patent/JP2005051210A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

【課題】簡単な方法で基板上の物理的あるいは化学的データの面内分布を少ないデータでかつ正確に評価する方法を提供する。
【解決手段】 基板上に処理を行った後に、基板上の面内分布を測定を行う。測定データから面内分布のモデル式を算出し、モデル式と測定データとを比較する。そして、モデル式のパラメータを算出し、このパラメータを基板上の面内分布のデータとして保存する。この測定データは基板上の測定座標を含み、モデル式は面内分布が同心円状及び基板の直径方向に沿って変化する傾向をモデル化するものである。
【選択図】 図２

Description

本発明は半導体装置の製造において、基板への処理を行った後における半導体基板の面内均一性に関するもので、特に面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法に関するものである。
従来の技術として特許文献１に示すものがある。図３０に従来技術における測定方法のフローチャートを示す。
この従来技術は、第１の基板に第１の処理を施す工程と、第１の基板に第２の処理を施すか又は第２の基板に第２の処理を施す工程を有し、この複数の処理の結果のそれぞれの基板の面内位置に対する面内分布データから、各面内位置に対する複数の処理工程の差異のデータとして各面内位置に対する相関関数を求め、この相関関数から所望の処理条件における基板の面内分布特性を算出し、この面内分布特性に基づいて上記基板を処理するものである。
特開２００２−１８４７３３号公報
従来の測定方法では、ウェハの中心からエッジにかけての分布を評価するために一次元で測定を行っている。これは、面内における分布が、ほぼ同心円状になるという経験から一般に行われている。また、他の理由としては、２次元で評価する場合、一次元で評価する場合と比較して、基板の半径の大きさが大きくなるに従い２次関数的に評価点を増やす必要があるからである。このため、従来の方法では、一次元（直線）で詳細に測定を行うか、２次元で大まかな測定を行うかを目的に応じて選択する必要があった。また、一次元での測定の場合、面内分布が同心円であっても、この同心円の中心が基板の中心とずれることが多く正確な評価を行うことが出来なかった。
また、正確な評価を行うために２次元で測定を詳細に行った場合、膨大な測定点について測定を行わねばならないので膨大な時間を要した。また、測定により生じる膨大な測定データを保存する必要があり大容量の記憶装置を要した。
前記従来の課題を解決するために、第１の発明の面内分布データの圧縮法は、半導体装置の製造工程において、基板上に処理を行う工程と、基板上の面内分布を測定する工程と、測定により得られた測定データから前記面内分布のモデル式を算出する工程と、前記モデル式と前記測定データとを比較し、前記モデル式の一組のパラメータを算出する工程と、前記パラメータを前記基板上の前記面内分布のデータとして保存する工程とを備え、前記測定データは前記基板上の測定座標を含み、前記モデル式は前記面内分布が同心円状及び基板の直径方向に沿って変化する傾向をモデル化するものである。
基板上に処理を行うとは、基板を次工程に送ることができるように基板に物理的あるいは化学的な処置を施すことであり、例えば、絶縁膜の形成、ウェットエッチング、ドライエッチング、金属膜の形成、熱処理、酸化処理、ＣＭＰ処理およびフォトリソグラフィなどを行うことである。基板上の面内分布とは、基板上の物理パラメータ、例えば、膜厚、ゲート長および反射率などが基板面内でどのように分布しているかという面内分布のことである。また、面内分布のモデル式とは、面内の測定位置を変数とし、係数を含んでいるモデル式のことである。モデル式のパラメータとは、上記の係数のことである。パラメータを基板上の面内分布のデータとして保存するとは、パラメータを基板上の面内分布を示す分布データとして保存するということである。
本構成では、半導体基板の面内分布を同心円及び基板の直径方向に沿って変化する２つの傾向を考慮してモデル化した。具体的には、半導体基板を処理する装置のチャンバー形状から基板の面内分布が「同心円状」になるという傾向があるということ、また、装置に起因する不良として処理時のウェハに対する相対的な装置の可避的な小さな「傾き」（例えば装置のウエハホルダーと対向する原料ガス供給シャワーヘッドの平行度、ＰＶＤにおいては、スパッタターゲットとウエハの平行度など）が存在すること、排気ポートなどの影響により同心円状分布が変形し楕円状になること、装置のその他の径方向における対称形状の不完全さ、ウエハホルダーにおけるウエハの位置精度に起因する同心円の中心のずれがあることを考慮しモデル化を行った。そして、基板面内の複数の定められた測定点の実測値をそのモデル式に当てはめることにより、面内分布を再現するために必要なモデル式の係数（パラメータ）を求め、このモデル式とパラメータのみを保存する。そして、工程管理など過去の処理された半導体基板のデータの参照時には、このモデル式とパラメータから各半導体装置の製造工程における各半導体基板の面内分布を再現できるものである。
また、膨大な実測値から面内分布を再現することに比べ、モデル式とパラメータのみという非常に少ないデータ量で半導体基板の面内分布を再現できるので、測定装置の小型化、特に測定装置に搭載されているデータを保存するための記憶装置を大容量化する必要が生じないものである。
また、第２の発明のプロセス管理方法は、半導体装置の製造工程において、基板上に処理を行う工程と、基板上の面内分布を測定する工程と、測定により得られた測定データから前記面内分布のモデル式を算出する工程と、前記モデル式と前記測定データとを比較し、前記モデル式の一組のパラメータを算出する工程と、前記パラメータを前記基板上の前記面内分布のデータとして保存する工程と、保存された前記パラメータの変動から半導体装置の製造装置の異常を判断する工程とを備え、前記測定データは前記基板上の測定座標を含み、前記モデル式は前記面内分布が同心円状及び基板の直径方向に沿って変化する傾向をモデル化するものである。
本構成では、半導体基板の面内分布を同心円及び基板の直径方向に沿って変化する２つの傾向を考慮してモデル化した。具体的には、半導体基板を処理する装置のチャンバー形状から基板の面内分布が「同心円状」になるという傾向があるということ、また、装置に起因する不良として処理時のウェハに対する相対的な装置の可避的な小さな「傾き」（例えば装置のウエハホルダーと対向する原料ガス供給シャワーヘッドの平行度、ＰＶＤにおいては、スパッタターゲットとウエハの平行度など）が存在すること、排気ポートなどの影響により同心円状分布が変形し楕円状になること、装置のその他の径方向における対称形状の不完全さ、ウエハホルダーにおけるウエハの位置精度に起因する同心円の中心のずれがあることを考慮しモデル化を行った。そして、基板面内の複数の定められた測定点の実測値をそのモデル式に当てはめることにより、面内分布を再現するために必要なモデル式の係数（パラメータ）を求め、このモデル式とパラメータのみを保存する。そして、工程管理など過去の処理された半導体基板について保存された数個のパラメータを基に定量的に変動傾向を評価することにより装置の異常を不良が発生する前に予測できる。
また、第３の発明の面内分布の測定方法は、半導体装置の製造工程において、基板上に処理を行う工程と、基板上の面内分布を測定する工程と、測定により得られた測定データから前記面内分布のモデル式を算出する工程と、前記モデル式と前記測定データとを比較し、前記モデル式の一組のパラメータを算出する工程と、前記パラメータを前記基板上の前記面内分布のデータとして保存する工程と、前記モデル式と前記測定データとを比較して前記モデル式と一致しない測定データを検出する工程と、前記一致しない測定データについて再測定を行い、前記一致しない測定データを更新する工程とを備え、前記測定データは前記基板上の測定座標を含み、前記モデル式は前記面内分布が同心円状及び基板の直径方向に沿って変化する傾向をモデル化するものである。
本構成では、半導体基板の面内分布を同心円及び基板の直径方向に沿って変化する２つの傾向を考慮してモデル化した。具体的には、半導体基板を処理する装置のチャンバー形状から基板の面内分布が「同心円状」になるという傾向があるということ、また、装置に起因する不良として処理時のウェハに対する相対的な装置の可避的な小さな「傾き」（例えば装置のウエハホルダーと対向する原料ガス供給シャワーヘッドの平行度、ＰＶＤにおいては、スパッタターゲットとウエハの平行度など）が存在すること、排気ポートなどの影響により同心円状分布が変形し楕円状になること、装置のその他の径方向における対称形状の不完全さ、ウエハホルダーにおけるウエハの位置精度に起因する同心円の中心のずれがあることを考慮しモデル化を行った。そして、基板面内の複数の定められた測定点の実測値をそのモデル式に当てはめることにより、面内分布を再現するために必要なモデル式の係数（パラメータ）を求め、このモデル式とパラメータのみを保存する。そして、このモデル式から再現した（フィッティング値）面内分布と実測値の面内分布との残さ成分（各測定点におけるフィッティング値と実測値の差）の大きい測定点（特異点）を再度測定を行うものである。そして、最初の測定値と再度測定した測定値の平均値を取り元の特異点のデータとすることで測定精度を上げるものである。
また、第４の発明の面内分布の最適化方法は、半導体装置の製造工程において、基板上に第１の処理を行う工程と、基板上の面内分布Ａを測定する工程と、測定により得られた測定データＡから前記面内分布Ａのモデル式Ａを算出する工程と、前記モデル式Ａと前記測定データＡとを比較し、前記モデル式Ａの一組のパラメータＡを算出する工程と、前記パラメータＡを前記基板上の前記面内分布ＡのデータＡとして保存する工程と、基板上に第２の処理を行う工程と、基板上の面内分布Ｂを測定する工程と、測定により得られた測定データＢから前記面内分布Ｂのモデル式Ｂを算出する工程と、前記モデル式Ｂと前記測定データＢとを比較し、前記モデル式Ｂの一組のパラメータＢを算出する工程と、前記パラメータＢを前記基板上の前記面内分布ＢのデータＢとして保存する工程と、前記データＡと前記データＢとを基に前記面内分布Ａと前記面内分布Ｂとを比較して前記第２工程時における均一性が高くなるように補正値を算出する工程とを備え、前記測定データＡ及び前記測定データＢは、前記基板上の測定座標を含み、前記モデル式Ａ及び前記モデル式Ｂは、面内分布Ａ及び面内分布Ｂが同心円状及び基板の直径方向に沿って変化する傾向をモデル化するものである。
本構成では、半導体基板の面内分布を同心円及び基板の直径方向に沿って変化する２つの傾向を考慮してモデル化した。具体的には、半導体基板を処理する装置のチャンバー形状から基板の面内分布が「同心円状」になるという傾向があるということ、また、装置に起因する不良として処理時のウェハに対する相対的な装置の可避的な小さな「傾き」（例えば装置のウエハホルダーと対向する原料ガス供給シャワーヘッドの平行度、ＰＶＤにおいては、スパッタターゲットとウエハの平行度など）が存在すること、排気ポートなどの影響により同心円状分布が変形し楕円状になること、装置のその他の径方向における対称形状の不完全さ、ウエハホルダーにおけるウエハの位置精度に起因する同心円の中心のずれがあることを考慮しモデル化を行った。そして、基板面内の複数の定められた測定点の実測値をそのモデル式に当てはめることにより、面内分布を再現するために必要なモデル式の係数（パラメータ）を求め、このモデル式とパラメータのみを保存する。これを第１の工程と第２の工程とで面内分布のデータを取得する。そして、それぞれの面内分布の片寄りの傾向を重ね合わせたときに面内分布がより均一に近づくように処理条件に補正を加える。そして、次に処理が行われる半導体基板に対してより面内均一性に優れた処理を行うものである。具体的な補正方法の例としては、半導体基板のオリフラ位置をθ度回した場合の面内分布を計算させる。次に、この合成されたウエハをθ度回転した場合の面内分布バラツキが最小になるように最適角度を求め、第１の工程と第２の工程の面内分布のバラツキ度合いを最小にする。これにより第１の工程と第２の工程を経たウエハの面内分布を最適化することが可能になる。
また、第５の発明のプロセス装置の管理方法は、半導体装置の製造工程において、基板上に処理を行う工程と、基板上の面内分布を測定する工程と、測定により得られた測定データから前記面内分布のモデル式を算出する工程と、前記モデル式と前記測定データとを比較し、前記モデル式の一組のパラメータを算出する工程と、前記パラメータを前記基板上の前記面内分布のデータとして保存する工程と、前記基板上の膜厚が均一性の高い面内分布となるように基準パラメータを設ける工程と、前記パラメータが前記基準パラメータに近くなるように装置の管理を行う工程とを備え、前記測定データは前記基板上の測定座標を含み、前記モデル式は前記面内分布が同心円状及び基板の直径方向に沿って変化する傾向をモデル化するものである。
本構成では、半導体基板の面内分布を同心円及び基板の直径方向に沿って変化する２つの傾向を考慮してモデル化した。具体的には、半導体基板を処理する装置のチャンバー形状から基板の面内分布が「同心円状」になるという傾向があるということ、また、装置に起因する不良として処理時のウェハに対する相対的な装置の可避的な小さな「傾き」（例えば装置のウエハホルダーと対向する原料ガス供給シャワーヘッドの平行度、ＰＶＤにおいては、スパッタターゲットとウエハの平行度など）が存在すること、排気ポートなどの影響により同心円状分布が変形し楕円状になること、装置のその他の径方向における対称形状の不完全さ、ウエハホルダーにおけるウエハの位置精度に起因する同心円の中心のずれがあることを考慮しモデル化を行った。そして、基板面内の複数の定められた測定点の実測値をそのモデル式に当てはめることにより、面内分布を再現するために必要なモデル式の係数（パラメータ）を求め、このモデル式とパラメータのみを保存する。そして、この保存したモデル式とパラメータで面内分布を再現する。そして、この面内分布を基に調整しなければいけないパラメータを計算することにより、真空チャンバーを大気にさらすことなく装置のメンテナンスを行うことができる。これによりメンテナンス前後における装置の状態を大きく変化させることなく面内分布を向上させることができる。
本発明の面内分布データの圧縮法によれば、モデル式の各項の係数を保存するだけで、多数の測定値を保存した場合と同じ程度の精度が期待できる。これにより、半導体製造ラインの管理において測定データの量を非常に小さく圧縮することが可能となる。また、面内表示を行う際には座標を指定するだけで所望のウェハ上の値を得ることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１〜図４を参照しながら、本発明の実施の形態１について説明する。
図１は、本発明の実施の形態１における基板上のデータの面内分布の傾向を示す図である。図２は、本発明の実施の形態１における面内分布データの圧縮方法のフローチャートである。図３は、本発明の実施の形態１における基板上の面内測定位置を表す図である。図４は、本発明の実施の形態１における酸化膜の膜厚を表す図である。
まず、本発明の基礎となっている膜厚等のウエハ面内分布のモデル化方法について述べる。一般に、現在の半導体製造装置は、そのウエハ面内均一性を最大限向上するために、ウエハ中心に対して同心円状の構造をとっており、その結果として、膜厚等のウエハ面内分布は、図１（ａ）に示すような同心円状の分布を示す。また、ＣＶＤ装置やスパッタ装置などは、ウエハに対向する面から成膜の対象となる膜の原料を供給し、エッチング装置においては、エッチングガスを供給し、ゲート酸化装置においては、加熱を行う。これらが、基板上に行う処理の例である。このウエハに対向する面が、ウエハと平行ではなく、ある方向に傾いたときの分布を図１（ｂ）に示す。
本発明においては、上記現状を考慮し、次の９個のパラメーターを用いてウエハ面内均一性をモデル化した。
0次項係数： Ａ0
1次項係数： Ａ1
2次項係数： Ａ2
Ｘ方向シフト量（mm）： Ｘ0
Ｙ方向シフト量（mm）： Ｙ0
真円度係数： Ｂ（0.5が真円）
回転係数： θ
Ｘ方向傾き係数： ＡX
Ｙ方向傾き係数： ＡY
F(ｘ、ｙ)＝Ａ0＋Ａ1Ｒ＋Ａ2Ｒ2＋ＡXｘ＋ＡYｙ・・・・・・・（１）
F(ｘ、ｙ)はウエハ面内における（ｘ、ｙ）点における計測値である。
ここで、Ｒは次の式（２）及び式（３）で表される。
Ｒ2＝(Ｘ−Ｘ0)2／Ｂ＋(Ｙ−Ｙ0)2／(１−Ｂ)・・・・・・・（２）
Ｘ＝ ｘcosθ−ｙsinθ、Ｙ＝ ｘsinθ＋ｙcosθ・・・・・・・（３）
式（１）の前半３項は、ウエハ面内の分布中心（Ｘ0，Ｙ0）を中心として半径方向に依存する項であり、後の２項は、ウエハの傾きに相当する項である。
この９個のパラメーターを再現性よく求めるために、初期値の設定を次のように行い、各測定点におけるモデル値と実測値の差の自乗和を最小にする最適値を最小２乗法により求めた。
パラメーター最適化の際の安定した収束を得るための重要な初期値の設定は、次のとおりである。
初期値の設定
0次項係数： Ａ0 ＝ 各測定値の平均値または、最頻度または、中央値
1次項係数： Ａ1 ＝ ０
2次項係数： Ａ2 ＝ ０
Ｘ方向シフト量（mm）： Ｘ0 ＝ ０
Ｙ方向シフト量（mm）： Ｙ0 ＝ ０
真円度係数： Ｂ（0.5が真円）＝ 0.5
回転係数： θ ＝ ０
Ｘ方向傾き係数： ＡX ＝ ０
Ｙ方向傾き係数： ＡY ＝ ０
ここでは、パラメーターの最適化に最小２乗法を用いたが、最小エントロピー法などを用いてもよい。さらに、式（１）のＦ（ｘ、ｙ）に関して、例えば外周領域または内周領域について重み付けを行うなど、任意の領域に対して詳細なデータを得ることもできる。
次に、パラメーターフィッティングの後のモデル値と実測値の差の自乗和は、式（４）に示すＥＲＲにより、各測定点における自乗残さ率［（モデル値−実測値）／実測値］2の平均値として普遍化できる。
ＥＲＲ＝[Σ[（Ｆ(ｘ、ｙ)−Ｍ(ｘ、ｙ)）／Ｍ(ｘ、ｙ)]2]／Ｎ・・・・・（４）
ここで、Ｍ（ｘ、ｙ）は（ｘ、ｙ）で示される位置における実測値であり、Ｎは測定点数である。
このＥＲＲを用いることによりモデルの精度を異なる条件のもとで比較することが可能となる。
次に、本発明のデータ保存法を説明する。ここでは、ゲート酸化プロセスにおけるゲート酸化膜の膜厚測定工程を例に取り、図２のフローチャートを参照しながら説明する。
まず、管理用標準条件で、シリコン基板を約１０ｎｍ酸化したものを、エリプソメータで酸化膜厚を測定し、該膜厚の面内分布の測定を行う。図３に示すように測定は、ウエハの中心を原点（０，０）として４９点測定を行った。
図４（Ａ）に各測定位置における測定値を示す。横軸は、測定ポジション（１〜４９）を縦軸は酸化膜厚を示す。
次に、この測定値を基に下に示すように式（１）、式（２）、式（３）の係数の初期値を定めた。
0次項係数： Ａ0 ＝ 各測定値の平均値＝9.7355
1次項係数： Ａ1 ＝ ０
2次項係数： Ａ2 ＝ ０
Ｘ方向シフト量（mm）： Ｘ0 ＝ ０
Ｙ方向シフト量（mm）： Ｙ0 ＝ ０
真円度係数： Ｂ（0.5が真円）＝ 0.5
回転係数： θ ＝ ０
Ｘ方向傾き係数： ＡX ＝ ０
Ｙ方向傾き係数： ＡY ＝ ０
この初期値を用いて、各測定位置の測定値を、式（１）に当てはめ、式（４）で示されるフィッティング残さＥＲＲを計算した。
さらに、最小２乗法を用いてＥＲＲを最小にするように、上記９パラメータを最適化した。
最適化の結果を次に示す。
0次項係数： Ａ0 ＝ 9.716377128（nm）
1次項係数： Ａ1 ＝ -0.000732175
2次項係数： Ａ2 ＝ 7.42202E-06
Ｘ方向シフト量（mm）： Ｘ0 ＝ -0.000813515（mm）
Ｙ方向シフト量（mm）： Ｙ0 ＝ -0.000738381（mm）
真円度係数： Ｂ（0.5が真円）＝ 0.374560217
回転係数： θ ＝ 4.05928E-05（ラジアン）
Ｘ方向傾き係数： ＡX ＝ -0.000514376
Ｙ方向傾き係数： ＡY ＝ 9.74377E-05
このフィッティング結果を用いて、ウエハ面内各点におけるモデル式（１）から算出した値（フィッティング値）と、実際の測定値の比較を図４（Ｂ）に示す。また、各点のフィッティング値と実測値の差（誤差）を右の軸に示す。
この図４（Ｂ）に示すように、フィッティング結果を示すグラフ１０１と実測値１０２の差は±０．０４（ｎｍ）の範囲に入っており、良くウエハ面内の各点の結果を再現できていることが分かる。
すなわち、上記９個のパラメータを保存することにより、４９点測定の酸化膜膜厚のウエハ面内分布を高精度で再現することが可能となる。
（実施の形態２）
図５〜図９を参照しながら、本発明の実施の形態２について説明する。
図５は、本実施の形態におけるウエハ面内のシート抵抗測定位置を示す図である。図６は、本実施の形態におけるシート抵抗のウエハ面内分布の実測値を示す図である。図７は、本実施の形態におけるウエハ面内の径方向のシート抵抗測定値を示す図である。図８は、本実施の形態におけるモデル式から求めたシート抵抗の面内分布を示す図である。図９は、本実施の形態におけるシート抵抗のフィッティング結果を示す図である。
本実施の形態について、ウエハ（基板）上にスパッタ法により成膜したＴａ膜の膜厚の面内分布をシート抵抗値で評価した結果を例として、説明する。Ｔａ膜のシート抵抗値は膜厚に反比例しているので、シート抵抗が高いところで膜厚が薄く、逆にシート抵抗が低いところで膜厚が厚くなっている。
次に、図５にウエハ面内のシート抵抗測定位置を示す。測定位置は、ウェハ中心とこれを中心とし３種類の異なる半径をもつ円の円周上に設定した。そして、測定値の統計値を用いた面内分布の評価を行う。
図６にシート抵抗のウエハ面内分布の実測値を示す。図中において、シート抵抗は、ほぼ同心円状の分布を示し、ウエハ外周部で抵抗が高くなる傾向が分かる。また、ウエハ右上の方がさらに高抵抗になっていることが分かる。また、図７は、実測値の平均値、最大値、最小値を半径毎にまとめたものである。
次に、モデル式（１）を用いて同じ面内分布を評価した結果を説明する。実施の形態１において図２に示したフローチャートと同様の処理により、図６に示したウエハ面内４９点測定値に基づいてＴａシート抵抗の面内分布のモデル化を行い、最小２乗法により、下記のパラメータの最適化を行った。
0次項係数： Ａ0 ＝ 17.33369787
1次項係数： Ａ1 ＝ -0.006726995
2次項係数： Ａ2 ＝ 0.0001272
Ｘ方向シフト量（mm）： Ｘ0 ＝ 0.001736865（mm）
Ｙ方向シフト量（mm）： Ｙ0 ＝ -0.001419326（mm）
真円度係数： Ｂ（0.5が真円）＝ 0.543039488
回転係数： θ ＝ 0.400701736（ラジアン）
Ｘ方向傾き係数： ＡX ＝ 0.001837942
Ｙ方向傾き係数： ＡY ＝ 0.001837942
図８に、このパラメータを用いて計算したモデル式から求めたシート抵抗値の面内分布を示す。図６の実測値と比較を行うと、図８に示したモデル化後の面内分布は、実測値の面内分布とたいへん似通っていることが分かる。
図９には、シート抵抗のフィッティング結果を示す。各測定ポジションごとの実測値１１２とフィッティング後の値を示すグラフ１１１、さらにこれらの差である誤差（右軸）を示すグラフ１１３を示している。誤差は±０.１５［Ω］に入っており、本実施形態のモデル式により高精度のモデル化が出来ていることが分かる。
図６に示したシート抵抗のウエハ面内分布の実測値を技術者が直接見て判断する従来の方法では、中心が大きくずれた同心円状の分布であると判断されるが、本発明によって得られた上記の面内分布を表すパラメータから、分布の中心は、わずか約０．００２ｍｍ以下のずれであって、ウエハ面内右上で高抵抗を示す原因は、同心円状の分布が楕円状に変形されているのが真の原因であることを読み取ることができる。
（実施の形態２の２）
図１０〜図１６を参照しながら、本発明の実施の形態２の２について説明する。 図１０は、本実施の形態におけるエッチングレートの測定箇所を示す図である。図１１は、実施の形態２の２におけるエッチングレートの時間変動を示す図である。図１２は、実施の形態２の２におけるモデル化及び評価のフローチャートを示す図である。図１３は、実施の形態２の２におけるエッチングレートの面内分布を示す図である。図１４は、実施の形態２の２におけるパラメーターの時間変化を示す図である。図１５は、実施の形態２の２におけるフィッティング残さの原因を示す図である。図１６は、実施の形態２の２におけるエッチングチャンバーの写真である。
実施形態２の２について、酸化膜ドライエッチングプロセスを適用した例を用いて説明する。
酸化膜ドライエッチングプロセスの場合、ウェハ上に堆積した酸化膜をドライエッチングした後、図１０（Ａ）に示すエッチングレートの測定箇所のように、周辺および中心付近の２５ポイントを決めて膜厚の測定を行い、エッチング前の酸化膜の同一ポイントの膜厚初期値との差から、各測定ポイントにおけるエッチングレートの計測を行い均一性を評価していた。図１０（Ｂ）には、基板上の測定点の座標を示す。更に、エッチングプロセスの安定性を評価するために、２枚のウェハＡ１、Ａ２を用い、ウェハＡ１の膜厚測定後、エッチング積算時間、１０時間後に、ウェハＡ２も同様にしてエッチング・膜厚測定を行いエッチングレートの計測をした。なお、ウェハＡ１、Ａ２とも同条件で酸化膜をエッチングしている。図１１は、エッチングレートの時間変動を示しており、エッチング積算時間１００時間までのエッチングレートのウエハ面内平均値をグラフ１２１に、バラツキ[（ＭＡＸ‐ＭＩＮ）/２×平均値]をグラフ１２２に示した。
従来は、ウエハ面内分布の変化の客観的評価方法がないため従来の方法においては、このウエハ面内の平均値の変動及びバラツキの変動を観察し、変動が規定値を越えたとき、装置のメンテナンスを行っていた。しかしながら上記の方法では、発見できない変動要因がある。つまり、面内均一性の変動が生じ、例えば同心円状の分布から、ズレが生じたにも係わらず、面内均一性を示すバラツキの指標が同一で、且つ平均値の変動が小さい場合は、ＯＫと判定してしまう。実際は、大きく面内分布の傾向が変わったためにＯＫではなくＮＧであるが、上記のような管理では、ＮＧと判定することができない。
本発明の基礎となっているウエハ面内均一性のモデル化方法に関して述べる。
一般に、現在の半導体製造装置は、そのウエハ面内均一性を最大限向上させるために、ウエハ中心に対して同心円状の構造をとっており、構造的に極めてシンメトリーが高い。
本発明においては、上記現状を考慮し、前述の９個のパラメーターを用いてウエハ面内均一性をモデル化した。
図１２に、モデル化及び評価の際のフローチャートを示す。
まず、図１０に示した面内測定点（面内２５点）の膜厚測定を実施し、各測定点におけるエッチング速度を計算する。次に、この測定値より平均値を計算し、前述のモデル式（１）の９個のパラメーターを次のように設定する。
0次項係数： Ａ0 ＝ 面内２５点の平均値
1次項係数： Ａ1 ＝ ０
2次項係数： Ａ2 ＝ ０
Ｘ方向シフト量（mm）： Ｘ0 ＝ ０
Ｙ方向シフト量（mm）： Ｙ0 ＝ ０
真円度係数： Ｂ（0.5が真円）＝ 0.5
回転係数： θ ＝ ０
Ｘ方向傾き係数： ＡX ＝ ０
Ｙ方向傾き係数： ＡY ＝ ０
次に、図１０に示した各測定点の面内座標を、実施の形態１に記載した式（１）、式（３）に適用し、式（４）で示される自乗残さ率ＥＲＲを最小にするように最小２乗法を用いて９個のパラメータを最適化した。
図１３（Ａ）は実測値のエッチングレートの面内分布を、図１３（Ｂ）は求めた９個のパラメータを用いて処理したフィッティング後のエッチングレートの面内分布を示す。これら２つの面内分布を比較してみると、フィッティングにより非常に良く再現できていることが分かる。
さらに、プロセス変動やトレンド変化を評価するために、各エッチング積算時間に対してプロットしたのが、図１４（Ａ）から図１４（ｄ）である。図１４（Ａ）はバイアスについてのトレンドグラフである。図１４（Ｂ）はセンターシフトについてのトレンドグラフである。図１４（ｃ）はローテーションについてのトレンドグラフである。図１４（ｄ）はＸ及びＹ方向についてのトレンドグラフである。図１４（ｄ）に示す傾き係数については、ＡXとＡYをＡ0で規格化しＴａｎ-1（ＡX／Ａ0）、Ｔａｎ-1（ＡY／Ａ0）を傾きとした。
これらの夫々の値にスペックを設定することにより、エッチング速度のみならずウエハ面内分布の変化に対しても客観的な評価をすることが可能になる。
従来法においては、図１１に示したエッチングレートの時間変動を観察して、面内均一性スペック±３．５％（レンジ７％）に対して、エッチング積算時間#110時間の点においてスペックアウトであったためチャンバーメンテナンスを実施した。本発明に基づき面内分布の詳細変化をトレンドグラフ図１４により評価するとメンテナンス前後の積算時間110時間の点と111時間の点では、真円度を表す係数（図１４（ｃ）右軸）が大きく変わっており、メンテナンスにより面内分布が、元に戻ったと考えられる。したがって、面内分布を管理する上では、本来ならば、110時間と同程度の真円度係数を示す積算時間80時間において、メンテナンスを実施すべきであったと判断される。即ち、ここではパラメータの１つのＢの値の変動から製造装置が異常であることの判断ができた。
図１５（Ａ）に、各測定点における式（４）で表されるＥＲＲに測定点数(２５点)を乗じた値の変化を示す。これは、本発明のモデルの当てはまり度合いを示しており、測定点２５点の中で、特異的に変化をしている点があるときに大きくなる傾向がある。図１５（Ｂ）から図１５（ｅ）に図１５（Ａ）に示した代表的なエッチング積算時間に対して、フィッティング値から実測値を減じた値（フィッティングエラー）のウエハ面内分布を示す。これは、実施の形態２で示した図１２のフローチャートにおける「残さウエハＭＡＰ表示」に相当する。
このフィッティング値のウエハ面内分布を評価すると、ウエハ面内において図１５（ｅ）において◎で囲んだ部分が特異的にフィッティング値と実測値との差が大きく変化していることが分かる。図１６にエッチングチャンバーの写真を示す。図１５（ｅ）に示した◎で囲った領域がチャンバー内で対向するシャワーヘッド部の表面に荒れている部分が見られ（図１６の○で囲んだ箇所）、ウエハ面内での特異点の原因を容易に推定することができる。このように、本発明においては、モデル式によるフィッティング値の当てはまり程度を定量的に評価することにより、従来の方法にはない精度で、半導体製造装置のメンテナンス周期と装置の状態を推定することができ高精度なプロセス管理ができる。
（実施の形態３）
図１７〜図２３を参照しながら、実施の形態３について説明する。
図１７は、実施の形態３における測定の高精度化・高信頼性化のフローチャートを示す図である。図１８は、実施の形態３におけるウェハ面内における測定座標を示す図である。図１９は、実施の形態３におけるゲート幅の測定結果を示す図である。図２０は、実施の形態３におけるモデル式を用いてゲート幅の面内分布を示す図である。図２１は、実施の形態３におけるフィッティング値と実測値との差の面内分布を示す図である。図２２は、実施の形態３におけるゲート幅測定値及び残さ成分の測定位置依存性を示す図である。図２３は、実施の形態３における再測定後のゲート幅測定結果を示す図である。
実施の形態３について、ゲート幅の面内分布を評価した結果を例として説明をする。
まず、図１７に示すように、ウエハをエッチングしてゲート電極を形成する。そして、図１８に示すチップ上の座標にあるゲートの幅を測定する。このとき、ウエハ面内の各チップ座標（合計４０チップ）におけるＳＥＭ（走査型電子顕微鏡）によるゲート幅測定結果を図１９に示す。この測定値を本発明のモデル化式式（１）から式（３）を用いて式（４）のＥＲＲを最小とするように各パラメータを最小２乗法で求めた。初期値には、下記の値を用いた。
0次項係数： Ａ0 ＝0.09365625
1次項係数： Ａ1 ＝ ０
2次項係数： Ａ2 ＝ ０
Ｘ方向シフト量（チップ）： Ｘ0 ＝ ０
Ｙ方向シフト量（チップ）： Ｙ0 ＝ ０
真円度係数： Ｂ（0.5が真円）＝ 0.5
回転係数： θ ＝ ０
Ｘ方向傾き係数： ＡX ＝ ０
Ｙ方向傾き係数： ＡY ＝ ０
次に、これらのパラメータを最適化した結果を示す。
0次項係数： Ａ0 ＝ 0.107488578
1次項係数： Ａ1 ＝ -1.95E-03
2次項係数： Ａ2 ＝ 2.43E-04
Ｘ方向シフト量（チップ）： Ｘ0 ＝ -4.23E-01
Ｙ方向シフト量（チップ）： Ｙ0 ＝ -1.67E-01
真円度係数： Ｂ（0.5が真円）＝ 6.48E-01
回転係数： θ ＝ -3.87E-01
Ｘ方向傾き係数： ＡX ＝ -1.48E-03
Ｙ方向傾き係数： ＡY ＝ -2.69E-03
図２０にこれらのパラメータを用いて再現したモデル値のゲート幅の面内分布を示す。図２１に残さ値＝モデル値−実測値のウエハ面内分布を示す。局所的に残さ値が大きくなっていることが分かる。図２２は、横軸に測定チップポジションを縦軸にゲート幅の実測値とモデル値、または、残さを示したものである。
次ステップとして、残さ成分の大きい座標を特定する。つまり残さ成分の絶対値が所定の値以上となる測定データを検出する。図２２において、破線で示した残さスペック±０．００２μｍと残さ成分を比較すると、○で囲んだチップポジション#6と#32がスペックアウトしていることが分かる。
測定誤差の精度を示す標準誤差（＝測定値の標準偏差／測定回数）は、一般に測定回数に反比例するので、測定回数を増すと測定精度は向上する。そこで、これらの２点を再測定することにより測定精度の向上を図ることができる。
再測定を実施した後、該当チップポジションの既測定値と再測定値との平均値を求め、この平均値を再度、面内分布モデル式にあてはめ残さ成分を計算することを、残さ成分が変化しないようになるまで再測定および残さ成分計算を繰り返すことにより測定精度を最大にすることが可能になる。
実際には、必要な測定精度に応じて残さ成分の変化量または、先の残さスペックを適切に設定することを行う。
図２３に、再測定後の値の面内分布を示す。
同じ手法を用いて、ゲート酸化膜等測定精度の向上を図ることが可能である。
（実施の形態４）
図２４を参照しながら、本発明の実施の形態４について説明する。
図２４は、本発明の実施の形態４における複合プロセス下の膜厚の面内分布の最適化のためのフローチャートを示す図である。
実施の形態４について、層間膜成膜プロセスとその膜のＣＭＰプロセスを例にとり説明する。図２４に示す本発明のフローチャートに従い説明をする。
まず、層間膜成膜プロセス（プロセス１）において、層間膜厚の堆積速度のモデル化を行う。
モデル化の要領を下記に示す。
１）定期管理ダミーウエハにおいて層間膜の成膜を実施する。
２）膜厚の面内分布（例えば４９点）を膜厚測定装置によって測定する。さらに
、堆積時間で割ることにより堆積速度を計算する。
３）堆積速度の面内分布を表す各測定点の測定値から平均値を計算し、面内分布
モデル化式のための初期値を下記のように決定する。
0次項係数： Ａ0 ＝ 平均値
1次項係数： Ａ1 ＝ ０
2次項係数： Ａ2 ＝ ０
Ｘ方向シフト量（チップ）： Ｘ0 ＝ ０
Ｙ方向シフト量（チップ）： Ｙ0 ＝ ０
真円度係数： Ｂ（0.5が真円）＝ 0.5
回転係数： θ ＝ ０
Ｘ方向傾き係数： ＡX ＝ ０
Ｙ方向傾き係数： ＡY ＝ ０
４）初期値及び、各測定点のウエハ面内座標、測定値を面内分布モデル式（式（１）〜式（３））に適用する。
５）式（４）で表されるＥＲＲを計算する。
６）ＥＲＲを最小にするように最小２乗法を用いて最適化する。
７）収束判断をする。未収束であれば６）に戻り再度最適化を行う。
８）堆積速度の面内分布を表す最適化されたパラメータを保存する（パラメータ１）。
次にＣＭＰプロセス（プロセス２）において、層間膜厚のモデル化と同様の手続きを経て、最適を行い、研磨速度の面内分布を表すパラメータを得る（パラメータ２）。
ここまでで、プロセス１とプロセス２面内分布を表す式が得られる。
プロセス１の面内分布を表す式をＦ（ｘ、ｙ）、プロセス２を表す式をＧ（ｘ、ｙ）とすると、プロセス１とプロセス２の間でウエハのオリフラ位置を回転させずに続けて両プロセスを行ったときの面内分布は次の式で表すことができる。
Ｈ(ｘ、ｙ)＝Ｆ(ｘ、ｙ)×(プロセス１の時間)＋Ｇ(ｘ、ｙ)×(プロセス２の時間) ・・・・・・・（５）
また、プロセス２の際にウエハのオリフラ位置をΨ度回転させた場合の面内分布をＧ´（ｘ、ｙ）とすると、ウエハ面内の座標（ｘ、ｙ）をウエハセンタ（０，０）を原点としてθ度回転させることにより得られるウエハ面内座標（ｘ´、ｙ´）を用いて、Ｇ´（ｘ、ｙ）はＧ´（ｘ、ｙ）＝Ｇ（ｘ´、ｙ´）と表される。
これは、即ち、式（１）〜式（３）で用いた面内分布を表すパラメータ（下記）のうち、
0次項係数： Ａ0
1次項係数： Ａ1
2次項係数： Ａ2
Ｘ方向シフト量： Ｘ0
Ｙ方向シフト量： Ｙ0
真円度係数： Ｂ
回転係数： θ
Ｘ方向傾き係数： ＡX
Ｙ方向傾き係数： ＡY
回転係数θを、θ＋Ψ（プロセス２の際のオリフラ位置の回転量）としたものと同一であることが分かる。即ちＧ´＝Ｇ但しθ→θ＋Ψである。
即ちΨ度回転した場合の式（５）Ｈ（ｘ、ｙ）は次のように表される。
Ｈ´（ｘ、ｙ）＝Ｆ（ｘ、ｙ）×（プロセス１の時間）＋Ｇ´（ｘ、ｙ）×（プロセス２の時間）・・・・・・・式（６）
＝Ｆ（ｘ、ｙ）×（プロセス１の時間）＋Ｇ（ｘ、ｙ）（但しθ→θ＋Ψ）×（プロセス２の時間）
最後に図２４のフローチャートに戻り、複合プロセスの面内分布の計算について順を追って説明する。
１）保存しておいたプロセス１、プロセス２の面内分布を表すパラメータを取り出す。
２）式（６）に基づき複合プロセスの面内分布を計算する。
３）面内バラツキを計算する。
４）面内バラツキが最小になるように最小２乗法を用いてΨを最適化する。
５）収束判断を行い、未収束であれば２）に戻る。
６）最適なオリフラ回転角度Ψを保存する。
７）保存された角度Ψをプロセス１とプロセス２の間にあるウエハオリフラあわせ装置にフィードバックする。
（実施の形態５）
図２５から図２９を参照しながら、実施の形態５について説明する。
図２５は、実施の形態５におけるプロセス装置の改善法フローチャートを示す図である。図２６は、実施の形態５におけるコバルト膜厚の面内分布の測定位置を示す図である。図２７は、実施の形態５におけるコバルト膜厚の面内分布を示す図である。図２８は、実施の形態５におけるコバルト膜厚とターゲット−基板距離の関係を示す図である。図２９は、実施の形態５におけるプロセス装置の改善後のコバルト膜厚の面内分布を示す図である。
実施の形態５についてプロセス装置の改善法のフロチャートをコバルトスパッタ装置を例に説明する。
１）メンテナンス後の面内分布をモニターウエハを用いてコバルトの堆積膜厚の面内分布を図２６に示す測定位置に従い測定を行った。測定結果を図２７に示す。
２）この測定値より平均値を計算し、モデル式に用いるパラメータの初期値を設定した。
３）式（１）〜式（３）に示すモデル式に測定座標、測定値を適用する。
４）式（４）で示す残さＥＲＲを計算する。
５）最小２乗法を用いてＥＲＲを最小とするパラメータを計算する。
６）収束判断を行い、未収束の場合は再度最適化を行う。
７）各パラメータを保存する。
図２７に示したウエハ面内分布の場合、得られた収束時の各パラメータを下記に示す。
0次項係数： Ａ0 ＝ 9.88E+00
1次項係数： Ａ1 ＝ 2.16E-04
2次項係数： Ａ2 ＝ -8.26E-05
Ｘ方向シフト量（チップ）： Ｘ0 ＝ 5.30E-04
Ｙ方向シフト量（チップ）： Ｙ0 ＝ 8.20E-05
真円度係数： Ｂ（0.5が真円）＝ 5.39E-01
回転係数： θ ＝ 2.13E-01
Ｘ方向傾き係数： ＡX ＝ -7.44E-04
Ｙ方向傾き係数： ＡY ＝ 1.51E-03
８）Ｘ方向傾き係数、Ｙ方向傾き係数がスペック（所定範囲）内であるかどうかの判断を行う。この場合、Ｘ方向傾き係数、Ｙ方向傾き係数のスペックは−２．５Ｅ−４以上２．５Ｅ−４以下であるので、スペック外であると判断される。
ターゲットとウエハの間隔を変化させた際の同一レシピでのコバルト膜厚の変化を図２８に示す。図によりＴ−Ｓ間隔が１ｍｍ短くなるとコバルトの堆積膜厚が、０．２６ｎｍ厚くなることが分かる。
９）次に、この値と、求めたＸ方向傾き係数、Ｙ方向傾き係数から、実際のウエハ（サセプター）の傾きを求める。
ウエハＸ軸端における傾き量：ＨXは、ＡX×１００ｍｍ（ウエハの半径）／０．２６（ｎｍ／ｍｍ）で表すことができる。したがって、ウエハのＸ方向の傾きは、Ｔａｎ（ＨX／１００）×１８０／３．１４度、即ち−０．１６度と計算できる。同様にして、Ｙ方向の傾きは、０．３３度であった。
１０）ウエハステージの取り付け位置・角度は、外部から調整可能であるので、Ｘ方向に−０．１６度、Ｙ方向に０．３３度修正をする。
１１）再度、モニタウエハにコバルトを堆積し、膜厚測定を実施する。図２９にステージ取り付け位置・角度修正したあとのコバルト堆積膜厚ウエハ面内分布を示す。
図２７に見られたウエハ面内で傾いた面内分布が修正されていることがわかる。
また、面内バラツキも改善が見られ、メンテナンス前と同等以下の値となった。
１２）この測定値を再度、モデル式にあてはめ、Ｘ方向傾き係数、Ｙ方向傾き係数を求める。
１３）今回は、これらの値はほぼ０に等しくスペック内であるのでメンテナンス完了と判断した。
同様にして、モニタウエハにおける面内分布からウエハの傾きを用いて、エッチング装置や、ＣＭＰ装置においてもサセプタとその対向する面の平行度の調整がチャンバーの大気開放や、特殊なジグを用いることなく短時間に調整可能となる。
以上説明したように、本発明の面内分布データの圧縮法によれば、従来測定した全ての測定点におけるデータを保存しなければならなかったが、本発明のモデル式の各項の係数９個を保存するだけで、本実施の形態のように４９点測定全ての測定値を保存した場合と同じ程度の精度が期待できる。これにより、半導体製造ラインの管理において測定データの量を約５分の１に圧縮することが可能となる。半導体ウエハの大口径化に伴い、従来と同じ精度でウエハ面内分布を評価するためには、多点測定における測定点を増やすことが必須となることから、このデータ圧縮効果は半導体基板上における測定点が増えれば増えるほどより効果がある。また、面内表示を行う際には座標を指定するだけで所望のウェハ上の値を得ることができる。
また、本発明のプロセス管理方法によれば、本発明を用いてウエハ面内分布を評価・管理することにより、面内分布を定量的に評価することが可能となる。さらに、上に述べたパラメータ及び、ＥＲＲの値、フィッティング残さ（フィッティング値−実測値）の面内分布を評価することにより、精密な装置メンテナンスの周期と程度と箇所を推定することが可能となる。
また、本発明の面内分布の測定方法によれば、特異点の測定データを再測定することにより、管理規格の厳しいゲート幅や薄膜の膜厚の測定精度を向上することができる。
また、本発明の面内分布の最適化方法によれば、第１の工程と第２の工程の面内分布から工程間の最適なウエハ角度を求め第２工程の処理後の面内分布の最適化を行うことができる。
また、本発明のプロセス装置の管理方法によれば、メンテナンス時間の短縮を行うことができる。さらに、無駄なメンテナンスを省くことによりメンテナンス前後における装置状態の大きな状態変化を避けることができ、精度の向上を図ることができる。
以上説明したように、本発明に係る面内データの圧縮方法は、半導体製造ラインの管理において測定データの量を非常に小さく圧縮することが可能であるので、半導体装置の製造等に有用である。
本発明の実施の形態１における基板上のデータの面内分布の傾向を示す図である。 本発明の実施の形態１における面内分布データの圧縮方法のフローチャートである。 本発明の実施の形態１における基板上の面内測定位置を表す図である。 本発明の実施の形態１における酸化膜の膜厚を表す図である。 本発明の実施の形態２におけるウエハ面内のシート抵抗測定位置を示す図である。 本発明の実施の形態２におけるシート抵抗のウエハ面内分布の実測値を示す図である。 本発明の実施の形態２におけるウエハ面内の径方向のシート抵抗測定値を示す図である。 本発明の実施の形態２におけるモデル式から求めたシート抵抗の面内分布を示す図である。 本発明の実施の形態２におけるシート抵抗のフィッティング結果を示す図である。 本発明の実施の形態２の２におけるエッチングレートの測定箇所を示す図である。 本発明の実施の形態２の２におけるエッチングレートの時間変動を示す図である。 本発明の実施の形態２の２におけるモデル化及び評価のフローチャートである。 本発明の実施の形態２の２におけるエッチングレートの面内分布を示す図である。 本発明の実施の形態２の２におけるパラメーターの時間変化を示す図である。 本発明の実施の形態２の２におけるフィッティング残さの原因を示す図である。 本発明の実施の形態２の２におけるエッチングチャンバーを示す図である。 本発明の実施の形態３における測定の高精度化・高信頼性化のフローチャートである。 本発明の実施の形態３におけるウェハ面内における測定座標を示す図である。 本発明の実施の形態３におけるゲート幅の測定結果を示す図である。 本発明の実施の形態３におけるモデル式を用いてゲート幅の面内分布を示す図である。 本発明の実施の形態３におけるフィッティング値と実測値との差の面内分布を示す図である。 本発明の実施の形態３におけるゲート幅測定値及び残さ成分の測定位置依存性を示す図である。 本発明の実施の形態３における再測定後のゲート幅測定結果を示す図である。 本発明の実施の形態４における複合プロセス下の面内分布の最適化のためのフローチャートである。 本発明の実施の形態５におけるプロセス装置の改善法フローチャートである。 本発明の実施の形態５におけるコバルト膜厚の面内分布の測定位置を示す図である。 本発明の実施の形態５におけるコバルト膜厚の面内分布を示す図である。 本発明の実施の形態５におけるコバルト膜厚とターゲット−基板距離の関係を示す図である。 本発明の実施の形態５におけるプロセス装置の改善後のコバルト膜厚の面内分布を示す図である。 従来の測定方法のフローチャートである。
符号の説明
１０１ グラフ
１０２ グラフ
１１１ グラフ
１１２ データ
１１３ グラフ
１２１ グラフ
１２２ グラフ

Claims (5)

  1. 半導体装置の製造工程において、
    基板上に処理を行う工程と、
    基板上の面内分布を測定する工程と、
    測定により得られた測定データから前記面内分布のモデル式を算出する工程と、
    前記モデル式と前記測定データとを比較し、前記モデル式の一組のパラメータを算出する工程と、
    前記パラメータを前記基板上の前記面内分布のデータとして保存する工程とを
    備え、
    前記測定データは前記基板上の測定座標を含み、
    前記モデル式は前記面内分布が同心円状及び基板の直径方向に沿って変化する傾向をモデル化するものであることを特徴とする面内分布データの圧縮法。
  2. 半導体装置の製造工程において、
    基板上に処理を行う工程と、
    基板上の面内分布を測定する工程と、
    測定により得られた測定データから前記面内分布のモデル式を算出する工程と、
    前記モデル式と前記測定データとを比較し、前記モデル式の一組のパラメータを算出する工程と、
    前記パラメータを前記基板上の前記面内分布のデータとして保存する工程と、
    保存された前記パラメータの変動から半導体装置の製造装置の異常を判断する工程とを備え、
    前記測定データは前記基板上の測定座標を含み、
    前記モデル式は前記面内分布が同心円状及び基板の直径方向に沿って変化する傾向をモデル化するものであることを特徴とするプロセス管理方法。
  3. 半導体装置の製造工程において、
    基板上に処理を行う工程と、
    基板上の面内分布を測定する工程と、
    測定により得られた測定データから前記面内分布のモデル式を算出する工程と、
    前記モデル式と前記測定データとを比較し、前記モデル式の一組のパラメータを算出する工程と、
    前記パラメータを前記基板上の前記面内分布のデータとして保存する工程と、
    前記モデル式と前記測定データとを比較して前記モデル式と一致しない測定データを検出する工程と、
    前記一致しない測定データについて再測定を行い、前記一致しない測定データを更新する工程とを備え、
    前記測定データは前記基板上の測定座標を含み、
    前記モデル式は前記面内分布が同心円状及び基板の直径方向に沿って変化する傾向をモデル化するものであることを特徴とする面内分布の測定方法。
  4. 半導体装置の製造工程において、
    基板上に第１の処理を行う工程と、
    基板上の面内分布Ａを測定する工程と、
    測定により得られた測定データＡから前記面内分布Ａのモデル式Ａを算出する工程と、
    前記モデル式Ａと前記測定データＡとを比較し、前記モデル式Ａの一組のパラメータＡを算出する工程と、
    前記パラメータＡを前記基板上の前記面内分布ＡのデータＡとして保存する工程と、
    基板上に第２の処理を行う工程と、
    基板上の面内分布Ｂを測定する工程と、
    測定により得られた測定データＢから前記面内分布Ｂのモデル式Ｂを算出する工程と、
    前記モデル式Ｂと前記測定データＢとを比較し、前記モデル式Ｂの一組のパラメータＢを算出する工程と、
    前記パラメータＢを前記基板上の前記面内分布ＢのデータＢとして保存する工程と、
    前記データＡと前記データＢとを基に前記面内分布Ａと前記面内分布Ｂとを比較して前記第２工程時における均一性が高くなるように補正値を算出する工程と
    を備え、
    前記測定データＡ及び前記測定データＢは、前記基板上の測定座標を含み、
    前記モデル式Ａ及び前記モデル式Ｂは、面内分布Ａ及び面内分布Ｂが同心円状及び基板の直径方向に沿って変化する傾向をモデル化するものであることを特徴とする面内分布の最適化方法。
  5. 半導体装置の製造工程において、
    基板上に処理を行う工程と、
    基板上の面内分布を測定する工程と、
    測定により得られた測定データから前記面内分布のモデル式を算出する工程と、
    前記モデル式と前記測定データとを比較し、前記モデル式の一組のパラメータを算出する工程と、
    前記パラメータを前記基板上の前記面内分布のデータとして保存する工程と、
    前記基板上の膜厚が均一性の高い面内分布となるように基準パラメータを設ける工程と、前記パラメータが前記基準パラメータに近くなるように装置の管理を行う工程とを備え、
    前記測定データは前記基板上の測定座標を含み、
    前記モデル式は前記面内分布が同心円状及び基板の直径方向に沿って変化する傾向をモデル化するものであることを特徴とするプロセス装置の管理方法。
JP2004185033A 2003-07-15 2004-06-23 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法 Pending JP2005051210A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004185033A JP2005051210A (ja) 2003-07-15 2004-06-23 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法
US10/891,112 US7249343B2 (en) 2003-07-15 2004-07-15 In-plane distribution data compression method, in-plane distribution measurement method, in-plane distribution optimization method, process apparatus control method, and process control method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003197153 2003-07-15
JP2004185033A JP2005051210A (ja) 2003-07-15 2004-06-23 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法

Publications (1)

Publication Number Publication Date
JP2005051210A true JP2005051210A (ja) 2005-02-24

Family

ID=34067351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004185033A Pending JP2005051210A (ja) 2003-07-15 2004-06-23 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法

Country Status (2)

Country Link
US (1) US7249343B2 (ja)
JP (1) JP2005051210A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099857A (ja) * 2007-10-18 2009-05-07 Toshiba Corp 半導体装置の製造システムと製造方法
JP2010505277A (ja) * 2006-09-29 2010-02-18 ラム リサーチ コーポレーション 基板の位置決めオフセットの補正方法
JP2010141078A (ja) * 2008-12-11 2010-06-24 Yamatake Corp 検査データ管理システム及び検査データ管理方法
JP2013145239A (ja) * 2006-09-29 2013-07-25 Lam Research Corporation 基板を位置決めして検査するためのオフセット補正方法および装置
WO2016047047A1 (ja) * 2014-09-24 2016-03-31 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2018060890A (ja) * 2016-10-04 2018-04-12 株式会社村田製作所 半導体デバイスの製造方法
JP2018537853A (ja) * 2015-11-09 2018-12-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ウエハのポイントバイポイント分析及びデータの提示
WO2019017190A1 (ja) * 2017-07-18 2019-01-24 株式会社Sumco シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
JP2020150198A (ja) * 2019-03-15 2020-09-17 株式会社Ｓｃｒｅｅｎホールディングス 処理条件選択方法、基板処理方法、基板製品製造方法、処理条件選択装置、コンピュータープログラム、および、記憶媒体
JP2021017610A (ja) * 2019-07-17 2021-02-15 東京エレクトロン株式会社 基板処理装置、情報処理装置及び情報処理方法
KR20210047926A (ko) * 2018-10-12 2021-04-30 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
KR20210047927A (ko) * 2018-10-12 2021-04-30 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
WO2024005047A1 (ja) * 2022-07-01 2024-01-04 東京エレクトロン株式会社 基板処理装置の制御方法及び基板処理システム
CN112752977B (zh) * 2018-10-12 2024-05-03 爱德万测试株式会社 解析装置、解析方法及解析程序

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080101912A1 (en) * 2006-10-26 2008-05-01 Martin Todd W Deposition analysis for robot motion correction
US10955359B2 (en) * 2013-11-12 2021-03-23 International Business Machines Corporation Method for quantification of process non uniformity using model-based metrology
CN103677832A (zh) * 2013-12-13 2014-03-26 清华大学 晶圆铜膜厚度的绘图方法及系统
JP2021144162A (ja) 2020-03-12 2021-09-24 セイコーエプソン株式会社 波長変換素子、光源装置、プロジェクター、および波長変換素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001090434A2 (en) * 2000-05-24 2001-11-29 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US6826491B2 (en) * 2000-07-17 2004-11-30 Wisconsin Alumni Research Foundation Method and apparatus for providing film stress measurements based on substrate displacement
JP2002184733A (ja) 2000-12-18 2002-06-28 Hitachi Ltd 処理方法、測定方法及び半導体装置の製造方法
US7698012B2 (en) * 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US6742168B1 (en) * 2002-03-19 2004-05-25 Advanced Micro Devices, Inc. Method and structure for calibrating scatterometry-based metrology tool used to measure dimensions of features on a semiconductor device
US6751518B1 (en) * 2002-04-29 2004-06-15 Advanced Micro Devices, Inc. Dynamic process state adjustment of a processing tool to reduce non-uniformity
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010505277A (ja) * 2006-09-29 2010-02-18 ラム リサーチ コーポレーション 基板の位置決めオフセットの補正方法
JP2013141012A (ja) * 2006-09-29 2013-07-18 Lam Research Corporation 基板の位置決めオフセットの補正方法
JP2013145239A (ja) * 2006-09-29 2013-07-25 Lam Research Corporation 基板を位置決めして検査するためのオフセット補正方法および装置
US8735181B2 (en) 2007-10-18 2014-05-27 Kabushiki Kaisha Toshiba Manufacturing system for semiconductor device capable of controlling variation in electrical property of element in wafer surface and method for manufacturing the semiconductor device
JP2009099857A (ja) * 2007-10-18 2009-05-07 Toshiba Corp 半導体装置の製造システムと製造方法
JP2010141078A (ja) * 2008-12-11 2010-06-24 Yamatake Corp 検査データ管理システム及び検査データ管理方法
US10115580B2 (en) 2014-09-24 2018-10-30 Shin-Etsu Handotai Co., Ltd. Method for manufacturing an SOI wafer
WO2016047047A1 (ja) * 2014-09-24 2016-03-31 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2016066692A (ja) * 2014-09-24 2016-04-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2018537853A (ja) * 2015-11-09 2018-12-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ウエハのポイントバイポイント分析及びデータの提示
JP2018060890A (ja) * 2016-10-04 2018-04-12 株式会社村田製作所 半導体デバイスの製造方法
WO2019017190A1 (ja) * 2017-07-18 2019-01-24 株式会社Sumco シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
JP2019021760A (ja) * 2017-07-18 2019-02-07 株式会社Sumco シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
US11626331B2 (en) 2017-07-18 2023-04-11 Sumco Corporation Method of evaluating silicon wafer manufacturing process and method of manufacturing silicon wafer
JP7181753B2 (ja) 2018-10-12 2022-12-01 株式会社アドバンテスト 解析装置、解析方法および解析プログラム
CN112752977B (zh) * 2018-10-12 2024-05-03 爱德万测试株式会社 解析装置、解析方法及解析程序
KR102581229B1 (ko) * 2018-10-12 2023-09-21 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
KR20210047926A (ko) * 2018-10-12 2021-04-30 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
KR20210047927A (ko) * 2018-10-12 2021-04-30 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
CN112752977A (zh) * 2018-10-12 2021-05-04 爱德万测试株式会社 解析装置、解析方法及解析程序
JP2022028084A (ja) * 2018-10-12 2022-02-15 株式会社アドバンテスト 解析装置、解析方法および解析プログラム
KR102532513B1 (ko) * 2018-10-12 2023-05-16 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
WO2020188992A1 (ja) * 2019-03-15 2020-09-24 株式会社Ｓｃｒｅｅｎホールディングス 処理条件選択方法、基板処理方法、基板製品製造方法、処理条件選択装置、コンピュータープログラム、および、記憶媒体
JP7166966B2 (ja) 2019-03-15 2022-11-08 株式会社Ｓｃｒｅｅｎホールディングス 処理条件選択方法、基板処理方法、基板製品製造方法、処理条件選択装置、コンピュータープログラム、および、記憶媒体
TWI775032B (zh) * 2019-03-15 2022-08-21 日商斯庫林集團股份有限公司 處理條件選擇方法、基板處理方法、基板製品製造方法、處理條件選擇裝置、電腦程式以及記憶媒體
JP2020150198A (ja) * 2019-03-15 2020-09-17 株式会社Ｓｃｒｅｅｎホールディングス 処理条件選択方法、基板処理方法、基板製品製造方法、処理条件選択装置、コンピュータープログラム、および、記憶媒体
JP7183126B2 (ja) 2019-07-17 2022-12-05 東京エレクトロン株式会社 基板処理装置、情報処理装置及び情報処理方法
JP2021017610A (ja) * 2019-07-17 2021-02-15 東京エレクトロン株式会社 基板処理装置、情報処理装置及び情報処理方法
WO2024005047A1 (ja) * 2022-07-01 2024-01-04 東京エレクトロン株式会社 基板処理装置の制御方法及び基板処理システム

Also Published As

Publication number Publication date
US20050015736A1 (en) 2005-01-20
US7249343B2 (en) 2007-07-24

Similar Documents

Publication Publication Date Title
JP2005051210A (ja) 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法
US7463941B2 (en) Quality control system, quality control method, and method of lot-to-lot wafer processing
JP6598745B2 (ja) 半導体製造機器内の消耗部品の摩耗検出
TWI723116B (zh) 藉由使用抽樣計畫製造半導體裝置的方法
JP5636486B2 (ja) 多層／多入力／多出力（ｍｌｍｉｍｏ）モデル及び当該モデルの使用方法
JP4527652B2 (ja) 露光条件設定方法、基板処理装置およびコンピュータプログラム
US7939450B2 (en) Method and apparatus for spacer-optimization (S-O)
TWI409657B (zh) 閘極最佳化評估程式庫之產生方法與儲存媒體
US7713758B2 (en) Method and apparatus for optimizing a gate channel
US7765077B2 (en) Method and apparatus for creating a Spacer-Optimization (S-O) library
KR20050063806A (ko) 유전체 에칭 효율 개선을 위해 통합된 계측을 이용하는방법 및 장치
US7381576B2 (en) Method and apparatus for monitoring precision of water placement alignment
JP2005317864A (ja) ウェハの研磨方法
US7235336B1 (en) Method for determining photoresist thickness and structure formed using determined photoresist thickness
US9263348B2 (en) Film thickness metrology
JP4480482B2 (ja) プラズマエッチング処理装置の制御方法およびトリミング量制御システム
JP4208686B2 (ja) 半導体装置の製造方法
US20190043722A1 (en) Substrate treatment method, computer storage medium and substrate treatment system
TWI816034B (zh) 半導體加工方法
JP4726935B2 (ja) 焦点計測方法及び装置
Reiter et al. An investigation of edge bead removal width variability, effects and process control in photolithographic manufacturing
EP1498943A2 (en) In-plane distribution data compression method, in-plane distribution measurement method, in-plane distribution optimization method, process apparatus control method, and process control method
TW202232268A (zh) 製造半導體裝置之方法及用於半導體製造總成之製程控制系統
CN108899287B (zh) 一种工艺控制方法
JP2021028652A5 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708