JP2021028652A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2021028652A5 JP2021028652A5 JP2019147243A JP2019147243A JP2021028652A5 JP 2021028652 A5 JP2021028652 A5 JP 2021028652A5 JP 2019147243 A JP2019147243 A JP 2019147243A JP 2019147243 A JP2019147243 A JP 2019147243A JP 2021028652 A5 JP2021028652 A5 JP 2021028652A5
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- feature
- parameter set
- substrate
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 27
- 238000005070 sampling Methods 0.000 claims 17
- 239000004065 semiconductor Substances 0.000 claims 16
- 238000000034 method Methods 0.000 claims 9
- 238000004886 process control Methods 0.000 claims 8
- 238000004519 manufacturing process Methods 0.000 claims 5
- 229920002120 photoresistant polymer Polymers 0.000 claims 5
- 239000011248 coating agent Substances 0.000 claims 3
- 238000000576 coating method Methods 0.000 claims 3
- 238000005259 measurement Methods 0.000 claims 2
Claims (15)
- アドバンスドプロセス制御方法は以下を含むものであって:
露光ツールアセンブリを使用することによって、半導体基板をコーティングするフォトレジスト層を露光ビームで露光する、ここで、各露光について、少なくともデフォーカス値および露光量を含む現在の露光パラメータセットが使用される;
露光されたフォトレジスト層を現像してレジストパターンを形成する;
レジストパターンおよび/またはレジストパターンから導出された基板パターンにおけるフィーチャ特性を測定し、測定されたフィーチャ特性と目標フィーチャ特性との偏差に応じて現在の露光パラメータセットを更新する;
露光パラメータセットを更新しない場合に形成される仮想レジストパターンの補正なしフィーチャ特性を推定する;
半導体基板の表面上のサンプリング点についての位置情報を備えるサンプリング計画を修正することにより、補正なしのフィーチャ特性から得られた情報に応じてフィーチャ特性の測定ストラテジを変更することを含み、前記フィーチャ特性は前記サンプリング点において測定される、アドバンスドプロセス制御方法。 - 露光ツールアセンブリを使用して、更新された露光パラメータ設定が使用されて、半導体基板を露光ビームでコーティングするフォトレジスト層を露光することを含む請求項1記載のアドバンスドプロセス制御方法。
- 補正なしのフィーチャ特性およびウエハコンテキスト情報から得られた情報に応じて、現在の露光パラメータセットを更新することを含み、ウエハコンテキスト情報は、半導体基板のプロセス履歴に関する情報を含む請求項1記載のアドバンスドプロセス制御方法。
- 現在の露光パラメータを更新することは基板グループに割り当てられた半導体基板のみを考慮し、基板グループに割り当てられた半導体基板はウエハコンテキスト情報において少なくとも1つの共通パラメータを共有し、基板グループは半導体基板の真の部分集合を含む、請求項3記載のアドバンスドプロセス制御方法。
- 基板グループに割り当てられた半導体基板の補正なしのフィーチャ特性は、全ての半導体基板の補正なしのフィーチャ特性間の相関とは異なる相関を示す、請求項4に記載のアドバンスドプロセス制御方法。
- 第1のサンプリング点数を含む元のサンプリング計画に基づいて、ウエハモデルの第1のモデル係数を決定する;
サンプリング点の真の部分集合に基づいてウエハモデルの第2のモデル係数を決定する;
第1のモデル係数と第2のモデル係数との間の偏差が所定の閾値未満である場合、元のサンプリング計画をサンプリング点の真の部分集合を含む新しいサンプリング計画と置き換える、ことを含む請求項1記載のアドバンスドプロセス制御方法。 - レジストパターンおよび/または基板パターンが複数のレジストフィーチャを含み、フィーチャ特性が、円形レジストフィーチャの直径、レジストフィーチャの側壁角度、レジストフィーチャの高さ寸法、非円形レジストフィーチャの短軸の長さ、非円形レジストフィーチャの長軸の長さ、ストライプ形状レジストフィーチャの線幅、レジストフィーチャ
間の空間の幅、レジストフィーチャの面積、およびレジストフィーチャの線縁粗さのうちの少なくとも1つを含む、請求項1に記載のアドバンスドプロセス制御方法。 - ウエハ製造アセンブリであって:
i)半導体基板をコーティングするフォトレジスト層を、現在の露光パラメータセットに従って露光ビームに露光するように構成され、ii)露光されたフォトレジスト層からレジストパターンを形成するように構成された露光ツールアセンブリ;
レジストパターンおよびレジストパターンから導出された基板パターンのうちの少なくとも1つのフィーチャ特性を測定するように構成された計測ユニット;
測定されたフィーチャ特性の目標フィーチャ特性からの偏差に応じて露光パラメータセットを更新するように構成されたAPCユニット;
露光パラメータセットを更新せずに形成された仮想レジストパターンの補正なしのフィーチャ特性を推定するように構成される演算ユニットと、を備え、前記演算ユニットは、さらに、半導体基板の表面上のサンプリング点についての位置情報を備えるサンプリング計画を修正することにより、前記計測ユニットのフィーチャ特性の測定ストラテジを変更するように構成され、前記フィーチャ特性は前記サンプリング点において測定される、ウエハ製造アセンブリ。 - 演算ユニットは、補正なしのフィーチャ特性から得られた情報に応じて現在の露光パラメータセットを更新するように構成される、請求項8に記載のウエハ製造アセンブリ。
- 演算ユニットは補正なしのフィーチャ特性から、およびウエハコンテキスト情報から得られた情報に応じて、現在の露光パラメータセットを更新するように構成され、ウエハコンテキスト情報は、半導体基板のプロセス履歴に関する情報を含む、請求項9に記載のウエハ製造アセンブリ。
- 演算ユニットは基板グループに割り当てられた半導体基板にのみ基づいて現在の露光パラメータを更新するように構成され、基板グループに割り当てられた半導体基板はウエハコンテキスト情報において少なくとも1つの共通パラメータを共有し、基板グループは半導体基板の真の部分集合を含む、請求項10に記載のウエハ製造アセンブリ。
- 基板グループに割り当てられた半導体基板の補正なしのフィーチャ特性は、全ての半導体基板の補正なしのフィーチャ特性間の相関とは異なる相関を示す、請求項11に記載のウエハ製造アセンブリ。
- 演算ユニットとAPCユニットとを接続するデータインタフェースであって、APCユニットは、演算ユニットから受信した情報に応じて露光パラメータセットを更新するように構成される請求項8に記載のウエハ製造アセンブリ。
- 演算ユニットは第1のサンプリング点数を含む元のサンプリング計画に基づいてウエハモデルの第1のモデル係数を決定し、元のサンプリング計画のサンプリング点の真の部分集合に基づいてウエハモデルの第2のモデル係数を決定し、第1および第2のモデル係数を記述する情報を出力するように構成される請求項8に記載のウエハ製造アセンブリ。
- 演算ユニットはサンプリング計画、自動プロセス制御、およびウエハモデルのうちの少なくとも1つの代替設定のために、仮想レジストパターンの補正なしのフィーチャ特性をシミュレートするように構成される、請求項8に記載のウエハ製造アセンブリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019147243A JP7329386B2 (ja) | 2019-08-09 | 2019-08-09 | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019147243A JP7329386B2 (ja) | 2019-08-09 | 2019-08-09 | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021028652A JP2021028652A (ja) | 2021-02-25 |
JP2021028652A5 true JP2021028652A5 (ja) | 2022-08-15 |
JP7329386B2 JP7329386B2 (ja) | 2023-08-18 |
Family
ID=74666948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019147243A Active JP7329386B2 (ja) | 2019-08-09 | 2019-08-09 | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7329386B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027573A (ja) * | 2005-07-20 | 2007-02-01 | Canon Inc | 露光装置および露光方法ならびにこれらの露光装置または露光方法を用いたデバイス製造方法 |
KR101555709B1 (ko) * | 2005-11-04 | 2015-09-25 | 가부시키가이샤 니콘 | 해석 장치, 처리 장치, 측정 장치, 노광 장치, 기판 처리시스템, 해석 방법 및 프로그램 |
US8175831B2 (en) * | 2007-04-23 | 2012-05-08 | Kla-Tencor Corp. | Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers |
JP5237690B2 (ja) * | 2008-05-16 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体デバイスの製造方法 |
NL2005997A (en) * | 2010-02-19 | 2011-08-22 | Asml Netherlands Bv | Lithographic apparatus and device manufacturing method. |
JP2014229675A (ja) * | 2013-05-21 | 2014-12-08 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 重ね合わせ補正システム |
US10739685B2 (en) * | 2018-02-14 | 2020-08-11 | Qoniac Gmbh | Process control method for lithographically processed semiconductor devices |
-
2019
- 2019-08-09 JP JP2019147243A patent/JP7329386B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI591342B (zh) | 計量工具、用於校準計量工具之方法、用於使比例因數與目標缺陷相關聯之方法、用於偵測目標缺陷類型之方法及相關非暫時性電腦可讀媒體 | |
TWI703659B (zh) | 判定程序之校正 | |
TWI721092B (zh) | 用於評估半導體製程的方法和裝置 | |
TW530319B (en) | Method and apparatus for using scatterometry to perform feedback and feed-forward control | |
US8007968B2 (en) | Substrate processing method, program, computer-readable storage medium and substrate processing system | |
TWI685726B (zh) | 用於控制基板之定位之方法及用於判定參照基板之特徵之位置的方法 | |
TWI447527B (zh) | 用於預測光阻圖案形狀之方法,儲存用於預測光阻圖案形狀之程式的電腦可讀取媒體,以及用於預測光阻圖案形狀之電腦 | |
US20070105244A1 (en) | Analytical apparatus, processing apparatus, measuring and/or inspecting apparatus, exposure apparatus, substrate processing system, analytical method, and program | |
US20080142508A1 (en) | Temperature setting method of thermal processing plate, computer-readable recording medium recording program thereon, and temperature setting apparatus for thermal processing plate | |
CN100587934C (zh) | 光学式关键尺寸量测准确度的改善系统及其方法 | |
JP2023507780A (ja) | ウェーハモデルを使用するウェーハ露光方法及びウェーハ製造アセンブリ | |
US11366397B2 (en) | Method and apparatus for simulation of lithography overlay | |
JP2021028652A5 (ja) | ||
JP2021534461A (ja) | メトトロジ装置 | |
CN110767575B (zh) | 用于处理基板的设备和方法 | |
TWI544288B (zh) | 疊對度量方法 | |
TW202143084A (zh) | 插補模型組態 | |
TW202119135A (zh) | 用於控制微影設備之方法 | |
TW202040280A (zh) | 用於估計基板形狀之方法及裝置 | |
JP4535242B2 (ja) | 熱処理評価方法 | |
JP7329386B2 (ja) | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 | |
TWI842959B (zh) | 使用晶圓模型及晶圓製造組件之晶圓曝光方法 | |
TWI781335B (zh) | 先進工藝控制方法及晶片製造元件 | |
US7643126B2 (en) | Method of setting focus condition at time of exposure, apparatus for setting focus condition at time of exposure, program, and computer readable recording medium | |
JP2009278071A (ja) | 半導体装置の製造方法 |