JP7329386B2 - リソグラフィ処理される半導体デバイスのためのプロセス制御方法 - Google Patents
リソグラフィ処理される半導体デバイスのためのプロセス制御方法 Download PDFInfo
- Publication number
- JP7329386B2 JP7329386B2 JP2019147243A JP2019147243A JP7329386B2 JP 7329386 B2 JP7329386 B2 JP 7329386B2 JP 2019147243 A JP2019147243 A JP 2019147243A JP 2019147243 A JP2019147243 A JP 2019147243A JP 7329386 B2 JP7329386 B2 JP 7329386B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- exposure
- unit
- computing unit
- uncorrected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
Claims (15)
- アドバンスドプロセス制御方法は以下を含むものであって:
露光ツールアセンブリを使用することによって、半導体基板をコーティングするフォトレジスト層を露光ビームで露光する、ここで、各露光について、少なくともデフォーカス値および露光量を含む現在の露光パラメータセットが使用される;
露光されたフォトレジスト層を現像してレジストパターンを形成する;
レジストパターンおよび/またはレジストパターンから導出された基板パターンにおけるフィーチャ特性を測定し、測定されたフィーチャ特性と目標フィーチャ特性との偏差に応じて現在の露光パラメータセットを更新する;
露光パラメータセットを更新しない場合に形成される仮想レジストパターンの補正なしフィーチャ特性を推定する;
半導体基板の表面上のサンプリング点についての位置情報を備えるサンプリング計画を修正することにより、補正なしのフィーチャ特性から得られた情報に応じてフィーチャ特性の測定ストラテジを変更することを含み、前記フィーチャ特性は前記サンプリング点において測定される、アドバンスドプロセス制御方法。 - 露光ツールアセンブリを使用して、更新された露光パラメータ設定が使用されて、半導体基板を露光ビームでコーティングするフォトレジスト層を露光することを含む請求項1記載のアドバンスドプロセス制御方法。
- 補正なしのフィーチャ特性およびウエハコンテキスト情報から得られた情報に応じて、現在の露光パラメータセットを更新することを含み、ウエハコンテキスト情報は、半導体基板のプロセス履歴に関する情報を含む請求項1記載のアドバンスドプロセス制御方法。
- 現在の露光パラメータを更新することは基板グループに割り当てられた半導体基板のみを考慮し、基板グループに割り当てられた半導体基板はウエハコンテキスト情報において少なくとも1つの共通パラメータを共有し、基板グループは半導体基板の真の部分集合を含む、請求項3記載のアドバンスドプロセス制御方法。
- 基板グループに割り当てられた半導体基板の補正なしのフィーチャ特性は、全ての半導体基板の補正なしのフィーチャ特性間の相関とは異なる相関を示す、請求項4に記載のアドバンスドプロセス制御方法。
- 第1のサンプリング点数を含む元のサンプリング計画に基づいて、ウエハモデルの第1のモデル係数を決定する;
サンプリング点の真の部分集合に基づいてウエハモデルの第2のモデル係数を決定する;
第1のモデル係数と第2のモデル係数との間の偏差が所定の閾値未満である場合、元のサンプリング計画をサンプリング点の真の部分集合を含む新しいサンプリング計画と置き換える、ことを含む請求項1記載のアドバンスドプロセス制御方法。 - レジストパターンおよび/または基板パターンが複数のレジストフィーチャを含み、フィーチャ特性が、円形レジストフィーチャの直径、レジストフィーチャの側壁角度、レジストフィーチャの高さ寸法、非円形レジストフィーチャの短軸の長さ、非円形レジストフィーチャの長軸の長さ、ストライプ形状レジストフィーチャの線幅、レジストフィーチャ
間の空間の幅、レジストフィーチャの面積、およびレジストフィーチャの線縁粗さのうちの少なくとも1つを含む、請求項1に記載のアドバンスドプロセス制御方法。 - ウエハ製造アセンブリであって:
i)半導体基板をコーティングするフォトレジスト層を、現在の露光パラメータセットに従って露光ビームに露光するように構成され、ii)露光されたフォトレジスト層からレジストパターンを形成するように構成された露光ツールアセンブリ;
レジストパターンおよびレジストパターンから導出された基板パターンのうちの少なくとも1つのフィーチャ特性を測定するように構成された計測ユニット;
測定されたフィーチャ特性の目標フィーチャ特性からの偏差に応じて露光パラメータセットを更新するように構成されたAPCユニット;
露光パラメータセットを更新せずに形成された仮想レジストパターンの補正なしのフィーチャ特性を推定するように構成される演算ユニットと、を備え、前記演算ユニットは、さらに、半導体基板の表面上のサンプリング点についての位置情報を備えるサンプリング計画を修正することにより、前記計測ユニットのフィーチャ特性の測定ストラテジを変更するように構成され、前記フィーチャ特性は前記サンプリング点において測定される、ウエハ製造アセンブリ。 - 演算ユニットは、補正なしのフィーチャ特性から得られた情報に応じて現在の露光パラメータセットを更新するように構成される、請求項8に記載のウエハ製造アセンブリ。
- 演算ユニットは補正なしのフィーチャ特性から、およびウエハコンテキスト情報から得られた情報に応じて、現在の露光パラメータセットを更新するように構成され、ウエハコンテキスト情報は、半導体基板のプロセス履歴に関する情報を含む、請求項9に記載のウエハ製造アセンブリ。
- 演算ユニットは基板グループに割り当てられた半導体基板にのみ基づいて現在の露光パラメータを更新するように構成され、基板グループに割り当てられた半導体基板はウエハコンテキスト情報において少なくとも1つの共通パラメータを共有し、基板グループは半導体基板の真の部分集合を含む、請求項10に記載のウエハ製造アセンブリ。
- 基板グループに割り当てられた半導体基板の補正なしのフィーチャ特性は、全ての半導体基板の補正なしのフィーチャ特性間の相関とは異なる相関を示す、請求項11に記載のウエハ製造アセンブリ。
- 演算ユニットとAPCユニットとを接続するデータインタフェースであって、APCユニットは、演算ユニットから受信した情報に応じて露光パラメータセットを更新するように構成される請求項8に記載のウエハ製造アセンブリ。
- 演算ユニットは第1のサンプリング点数を含む元のサンプリング計画に基づいてウエハモデルの第1のモデル係数を決定し、元のサンプリング計画のサンプリング点の真の部分集合に基づいてウエハモデルの第2のモデル係数を決定し、第1および第2のモデル係数を記述する情報を出力するように構成される請求項8に記載のウエハ製造アセンブリ。
- 演算ユニットはサンプリング計画、自動プロセス制御、およびウエハモデルのうちの少なくとも1つの代替設定のために、仮想レジストパターンの補正なしのフィーチャ特性をシミュレートするように構成される、請求項8に記載のウエハ製造アセンブリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019147243A JP7329386B2 (ja) | 2019-08-09 | 2019-08-09 | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019147243A JP7329386B2 (ja) | 2019-08-09 | 2019-08-09 | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021028652A JP2021028652A (ja) | 2021-02-25 |
JP2021028652A5 JP2021028652A5 (ja) | 2022-08-15 |
JP7329386B2 true JP7329386B2 (ja) | 2023-08-18 |
Family
ID=74666948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019147243A Active JP7329386B2 (ja) | 2019-08-09 | 2019-08-09 | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7329386B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220102118A1 (en) * | 2020-09-30 | 2022-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etch apparatus for compensating shifted overlayers |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027573A (ja) | 2005-07-20 | 2007-02-01 | Canon Inc | 露光装置および露光方法ならびにこれらの露光装置または露光方法を用いたデバイス製造方法 |
WO2007052699A1 (ja) | 2005-11-04 | 2007-05-10 | Nikon Corporation | 解析装置、処理装置、測定装置、露光装置、基板処理システム、解析方法及びプログラム |
JP2009277957A (ja) | 2008-05-16 | 2009-11-26 | Renesas Technology Corp | 半導体デバイスの製造方法および製造システム |
JP2011176309A (ja) | 2010-02-19 | 2011-09-08 | Asml Netherlands Bv | リソグラフィ装置及びデバイス製造方法 |
JP2013153167A (ja) | 2007-04-23 | 2013-08-08 | Kla-Tencor Corp | ウエハー上で実施される測定中のプロセスに関するダイナミック・サンプリング・スキームを生成または実施するための方法ならびにシステム |
JP2014229675A (ja) | 2013-05-21 | 2014-12-08 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 重ね合わせ補正システム |
US20190250516A1 (en) | 2018-02-14 | 2019-08-15 | Qoniac Gmbh | Process Control Method For Lithographically Processed Semiconductor Devices |
-
2019
- 2019-08-09 JP JP2019147243A patent/JP7329386B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027573A (ja) | 2005-07-20 | 2007-02-01 | Canon Inc | 露光装置および露光方法ならびにこれらの露光装置または露光方法を用いたデバイス製造方法 |
WO2007052699A1 (ja) | 2005-11-04 | 2007-05-10 | Nikon Corporation | 解析装置、処理装置、測定装置、露光装置、基板処理システム、解析方法及びプログラム |
JP2013153167A (ja) | 2007-04-23 | 2013-08-08 | Kla-Tencor Corp | ウエハー上で実施される測定中のプロセスに関するダイナミック・サンプリング・スキームを生成または実施するための方法ならびにシステム |
JP2009277957A (ja) | 2008-05-16 | 2009-11-26 | Renesas Technology Corp | 半導体デバイスの製造方法および製造システム |
JP2011176309A (ja) | 2010-02-19 | 2011-09-08 | Asml Netherlands Bv | リソグラフィ装置及びデバイス製造方法 |
JP2014229675A (ja) | 2013-05-21 | 2014-12-08 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 重ね合わせ補正システム |
US20190250516A1 (en) | 2018-02-14 | 2019-08-15 | Qoniac Gmbh | Process Control Method For Lithographically Processed Semiconductor Devices |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220102118A1 (en) * | 2020-09-30 | 2022-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etch apparatus for compensating shifted overlayers |
US12094691B2 (en) * | 2020-09-30 | 2024-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etch apparatus for compensating shifted overlayers |
Also Published As
Publication number | Publication date |
---|---|
JP2021028652A (ja) | 2021-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11714357B2 (en) | Method to predict yield of a device manufacturing process | |
TWI703659B (zh) | 判定程序之校正 | |
US10739685B2 (en) | Process control method for lithographically processed semiconductor devices | |
US8108805B2 (en) | Simplified micro-bridging and roughness analysis | |
CN102737960B (zh) | 用于前馈先进工艺控制的方法和系统 | |
KR102666268B1 (ko) | 웨이퍼 모델 및 웨이퍼 제조 어셈블리를 사용한 웨이퍼 노광 방법 | |
US11366397B2 (en) | Method and apparatus for simulation of lithography overlay | |
US11796978B2 (en) | Method for determining root causes of events of a semiconductor manufacturing process and for monitoring a semiconductor manufacturing process | |
JP7329386B2 (ja) | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 | |
US20230400778A1 (en) | Methods and computer programs for configuration of a sampling scheme generation model | |
TWI781335B (zh) | 先進工藝控制方法及晶片製造元件 | |
US10379447B2 (en) | Method and apparatus for simulation of lithography overlay | |
KR20210018694A (ko) | 리소그래피로 처리된 반도체 장치에 대한 프로세스 제어 방법 | |
CN112346296A (zh) | 用于经光刻加工的半导体器件的工艺控制方法 | |
JP2021527953A (ja) | 装置の動作を説明するパラメータ間の重要な関係の決定 | |
US20240345569A1 (en) | Determining a correction to a process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220804 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7329386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |