-
Gebiet der vorliegenden Erfindung
-
Die
vorliegende Erfindung betrifft im Allgemeinen die Herstellung integrierter
Schaltungen und betrifft dabei den Aufbau einzelner Feldeffekttransistorelemente,
um deren Leistung zu verbessern.
-
Beschreibung des Stands der
Technik
-
Integrierte
Schaltungen enthalten typischerweise eine große Anzahl einzelner Schaltungselemente,
etwa Transistoren, Kondensatoren, Widerstände und dergleichen. Diese
einzelnen Schaltungselemente sind entsprechend dem gewünschten Schaltungsentwurf
elektrisch durch entsprechende Leitungen verbunden, die hauptsächlich in
separaten „Verdrahtungs-” Schichten
ausgebildet sind, die typischerweise als Metallisierungsschichten
bezeichnet werden. Um die Leistungsfähigkeit der integrierten Schaltung
zu verbessern, wird typischerweise die Anzahl der einzelnen Schaltungselemente
erhöht, wodurch
eine komplexere Funktion der Schaltung erreicht wird, wobei damit
einhergehend die Strukturgrößen der
einzelnen Schaltungselemente verringert werden. Im Allgemeinen werden
eine Vielzahl von Prozesstechnologien gegenwärtig eingesetzt, wobei für Logikschaltungen,
etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie gegenwärtig die
vielversprechendste Lösung
auf Grund der besseren Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit,
die Herstellungskosten und/oder die Leistungsaufnahme ist. Während der Herstellung
komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden
Millionen von komplementären
Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren,
in und auf einem geeigneten kristallinen Halbleitermaterial hergestellt,
wobei gegenwärtig
der größte Anteil
der Logikschaltungen auf der Grundlage von Silizium hergestellt
wird. Typischerweise enthält
ein MOS-Transistor, unabhängig
davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet
wird, sogenannte PN-Übergänge, die
an einer Grenzfläche
stark dotierter Drain- und Sourcegebiete mit einem Kanalgebiet gebildet
sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet
ist, wobei das Kanalgebiet zumindest teilweise invers im Vergleich
zu dem Drain- und Sourcegebiet dotiert ist. Die Leitfähigkeit
des Kanalgebiets, die eine wesentliche Bauteilei genschaft darstellt,
da die geringere Stromtreiberfähigkeit
größenreduzierter
Bauelemente zumindest teilweise durch eine erhöhte Leitfähigkeit zu kompensieren ist,
wird durch eine Gateelektrode gesteuert, die über dem Kanalgebiet ausgebildet
und davon durch eine dünne
isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets hängt von
der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine vorgegebene
Abmessung des Kanalgebiets in der Transistorbreitenrichtung – dem Abstand
zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird.
Das Transistorverhalten wird zusätzlich
zu der Leitfähigkeit
auch deutlich von der Fähigkeit
beeinflusst, schnell einen leitenden Kanal in dem Kanalgebiet beim
Anlegen einer spezifizierten Steuerspannung an die Gateelektrode
zu bilden, da für
gewöhnlich
die Transistoren in einem geschalteten Modus betrieben werden, wobei
ein rascher Übergang
von dem leitenden Zustand des Transistors in den gesperrten Zustand
des Transistors und umgekehrt erforderlich ist. Des weiteren müssen andere
Aspekte ebenso in Betracht gezogen werden, wenn ein Transistor für eine Schaltung
mit hoher Leistungsfähigkeit entworfen
wird. Beispielsweise können
statische und dynamische Leckströme
deutlich das Gesamtverhalten einer integrierten Schaltung beeinflussen,
da der erreichbare Betrag an Wärmeabfuhr,
die für
Transistorarchitekturen erforderlich ist, die hohe dynamische und/oder
statische Leckströme
hervorrufen, die maximale praktikable Betriebsfrequenz beschränken können.
-
Mit
Bezug zu 1 wird nunmehr eine typische
Transistorarchitektur eines Feldeffekttransistorelements detaillierter
beschrieben, um deutlicher einige der Probleme zu erläutern, die
bei gegenwärtig verwendeten
Transistorkonzepten angetroffen werden. In 1 umfasst
ein Transistorelement 100 ein Substrat 101, das
ein Halbleitervollsubstrat, etwa ein Siliziumsubstrat, oder ein
beliebiges anderes Substrat repräsentieren
kann, das darauf eine kristalline Halbleiterschicht aufweist, die
typischerweise auf der Grundlage von Silizium für Logikschaltungen hergestellt
werden kann. Das Substrat 101 kann somit als ein Substrat
betrachtet werden, das darauf ein im Wesentlichen kristallines Halbleitergebiet 102 ausgebildet
aufweist, in welchem ein Draingebiet 104 mit einem sogenannten
Erweiterungsgebiet 104e ausgebildet ist. Des weiteren ist
ein Sourcegebiet 103 in dem kristallinen Gebiet 102 gebildet
und enthält
ein Erweiterungsgebiet 103e. Der Bereich, der zwischen den
Erweiterungsgebieten 103e und 104e angeordnet
ist, wird als ein Kanalgebiet 105 bezeichnet, da hier typischerweise
ein leitender Kanal während
des leitenden Zustands des Transistors 100 erzeugt wird, wie
dies später
beschrieben ist. Über
dem Kanalgebiet 105 ist eine Gateelektrodenstruktur 106 angeordnet,
die eine Gateelektrode 107 und Seitenwandab standselemente 108 enthält. Ferner
ist eine Gateisolationsschicht 109 zwischen der Gateelektrode 107 und
dem Halbleitergebiet 102 vorgesehen, um die Gateelektrode 107 elektrischen
von leitenden Gebieten innerhalb des kristallinen Halbleitergebiets 102 zu
isolieren. Im Hinblick auf die Gestaltung und die Materialzusammensetzung
der Gateelektrodenstruktur 106 gilt es anzumerken, dass
die Gateelektrode 107 im Prinzip als eine Leitung betrachtet
werden kann, deren „Breiten-”Abmessung
als Gatelänge 107a bezeichnet
wird, wohingegen die „Länge” der Leitung,
die sich in einer Richtung senkrecht zur Zeichenebene erstreckt,
als die Gate-Breite (in 1 nicht gezeigt) bezeichnet
wird. Die Gateelektrode 107 kann aus einem beliebigen geeigneten
Material aufgebaut sein und ist typischerweise in modernen integrierten
Schaltungen auf Siliziumbasis aus stark dotiertem Polysilizium in
Verbindung mit einem äußerst leitfähigen Metallsilizid,
etwa Nickelsilizid, Kobaltsilizid, und dergleichen gebildet. Abhängig von der
Prozessstrategie und den Entwurfskriterien können jedoch auch andere Materialien,
etwa Metalle verwendet werden. Häufig
weist die Gateelektrodenstruktur 106 Seitenwandabstandselemente 108 auf, die
in Abhängigkeit
der Prozessstrategien ein oder mehrere einzelne Abstandselemente
und Beschichtungen aufweisen, wobei der Einfachheit halber lediglich
eine Beschichtung 108a, die beispielsweise Siliziumdioxid
aufweist, und ein Abstandselement 108, das beispielsweise
Siliziumnitrid aufweist, gezeigt sind. Die Gateisolationsschicht 109 kann
aus einem beliebigen geeigneten isolierenden Material, etwa Siliziumdioxid,
Siliziumnitrid und/oder Materialien mit großem ε aufgebaut sein, um damit die
erforderliche elektrische Isolation zu gewährleisten, während eine
hohe kapazitive Ankopplung an das Kanalgebiet 105 beibehalten
wird. Somit ist für
gut bewährte
Gateisolationsschichten auf Siliziumdioxidbasis eine Dicke der Gateisolationsschicht 109 von
der Größenordnung
einiger Nanometer, beispielsweise 2 nm und weniger, wodurch moderat
hohe statische Leckströme
hervorgerufen werden, die sich auf bis zu ungefähr 30% oder mehr der gesamten
elektrischen Verluste moderner Transistorelemente belaufen können. Andere
Transistoreigenschaften, etwa die Schaltverluste und dergleichen,
werden später
erläutert,
wenn ein typischer Prozessablauf zur Herstellung des Transistors 100 erläutert wird.
-
Während des
Herstellungsprozesses wird das Substrat 101 so behandelt,
um das Halbleitergebiet 102 mit hoher kristalliner Qualität zu bilden,
was durch expitaktisches Aufwachsen und dergleichen erreicht werden
kann. Danach werden Photolithographie-, Ätz- und Abscheideprozesse ausgeführt, um die
Abmessungen des Halbleitergebiets 102 durch Bereitstellen
geeigneter Isolationsstrukturen (nicht gezeigt) zu definieren. Danach
können
Implan tationssequenzen so ausgeführt
werden, um ein oder mehrere Dotierstoffe in dem kristallinen Halbleitergebiet 102 zu
positionieren, um damit ein spezifiziertes vertikales Dotierstoffprofil
(nicht gezeigt) in dem Gebiet 102 herzustellen, das schließlich zu
einem spezifizierten vertikalen Dotierstoffprofil in dem Kanalgebiet 105 führt. Als
nächstes
werden Materialschichten für
die Gateisolationsschicht 109 und die Gateelektrode 107 beispielsweise
durch moderne Oxidations- und/oder Abscheidetechniken für die Gateisolationsschicht
und durch moderne chemische Dampfabscheidung (CVD) bei geringem
Druck für
eine polykristalline Siliziumschicht als ein Gateelektrodenmaterial
gebildet. Danach werden äußerst anspruchsvolle
Photolithographie- und Schrumpfätztechniken
angewendet, um das Gateelektrodenmaterial und die Gateisolationsschicht
zu strukturieren, um damit die Gateelektrode 107 und die
Gateisolationsschicht 109 auf der Grundlage der Entwurfsgatelänge 107a zu
bilden. Danach werden komplexe Implantationsprozesse ausgeführt, um
die Drain- und Sourcegebiete 103, 104 und die
entsprechenden Erweiterungsgebiete 103e, 104e zu
bilden, wobei die Gateelektrode 107 teilweise in Verbindung
mit den Seitenwandabstandselementen 108 als eine Implantationsmaske
dient. Beispielsweise kann gemäß einer
Strategie eine sogenannte Voramorphisierungsimplantation ausgeführt werden,
während
welcher eine Gattung schwerer Ionen, etwa Xenonionen und dergleichen,
in das kristalline Halbleitergebiet 102 implantiert werden,
um damit im Wesentlichen vollständig
das kristalline Gitter bis zu einer spezifizierten Tiefe zu zerstören, was
die Verringerung von Kanalisierungseffekten während der nachfolgenden Implantationsprozesse
unterstützen
kann. Während
der Voramorphisierungsimplantation kann der Ionenstrahl in Bezug
auf eine Richtung 110, die senkrecht zu dem Substrat 101 steht,
geneigt sein, um damit auch einen Bereich des Gebiets 102 zu
amorphisieren, der den Erweiterungsgebieten 103e, 104e entspricht.
Danach kann eine sogenannte Halo-Implantation ausgeführt werden,
in welcher eine Ionengattung eingeführt wird, die das gleiche Leitfähigkeitsverhalten
repräsentiert,
wie es bereits in dem Kanalgebiet 105 besteht, um damit
die Dotierstoffkonzentration dieser Ionengattung innerhalb spezifischer
Halo-Gebiete zu erhöhen,
die als 111 bezeichnet sind. Ähnlich zu der Voramorphisierungsimplantation
kann die Halo-Implantation mit entsprechenden Neigungswinkeln, etwa α und -α, ausgeführt werden,
um die Halo-Gebiete 111 auf der Drainseite und der Sourceseite
zu bilden. Anschließend
kann eine weitere Implantation mit einer Ionengattung ausgeführt werden, die
eine gegensätzliche
Leitfähigkeitsart
in Bezug auf die Halo-Implantation aufweist, um damit die Sourceerweiterung 103e und
die Drainerweiterung 104e zu bilden, wobei möglicherweise
ein zusätzliches
Offset-Abstandselement
(nicht gezeigt) an Seitenwänden
der Gateelektrode 107 vor der Implanta tion gebildet werden
kann. Danach wird das Seitenwandabstandselement 108 gebildet
und kann in einem nachfolgenden Implantationsprozess als eine Implantationsmaske
verwendet werden, um damit die tiefen und stark dotierten Drain-
und Sourcegebiete 104, 103 zu bilden. Danach kann
das Transistorelemente 100 ausgeheizt werden, um die durch
die vorhergehenden Implantationssequenzen eingeführten Dotierstoffe zu aktivieren,
d. h. um eine Diffusion in Gang zu setzen, um damit die Dotierstoffe
an Gitterplätzen
anzuordnen, wobei im Wesentlichen jene Bereiche des Gebiets 102 rekristallisiert
werden, die durch die Voramorphisierung und die nachfolgenden Implantationsprozesse
geschädigt
wurden. Während dieses
Ausheizprozesses tritt eine thermisch hervorgerufene Diffusion der
Dotierstoffe gemäß dem entsprechenden
Konzentrationsgradienten der betrachteten Dotierstoffgattung auf,
wodurch die schließlich erreichte
Größe und die
Eigenschaften der Drain- und Sourcegebiete 104, 103 und
der entsprechenden Erweiterungsgebiete 104e, 103e sowie
die Eigenschaften von PN-Übergängen 103p und 104p im Wesentlichen
bestimmt werden, die als ein Grenzflächenbereich zwischen dem Halo-Implantationsgebiet 111 und
dem entsprechenden Drain- oder Sourcegebiet 104, 103 definiert
sind. Während
der Implantationssequenzen und/oder während des nachfolgenden Ausheizprozesses
wird ein gewisses Maß an Überlappung
erzeugt, die auch als Überlappungsgebiete 103o und 104o bezeichnet
werden, die ebenso das Transistorverhalten merklich beeinflussen.
Danach kann der Herstellungsprozess mit der Ausbildung von Metallisilizidgebieten
in den Drain- und Sourcegebieten 104, 103 und
in der Gateelektrode 107 fortgesetzt werden, woran sich
die Herstellung einer dielektrischen Zwischenschicht und entsprechender
Kontakte zu den Drain- und Sourcegebieten 104, 103 und
der Gateelekrode 107 anschließen. Der Einfachheit halber
sind diese Komponenten in 1 nicht
gezeigt.
-
Während des
Betriebs wird typischerweise eine Versorgungsspannung an das Draingebiet 104 und
das Sourcegebiet 103 angelegt, beispielsweise 2 bis 5 Volt
für typische
CPUs, während
eine entsprechende Steuerspannung an die Gateelekrode 107 angelegt
wird, um damit den Zustand des Kanalgebiets 105 zu definieren.
Für die
folgende Erläuterung wird
der Transistor 100 als ein n-Kanalanreicherungstransistor
betrachtet, in welchem das Kanalgebiet 105 p-dotiert und
die Drain- und Sourcegebiete 104, 103 und die
entsprechenden Erweiterungsgebiete 104e, 103e stark
n-dotiert sind. Für
einen p-Kanalanreicherungstransistor
sind die beteiligten Ladungsträger
und die Leitfähigkeitsart
der Dotierstoffe zu invertieren. Die folgenden Erläuterungen
gelten auch in Prinzip für
Verarmungstransistoren. Somit befindet sich beim Anlegen einer Steuerspannung
an die Gate elektrode 107, die unterhalb einer speziellen Schwellwertspannung
liegt, die u. a. durch das vertikale Dotierstoffprofil in dem Kanalgebiet 105 bestimmt
ist, der Transistor 100 in dem nicht leitenden Zustand,
d. h. der PN-Übergang 104p ist
in Sperrrichtung vorgespannt und somit wird ein Stromfluss von dem
Sourcegebiet 103 durch das Kanalgebiet 105 zu dem
Draingebiet 104 im Wesentlichen unterdrückt. Jedoch kann während des
nicht leitenden Zustandes das große elektrische Feld, das an
dem Überlappungsgebiet 104o vorherrscht,
zu Tunnel-Strömen
in die Gateelektrode 107 führen, insbesondere, wenn die
Gateisolationsschicht 109 moderat dünn ist, wie dies bei modernen
Transistorbauelementen der Fall ist. Diese Ströme können als statische Leckströme betrachtet
werden. Ferner bildet das Überlappungsgebiet 104o in
Verbindung mit der darüber
liegenden Gateelekrode 107 und der Gateisolationsschicht 109 einen
Kondensator, der beim Betrieb des Transistors 100 in einem
geschalteten Modus ständig
zu laden und zu entladen ist.
-
Während des
Anliegens einer Steuerspannung, die über der Schwellwertspannung
liegt, wird ein leitender Kanal in dem Kanalgebiet 105 gebildet, der
sich von dem sourceseitigen Erweiterungsgebiet 103e aufbaut
und an dem drainseitigen Erweiterungsgebiet 104e endet.
Für das
Ausbilden des leitenden Kanals, der in dem vorliegenden Falle durch Elektronen
erzeugt wird, ist das Überlappungsgebiet 103o sowie
der relativ steile Konzentrationsgradient des PN-Übergangs 103p,
der durch die erhöhte
Dotierstoffkonzentration des Halo-Gebiets 111 hervorgerufen wird,
vorteilhaft, um einen hohen Strom im leitenden Zustand zu erreichen.
Im Gegensatz dazu kann der steile Konzentrationsgradient an dem PN-Übergang 104p zu erhöhten Strömen in das
Substrat 101 führen,
d. h. in tieferliegende kristalline Bereiche des Gebiets 102,
die schließlich
durch einen entsprechenden Körper-
bzw. Substratkontakt abgeführt
werden, so dass die dynamischen Leckströme bei einem größeren Strom
im leitenden Zustand ebenso ansteigen können. Ferner können während des
Erzeugens des leitenden Kanals die parasitären Kapazitäten, die durch die Überlappgebiete 104o, 103o hervorgerufen
werden, hohe Ströme
zum Umladen des parasitären
Kondensators erfordern und können
damit den Beginn des leitenden Zustands verzögern, wodurch die Anstiegs-
und Abfallzeiten während
des Schaltvorganges beeinträchtigt
werden.
-
Wie
aus der vorhergehenden Erläuterung deutlich
wird, wird zusätzlich
zu der gesamtgeometrischen Konfiguration des Transistors 100,
etwa der Transistorlänge
und der -breite sowie den Materialzusammensetzungen, den Dotierstoffkonzentrationen und
dergleichen, die schließlich
erreichte Transistorleistungsfähigkeit
auch durch die laterale und vertikale Do tierstoffprofilierung innerhalb
des Halbleitergebiets 102 deutlich beeinflusst. Auf Grund
der ständig weitergehenden
Größenreduzierung
von Transistorelementen, das zu ständig höheren Arbeitsgeschwindigkeiten
führt,
ist eine entsprechende Gestaltung der Drain- und Sourcearchitektur
wichtig, um nicht unnötig
Leistungsvorteile auf Grund der erhöhten statischen und dynamischen
Verluste und der parasitären
Kapazitäten
aufzuheben, die durch Reduzieren der Strukturgrößen gewonnen wurden.
-
Die
WO 2004/040655 A2 offenbart
einen Transistor mit asymmetrischen Source- und Drainerweiterungsgebieten
und asymmetrischen Halogebieten.
-
Die
US 6 255 174 B1 offenbart
Verfahren zum Herstellen von MOS-Transistoren mit einer Zweischritthaloimplantation,
wobei ein Implantationsschritt senkrecht zur Substratoberfläche und
ein Implantationsschritt unter einem Neigungswinkel ausgeführt wird.
-
Die
DE 102 61 307 A1 offenbart
symmetrische Transistoren mit verspannungsinduzierenden Schichten.
-
Angesichts
der obigen Situation besteht dennoch ein Bedarf für eine verbesserte
Technik, die verbesserte Drain- und Sourceausgestaltungen ermöglicht,
um damit ein erhöhtes
Gesamtleistungsverhalten äußerst größenreduzierter
Transistorelemente zu erreichen.
-
Überblick über die Erfindung
-
Die
vorliegende Erfindung hat die Aufgabe, eine Technik anzugeben, die
es ermöglicht,
das Transistorverhalten zu verbessern, indem die Halo-Implantation
und die Erweiterungsimplantation in einer asymmetrischen Weise in
Bezug auf ein Drain- und Sourcegebiet durchgeführt werden, um damit eine höhere Stromtreiberfähigkeit
bereitzustellen, während
statische und dynamische Leckströme
sowie parasitäre
Kapazitäten
verringert werden.
-
Beispielsweise
wird in einigen Ausführungsformen
das Dotierstoffprofil an der Sourceseite beispielsweise durch geneigte
Implantationen erzeugt, so dass die Ausbildung eines leitenden Kanals
verbessert wird, wodurch die Stromtreiberfähigkeit des Transistors erhöht wird.
Gleichzeitig kann das Dotierstoffprofil an der Drainseite so eingestellt
werden, um eine geringere Überlappung,
um damit geringere parasitäre
Kapazitäten
und/oder geringere dynamische Leckströme zu erhalten. Dies kann durch
eine asymmetrische Ausgestaltung des Halo-Gebiets und der Erweiterungsgebiete
erreicht werden.
-
Die
Aufgabe der vorliegenden Erfindung wird durch das Verfahren gemäß Anspruch
1 und die Vorrichtungen der Ansprüche 15 und 16 gelöst.
-
Kurze Beschreibung der Zeichnungen
-
Weitere
Ausführungsformen
der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert
und gehen deutlicher aus der folgenden detaillierten Beschreibung
hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird;
es zeigen:
-
1 schematisch
eine Querschnittsansicht einer typischen konventionellen Architektur
eines Feldeffekttransistors mit symmetrisch ausgebildeten Halo-
und Drain- und Sourcegebieten;
-
2a bis 2d schematisch
Querschnittsansichten eines Transistorelements mit einer asymmetrischen
Gestaltung des Halo-Gebiets und der Drain- und Sourcegebieten gemäß anschaulicher Ausführungsformen
der vorliegenden Erfindung; und
-
3a bis 3d schematisch
Querschnittsansichten eines Halbleiterbauelements während diverser
Herstellungsphasen zur Herstellung mehrerer Transistorelemente mit
einer asymmetrischen Halo-, Drain- und Sourcegestaltung.
-
Detaillierte Beschreibung
der Erfindung
-
Die
vorliegende Erfindung beruht auf dem Konzept, dass das Transistorerhalten
verbessert werden kann, indem das Halo-Gebiet und die Source-Erweiterung
entsprechend so gestaltet werden, um eine verbesserte Stromtreiberfähigkeit
bereitzustellen, während
die Drain-Erweiterung speziell so gestaltet werden kann, um die Überlappungskapazität zu verringern.
Ferner wird der Konzentrationsgradient an den PN-Übergängen so
angepasst, um die dynamischen Leckströme zu verringern. Dazu kann der
Konzentrationsgradient an dem drainseitigen PN-Übergang so gebildet und gestaltet
werden, dass dieser geringer ist im Vergleich zu dem sourceseitigen
PN-Übergang,
indem die Halo-Dotierstoffkonzentration auf der Drainseite entsprechend
verringert wird oder indem sogar im Wesentlichen ein Halo- Implantationsgebiet
auf der Drainseite vollständig
vermieden wird. Durch entsprechendes Modifizieren der Implantationssequenzen
auf der Grundlage eines grundlegendes Transistoraufbaus für eine gegebene Technologie
kann daher das Transistorverhalten deutlich verbessert werden, während dennoch
ein hohes Maß an
Kompatibilität
mit dem konventionellen Prozessablauf für diese spezielle Technologie beibehalten
wird. Mit Bezug zu den 2a bis 2d und 3a bis 3d werden
nun weitere anschauliche Ausführungsformen
der vorliegenden Erfindung detaillierter beschrieben.
-
2a zeigt
schematisch eine Querschnittsansicht eines Transistorelements 200 während eines anfänglichen
Herstellungsstadiums. Das Transistorelement 200 umfasst
ein Substrat 201, das ein Halbleitervollsubstrat, ein isolierendes
Substrat mit einer darauf ausgebildeten kristallinen Halbleiterschicht, und
dergleichen repräsentieren
kann. Beispielsweise kann das Substrat 201 ein Siliziumvollsubstrat
repräsentieren,
das darauf beispielsweise als einen oberen Bereich davon, ein kristallines
Halbleitergebiet 202 aufweist, was Silizium, Silizium/Germanium
und dergleichen aufweisen kann. Das Substrat 201 kann auch
als ein SOI-(Silizium
auf Isolator) Substrat vorgesehen sein, wobei das Halbleitergebiet 202 eine Siliziumschicht
repräsentieren
kann, die darin, mit Ausnahme von Dotierstoffen, andere Materialien, etwa
Germanium, Kohlenstoff, und dergleichen enthalten kann. Es sollte
auch beachtet werden, dass die vorliegende Erfindung auch gleichermaßen auf ein
beliebiges geeignetes Halbleitermaterial, etwa Galliumarsenid, Germanium
oder andere III-V oder II-VI-Halbleitermaterialien
angewendet werden kann, obwohl der Hauptanteil der Logikschaltungen
gegenwärtig
auf der Grundlage von Silizium hergestellt wird. Des weiteren sollte
beachtet werden, dass der Begriff „MOS” oder „CMOS” so zu verstehen ist, dass er
jede Technologie umschließt,
in der Feldeffekttransistoren verwendet werden, unabhängig von
der speziellen Transistorgestaltung. Eine Gatelektrode 207 mit
einer Gatelänge 207a,
die aus einem beliebigen geeigneten Material, etwa Polysilizium
in Bauelementen auf Siliziumbasis hergestellt sein kann, ist über dem
Halbleitergebiet 202 ausgebildet und ist davon durch eine
Gateisolationsschicht 209 getrennt. Wie zuvor erläutert ist,
ist die Materialzusammensetzung der Gateisolationsschicht 209 nicht
notwendigerweise auf Oxide eingeschränkt, sondern kann ein beliebiges
isolierendes Material enthalten, das die gewünschten Isolationseigenschaften
in Verbindung mit Prozesskompatibilität und Permittivitätseigenschaften
aufweist. Zum Beispiel kann die Gateisolationsschicht 209 aus
Stickstoff angereichertem Siliziumdioxid, Siliziumdioxid, Siliziumnitrid
oder anderen dielektrischen Materialien möglicherweise in Verbindung
mit einem oder mehreren der vorhergehenden Materialien aufgebaut
sein. Die Abmessungen der Gateelektrode 208, beispielsweise
die Gatelänge 207a,
und die Dicke der Gateisolationsschicht 209 können entsprechend
den Entwurfserfordernissen festgelegt werden und sind im Wesentlichen
durch die Entwurfsregeln für
eine spezifizierte Technologie bestimmt. Beispielsweise kann in
modernen Transistorelementen die Gatelänge 207a in der Größenordnung
von 50 nm oder sogar darunter liegen, wobei die Dicke der Gateisolationsschicht 209 im
Bereich von 1,5 bis 2,0 nm liegen kann, wenn die Materialzusammensetzung
auf der Grundlage von Siliziumdioxid erfolgt. Es sollte jedoch beachtet
werden, dass die Prinzipien und die technische Lehre, die hierin vorgestellt
werden, unabhängig
von den speziellen Bauteilabmessungen sind und somit kann die vorliegende
Erfindung auch vorteilhaft in Verbindung mit weniger anspruchsvollen
Transistorbauelementen praktiziert werden.
-
In
dem Halbleitergebiet 202 ist ein Kanalgebiet 205 definiert,
wobei die Position des Kanalgebiets 205 durch die Lage
der Gateelektrode 207 bestimmt ist. Des weiteren ist ein
Halo-Gebiet 211 in dem
Halbleitergebiet 202 in der Nähe eines sourceseitigen Bereichs 207s der
Gateelektrode 207 gebildet, während das Halbleitergebiet 202 im
Wesentlichen kein Halo-Gebiet
in der Nähe
eines drainseitigen Bereichs 207d aufweist. Stattdessen
kann ein Implantationsgebiet 211d beabstandet von dem drainseitigen
Bereich 207d ausgebildet sein. Es sollte beachtet werden,
dass das Halo-Gebiet 211 durch eine erhöhte Dotierstoffkonzentration
im Vergleich zu der Dotierstoffkonzentration in dem Kanalgebiet 205 definiert
ist, wie dies auch mit Bezug zu den Halo-Gebieten 111 in 1 erläutert ist.
-
Ein
typischer Prozessablauf zur Herstellung des Transistorelements 200,
wie es in 2a gezeigt ist, kann im Wesentlichen
die gleichen Prozessschritte im Hinblick auf die Gateelektrode 207 und
die Gateisolationsschicht 209 aufweisen, wie sie zuvor mit
Bezug zu dem Transistor 100 in 1 beschrieben
sind. Somit können
nach der Herstellung der Gateelektrode 207 Offsetabstandselemente 212 auf
der Grundlage gut etablierter Techniken zur Herstellung von Abstandselementen
gebildet werden, die beispielsweise die konforme Abscheidung eines
speziellen Materials, etwa Siliziumdioxid oder Siliziumnitrid und
einen nachfolgenden anisotropen Ätzprozess beinhalten.
Es sollte beachtet werden, dass die Abmessungen des Offset-Abstandselements 212 so festgelegt
werden können,
um eine gewünschte maskierende
Wirkung während
eines nachfolgenden Implantationsprozesses zur Bildung von Source-
und Drainerweiterungsgebieten zu erhalten, wie dies nachfolgend
mit Bezug zu 2b beschrieben ist. In der in 2a gezeigten
Ausführungsform
wird das Transistorelement 200 einem Ionenimplantationsprozess 220 unterzogen,
wobei die Offset-Abstandselemente 212 vor
der Ionenimplantation 220 gebildet werden können, wohingegen
in anderen Ausführungsformen
die Offset-Abstandselemente 212 nach dem Implantationsprozess 220 gebildet
werden. Während
der Implantation 220 wird ein im Wesentlichen paralleler
Ionenstrahl auf das Halbleitergebiet 202 mit einem von
Null verschiedenen Neigungswinkel in Bezug auf eine Richtung 210 gelenkt,
die senkrecht zu der Oberfläche
des Substrats 201 steht. In einigen Ausführungsformen
kann der Neigungswinkel so festgelegt werden, um die spezifizierten
Ionengattungen deutlich unter die Gateelektrode 207 an dem
sourceseitigen Bereich 207s anzuordnen, wodurch das Halo-Gebiet 211 gebildet
wird, während die
Gateelektrode 207 den Bereich in der Nähe des drainseitigen Bereichs 207d maskiert
ist, wodurch das Implantationsgebiet 211d gebildet wird.
In 2a wird ein Neigungswinkel, der als α1 bezeichnet
ist, ausreichend groß gewählt, um
eine moderat große Überlappung
des Halo-Gebiets 211 mit der Gateelektrode 207 zu
erreichen.
-
Eine
Variation des Neigungswinkels und/oder der Implantationsdosis und/oder
der Implantationsenergie kann während
der Implantation 220 ausgeführt werden. Beispielsweise
kann in einem ersten Schritt der Neigungswinkel α1 in Verbindung mit einer entsprechend
hohen Dosis und einer geringen Implantationsenergie angewendet werden,
um damit ein flaches Dotierstoffprofil zu erreichen, das eine gewünschte Überlappung
mit der Gateelektrode 207 bewirkt. Danach kann ein zweiter
Implantationsschritt unter Anwendung eines kleineren Neigungswinkels α2 mit entsprechend
angepassten Implantationsparameter, d. h. einer reduzierten Dosis
und einer erhöhten
Implantationsenergie, ausgeführt
werden, um die gewünschte
Tiefe des Halo-Gebiets 211 zu erhalten. In anderen Ausführungsformen
können mehrere
unterschiedliche Implantationsschritte ausgeführt werden, oder der Neigungswinkel
kann kontinuierlich variiert werden, wobei die Zeitdauer, während der
das Bauelement 200 dem Ionenstrahl mit einem spezifizierten
Neigungswinkel ausgesetzt ist, variiert werden kann. Des weiteren
können
die Dosis und/oder die Energie in einer zeitabhängigen Weise verändert werden,
um ein gewünschtes
komplexes Dotierstoffprofil in der lateralen und vertikalen Richtung
für das
Halo-Gebiet 211 zu erhalten. Bekanntlich hängt die
Eindringtiefe einer speziellen Ionengattung von der Implanta tionsenergie,
der Materialart, mit der die eindringenden Ionen Wechselwirken,
und, für
ein kristallines Zielmaterial, zu einem gewissen Maß von dem
Neigungswinkel in Bezug auf kristalline Hauptachsen und Hauptebenen
auf Grund der Kanalisierungswirkungen ab. Eine Ausbreitung in Kanälen von Ionen
kann auftreten, wenn der eintreffende Ionenstrahl im Wesentlichen
zu einer Hauptachse oder Ebene des Kristallgitters ausgerichtet
ist, so dass das mittlere Potential der kristallographischen Achse oder
Ebene zu einer deutlich erhöhten
Eindringtiefe im Vergleich zu einem im Wesentlichen amorphen Material
des gleichen Typs führt.
Daher kann in einigen Ausführungsformen
eine Voramorphisierungsimplantation vor einer Halo- oder Erweiterungsimplantation
ausgeführt
werden, wie dies auch mit Bezug zu 3a beschrieben
ist. In anderen Ausführungsformen
können
die moderat großen
Neigungswinkel α1 oder α2 während der
Halo-Implantation 220 geeignet sein, um im Wesentlichen
Kanalisierungseffekte zu reduzieren, da der Ionenstrahl der Implantation 220 im
Wesentlichen Kristallorientierungen mit hohem Index „sieht”, so dass
die Wechselwirkung des Kristallgebiets 202 mit den eindringenden
Ionen ähnlich
zu einem Material mit geringer räumlicher
Ordnung ist.
-
Anzumerken
ist, dass die Implantationsparameter für die Implantation 220 effizient
gewonnen werden können,
indem entsprechende Simulationen ausgeführt werden, für die geeignete
Computerprogramme gut erhältlich
sind. Beispielsweise können auf
der Grundlage der Simulationsergebnisse entsprechende Testparameter
ermittelt und als eine Basis für
Test- und Produktionsprozesse
verwendet werden. Die Parameter können dann durch entsprechende
Testergebnisse fein eingestellt werden, oder durch Messdaten von
beispielsweise elektrischen Testabläufen fertiggestellter Transistorbauelemente überwacht
werden.
-
2b zeigt
schematisch das Transistorelement 200 während einer weiteren Ionenimplantation 221 zur
Bildung eines Erweiterungsgebiets 203e in der Nähe des sourceseitigen
Bereichs 207s und eines Drainerweiterungsgebiets 204e in
der Nähe
des drainseitigen Bereichs 207d. Wie in 2b gezeigt ist,
kann die Implantation 221 ausgeführt werden, indem zumindest
während
einer spezifizierten Zeitdauer ein Neigungswinkel β verwendet
wird, um eine zweite Ionengattung mit einem erforderlichen Leiffähigkeitsverhalten
näher an
der Gateelektrode 207 zu deponieren, oder um sogar ein
gewünschtes
Maß an Überlappung
an dem sourceseitigen Bereich 207s vorzusehen, während im
Wesentlichen die Ausbildung eines Überlappungsgebiets an dem drainseitigen
Bereich 207d vermieden wird. In einigen Ausführungsformen
kann der Neigungswinkel β variiert
werden – kontinuierlich
oder schrittwei se – mit
einer entsprechenden Anpassung der Implantationsenergie und Dosis,
um damit ein gewünschtes
komplexes laterales und vertikales Konzentrationsprofil für die Erweiterungsgebiete 203e und 204e zu
erzeugen. Zum Beispiel kann die Implantation 221 eine Implantationsdauer
mit einem Neigungswinkel von 0 oder sogar einem negativen Wert enthalten,
wenn ein gewisses Maß an Überlappung
an dem drainseitigen Bereich 207d erwünscht ist. Vorzugsweise wird
die Implantation 221 so ausgeführt, um eine asymmetrische
Gestalt des Erweiterungsgebiets zu erzeugen, in welchem das Erweiterungsgebiet 203e näher an der
Gateelektrode 207 angeordnet ist, oder so, dass eine Überlappung
erreicht wird, die deutlich größer ist als
eine Überlappung,
die an dem drainseitigen Bereich 207d hervorgerufen wird.
In einer speziellen Ausführungsform
wird im Wesentlichen keine Überlappung
für das
Erweiterungsgebiet 204e während der Implantation 221 erzeugt.
Ferner ist in speziellen Ausführungsformen
der gemittelte Neigungswinkel β der
Implantation 221 größer als
der gemittelte Neigungswinkel α der
Implantation 220, so dass das Erweiterungsgebiet 204e nicht
durch das invers dotierte Gebiet 221d „überkompensiert” wird.
Ferner kann der Neigungswinkel β so
festgelegt werden, um einen Bereich 204r mit geringerer
Dotierstoffkonzentration an dem Erweiterungsgebiet 204e auf
Grund eines gewissen Maskierungseffektes eines oberen Bereichs 207r der
Gateelektrode 207 zu erzeugen. Folglich kann die Implantationsdosis
ausreichend hoch gewählt
werden, um die erforderliche hohe Dotierstoffkonzentration in dem
Erweiterungsgebiet 203e zu erreichen, wodurch die Konzentration
des Halo-Gebiets 211 in der erforderlichen Weise überkompensiert
wird, während
lediglich eine moderat hohe Dotierstoffkonzentration in dem Gebiet 204r bereitgestellt.
-
In
anderen Ausführungsformen,
wenn zwei oder mehrere Implantationsschritte während der Implantation 221 ausgeführt werden,
kann der wesentliche Anteil der Ionengattung unter einem geeigneten Neigungswinkel β eingeführt werden,
während
der Neigungswinkel und die Dosis dann verringert werden können, um
das Gebiet 204r mit moderat hoher Dotierstoffkonzentration
zu erzeugen, wobei der Abstand des Gebiets 204r von der
Gateelektrode 207 durch Festlegen des reduzierten Neigungswinkels eingestellt
werden kann. Wenn beispielsweise das Offset-Abstandselement 212 im
Hinblick auf einen minimalen Abstand des Gebiets 204r von
der Gateelektrode 207 vorgesehen ist, kann der Neigungswinkel β nach der
Herstellung einer gewünschten
asymmetrischen grundlegenden Ausgestaltung des Erweiterungsgebiets
auf Null verringert werden bei einer entsprechend reduzierten Implantationsdosis,
um damit die moderat hohe Konzentration in dem Gebiet 204r zu
erhalten, während
dennoch die erforderliche hohe Konzentration in dem Gebiet 203e beibehalten bleibt.
-
Hinsichtlich
der Implantationsparameter für die
Implantation 221 gelten die gleichen Kriterien, wie sie
zuvor für
die Implantation 220 dargelegt sind. Es sollte ferner beachtet
werden, dass in einigen Ausführungsformen
die Implantation 221 vor der Implantation 220 ausgeführt werden
kann. Des weiteren kann die Reihenfolge der Implantationen mit unterschiedlichen
Neigungswinkeln entsprechend den Prozesserfordernissen variiert
werden.
-
2c zeigt
schematisch den Transistor 200 in einem weiteren fortgeschrittenen
Herstellungsstadium. Hierbei umfasst der Transistor 200 Seitenwandabstandselemente 208,
die eine Beschichtung 208a aufweisen und die an Seitenwänden der
Gateelektrode 207 ausgebildet sind. Die Gateelektrode 207 in
Verbindung mit der Gateisolationsschicht 209 und Seitenwandabstandselementen 208 und
Beschichtungen 208a können
als eine Gateelektrodenstruktur 206 bezeichnet werden.
Es sollte beachtet werden, dass die Gateelektrodenstruktur 206 eine beliebige
Art einer Gateelektrode mit einem oder mehreren Abstandselementen
und Beschichtungen repräsentieren
kann, wie sie für
die weitere Profilierung der Dotierstoffkonzentration in dem Gebiet 202 und/oder
für die
Herstellung von Metallsilizidgebieten in einer selbstjustierenden
Weise und/oder für
die Bildung epitaktisch aufgewachsener Halbleitergebiete an dem
drainseitigen Bereich 207d und dem sourceseitigen Bereich 207s,
wenn eine Transistorarchitektur mit erhöhten Drain- und Sourcegebieten
betrachtet wird, erforderlich sind. Des weiteren soll die Gateelektrodenstruktur 206 jede
Konfiguration mit einschließen,
in der ein oder mehrere Seitenwandabstandselemente zeitweilig in
der Gatelektrodenstruktur 206 ausgebildet sind und in einem
späteren
Herstellungsstadium entfernt werden. Das Transistorelement 200 unterliegt
einem weiteren Ionenimplantationsprozess 222, um das tiefe
Draingebiet 204 und das tiefe Sourcegebiet 203 zu
bilden, während
die Seitenwandabstandselemente 208 in Kombination mit der
Gateelektrode 207 als eine Implantationsmaske fungieren.
Als Folge der Ionenimplantation 222 wird das Erweiterungsgebiet 203e im
Wesentlichen unter dem Seitenwandabstandselement 208 beibehalten
und ein Bereich des Gebiets 204r wird im Wesentlichen unterhalb
des Seitenwandabstandselements 208 an dem drainseitigen
Bereich 207d bewahrt. Somit zeigt das Erweiterungsgebiet 203e eine gewünschte Dotierstoffkonzentration,
um damit einen gewünschten
steilen Konzentrationsgradienten in Verbindung mit dem Halo-Gebiet 211 zu
bilden, während
das Gebiet 204r an der Drainseite einen moderat steilen
Gradienten auf Grund des mehr oder weniger Fehlens des Halo-Implantationsgebiets
und der reduzierten Dotierstoffkonzentration, die während der
Erweiterungsimplantation 221 eingeführt wurde, aufweist.
-
Der
Herstellungsvorgang für
das Bauelement 200, wie es in 2c gezeigt
ist, kann im Wesentlichen die gleichen Prozesse umfassen, wie sie zuvor
mit Bezug zu 1 beschrieben sind, wobei der
Herstellungsprozess für
die Seitenwandabstandselemente 208 von der speziellen Transistorarchitektur
abhängen
kann, wie dies zuvor erläutert
ist.
-
2d zeigt
schematisch das Transistorelement 200 in einem weiteren
fortgeschrittenen Herstellungsstadium. In 2d ist
das schließlich
erhaltene Dotierstoffprofil gezeigt, mit Ausnahme von geringen Änderungen
auf Grund der thermisch hervorgerufenen Diffusion in nachfolgenden
Herstellungsprozessen, nachdem das Bauelement, das in 2c gezeigt
ist, einem Ausheizprozess unterzogen worden ist, um damit die Dotierstoffe
zu aktivieren und auch um zumindest teilweise Gitterschäden zu reparieren,
die durch die Implantationen hervorgerufen wurden. Während des
Ausheizprozesses findet auch ein gewisses Maß an Diffusion statt, das dann
die Position der PN-Übergänge 203p und 204p in
Bezug auf die Gatelektrode 207 bestimmt. Hierbei ist der Dotierstoffkonzentrationsgradient,
d. h. der Übergang
von einer spezifischen Dotierstoffkonzentration einer Leitfähigkeitsart
zu einer Dotierstoffkonzentration einer entgegengesetzten Leitfähigkeitsart,
an dem PN-Übergang 203p auf
Grund einer moderat hohen Konzentration in dem Erweiterungsgebiet 203e der ersten
Leitfähigkeitsart
und auf Grund der moderat hohen Konzentration in dem Halo-Gebiet 211 der
inversen Leitfähigkeitsart
hoch. Ferner definiert der PN-Übergang 203p einen Überlappungsbereich 203o an
dem sourceseitigen Bereich 207s, der deutlich größer als
eine Überlappung
ist, die durch den PN-Übergang 204p definiert
ist. Es sollte beachtet werden, dass in speziellen Ausführungsformen
gar keine Überlappung
oder sogar ein gewisser Abstand zwischen dem PN-Übergang 204p und der
Gateelektrode 207 definiert ist. Anders ausgedrückt, die Überlappungsgebiete 203o und 204o können in
Bezug auf die Elektrodenstruktur 206 definiert werden,
wodurch eine asymmetrische Gestaltung bzw. ein asymmetrischer Aufbau
eindefiniert wird, wobei in Betracht zu ziehen ist, dass die räumliche
Relation der entsprechenden PN-Übergänge zu der
Gateelektrode 207 eigentlich die Eigenschaft ist, die im
Wesentlichen das Transistorverhalten beeinflusst, wenn von einer Überlappung
gesprochen wird. Ferner ist der Konzentrationsgradient an dem PN-Übergang 204p deutlich
steiler im Vergleich zu dem PN-Übergang 203p auf
Grund des Fehlens des Halo-Gebiets und/oder auf Grund einer reduzierten
Dotierstoffkonzentration in dem Gebiet 204r.
-
Es
gilt also: Es wird eine Transistorgestaltung bereitgestellt, die
eine asymmetrische Gestalt in Bezug auf die Lage der PN-Übergänge des
Drain- und des Sourcegebiets 204, 203 in Bezug
auf die Gateelektrode 207 aufweist, und die auch eine asymmetrische
Konfiguration in Bezug auf den Konzentrationsgradienten an den entsprechenden
PN-Übergängen aufweist.
Insbesondere der Überlappungsbereich 203o an
dem sourceseitigen Bereich 207s liefert in Verbindung mit
einem steilen Konzentrationsgradienten eine erhöhte Stromtreiberfähigkeit,
während
das Fehlen oder die geringere Größe einer Überlappung
an dem drainseitigen Bereich 207d für eine geringere parasitäre Kapazität sorgt,
wodurch das Schaltverhalten verbessert und auch statische Leckströme verringert
werden. Ferner kann der moderat steile Konzentrationsgradient an
dem PN-Übergang 204p deutlich
die dynamischen Leckströme verringern.
Wie aus der obigen Erläuterung
deutlich wird, können
die relevanten Parameter, die im Wesentlichen das Transistorverhalten
bestimmen, etwa die Größe des Überlappungsbereichs 203o,
der Wert der Dotierstoffgradienten an den PN-Übergängen 203p und 204p,
sowie die Gesamtdotierstoffkonzentration in den Erweiterungsgebieten 203e und 204r, durch
die Prozessparameter der Implantationen 220 und 221 zusätzlich zu
anderen Aspekten, und zwar geeignete festliegende Abmessungen von
Abstandselementen, etwa der Offset-Abstandselemente 212 und
der Seitenwandabstandselemente 208, gesteuert werden. Somit
kann auf der Grundlage gut etablierter Prozesstechniken das Transistorverhalten
für eine
gegebene grundlegende Transistorarchitektur deutlich verbessert
werden, während
die Prozesskomplexität
im Vergleich zu einem standardmäßigen Prozessablauf,
wie er beispielsweise mit Bezug zu 1 beschrieben
ist, nicht unnötig
erhöht
wird.
-
Mit
Bezug zu den 3a bis 3d werden nunmehr
weitere anschauliche Ausführungsformen der
vorliegenden Erfindung beschrieben, wobei zwei oder mehrere Transistorbauelemente
nicht miteinander fluchten und/oder wobei zwei oder mehr unterschiedliche
Transistorarten unterschiedlich gestaltete Drain- und Sourcegebiete
erhalten.
-
In 3a umfasst
ein Halbleiterbauelement 350 ein erstes Transistorelement 300n und
ein zweites Transistorelement 300p während eines frühen Herstellungsstadiums.
Die Transistorelemente 300n und 300p können unterschiedlich
orientierte Bauelemente und/oder unterschiedliche Transistorarten und/oder
Transistoren an unterschiedlichen Positionen auf dem gleichen Chip,
die weit voneinander beabstandet sind, repräsentieren, oder die Transistoren können Bauelemente
auf unterschiedlichen Chipgebieten eines Substrats 301 rep räsentieren.
In der gezeigten Ausführungsform
kann der Transistor 300n einen n-Kanaltransistor und der Transistor 300p einen
p-Kanaltransistor repräsentieren,
die zusammen ein komplementäres
Transistorpaar definieren. Somit kann eine Isolationsstruktur 351 zur
Trennung der beiden Transistorelemente vorgesehen sein. Des weiteren
ist eine Lackmaske 352 so gebildet, um den Transistor 300p abzudecken
und den Transistor 300n freizulegen. Das Bauelement 350 unterliegt
einem Ionenbeschuss 324, um im Wesentlichen amorphisierte
Gebiete 313 in einem Halbleitergebiet 302 des
Transistors 300n zu bilden, während ein entsprechendes Gebiet 302 des
Transistors 300p im Wesentlichen nicht durch den Ionenbeschuss 324 beeinflusst
ist. Während
der Implantation 324 kann eine Gateelektrode 307,
die auf einer Gateisolationsschicht 309 des Transistors 300n ausgebildet
ist, in Verbindung mit Offset-Abstandselementen 312 als eine
Implantationsmaske dienen, während
die entsprechende Gateelektrode 307, die Gateisolationsschicht 309 und
die Offset-Abstandselemente 312 des Transistors 300p von
der Lackmaske 352 geschützt
sind. In einigen Ausführungsformen
kann die Implantation 324 mit einem Neigungswinkel ausgeführt werden,
um damit ein spezielles laterales Profil des im Wesentlichen amorphisierten
Gebiets 313 unterhalb der Gateelektrode 307 des
Transistors 300n zu erzeugen. In anderen Ausführungsformen
kann die Implantation 324 im Wesentlichen ohne Neigungswinkel
ausgeführt
werden, um ein amorphisiertes Gebiet zu erzeugen, wie es beispielsweise
auf der rechten Seite des Transistors 300n gezeigt ist. Wenn
eine asymmetrische Form des im Wesentlichen amorphisierten Gebiets 313 nicht
erforderlich ist, oder wenn der zweite Transistor 300p die
gleiche Art an asymmetrischer Konfiguration für ein im Wesentlichen amorphisiertes
Gebiet empfangen soll, kann die Lackmaske 352 weggelassen
werden und die Implantation 324 kann auf die gleiche Weise
für die
Transistoren 300n und 300p durchgeführt werden.
-
Wie
zuvor erläutert
ist, können
in nachfolgenden Halo-Implantationen und Erweiterungsimplantationen
moderat große
Neigungswinkel verwendet werden, so dass für eine entsprechende Implantation die
Kanalwirkung ausreichend unterdrückt
ist. Folglich kann in einigen Ausführungsformen die Maske 352 weggelassen
werden und es kann eine im Wesentlichen nicht geneigte Implantation
während
des Ionenbeschusses 324 ausreichend sein, um das im Wesentlichen
amorphisierte Gebiet 313 zu erzeugen, wie es auf der rechten
Seite des Transistors 300n gezeigt ist, um den Transistor 300p und
den Transistor 300n zu erzeugen. Somit kann in diesem Falle
die Implantation 324 für
beide Transistoren 300n, 300p gleichzeitig durchgeführt werden.
-
Hinsichtlich
des Herstellungsprozesses, der für
die Herstellung des Bauelements 350 erforderlich ist, wie
es in 3a gezeigt ist, können die
gleichen Prozesse ausgeführt
werden, wie sie zuvor mit Bezug zu 1 und den 3a bis 3d beschrieben
sind. Ferner kann die Isolationsstruktur 351 entsprechend
gut etablierter Techniken zur Herstellung flacher Grabenisolationen
gebildet werden, und die Lackmaske 352 kann entsprechend
einer Photolithographietechnik gebildet werden, wie sie bereits
für das
Bilden konventionell gestalteter Transistorelemente für komplementäre Transistorpaare
bekannt ist.
-
3b zeigt
schematisch das Bauelement 350 nach dem Ende einer weiteren
Implantationssequenz einschließlich
einer geneigten Halo-Implantation und einer geneigten Erweiterungsimplantation, ähnlich wie
dies mit Bezug zu den 2a und 2b beschrieben
ist. Dabei kann die gleiche Lackmaske 352 den zweiten Transistor 300p schützen, oder
wenn die Implantation 324 für beide Transistoren gleichzeitig
durchgeführt
wird, kann die Lackmaske 352 vor der Halo-Implantation
und der Erweiterungsimplantation gebildet werden. Somit ist ein
Erweiterungsgebiet 303e an einer Sourceseite und ein Erweiterungsgebiet 304e einschließlich eines
Gebiets 304r mit reduzierter Dotierstoffkonzentration an einer
Drainseite des Transistors 300n gebildet. Ferner ist ein
Halo-Gebiet 311 an der Sourceseite ausgebildet. Hinsichtlich
den Eigenschaften der Gebiete 311, 303e, 304e und 304r gelten
die gleichen Kriterien, wie sie zuvor mit Bezug zu 2e erläutert sind. Danach
kann die Lackmaske 352 entfernt werden.
-
3c zeigt
das Bauelement 350 schematisch nach dem Bilden einer zweiten
Lackmaske 353, die den Transistor 300n abdeckt
und den Transistor 300p freilegt. Des weiteren kann eine
Implantationssequenz in ähnlicher
Weise ausgeführt
worden sein, wie dies mit Bezug zu dem Transistor 300n beschrieben
ist, wobei in einigen Ausführungsformen,
wie gezeigt, die Orientierung des entsprechenden Neigungswinkels
geändert
werden kann, wenn die Lackmaske 353 eine Höhe aufweist,
die ansonsten zu einem unerwünschten
Ioneneinfang führen
kann, wenn der Transistor 300p von der linken Seite aus
beschossen wird, wie dies für
den Transistor 300n gezeigt ist. In anderen Ausführungsformen
können
jedoch die Höhe
der Lackmaske 353 und die entsprechenden Neigungswinkel
kompatibel sein, so dass die gleiche Art an Asymmetrie für den Transistor 300p hervorgerufen
wird. Somit kann nach dem Ende der Implantationssequenz der Transistor 300p ebenso
das im Wesentlichen a morphisierte Gebiet 313, die Erweiterungsgebiete 303e, 304e, 304r und
das Halo-Gebiet 311 aufweisen.
-
Danach
kann die Lackmaske 353 entfernt werden und die weitere
Bearbeitung kann fortgesetzt werden, indem ein oder mehrere geeignete
Abstandselemente an Seitenwänden
der Gateelektroden 307 des ersten und des zweiten Transistors 300n und 300p gebildet
werden. Danach können
entsprechende Lackmasken, etwa die Masken 352 und 353 gebildet
und entsprechende Implantationsprozesse ausgeführt werden, um tiefe Drain-
und Sourcegebiete zu bilden, wie dies auch mit Bezug zu 2c beschrieben
ist.
-
3d zeigt
schematisch das Bauelement 350 während einer letzten Implantation 322 mit
einer Lackmaske 354, die das erste Transistorelement 300 abdeckt,
das zuvor bereits einer Ionenimplantation zur Ausbildung tiefer
Drain- und Sourcegebiete 303 und 304 unterzogen
worden ist. In ähnlicher
Weise sind tiefe Drain- und Sourcegebiete 303 und 304 durch
die Implantation 322 in dem zweiten Transistorelement 300p gebildet.
Danach kann die Lackmaske 354 entfernt werden und geeignet
gestaltete Ausheizzyklen können
ausgeführt
werden, um die Dotierstoffe zu aktivieren und um Gitterschäden auszuheilen,
um damit das letztendliche laterale und vertikale Dotierstoffprofil
für den
ersten und den zweiten Transistor 300n und 300p zu
erhalten. Wie aus der vorhergehenden Erläuterung deutlich wird, kann
die asymmetrische Gestaltung des ersten und des zweiten Transistors 300n und 300p für jeden
der Transistoren unterschiedlich eingestellt werden, um das Transistorverhalten
individuelle für
jeden Transistor zu verbessern. Dazu können die entsprechenden Implantationsparameter
individuell jeweils für
den ersten und den zweiten Transistor 300n, 300p angepasst
werden. Beispielsweise können
die Größe einer Überlappung
an den Sourcegebieten des ersten und des zweiten Transistors 300n, 300p sowie
die entsprechenden Konzentrationsgradienten unterschiedlich eingestellt
werden. Das gleiche gilt für
die Position des PN-Übergangs
an den Drainseiten der Transistoren und für entsprechenden Konzentrationsgradienten.
In einigen Ausführungsformen
können
die Implantationsprozesse zur Herstellung der entsprechenden Erweiterungsgebiete 303e, 304e und
der Halo-Gebiete 311 als eine Ein-Schritt-Implantation
mit einem geeigneten Neigungswinkel ausgeführt werden, wodurch ein hohes
Maß an
Kompatibilität
mit dem konventionellen Prozessablauf erreicht wird, während dennoch
eine deutliche Verbesserung des Leistungsverhaltens der einzelnen
Transistoren erreicht wird. In anderen Ausführungsformen können die
Implantationszyklen so gestaltet sein, um vertikale und laterale
Dotierstoffprofile zu optimieren, wie es auch mit Bezug zu den 2a und 2b erläutert ist.
D. h., der Neigungswinkel und/oder die Dosismengen und/oder die
Energie kann in einer zeitabhängigen
Weise variiert werden. Ferner sollte beachtet werden, dass die Transistoren 300n und 300p unterschiedlich
orientierte Transistoren repräsentieren können, d.
h. die Gateelektroden 307 können einen Winkel, etwa 90°, zueinander
definieren, wobei die Transistoren 300n und 300p Transistoren
der gleichen oder unterschiedlicher Art repräsentieren können. Folglich kann die asymmetrische
Gestaltung der vorliegenden Erfindung für jeden der Transistoren verwirklicht
werden, indem die entsprechenden Chip- oder Substratbereiche abgedeckt
werden. Somit können
auch Ungleichförmigkeiten
im Leistungsverhalten, die durch Messen eines oder mehrerer vorhergehender
Substrate erkannt werden, zumindest teilweise kompensiert werden,
indem eine entsprechend gestaltete Lackmaske vorgesehen wird, um das
Bauteilverhalten für
unterschiedliche Substratpositionen unterschiedlich einzustellen.