-
GEGENSTAND DER ERFINDUNG
-
Die
vorliegende Erfindung betrifft, im allgemeinen die Herstellung von
integrierten Schaltungen und debei ein Verfahren zur Herstellung
einer Halbleiterstruktur, wobei Dotierstoffprofile benachbart zu einem
auf einem Substrat ausgebildeten Strukturelement erzeugt werden.
-
BESCHREIBUNG DES STANDS DER
TECHNIK
-
Integrierte
Schaltungen umfassen eine große
Anzahl individueller Schaltungselemente, wie beispielsweise Transistoren,
Kapazitäten
und Widerstände.
Diese Elemente sind intern miteinander verbunden, um komplexe Schaltungen
wie etwa Speichereinrichtungen, Logikeinrichtungen und Mikroprozessoren
zu bilden. Zur Verbesserung der Leistung integrierter Schaltungen
ist eine Reduzierung der Strukturelementgrößen von Nöten. Zusätzlich zu einer Erhöhung der
Arbeitsgeschwindigkeit auf Grund geringerer Verzögerungen in der Signalausbreitung, ermöglichen
verringerte Strukturelementgrößen eine Erhöhung der
Anzahl funktionaler Elemente in dem Schaltkreis, um dessen Funktionalität zu erweitern.
-
Die 1b zeigt
eine schematische Querschnittsansicht eines Feldeffekttransistors 100 gemäß dem Stand
der Technik. Ein Substrat 101 umfasst ein aktives Gebiet 102.
Flache Grabenisolierungen 103, 104 isolieren das
aktive Gebiet 102 von den benachbarten Schaltungselementen.
Eine Gate-Elektrode 106 ist über dem Substrat 101 ausgebildet
und durch eine Gate-Isolationsschicht 105 von dem Substrat 101 isoliert.
Seitenwandabstandhalterelemente 117, 118 grenzen
an die Gate-Elektrode 106.
-
Zusätzlich umfasst
der Feldeffekttransistor 100 ein erweitertes Sourcegebiet 109,
ein erweitertes Draingebiet 110, ein Sourcegebiet 112 und
ein Draingebiet 113. Ein Bereich des erweiterten Sourcegebietes 109,
das als „Sourceerweiterung" bezeichnet wird und
ein Bereich des erweiterten Draingebietes 110, das als „Drainerweiterung" bezeichnet wird,
dehnen sich unterhalb der Seitenwandabstandhalterelemente 117 und 118 aus
und sind neben der Gate-Elektrode 106 angeordnet.
-
Im
Folgenden ist ein Verfahren zur Herstellung eines Feldeffekttransistors 100 mit
Bezug auf die 1a und 1b beschrieben.
-
Die 1a zeigt
eine schematische Querschnittsansicht des Feldeffekttransistors 100 zu
Beginn des Fertigungsprozesses.
-
Zuerst
können
die Grabenisolierungen 103, 104 und das aktive
Gebiet 102 in dem Substrat 101 ausgebildet werden.
Danach werden die Gate-Isolationsschicht 105 und die Gate-Elektrode 116 über dem
Substrat 102 ausgebildet. Diese Strukturen können unter
Verwendung fortgeschrittener Verfahren der Ionenimplantation, Abscheidung,
Oxidation, und Photolithographie ausgebildet werden.
-
Insbesondere
kann die Gate-Elektrode 106 durch photolithographisches
Strukturieren einer über dem
Substrat 101 und der Gate-Isolationsschicht 105 abgeschiedenen
Materialschicht ausgebildet werden. Das dem Fachmann gut bekannte
Photolithographie-Verfahren umfasst Abscheiden einer Lackschicht über dem
Substrat 101 und Belichten der Lackschicht.
-
Nach
dem Ausbilden der Gate-Elektrode 106 können durch Implantieren von
Ionen eines Dotierstoffmaterials in das Substrat 101 das
erweiterte Sourcegebiet 109 und das erweiterte Draingebiet 110 neben
der Gate-Elektrode 106 ausgebildet werden. Außerhalb
des Feldeffekttransistors 100 liegende Substratteile 101,
die nicht dotiert werden, werden durch eine Photo-Lackschicht (nicht
gezeigt), die für die
Ionenabsorption ausgebildet ist, bedeckt.
-
Nach
dem Ausbilden des erweiterten Sourcegebietes 109 und des
erweiterten Draingebietes 110 werden die Seitenwandabstandhalterelemente 117, 118 gebildet.
Zu diesem Zweck kann eine Schicht 111 aus Abstandhaltermaterial
in konformer Weise über
dem Substrat 101 abgeschieden werden, z. B. mit Hilfe einer
chemischen Dampfabscheidung (CVD). Das Abstandhaltermaterial kann
Siliziumdioxid und/oder Siliziumnitrid umfassen. Bei der konformen
Abscheidung ist eine lokale Dicke der abgeschiedenen Schicht im
Wesentlichen unabhängig von
einer lokalen Neigung der Oberfläche,
auf der sie abgeschieden ist. Inbesondere weist die Schicht 101 im
Wesentlichen eine gleiche Dicke auf horizontalen Oberflächen, wie
in etwa auf der Oberfläche
des Substrats 101 und der oberen Fläche der Gate-Elektrode 106,
und auf vertikalen Oberflächen,
wie in etwa auf den Seitenflächen
der Gate-Elektrode 106, auf.
-
Die 1b zeigt
eine schematische Querschnittsansicht des Feldeffekttransistors 100 zu
einem späteren
Zeitpunkt des Herstellungsprozesses.
-
Die
Schicht des Abstandhaltermaterials 111 wird anisotrop geätzt. Beim
anisotropen Ätzvorgang ist
eine Ätzrate
in einer vertikalen Richtung größer als eine Ätzrate in
einer horizontalen Richtung. Somit werden Bereiche der Schicht des
Abstandhaltermaterials 111, deren Oberfläche im Wesentlichen
horizontal ist, wie in etwa Bereiche der Schicht 111 auf der
oberen Fläche
der Gate-Elektrode 106 oder auf der Oberfläche des
Substrats 101, schneller entfernt als geneigte Bereiche
der Schicht 111. Insbesondere werden Bereiche der Schicht 111,
deren Oberfläche im
Wesentlichen horizontal ist, schneller entfernt als Bereiche der
Schicht 111, deren Fläche
im Wesentlichen vertikal ist, wie beispielsweise Bereiche der Schicht 111 auf
den Seitenflächen
der Gate-Elektrode 106.
-
Das Ätzen der
Schicht 111 aus dem Abstandhaltermaterial wird nach dem
Entfernen der Bereiche der Schicht 111 mit einer horizontalen
Fläche
beendet. Aufgrund des langsameren Entfernens der Bereiche der Schicht 111 mit
einer vertikalen Oberfläche verbleiben
Rückstände dieser
Bereiche auf dem Substrat und bilden die Seitenwandabstandhalterelemente 117, 118,
die neben der Gate-Elektrode 106 angeordnet sind. In einigen
Beispielen der Verfahrenausbildung eines Feldeffekttransistors gemäß dem Stand
der Technik können
die Seitenwandabstandhalterelemente 117, 118 Teil
einer sich berührenden Seitenwandabstandhalterstruktur,
die die Gate-Elektrode 106 umläuft, sein.
-
Nach
der Ausbildung der Seitenwandabstandhalterelemente 117, 118 können das
Sourcegebiet 112 und das Draingebiet 113 durch
Implantation von Ionen aus einem Dotierstoffmaterial gebildet werden.
Die Seitenwandabstandhalter 117, 118 absorbieren
die auf den Seitenwandabstandhaltern 117, 188 auftreffenden
Ionen. Somit kann das Sourcegebiet 112, das Draingebiet 113 in
einem größeren Abstand
zu der Gate-Elektrode 106 als das erweiterte Sourcegebiet 109 und
das erweiterte Draingebiet 110 gebildet werden. Dies ermöglicht die
Ausbildung eines gestuften Dotierstoffprofils, wobei das Dotierstoffprofil
unterhalb der Seitenwandabstandhalter 117, 118 in
der Nähe
der Gate-Elektrode 106 relativ flach
ist und in dem Sourcegebiet 112 und dem Draingebiet 113 tiefer
wird, die in einem größeren Abstand zu
der Gate-Elektrode ausgebildet sind. Dem Fachmann ist bekannt, dass
dadurch die Kurzkanaleffekte verringert werden können und somit die Leistung
des Feldeffekttransistors 100 im Vergleich zu einem Transistor,
bei dem sich das Sourcegebiet 112 und das Draingebiet 113 zu
der Gate-Elektrode 106 hin ausdehnt, verbessert werden
kann.
-
In
weiteren Verfahrensbeispielen zur Herstellung eines Feldeffekttransistors
gemäß dem Stand
der Technik können
weitere Seitenwandabstandhalter neben den Seitenwandabstandhaltern 117, 118 gebildet
und weitere Implantationen von Dotierstoffionen zur Erzeugung komplexerer
Dotierstoffprofile durchgeführt
werden.
-
Schließlich kann
ein Ausheizprozess zur Aktivierung der Dotierstoffe in dem aktiven
Gebiet 102, dem erweiterten Sourcegebiet 109,
dem erweiterten Draingebiet 110, dem Sourcegebiet 112,
und dem Draingebiet 113 durchgeführt werden.
-
Ein
Problem des Verfahrens zur Herstellung eines Feldeffekttransistors
aus dem Stand der Technik besteht darin, dass bei jedem zur Herstellung
der Seitenwandabstandhalter 117, 118 ausgeführten Prozessschritte
Inhomogenitäten über der
Oberfläche
des Substrats 101 sowie zwischen dem Bearbeiten der unterschiedlichen
Substrate auftreten können.
Somit können
sich zwischen den Dotierstoffprofilen in Feldeffekttransistoren,
die in unterschiedlichen Bereichen des Substrats 101 gebildet
sind, und zwischen den Dotierstoffprofilen der Feldeffekttransistoren,
die aus unterschiedlichen Substraten gebildet sind, Änderungen
ergeben. Unterschiedliche Dotierstoffprofile können jedoch unterschiedliche
Eigenschaften der individuellen Feldeffekttransistoren enthalten.
Dies wiederum kann die Reproduzierbarkeit des Verfahrens zur Herstellung
eines Feldeffekttransistors gemäß dem Stand
der Technik nachteilig beeinflussen.
-
Ein
weiteres Problem des Verfahrens zur Herstellung eines Feldeffekttransistors
gemäß dem Stand
der Technik besteht darin, dass ein Verlust von Silizium in dem
Substrat 101 sowie ein Verlust von Material der Flachgrabenisolationen 103, 104 während der
Entfernung der Seitenwandabstandhalter 117, 118 auftreten
können.
Dies kann auch zu einem Verlust der Dotierstoffe in Gebieten, die
sich in der Nähe
der Gate-Elektrode 106 befinden, führen.
-
Ein
noch weiteres Problem bei dem Verfahren zur Herstellung eines Feldeffekttransistors
gemäß dem Stand
besteht darin, dass die Seitenwandabstandhalter 117, 118 in
der Nähe
der Gate-Elektrode 106 viel Raum einnehmen. Aufgrund der
Verringerung der Größe des Feldeffekttransistors 100 ist
es wünschenswert,
diesen Raum für
unterschiedliche Zwecke zu nutzen, wie beispielsweise zur Ausbildung
elektrischer Verbindungen zu dem Feldeffekttransistor 100,
oder es ist wünschenswert, eine
spannungserzeugende Schicht in der Nähe der Gate-Elektrode 106 auszubilden.
Dem Fachmann ist bekannt, dass spannungserzeugende Schichten zur Bereitstellung
einer Druck- oder Zugspannung in einem Kanalgebiet des Feldeffekttransistors 100 unterhalb
der Gate-Elektrode 106 ausgebildet werden kann, wodurch
die Mobilität
der Elektronen und/oder Löcher
in den Kanalgebieten verbessert werden kann.
-
Somit
wurde vorgeschlagen, die Seitenwandabstandhalter 117, 118 nach
der Bildung des Sourcegebietes 112 und des Draingebietes 113 zu entfernen.
Dies kann mit Hilfe eines Ätzprozesses, der
selektiv das Abstandhaltermaterial entfernen kann, erzielt werden.
Für das
Entfernen der Seitenwandabstandshalter 117, 118 benötigt man
jedoch weitere Prozessschritte, die die Komplexität bei der Herstellung
des Feldeffekttransistors 100 erhöhen können. Außerdem kann der Feldeffekttransistor 100 während des Ätzprozesses
beschädigt
werden.
-
Es
ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung
einer Halbleiterstruktur, mit verschiedenen Dotierprofilen ohne
die Verwendung von Abstandshaltern bereitzustellen.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Erfindungsgemäß wird diese
Aufgabe durch ein Verfahren zur Ausbildung einer Halbleiterstruktur nach
Anspruch 1 gelöst.
-
Ausführungsformen
der Erfindung sind in den abhängigen
Ansprüchen
definiert.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die
Erfindung wird anhand der nachfolgenden ausführlichen Beschreibung unter
Bezugnahme der begleitenden Zeichnungen erläutert wobei:
-
1a und 1b schematische
Querschnittsansichten eines Feldeffekttransistors während eines
Fertigungsschrittes gemäß dem Stand
der Technik zeigen;
-
2a bis 2c schematische
Querschnittsansichten einer Halbleiterstruktur während eines Fertigungsschrittes
gemäß einer
Ausführungsform
der vorliegenden Erfindung zeigen;
-
3a und 3b schematische
Querschnittsansichten einer Halbleiterstruktur während eines Herstellungsschrittes
gemäß einer
weiteren Ausführungsform
der vorliegenden Erfindung zeigen;
-
4 eine
schematische Querschnittsansicht einer Halbleiterstruktur während eines
Herstellungsschrittes gemäß einer
noch weiteren Ausführungsform
der vorliegenden Erfindung zeigt; und
-
5a bis 5d schematische
Querschnittsansichten einer Halbleiterstruktur während eines Herstellungsschrittes
gemäß einer
noch weiteren Ausführungsform
der vorliegenden Erfindung zeigen.
-
AUSFÜHRLICHE
BESCHREIBUNG DER ERFINDUNG
-
In
einer Ausführungsform
ist die vorliegende Erfindung auf Verfahren zur Herstellung einer
Halbleiterstruktur ohne Abstandshalter ausgerichtet, wobei dotierte
Bereiche, die Bereiche mit einem unterschiedlichen Dotierstoffprofil
und/oder unterschiedlicher Tiefe umfassen, benachbart zu einem über einem
Substrat ausgebildeten Strukturelement ausgebildet sind.
-
Zu
diesem Zweck weist das Strukturelement eine Länge auf, die größer als
eine gewünschte
Endlänge
des Strukturelements ist, und es wird ein erster Ionen-Implantationsschritt
zum Zuführen
erster Dotierstoffionen in das Substrat durchgeführt. Das Strukturelement kann
einen Teil der ersten Dotierstoffionen, die auf dem Strukturelement
auftreffen, absorbieren. Somit werden im Wesentlichen keine Dotierstoffionen
in einem Bereich des Substrats unterhalb des Strukturelements eingeführt, wohingegen erste
Dotierstoffionen, die neben dem Strukturelement auftreffen, in das
Substrat eingeschlossen werden. Somit wird ein erstes dotiertes
Gebiet neben dem Strukturelement ausgebildet.
-
Danach
wird die Länge
des Strukturelements verringert, beispielsweise mit Hilfe eines Ätzprozesses.
Somit werden Bereiche des Substrats, die von dem Strukturelement
während
des ersten Ionen-Implantationsschrittes bedeckt waren, freigelegt.
Danach wird ein zweiter Ionen-Implantationsschritt zum Zuführen zweier
Dotierstoffionen in das Substrat durchgeführt, um ein zweites dotiertes
Gebiet neben dem Strukturelement auszubilden. Bei dem zweiten Ionen-Implantationsschritt
werden Ionen, die auf das Strukturelement auftreffen, absorbiert.
Da jedoch die Länge
des Strukturelements verringert wurde, werden Ionen in Bereiche
des Substrats eingeführt,
die durch das Strukturelement in dem ersten Ionen-Implantationsschritt
bedeckt waren. Somit bilden die zweiten Dotierstoffionen, die in
dem Substrat eingeschlossen sind, ein zweites dotiertes Gebiet,
das sich weiter in die Richtung des Strukturelements erstreckt als
das erste dotierte Gebiet.
-
In
einigen Ausführungsformen
der vorliegenden Erfindung kann das Strukturelement eine Gate-Elektrode
eines Feldeffekttransistors sein, das erste dotierte Gebiet kann
ein Sourcegebiet und/oder Draingebiet des Feldeffekttransistors
umfassen, und das zweite dotierte Gebiet kann ein erweitertes Sourcegebiet
und/oder ein erweitertes Draingebiet des Feldeffekttransistors umfassen.
Bei derartigen Ausführungsformen
können
die zweiten Dotierstoffionen in einer geringeren Tiefe als die ersten
Dotierstoffionen implantiert werden, und die Menge sowie die Energie
der zweiten Dotierstoffionen können
sich von der Menge und der Energie der ersten Dotierstoffionen unterscheiden.
Beispielsweise kann die Menge der zweiten Dotierstoffionen kleiner
als die Menge der ersten Dotierstoffionen, und die Energie des zweiten
Dotierstoffionen kleiner als die Energie der ersten Dotierstoffionen
sein. Somit können
Source- und Draingebiete ähnlich
zu dem Sourcegebiet 112, dem Draingebiet 113,
dem erweiterten Sourcegebiet 109 und dem erweiterten Draingebiet 110 des
Feldeffekttransisitors 100, die zuvor mit Bezug auf die 1a und 1b beschrieben
wurden, ohne die Verwendung von Seitenwandabstandhaltern ausgebildet
werden.
-
Vorteilhafterweise
können
somit der Aufwand bei der Herstellung einer Halbleiterstruktur,
die Feldeffekttransistoren umfasst, und die Anzahl der Prozessschritte
in einem sensiblen Bereich der Fertigung verringert werden. Dies
kann zur Verbesserung der Stabilität der Feldeffekttransistoren
beitragen.
-
Weitere
Ausführungsformen
der vorliegenden Erfindung werden mit Bezug auf die 2a bis 2c beschrieben.
-
Die 2a zeigt
eine schematische Querschnittsansicht einer Halbleiterstruktur 200,
wobei ein Feldeffekttransistor in einer ersten Stufe eines Fertigungsprozesses
gemäß einer
Ausführungsform der
vorliegenden Erfindung gebildet werden soll.
-
Die
Halbleiterstruktur 200 umfasst ein Halbleitersubstrat 201,
das in einigen Ausführungsformen der
vorliegenden Erfindung Silizium umfassen kann. In dem Substrat 201 wird
ein aktives Gebiet 202 ausgebildet. Flachgrabenisolationen 203, 204,
die Teil einer zusammenhängenden
Isolationsstruktur sein können,
isolieren das aktive Gebiet 202 elektrisch von anderen
Schaltungselementen (nicht gezeigt), die in der Halbleiterstruktur 200 ausgebildet
sind. Das aktive Gebiet 201 und die Flachgrabenisolationen 203, 204 können mit
Hilfe von Ionen-Implantationsverfahren, Ätzverfahren, Abscheideverfahren und/oder
Oxidationsverfahren, die dem Fachmann gut bekannt sind, ausgebildet
werden.
-
Eine
Gate-Isolationsschicht 205 kann über der Halbleiterstruktur 200 ausgebildet
werden. In einigen Ausführungsformen
der vorliegenden Erfindung kann die Gate-Isolationsschicht 205 Siliziumdioxid
umfassen. In weiteren Ausführungsformen
kann die Gate-Isolationsschicht 205 Siliziumnitrid, Siliziumoxinitrid
oder ein weiteres dielektrisches Material, das dem Fachmann bekannt
ist, umfassen. Die Gate-Isolationsschicht 205 kann mit
Hilfe bekannter Abscheidetechniken, wie beispielsweise eine chemische
Dampfabscheidung und/oder eine Plasma unterstützte chemische Dampfabscheidung,
gebildet werden. In Ausführungsformen
der vorliegenden Erfindung, bei denen die Gate-Isolationsschicht 205 Siliziumdioxid
und das Substrat 201 Silizium umfassen, kann die Gate-Isolationsschicht 205 mit
Hilfe von dem Fachmann bekannten Oxidationstechniken, wie in etwa
eine schnelle thermische Oxidation oder eine Oxidation in einem
Ofen, die Sauerstoff verwendet, gebildet werden.
-
Über der
Halbleiterstruktur 200 wird ein Strukturelement, das in
einigen Ausführungsformen der
vorliegenden Erfindung eine Gate-Elektrode 206 sein kann,
ausgebildet. Zu diesem Zweck wird eine Schicht eines Gate-Elektrodenmaterials,
wie in etwa polykristallines Silizium über der Gate-Isolationsschicht 205,
beispielsweise mit Hilfe eines chemischen Dampfabscheideverfahrens
und/oder einer Plasma unterstützten
chemischen Dampfabscheidung, abgeschieden werden. Danach kann die Schicht
des Gate-Elektrodenmaterials
strukturiert werden. Zu diesem Zweck wird eine Hartmaske 207 über Bereichen
der Halbleiterstruktur 200, an denen die Gate-Elektrode 206 ausgebildet
werden soll, gebildet.
-
Die
Hartmaske 207 kann ein Maskenmaterial wie in etwa Siliziumdioxid,
Siliziumnitrid und/oder Siliziumoxinitrid umfassen. In einigen Ausführungsformen
der vorliegenden Erfindung können
die Hartmaske 207 und die Gate-Isolationsschicht 205 aus einem
unterschiedlichen Material gebildet sein. Zur Bildung der Hartmaske 207 wird
eine Schicht des Maskenmaterials über der Schicht des Gate-Elektrodenmaterials
gebildet. Folglich kann die Schicht des Maskenmaterials mit Hilfe
von Photolithographieverfahren, die dem Fachmann bekannt sind, strukturiert werden.
-
Die
Hartmaske 207 kann eine erste Länge 230 aufweisen,
wobei die erste Länge 230 eine
laterale Ausdehnung der Maske 207 in eine Längsrichtung,
die im Wesentlichen parallel zu der Oberfläche des Substrats 201 verläuft, angibt.
Danach wird ein Ätzprozess
zum selektiven Entfernen von Bereichen der Schicht des Gate-Elektrodenmaterials,
die nicht durch die Hartmaske 207 bedeckt sind, durchgeführt. Ein
in dem Ätzprozess
verwendetes Ätzmittel
ist so beschaffen, dass das Gate-Elektrodenmaterial selektiv entfernt
wird und die Hartmaske 207 sowie die Gate-Isolationsschicht 205 im
Wesentlichen intakt bleibt. Somit schützt die Hartmaske 207 Bereiche
der Schicht des Gate-Elektrodenmaterials vor Beeinträchtigungen
durch das Ätzmittel
und die Gate-Isolationsschicht 205 schützt das Substrat 201 vor
Beeinträchtigungen
durch das Ätzmittel.
Der Ätzprozess kann
ein anisotroper Ätzprozess
sein, wie beispielsweise ein bekannter Trockenätzprozess. Somit kann ein Entfernen
von Bereichen der Schicht eines Gate-Elektrodenmaterials unterhalb
der Maske 207 im Wesentlichen vermieden werden und es kann
eine Gate-Elektrode 206 mit einer Länge, die im Wesentlichen gleich
der ersten Länge 230 ist,
gebildet werden. Die Gate-Isolationsschicht 205 kann als Ätzstoppschicht
dienen, die Bereiche des Substrats 201 unterhalb der Gate-Isolationsschicht 205 vor
Beeinträchtigungen
durch das Ätzmittel,
das in dem anisotropen Ätzprozess
verwendet wird, schützt.
-
Die
Schicht aus Gate-Elektrodenmaterial kann in einer lateralen Richtung
im Wesentlichen homogen sein. Insbesondere kann die Schicht aus Gate-Elektrodenmaterial
in Längsrichtung
im Wesentlichen homogen sein. Somit kann die Gate-Elektrode 206 in
Längsrichtung
auch im Wesentlichen homogen sein.
-
Nach
dem Bilden der Gate-Elektrode 206 kann ein erster Ionen-Implantationsschritt
durchgeführt
werden. In dem ersten Ionen-Implantationsschritt kann die Halbleiterstruktur 200 mit
einem ersten Dotierstoffionenstrahl bestrahlt werden. Die ersten
Dotierstoffionen können
Ionen eines Dotierstoffmaterials, das dem Fachmann bekannt ist,
wie beispielsweise Borionen und/oder Arsenionen umfassen.
-
Während des
ersten Ionen-Implantationsschrittes absorbieren die Gate-Elektrode 206 und
die Maske 207 Ionen, die auf der Gate-Elektrode 206 und/oder
der Maske 207 auftreffen. Somit sind Bereiche des Substrats 201 unterhalb
der Gate-Elektrode 206 vor dem Bestrahlen mit den ersten
Dotierstoffionen geschützt.
-
Ionen,
die auf andere Bereichen des Substrats 201 als die der
Gate-Elektrode 206 und der Hartmaske 207 auftreffen,
können
jedoch in dem Substrat 201 eingeschlossen werden. Somit
kann ein dotiertes Sourcegebiet 212 und dotiertes Draingebiet 213 neben
der Gate-Elektrode 206 ausgebildet
werden. Eine Tiefe des Sourcegebietes 212 und des Draingebietes 213 kann
durch Einstellen einer Ionenmenge und einer Ionenenergie in dem
ersten Ionen-Implantationsschritt gesteuert werden. In einigen Ausführungsformen
der vorliegenden Erfindung ist die Ionenmenge und die Ionenenergie
im Wesentlichen gleich zu einer Ionenenergie und einer Ionenmenge, die
bei der Herstellung des Sourcegebietes 112 und des Draingebietes 113 in
dem Herstellungsschritt gemäß dem Stand
der Technik, wie zuvor mit Bezug auf die 1a und 1b beschrieben,
verwendet wurden.
-
Die 2b zeigt
eine schematische Querschnittsansicht der Halbleiterstruktur 200 in
einem weiteren Stadium des Verfahrens gemäß der vorliegenden Erfindung.
-
Die
Länge der
Gate-Elektrode 206 kann verringert werden. Die Verringerung
der Länge
der Gate-Elektrode 206 umfasst eine Verringerung der Länge der
Hartmaske 207. Zu diesem Zweck kann ein Ätzprozess
ausgeführt
werden. Bei dem Ätzprozess
kann die Halbleiterstruktur 200 einem Ätzmittel zum selektiven Entfernen
des Maskenmaterials 207 ausgesetzt werden, wobei das Material
der Gate-Elektrode 206, die Gate-Isolationsschicht 205 und
die Flachgrabenisolationen 203, 204 im Wesentlichen
intakt bleiben. Somit kann die Gate-Isolationsschicht 205 das
Substrat 201 vor Beeinträchtigungen durch das Ätzmittel
schützen.
-
Der
zur Verringerung der Länge
der Maske 207 verwendete Ätzprozess kann im Wesentlichen isotrop
sein, oder kann einen anisotropen Ätzprozess mit einem relativ
niedrigen Anisotropiegrad umfassen. Somit werden die Seitenflächen 260, 261 der Hartmaske 207 geätzt und
die Maske 207 erhält
eine zweite Länge 231,
die kleiner als die erste Länge 230 ist.
In dem Ätzprozess
kann auch eine Dicke der Maske 207 verringert werden. Die
Verringerung der Dicke der Maske 207 kann beim Ausbilden
der Schicht aus Maskenmaterial berücksichtigt werden, die eine
Dicke aufweist, die so beschaffen ist, dass nach der Verringerung
der Länge
der Maske 207 eine ausreichende Dicke der Maske 207 erzielt
wird.
-
Eine
schematische Querschnittsansicht der Halbleiterstruktur zu einem
späteren
Zeitpunkt des Verfahrens gemäß der vorliegenden
Erfindung ist in der 2c gezeigt.
-
Nach
der Reduzierung der Länge
der Maske 207 wird ein anisotroper Ätzprozess zum selektiven Entfernen
des Materials der Gate-Elektrode 206 durchgeführt, wobei
die Materialien der Maske und der Gate-Isolationsschicht 205 im
Wesentlichen intakt bleiben. In einigen Ausführungsformen der vorliegenden
Erfindung kann der anisotrope Ätzprozess im
Wesentlichen identischen zu dem zuvor beschriebenen Ätzprozess
sein, der bei der Bildung der Gate-Elektrode 206 verwendet
wurde. In dem anisotropen Ätzprozess
schützt
die Maske 207 Bereiche der Gate-Elektrode 206 unterhalb
der Maske 207 vor Beeinträchtigungen durch das Ätzmittel.
Benachbart zu dem Sourcegebiet 212 und dem Draingebiet 213 ausgebildete
Bereiche der Gate-Elektrode 206, die nicht von der Maske 207 bedeckt
sind, können
jedoch in dem anisotropen Ätzprozess
entfernt werden. Somit erhält
die Gate-Elektrode 206 eine reduzierte Länge, die
in etwa gleich zu der zweiten Länge 231 der
Maske 207 sein kann. Die Gate-Isolationsschicht 205 kann
als Ätzstoppschicht
dienen, und das Substrat 201 vor Beeinträchtigungen
durch das Ätzmittel
schützen.
-
Nach
der Reduzierung der Länge
der Gate-Elektrode 206 wird ein zweiter Ionen-Implantationsschritt
ausgeführt.
In dem zweiten Ionen-Implantationsschritt wird die Halbleiterstruktur 200 mit
Ionen eines zweiten Dotierstoffes bestrahlt. Die zweiten Dotierstoffe
können
dem Fachmann bekannte Dotierstoffe, wie beispielsweise Arsen oder
Bor, sein. Die Gate-Elektrode 206 und die Maske 207 absorbieren Ionen
des zweiten Dotierstoffes, die darauf auftreffen. Somit werden im
Wesentlichen keine zweiten Dotierstoffionen den Bereichen des Substrats 201 unterhalb
der Gate-Elektrode 206 eingebracht.
-
Es
können
jedoch zweite Dotierstoffionen den Bereichen des Substrats 201 neben
der Gate-Elektrode 206 zugeführt werden. Somit können ein
erweitertes Sourcegebiet 209 und ein erweitertes Draingebiet 210 gebildet
werden. Das erweiterte Sourcegebiet 209 und das erweiterte
Draingebiet 210 können
Bereiche des Substrats 201 umfassen, die von der Gate-Elektrode 206 während des
ersten Ionen-Implantationsschrittes bedeckt waren, und können sich
somit näher
an der Gate-Elektrode 206 ausdehnen als das Sourcegebiet 212 und
das Draingebiet 213. Das erweiterte Sourcegebiet 209 und
das erweiterte Draingebiet 210 können eine geringere Tiefe als
das Sourcegebiet 212 und das Draingebiet 213 aufweisen,
und eine Dotierstoffkonzentration in dem erweiterten Sourcegebiet 209 und
dem erweiterten Draingebiet 210 kann niedriger als eine
Dotierstoffkonzentration in dem Sourcegebiet 212 und dem Draingebiet 213 sein.
In einigen Ausführungsformen der
vorliegenden Erfindung kann die Menge und die Energie der zweiten
Dotierstoffionen in etwa gleich zu der Ionenmenge und der Ionenenergie
sein, die bei der Herstellung des erweiterten Sourcegebietes 109 und
des erweiterten Draingebietes 110 in dem Verfahren gemäß dem Stand
der Technik, wie zuvor mit Bezug auf die 1a und 1b beschrieben, verwendet
wurden.
-
Somit
ermöglicht
die vorliegende Erfindung die Herstellung des Sourcegebietes 212,
des Draingebietes 213, des erweiterten Sourcegebietes 209, und
des erweiterten Draingebietes 210 ohne Seitenwandabstandhalter
zu verwenden. Im Vergleich zu dem Verfahren gemäß dem Stand der Technik, wie zuvor
mit Bezug auf die 1a und 1b beschrieben,
kann somit der Aufwand bei der Herstellung der Halbleiterstruktur 200 verringert
werden, da im Vergleich zu dem Verfahren gemäß dem Stand der Technik eine
geringere Anzahl individueller Herstellungsschritte benötigt wird.
-
In
einigen Ausführungsformen
der vorliegenden Erfindung können
Bereiche der Gate-Isolationsschicht 205,
die nicht von der Gate-Elektrode 206 bedeckt sind, nach
der Ausbildung des erweiterten Sourcegebietes 209 und des
erweiterten Draingebietes 210 entfernt werden. In weiteren
Ausführungsformen
können
die Bereiche der Gate-Isolationsschicht 205,
die nicht von der Gate-Elektrode 206 bedeckt sind, vor
der Ausbildung des erweiterten Sourcegebietes 209 und des
erweiterten Draingebietes 210 entfernt werden. Zur Entfernung
der Bereiche der Gate-Isolationsschicht 205 kann ein Ätzprozess
zum selektiven Entfernen des Materials der Gate-Isolationsschicht 205 durchgeführt werden,
so dass die Materialien der Gate-Eletrode 206 und des Substrats 201 im
Wesentlichen intakt bleiben.
-
Weitere
Ausführungsformen
der vorliegenden Erfindung werden mit Bezug auf die 3a und 3b beschrieben.
-
Die 3a zeigt
eine schematische Querschnittsansicht einer Halbleiterstruktur 300 in
einem ersten Stadium eines Verfahren zur Herstellung einer Halbleiterstruktur
gemäß der vorliegenden
Erfindung. Der Einfachheit halber wurden in der 3a sowie
in der 3b die gleichen Bezugszeichen
wie in den 2a bis 2c verwendet,
um entsprechende Elemente der Halbleiterstruktur 200, 300 zu
kennzeichnen.
-
Die
Halbleiterstruktur 300 umfasst ein Substrat 201.
In dem Substrat 201 sind ein aktives Gebiet 201 und
Flachgrabenisolationen 203, 204 ausgebildet. Eine
Gate-Isolationsschicht 205 ist über dem Substrat 201 ausgebildet.
-
Eine
Gate-Elektrode 306 mit einer ersten Länge 330 und einer
ersten Höhe 332 ist über dem Substrat 201 ausgebildet,
wobei die erste Länge 330 eine
Erweiterung der Gate-Elektrode 306 in
einer lateralen Richtung kennzeichnet, die im Wesentlichen parallel
zu der Oberfläche
des Substrats 201 verläuft, und
die erste Höhe 332 eine
Erweiterung der Gate-Elektrode 306 in
einer normalen Richtung kennzeichnet, die im Wesentlichen senkrecht
zu der Oberfläche
des Substrats 201 verläuft.
Zu diesem Zweck kann eine Schicht aus einem Gate-Material, wie beispielsweise
polykristallines Silizium, über
der Halbleiterstruktur 300 ausgebildet werden, und die Schicht
aus Gate-Elektrodenmaterial kann mit Hilfe von Photolithographieverfahren,
die dem Fachmann bekannt sind, strukturiert werden. Eine Dicke der Schicht
aus Gate-Elektrodenmaterial kann im Wesentlichen der ersten Höhe 332 der
Gate-Elektrode 306 entsprechen. Des Weiteren kann die Schicht
aus Gate-Elektrodenmaterial zumindest in einer lateralen Richtung
im Wesentlichen homogen sein. Nach der Ausbildung der Gate-Elektrode 306 können ein
Sourcegebiet 212 und ein Draingebiet 213 durch
Ausführen
eines ersten Ionen-Implantationsschrittes ähnlich zu der Ausbildung des
Sourcegebietes 212 und des Draingebietes 213 in
der Ausführungsform
der vorliegenden Erfindung, die mit Bezug auf die 2a bis 2c beschrieben
wurde, gebildet werden.
-
Die 3b zeigt
eine schematische Querschnittsansicht der Halbleiterstruktur 300 zu
einem späteren
Zeitpunkt des Herstellungsschrittes gemäß der vorliegenden Erfindung.
-
Nach
der Bildung des Sourcegebietes 212 und des Draingebietes 213 wird
die Länge
der Gate-Elektrode 306 verringert. Zu diesem Zweck wird
ein Ätzprozess
durchgeführt,
der ein isotroper Ätzprozess
oder ein anisotroper Ätzprozess
mit einem relativ geringen Anisotropiegrad sein kann. Der Ätzprozess
kann einen Trockenätzprozess
umfassen, wobei die Parameter des Ätzprozesses so eingestellt
sind, dass ein niedriger Anisotropiegrad beim Ätzen erzielt wird. In weiteren
Ausführungsformen der
vorliegenden Erfindung kann der Ätzprozess
einen Nassätzprozess
umfassen. Dem Fachmann ist bekannt, dass Nassätzprozesse im Wesentlichen isotrop
sein können.
Das bei dem Ätzprozess
verwendete Ätzmittel
soll das Material der Gate-Elektrode 306 entfernen, jedoch
sollte das Material der Gate-Isolationsschicht 205 im Wesentlichen
intakt bleiben. Somit kann die Gate-Isolationsschicht 205 das
Substrat 201 vor Beeinträchtigungen durch das Ätzmittel
schützen.
-
Aufgrund
der Isotropie oder des niedrigen Anisotropiegrades des Ätzprozesses
kann der Ätzprozess
Material sowohl von den Seitenflächen 360, 361 als
auch von der oberen Fläche 362 der Gate-Elektrode 306 entfernen.
Somit kann in dem Ätzprozess
die Länge
der Gate-Elektrode 306 von einer ersten Länge 330 auf
eine zweite Länge 331 reduziert
werden. Zusätzlich
kann die Höhe
der Gate-Elektrode 306 von der ersten Höhe 332 auf eine zweite
Höhe 334 reduziert
werden. Die Reduzierung der Höhe
der Gate-Elektrode 306 kann durch entsprechendes Erhöhen der
Dicke der Schicht aus Gate-Elektrodenmaterial und der ersten Höhe 332 der
Gate-Elektrode 306 berücksichtigt
werden. Die zweite Höhe 334 der
Gate-Elektrode 306 ist in etwa gleich zu einer gewünschten
Höhe der
Gate-Elektrode 306.
-
Nach
der Reduzierung der Länge
und der Höhe
der Gate-Elektrode 306 kann ein erweitertes Sourcegebiet 209 und
ein erweitertes Draingebiet 210 mit Hilfe eines zweiten
Ionen-Implantationsprozesses gebildet werden, wobei die zweiten
Dotierstoffionen auf die Halbleiterstruktur 300 gerichtet
sind. Der zweite Ionen-Implantationsschritt kann ähnlich zu
dem zweiten Ionen-Implantationsschritt, der in den zuvor mit Bezug
auf die 2a bis 2c beschriebenen
Ausführungsformen
durchgeführt
wurde, sein.
-
Vor
und nach der Ausbildung des erweiterten Sourcegebietes 209 und
des erweiterten Draingebietes 210 können Bereiche der Gate-Isolationsschicht 205,
die nicht von Gate-Elektrode 306 bedeckt
sind, entfernt werden, beispielsweise mit Hilfe eines Ätzprozesses
zum selektiven Entfernen des Materials auf der Gate-Isolationsschicht 205,
wobei die Materialien des Substrats 201 mit der Gate-Elektrode 306 im
Wesentlichen intakt bleiben.
-
Vorteilhafterweise
kann in dieser Ausführungsform
die Bildung der Maske 207 weggelassen werden. Somit kann
die komplexe Herstellung der Halbleiterstruktur 300 auf
eine einfachere und kostengünstigere
Weise durchgeführt
werden.
-
Weitere
Ausführungsformen
der vorliegenden Erfindung werden mit Bezug auf die 4 beschrieben,
die eine schematische Querschnittsansicht einer Halbleiterstruktur 400 in einem
Herstellungsprozessstadium gemäß einer
Ausführungsform der
vorliegenden Erfindung zeigt. Der Einfachheit halber wurden in der 4 und
in den 2a bis 2c sowie
in den 3a und 3b gleiche
Bezugszeichen verwendet, um so gleiche Elemente der Halbleiterstruktur
zu kennzeichnen.
-
Die
Halbleiterstruktur 400 umfasst ein Halbleitersubstrat 201.
In dem Halbleitersubstrat 201 werden ein aktives Gebiet 202 und
Flachgrabenisolationen 203, 204 ausgebildet. Außerdem kann
eine Gate-Isolationsschicht 205 ähnlich zu den zuvor mit Bezug
auf die 2a bis 3b beschriebenen Ausführungsformen über dem
Substrat 101 ausgebildet werden. Dies kann mit Hilfe von
Ionen-Implantationsverfahren, Ätzverfahren,
Photolithographieverfahren, Oxidationsverfahren und Abscheideverfahren,
die dem Fachmann bekannt sind, durchgeführt werden.
-
Eine
Gate-Elektrode 406 ist über
der Halbleiterstruktur 400 ausgebildet. Ähnlich zu
den zuvor mit Bezug auf die 2a bis 2c beschriebenen
Ausführungsformen
der vorliegenden Erfindung kann die Ausbildung der Gate-Elektrode 406 ein
Abscheiden einer Schicht aus Gatematerial in zumindest einer lateralen
Richtung, das im Wesentlichen homogen ist, über der Halbleiterstruktur 400 umfassen.
Danach kann eine Hartmaske 407 über der Schicht aus Gate-Elektrodenmaterial
gebildet werden und ein anisotroper Ätzprozess, der ein Trockenätzprozess
sein kann, kann zur Entfernung von Bereichen der Schicht aus Gate-Elektrodenmaterial,
die nicht von der Maske 407 bedeckt sind, durchgeführt werden.
Nach dem anisotropen Ätzprozess
kann die Gate-Elektrode 407 eine erste Länge 430 aufweisen.
-
Nach
der Bildung der Gate-Elektrode 406, ähnlich zu den zuvor mit Bezug
auf 2a bis 2c beschriebenen
Ausführungsformen
der vorliegenden Erfindung, kann ein erster Ionen-Implantationsschritt
durchgeführt
werden, um ein Sourcegebiet 212 und ein Draingebiet 213 in
dem Substrat 101 zu bilden. Da die Gate-Elektrode 406 und
die Hartmaske 207 die zweiten Dotierstoffionen, die darauf auftreffen,
absorbieren, kann das Sourcegebiet 212 und das Draingebiet 213 durch
einen Abstand, der in etwa gleich zu der ersten Länge 430 ist,
voneinander beabstandet sein.
-
Nach
der Bildung des Sourcegebietes 212 und des Draingebietes 213 kann
ein Ätzprozess,
der im Wesentlichen ein isotroper Ätzprozess oder ein anisotroper Ätzprozess
mit niedrigem Anisotropiegrad ist, durchgeführt werden. Der Ätzprozess kann
ein Trocken- oder
ein Nassätzprozess
sein. Ein in dem Ätzprozess
verwendetes Ätzmittel
dient dem selektiven Entfernen des Gate-Elektrodenmaterials, wobei
die Materialien der Hartmaske 207 und der Gate-Isolationsschicht 205,
die in diesem Stadium des Verfahrens noch immer die gesamte Oberfläche des
Substrats 201 bedecken können, im Wesentlichen intakt
bleiben. Somit schützen
die Hartmaske 407 und die Gate-Isolationsschicht 205 das
Substrat 201 und eine obere Fläche 462 der Gate-Elektrode 406 vor
Beeinträchtigungen
durch das Ätzmittel.
Aufgrund der Isotropie oder der Anisotropie niedrigen Grades des Ätzprozesses
können
jedoch die Seitenwände
der Gate-Elektrode 462 durch das Ätzmittel beeinträchtigt werden.
Deshalb kann die Länge
der Gate-Elektrode 406 auf eine zweite Länge 431 verringert
werden, die kleiner als die erste Länge 430 ist. Da durch
das Ätzmittel
das Material der Hartmaske 407 weniger beeinträchtigt wird
als das Material der Gate-Elektrode 406,
kann die Länge
der Hartmaske 407 nach dem Ätzprozess im Wesentlichen gleich der
ersten Länge 430 sein.
Somit kann die von der Hartmaske 407 bedeckte Gate-Elektrode 406 nach dem Ätzprozess
einen pilzförmigen
Aufbau aufweisen, wobei Bereiche der Hartmaske 407 über der Gate-Elektrode 406 vorstehen.
-
Nach
der Reduzierung der Länge
der Gate-Elektrode 406 kann ein zweiter Ionen-Implantationsschritt
zur Einführung
zweiter Dotierstoffionen in die Halbleiterstruktur 200 durchgeführt werden,
um ein erweitertes Sourcegebiet 209 und ein erweitertes Draingebiet 210 neben
der Gate-Elektrode 406 zu bilden.
-
In
einigen Ausführungsformen
der vorliegenden Erfindung kann ein Ionenstrahl in dem zweiten Ionen-Implantationsschritt,
der die zweiten Ionen umfasst, aus einer ersten Einfallsrichtung 443,
die schräg
zu einer normalen Richtung 440 des Substrats 201 ist,
auf die Halbleiterstruktur 200 gerichtet werden. Die erste
Einfallsrichtung 443 und die normale Richtung 440 können einen
Winkel 444 in einem Bereich von in etwa 20° bis in etwa
70° umfassen.
Somit ist eine Schattenbildung von Bereichen des Substrats 201 unterhalb
der vorstehenden Bereiche der Hartmaske 407 im Wesentlichen
vermeidbar oder zumindest reduzierbar.
-
Während der
zweiten Ionen-Implantation kann die Halbleiterstruktur 400 um
eine Achse, die im Wesentlichen parallel zu der normalen Richtung 440 ist,
gedreht werden. Nach einer halben Drehung der Halbleiterstruktur 400 treffen
die zweiten Dotierstoffionen aus einer zweiten Einfallsrichtung 441 auf,
wobei ein Winkel 442 zwischen der zweiten Einfallsrichtung 441 und
der normalen Richtung 440 in etwa gleich zu dem Winkel 444 zwischen
der ersten Einfallsrichtung 443 und der normalen Richtung 440 ist. Somit
kann eine symmetrischere Konfiguration des erweiterten Sourcegebietes 209 und
des erweiterten Draingebietes 210 erzielt werden.
-
In
weiteren Ausführungsformen
der vorliegenden Erfindung kann die Hartmaske 407 vor der Ausbildung
des erweiterten Sourcegebietes 209 und des erweiterten
Draingebietes 210 entfernt werden, um eine Schattenbildung
der Bereiche des Substrats 201 durch die vorstehenden Bereiche
der Hartmaske zu verhindern. Dies kann mit Hilfe eines Ätzprozesses
zum selektiven Entfernen des Materials von der Hartmaskenschicht
erfolgen, wobei das Material der Gate-Elektrode 406 und
der anderen Strukturelemente auf der Oberfläche der Halbleiterstruktur 400 im
Wesentlichen intakt bleiben.
-
Bereiche
der Gate-Isolationsschicht 205, die nicht von der Gate-Elektrode 406 bedeckt
sind, können
von der Oberfläche
des Substrats 201 entfernt werden. Während in einigen Ausführungsformen
der vorliegenden Erfindung die Bereiche der Gate-Isolationsschicht 205 vor
der Ausbildung des erweiterten Sourcegebietes 209 und des
erweiterten Draingebietes 210 entfernt werden können, können in
weiteren Ausführungsformen
der vorliegenden Erfindung die Bereiche der Gate-Isolationsschicht 205 nach
der Ausbildung des erweiterten Sourcegebietes 209 und des
erweiterten Draingebietes 210 entfernt werden.
-
In
weiteren Ausführungsformen
der vorliegenden Erfindung können
die Bereiche der Gate-Isolationsschicht 205,
die nicht von der Gate-Elektrode 406 bedeckt sind, und
die Hartmaske 407 gleichzeitig mit Hilfe eines einzigen Ätzprozessschrittes
zur Entfernung des Materials der Gate-Isolationsschicht 205 und
der Hartmaske 407 entfernt werden, wobei die Materialien
der Gate-Elektrode 406 und des Substrats 201 im
Wesentlichen intakt bleiben. In den jeweiligen Ausführungsformen
können
die Hartmaske 207 und die Gate-Isolationsschicht 205 im Wesentlichen aus
dem gleichen Material gebildet sein.
-
Die
Ausführungsformen
der vorliegenden Erfindung, die mit Bezug auf die 4 beschrieben sind,
ermöglichen
vorteilhafterweise die Verringerung der Komplexität des Herstellungsschrittes
im Vergleich zu den mit Bezug auf die 2a bis 2c beschriebenen
Ausführungsformen,
da der Schritt des Reduzierens der Länge der Hartmaske weggelassen
werden kann.
-
Das
Strukturelement, dessen Länge
zwischen dem ersten Ionen-Implantationsschritt und dem zweiten Ionen-Implantationsschritt
reduziert wurde, muss nicht notwendigerweise eine Gate-Elektrode
eines Feldeffekttransistors sein. Stattdessen kann in den Ausführungsformen
der vorliegenden Erfindung, die im Nachfolgenden mit Bezug auf die 5a bis 5d beschrieben
werden, ein Platzhalterelement an Stelle einer Gate-Elektrode verwendet werden.
-
Die 5a zeigt
eine schematische Querschnittsansicht einer Halbleiterstruktur 500 in
einem Stadium eines Verfahrens gemäß einer Ausführungsform
der vorliegenden Erfindung.
-
Ähnlich zu
den zuvor mit Bezug auf die 2a bis 4 beschriebenen
Ausführungsformen der
vorliegenden Erfindung umfasst die Halbleiterstruktur 500 ein
Substrat 201, in dem ein aktives Gebiet 101 und
Flachgrabenisolationen 203, 204 gebildet werden.
-
Ein
Platzhalterelement 550 kann über dem aktiven Gebiet 202 zwischen
den Flachgrabenisolationen 203, 204 ausgebildet
werden. Das Platzhalterelement 550 kann durch Abscheiden
einer Schicht aus Platzhalterelementmaterial über der Halbleiterstruktur 500 und
durch Strukturieren der Schicht aus Platzhalterelementmaterial mit
Hilfe bekannter Photolithographieverfahren gebildet werden. Nach
dessen Ausbildung kann das Platzhalterelement 550 eine
durch das Bezugszeichen 530 in der 5a angezeigte
erste Länge
aufweisen.
-
In
einigen Ausführungsformen
der vorliegenden Erfindung kann das Platzhalterelementmaterial ein
dielektrisches Material, wie beispielsweise Siliziumdioxid, Siliziumnitrid
oder Siliziumoxinitrid, umfassen. In weiteren Ausführungsformen
kann das Platzhalterelementmaterial ein elektrisch leitendes Material,
wie beispielsweise polykristallines Silizium, umfassen.
-
Nach
der Ausbildung des Platzhalterelements 550 kann ein erster
Ionen-Implantationsschritt zum Implantieren erster Dotierstoffionen
in das Substrat 201 durchgeführt werden. Während des
ersten Ionen-Implantationsschrittes absorbiert das Platzhalterelement 550 Ionen,
die auf das Platzhalterelement 550 auftreffen. Somit können ein
Sourcegebiet 212 und ein Draingebiet 213 in dem
aktiven Gebiet 202 gebildet werden, die voneinander durch
einen Abstand, der in etwa gleich der ersten Länge 530 des Platzhalterelements 550 ist,
beabstandet sind.
-
Nach
der Ausbildung des Sourcegebietes 212 und des Draingebietes 213 kann
die Länge
des Platzhalterelements 550 verringert werden. Zu diesem
Zweck kann ein Ätzprozess,
der im Wesentlichen isotrop ist oder einen niedrigen Anisotropiegrad aufweist,
durchgeführt
werden. In dem Ätzprozess kann
die Länge
des Platzhalterelements 550 von der ersten Länge 530 auf
eine zweite Länge 531 reduziert
werden. Zusätzlich
kann während
des Ätzprozesses
auch die Höhe
des Platzhalterelements reduziert werden. In weiteren Ausführungsformen
der vorliegenden Erfindung kann die Hartmaske auf dem Platzhalterelement 550 ausgebildet
werden, um eine Reduzierung der Höhe des Platzhalterelements 550 zu
vermeiden.
-
Nach
der Reduzierung der Länge
des Platzhalterelements 550, kann ein zweiter Ionen-Implantationsprozess
zum Zuführen
zweiter Dotierstoffionen in das Substrat 201 durchgeführt werden,
um ein erweitertes Sourcegebiet 209 und ein erweitertes Draingebiet 210 neben
dem Platzhalterelement 550 zu bilden, wobei das erweiterte
Sourcegebiet 209 und das erweiterte Draingebiet 210 durch
einen Abstand, der in etwa gleich zu der zweiten Länge 231 des
Platzhalterelementes 550 ist, voneinander getrennt sind.
-
Danach
kann eine erste Materialschicht 551, die in einigen Ausführungsformen
der vorliegenden Erfindung ein dielektrisches Material, wie beispielsweise
Siliziumdioxid oder Siliziumnitrid, umfasst, über dem Halbleitersubstrat 201 gebildet
werden. In Ausführungsformen
der vorliegenden Erfindung, in denen das Platzhaltermaterial Siliziumdioxid
oder Siliziumnitrid umfasst, kann die erste Materialschicht 551 das
jeweils andere der Siliziumdioxid- und Siliziumnitridmaterialen
umfassen. Dies kann mit Hilfe von Abscheideverfahren, die dem Fachmann
bekannt sind, wie beispielsweise eine chemische Dampfabscheidung
oder eine Plasma unterstützte
chemische Dampfabscheidung, erzielt werden. Eine Dicke der ersten
Materialschicht 551 kann größer als die Höhe des Platzhalterelements 550 sein.
-
Die 5b zeigt
eine schematische Querschnittsansicht der Halbleiterstruktur 500 zu
einem späteren
Zeitpunkt des Verfahrens gemäß der Erfindung.
-
Es
wird ein erster Planarisierungsschritt ausgeführt. In einigen Ausführungsformen
der vorliegenden Erfindung kann der erste Planarisierungsschritt ein
chemisch-mechanischer Polierschritt sein. Dem Fachmann ist bekannt,
dass bei dem chemisch-mechanischen Polieren die Halbleiterstruktur 500 relativ zu
der Oberfläche
eines Polierkissens bewegt wird. Ein Schlamm, der ein Poliermittel
und chemische Verbindungen umfasst, die chemisch mit den Materialien
der Oberfläche
der Halbleiterstruktur 500 reagieren, wird in einer Zwischenschicht
zwischen der Halbleiterstruktur 500 und dem Polierkissen
angeordnet. Reaktionsprodukte werden durch die Poliermittel entfernt.
-
In
dem Planarisierungsprozess können
Bereiche der ersten Materialschicht 551 über dem
Platzhalterelement 550 entfernt werden. Somit ist eine
im Wesentlichen ebene Fläche
der Halbleiterstruktur 550 erzielbar, wobei die obere Fläche des
Platzhalterelements 550 an der Oberfläche der Halbleiterstruktur 500 freigelegt
werden kann.
-
5b zeigt
eine schematische Querschnittsansicht der Halbleiterstruktur 500 zu
einem späteren
Zeitpunkt des Herstellungsprozesses gemäß der vorliegenden Erfindung.
-
Nach
dem ersten Planarisierungsprozess kann das Platzhalterelement 550 beispielsweise
mit Hilfe eines Ätzprozesses
zum selektiven Entfernen des Materials des Platzhalterelements 550 entfernt werden,
wobei die Materialien der ersten Materialschicht 551 und
des Substrats 201 im Wesentlichen intakt bleiben. Somit
wird an der Stelle des Platzhalterelements 550 eine Öffnung in
der ersten Materialschicht 551 gebildet.
-
Danach
können
die Gate-Isolationsschicht 505 und eine zweite Materialschicht 506 über der Halbleiterstruktur 500 unter
Verwendung bekannter Abscheideverfahren, wie beispielsweise eine
chemische Dampfabscheidung oder eine Plasma unterstützte chemische
Dampfabscheidung, die dem Fachmann bekannt sind, ausgebildet werden.
Die zweite Materialschicht 506 kann ein bekanntes Gate-Elektrodenmaterial,
wie beispielsweise dotiertes Polysilizium, oder in einigen Ausführungsformen der
vorliegenden Erfindung ein Metall umfassen.
-
Nach
der Abscheidung der zweiten Materialschicht 506 kann ein
zweiter Planarisierungsprozess, der ein chemisch-mechanischer Polierschritt
sein kann, zur Entfernung von Bereichen der zweiten Materialschicht 506 und
der Gate-Isolationsschicht 505 außerhalb der Öffnung in
der ersten Materialschicht durchgeführt werden. Rückstände der
zweiten Materialschicht 506 in der Öffnung bilden eine Gate-Elektrode,
die von dem Substrat 201 durch die Gate-Isolationsschicht 505 getrennt
ist.
-
In
einigen Ausführungsformen
kann die erste Materialschicht 551 mit Hilfe eines Ätzprozesses
zum selektiven Entfernen des Materials der ersten dielektrischen
Schicht 551 entfernt werden, wobei die Materialien des
Substrats 201 und der zweiten Materialschicht 506 im
Wesentlichen intakt bleiben. In weiteren Ausführungsformen der vorliegenden
Erfindung kann die erste Materialschicht 551 zur Bildung
einer Zwischenlage aus dielektrischem Material auf der Oberfläche des
Substrats 551 verbleiben. In derartigen Ausführungsformen
kann die erste Materialschicht 551 eine intrinsische elastische
Verspannung aufweisen. Dem Fachmann ist bekannt, dass die Bereitstellung
einer verspannten Materialschicht über dem Sourcegebiet 212,
dem Draingebiet 213, dem erweiterten Sourcegebiet 209,
und dem erweiterten Draingebiet 210 dazu beiträgt, die
Mobilität
der Elektronen und/oder der Löcher
in einem Kanalgebiet zwischen dem erweiterten Sourcegebiet 209 und dem
erweiterten Draingebiet 210 zu verbessern. In derartigen
Ausführungsformen
kann die intrinsische Verspannung der ersten Materialschicht 551 durch das
Anpassen von Prozessparametern, die bei der Ausbildung der ersten
Materialschicht 551 verwendet werden, gesteuert werden.
Parameter für
die chemische Dampfabscheidung und/oder für die Plasma unterstützte chemische
Dampfabscheidung, die das Abscheiden von elastisch-verspannten Materialschichten
ermöglicht,
sind dem Fachmann bekannt und/oder können mit Hilfe von Routineexperimenten bestimmt
werden.
-
In
einigen Ausführungsformen
der vorliegenden Erfindung kann die Halbleiterstruktur 500 weitere verspannungserzeugende
Elemente zusätzlich
zu oder alternativ zu der elastischverspannten ersten Materialschicht 551 umfassen.
Beispielsweise kann eine eingebettete Silizium-Germanitschicht,
die dem Fachmann bekannt ist, unterhalb und/oder in dem aktiven
Gebiet 202 bereitgestellt werden.
-
Die
vorliegende Erfindung ist nicht auf Ausführungsformen beschränkt, in
denen die Länge
des Strukturelements, das über
dem Substrat ausgebildet ist, nur ein Mal zwischen einem ersten
und einem zweiten Ionen-Implantationsschritt verringert wird. In weiteren
Ausführungsformen
der vorliegenden Erfindung können
drei oder mehrere Implantationsschritte ausgeführt werden, in denen die Länge des
Strukturelements zwischen jedem Paar aufeinanderfolgender Ionen-Implantationsschritte
verringert wird. Somit kann eine Reihe von Ionen-Implantationen
durchgeführt
werden, die in einem Abstand zu dem nach der letzten Reduzierung
der Länge
des Strukturelements erhaltenen Endstrukturelement beginnt, und
näher und
näher an
das Endstrukturelement heranreicht. Somit können komplexe Dotierstoffprofile
in dem Substrat unterhalb des Strukturelements erzeugt werden.
-
Vorteilhafterweise
kann in dem Verfahren gemäß der vorliegenden
Erfindung ein Ätzprozess
zur Entfernung der Seitenwandabstandshalter weggelassen werden.
Somit können
die Risiken und Mühen der
Abstandshalterentfernungsschritte vermieden werden.