DE102007030054A1 - Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben - Google Patents

Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102007030054A1
DE102007030054A1 DE102007030054A DE102007030054A DE102007030054A1 DE 102007030054 A1 DE102007030054 A1 DE 102007030054A1 DE 102007030054 A DE102007030054 A DE 102007030054A DE 102007030054 A DE102007030054 A DE 102007030054A DE 102007030054 A1 DE102007030054 A1 DE 102007030054A1
Authority
DE
Germany
Prior art keywords
spacer
spacer element
gate electrode
transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007030054A
Other languages
English (en)
Other versions
DE102007030054B4 (de
Inventor
Maciej Wiatr
Roman Boschke
Peter Javorka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102007030054A priority Critical patent/DE102007030054B4/de
Priority to US12/026,827 priority patent/US20090001479A1/en
Publication of DE102007030054A1 publication Critical patent/DE102007030054A1/de
Application granted granted Critical
Publication of DE102007030054B4 publication Critical patent/DE102007030054B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Durch Entfernen eines oberen Bereichs einer komplexen Abstandshalterstruktur, etwa einer Dreifach-Abstandshalterstruktur, wird eine obere Fläche eines Zwischenabstandshalters freigelegt, wodurch das Entfernen des äußersten Abstandshalters und von Material des Zwischenabstandshalters in einem gut steuerbaren gemeinsamen Ätzprozess möglich ist. Folglich können Seitenwandbereiche der Gateeleketrode effizient für einen nachfolgenden Silizidierungsprozess freigelegt werden, während der restliche reduzierte Abstandshalter für ausreichende Prozesssicherheiten sorgt. Danach wird ein stark verspanntes Material abgeschieden, wodurch ein verbesserter Verspannungsübertragungsmechanismus bereitgestellt wird.

Description

  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Transistoren mit verformten Kanalgebieten, die durch verspannte Deckschichten hervorgerufen werden, wobei Material von Abstandselementen teilweise entfernt wird, nachdem die Drain- und Sourcegebiete gebildet sind, um das Leistungsverhalten von Feldeffekttransistoren mit sehr geringen Abmessungen zu verbessern.
  • Beschreibung des Stands der Technik
  • Während der Herstellung integrierter Schaltungen werden eine große Anzahl an Schaltungselementen, etwa Feldeffekttransistoren, auf einer vorgegebenen Chipfläche gemäß einer spezifizierten Schaltungsanordnung gebildet. Im Allgemeinen werden eine Vielzahl von Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie die vielversprechendste Vorgehensweise auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen komplementärer Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete gebildet sind, wobei ein invers dotiertes Kanalgebiet zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. das Durchlassstromvermögen des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die über dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Majoritätsladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrich tung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt in Verbindung mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anliegen der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets als ein wichtiger Faktor das Leistungsverhalten der MOS-Transistoren. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Erhöhung der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen. Ein weiterer wichtiger Aspekt im Hinblick auf das Leistungsverhalten von Transistoren mit sehr kleinen Abmessungen ist die Leitfähigkeit der Gateelektrode, die häufig in Form einer Polysiliziumleitung vorgesehen wird, deren elektrische Leitfähigkeit im Wesentlichen verbessert wird, indem ein Metallsilizid in dem Polysiliziummaterial gebildet wird.
  • Die Verringerung der Transistorabmessungen zieht jedoch eine Reihe damit verknüpfter Probleme nach sich, die es zu lösen gilt, um nicht die Vorteile, die durch das stetige Verringern der Kanallänge von MOS-Transistoren erreicht werden, unerwünscht aufzuheben. Ein wichtiges Problem in dieser Hinsicht ist die Entwicklung moderner Photolithographie- und Ätzstrategien, um damit zuverlässig und reproduzierbar Schaltungselemente mit kritischen Abmessungen, etwa die Gateelektrode der Transistoren, für jede neue Bauteilgeneration zu erzeugen. Des weiteren sind sehr anspruchsvolle Dotierstoffprofile in der vertikalen Richtung und auch in der lateralen Richtung in den Drain- und Sourcegebieten erforderlich, um den geringen Schichtwiderstand und Kontaktwiderstand in Verbindung mit einer gewünschten Kanalsteuerbarkeit zu erreichen. Des weiteren repräsentiert auch die vertikale Position der pn-Übergänge in Bezug auf die Gateisolationsschicht ein wichtiges Entwurfskriterium im Hinblick auf die Kontrolle der Leckströme. Somit erfordert das Verringern der Kanallänge auch das Reduzieren der Tiefe von Bereichen der Drain- und Sourcegebiete im Bezug auf die Grenzfläche, die durch die Gateisolationsschicht und das Kanalgebiet gebildet ist, wodurch anspruchsvolle Implantationstechniken erforderlich sind.
  • Unabhängig von der eingesetzten Technologie sind anspruchsvolle Techniken zur Herstellung von Abstandshaltern erforderlich, um das sehr komplexe Dotierstoffprofil zu erzeugen und um als eine Maske bei der Herstellung von Metallsilizidgebieten in der Gateelektrode und den Drain- und Sourcegebieten in einer selbstjustierten Weise zu dienen. Da die ständige Größenreduzierung der kritischen Abmessungen, d. h. die Gatelänge der Transistoren, die Anpassung und möglicherweise die Neuentwicklung von Prozessverfahren im Hinblick auf die oben genannten Prozessschritte erfordert, wurde vorgeschlagen, das Bauteilleistungsverhalten der Transistorelemente auch zu verbessern, indem die Ladungsträgerbeweglichkeit in dem Kanalgebiet für eine vorgegebene Kanallänge erhöht wird. Im Prinzip können mindestens zwei Mechanismen in Kombination oder separat eingesetzt wenden, um die Beweglichkeit der Ladungsträger in dem Kanalgebiet zu erhöhen. Erstens, die Dotierstoffkonzentration in dem Kanalgebiet kann reduziert werden, wodurch Streuereignisse für die Ladungsträger verringert werden und damit die Leitfähigkeit erhöht wird. Das Reduzieren der Dotierstoffkonzentration in dem Kanalgebiet beeinflusst jedoch signifikant die Schwellwertspannung des Transistorbauelements, wodurch eine Verringerung der Dotierstoffkonzentration ein wenig attraktiver Ansatz ist, sofern nicht andere Mechanismen verfügbar sind, um die gewünschte Schwellwertspannung einzustellen. Zweitens, die Gitterstruktur in dem Kanalgebiet kann modifiziert werden, indem beispielsweise eine Zugverformung oder eine Druckverformung hervorgerufen werden, die zu einer modifizierten Beweglichkeit für Elektronen und Löcher führt. Beispielsweise erhöht das Erzeugen einer Zugverformung in dem Kanalgebiet, das in einem Siliziumgebiet mit einer standardmäßigen Kristallorientierung hergestellt ist, d. h. die Oberfläche ist eine (100) äquivalente Ebene und die Kanallänge ist entlang einer <110> äquivalenten Achse angeordnet, die Beweglichkeit von Elektronen, was sich wiederum direkt in einem entsprechenden Anstieg der Leitfähigkeit und damit des Transistorleistungsverhaltens ausdrückt. Andererseits erhöht eine kompressive Verspannung in dem Kanalgebiet die Beweglichkeit von Löchern, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern. Folglich wurde vorgeschlagen, beispielsweise eine Silizium/Germanium-Schicht oder eine Silizium/Kohlenstoffschicht in oder unter dem Kanalgebiet einzubauen, um damit eine Zugverspannung oder Druckverspannung hervorzurufen. Obwohl das Transistorleistungsverhalten durch das Einführen von verspannungserzeugenden Schichten in oder unter dem Kanalgebiet deutlich verbessert werden kann, sind beträchtliche Aufwendungen erforderlich, um die Sequenz zur Herstellung der entsprechenden Verspannungsschichten in die konventionelle und gut erprobte CMOS-Technologie einzubinden. Z. B. müssen zusätzliche epitaktische Wachstumsverfahren entwickelt und in den Prozessablauf eingebunden werden, um damit die germanium- oder kohlenstoffenthaltenden Verspannungsschichten an geeigneten Stellen in oder unter dem Kanalgebiet auszubilden. Somit wird die Prozesskomplexität deutlich erhöht, wodurch auch die Herstellungskosten ansteigen und die Gefahr einer Verringerung der Produktionsausbeute anwächst.
  • Eine weitere vielversprechende Vorgehensweise ist das Erzeugen einer Verspannung in der isolierenden Schicht, die nach dem Fertigstellen der Transistorelemente hergestellt wird, um die Transistoren einzuhüllen und „zu passivieren", in der Metallkontakte ausgebildet werden, um die elektrisch Verbindung zu den Drain/Source-Gebieten und der Gateelektrode der Transistoren herzustellen. Typischerweise enthält diese Isolierschicht mindestens eine Ätzstoppschicht oder Beschichtung und eine weitere dielektrische Schicht, die selektiv in Bezug auf die Ätzstoppschicht oder Beschichtung geätzt wird. Im Folgenden wird die dielektrische Schicht als ein dielektrisches Zwischenschichtmaterial und die Ätzstoppschicht wird als eine Kontaktätzstoppschicht bezeichnet. Um einen effizienten Verspannungsübertragungsmechanismus in das Kanalgebiet des Transistors zu erreichen, um darin eine Verformung hervorzurufen, muss die Kontaktätzstoppschicht, die in der Nähe des Kanalgebiets angeordnet ist, möglichst nahe an das Kanalgebiet herangeführt werden. Auf Grund der komplexen Dotierstoffprofile, die typischerweise in modernsten Transistoren erforderlich sind, wird eine anspruchsvolle Abstandshalterstruktur typischerweise vorgesehen, die drei oder mehr einzelne Abstandshalterelemente enthalten, die als Implantationsmasken in jeweiligen Implantationsschritten zum geeigneten Positionieren der Dotierstoffe in dem Drain- und Sourcegebiet auf der Grundlage geeigneter Implantationsparameter verwendet werden. Eine Technik unter Anwendung dreier einzelner Abstandshalterelemente zum Definieren der Dotierstoffprofile in den Drain- und Sourcegebieten wird im Weiteren als ein Drei-Abstandshalter-Ansatz bezeichnet.
  • In sehr größenreduzierten Transistorarchitekturen kann der Leistungszuwachs, der durch verformungsinduzierende Quellen und die Verringerung der Gesamttransistorabmessungen erreicht wird, jedoch kleiner als gewünscht sein auf Grund diverser Probleme, die mit der weiteren Bauteilgrößenreduzierung verknüpft sind, wie dies mit Bezug zu den 1a und 1b detaillierter beschrieben ist.
  • 1a zeigt schematisch ein Halbleiterbauelement 100 mit einem ersten Transistor 150a und einem zweiten Transistor 150b, die Transistoren unterschiedlicher Leitfähigkeitsart repräsentieren können, oder andere benachbarte Transistoren, die einen Abstand 150d besitzen, der ungefähr einige 100 nm oder deutlich weniger, etwa 100 nm oder weniger, betragen kann, wenn modernste Halbleiterbauelemente betrachtet werden. Die Transistoren 150a, 150b sind über einem Substrat 101 ausgebildet, etwa ein Siliziumvollsubstrat oder ein SOI-(Silizium-auf-Isolator-)Substrat, abhängig von der Bauteilkonfiguration. Des weite ren ist eine siliziumbasierte Halbleiterschicht 102 über dem Substrat 101 ausgebildet und kann Isolationsstrukturen (nicht gezeigt) aufweisen, die zum Definieren aktiver Gebiete verwendet werden, d. h. von Gebieten, die geeignete Dotierstoffkonzentrationen zum Strukturieren der Leitfähigkeit des Siliziumbasismaterials in einer erforderlichen Weise erhalten. Wie gezeigt, kann die siliziumbasierte Schicht 102 Drain- und Sourcegebiete 151a, 151b mit einem komplexen lateralen und vertikalen Konzentrationsprofil aufweisen, um damit die Steuerbarkeit eines entsprechenden Kanalgebiets 152 zu verbessern, einen insgesamt geringen Gesamtwiderstand zu bewahren, Leckströme zu reduzieren und dergleichen. Abhängig von der Leitfähigkeitsart der Transistoren 150a, 150b werden die Drain- und Sourcegebiete 151a, 151b auf der Grundlage von p-Dotiermitteln bzw. n-Dotiermitteln hergestellt. Die Transistoren 150a, 150b umfassen ferner eine Gateelektrode 153, die in dem gezeigten Fertigungsstadium typischerweise aus Polysilizium aufgebaut ist und die auf einer Gateisolationsschicht 154 hergestellt ist, die die Gateelektrode 153 von einem Kanalgebiet 152 trennt. Die Gateisolationsschicht 154 kann auf Grundlage von Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, und dergleichen hergestellt sein, wobei eine Dicke der Gateisolationsschicht 154 für siliziumdioxidbasierte Materialien nunmehr 2 nm und weniger erreicht hat, was nahe an den physikalischen Grenzen für die Dicke eines Gatedielektrikums liegt, das auf Siliziumdioxid basiert, wenn entsprechende statische Leckströme betrachtet werden. Somit können andere Mechanismen zum Verbessern der Kanalsteuerbarkeit erforderlich sein, etwa das Erhöhen der Ladungsträgerbeweglichkeit in dem Kanalgebiet 152, sofern nicht geeignete dielektrische Materialien mit einer moderat hohen Permittivität sich als zuverlässige Kandidaten für das Ersetzen von siliziumdioxidbasierten Materialien erweisen. Die Gateelektroden 153 besitzen an Seitenwänden davon eine Abstandshalterstruktur 155, die in dem gezeigten Beispiel eine Dreifach-Abstandshalter-Struktur ist mit einem Offset- bzw. Versatzabstandshalter 155a, der aus Siliziumdioxid aufgebaut ist, einem ersten Abstandshalterelement 155b und einem zweiten Abstandshalterelement 155c, die typischerweise aus Siliziumnitrid aufgebaut sind. Des weiteren umfasst die Abstandshalterstruktur 155 ein Beschichtungsmaterial, etwa eine Siliziumdioxidbeschichtung 155d, die das erste und das zweite Abstandshalterelement 155b, 155c voneinander trennt. In ähnlicher Weise kann eine Beschichtung 155e zwischen dem Versatzabstandshalter 155a und dem ersten Abstandshalter 155b vorgesehen sein.
  • Das Halbleiterbauelement 100 kann auf der Grundlage gut etablierter Prozessverfahren hergestellt werden, wozu die Bildung von Isolationsstrukturen (nicht gezeigt) gehört, gefolgt von geeigneten Implantationstechniken zum Definieren einer gewünschten vertikalen Do tierstoffverteilung innerhalb und unter den Kanalgebieten 152 anschließen. Danach kann die Gateisolationsschicht 154 in Verbindung mit der Gateelektrode 143 auf der Grundlage moderner Oxidations- und/oder Abscheideverfahren hergestellt werden, wenn ein siliziumdioxidbasiertes Material für die Schicht 154 betrachtet wird, woran sich das Abscheiden eines geeigneten Gateelektrodenmaterials, etwa Polysilizium, anschließt. Als nächstes werden das Gateelektrodenmaterial und die Gateisolationsschicht auf der Grundlage moderner Lithographie- und Ätzverfahren strukturiert, so dass eine Länge der Gateelektrode 153 im Bereich von 50 nm oder weniger erhalten wird, wobei auch der Abstand zwischen benachbarten Gateelektroden 153 auf ungefähr 200 nm oder weniger in dicht gepackten Bauteilbereichen eingestellt wird, wie dies zuvor erläutert ist. Als nächstes wird ein Teil der Abstandshalterstruktur 155, d. h. der Versatzabstandshalter 155a, mit einer geeigneten Abstandshalterbreite gebildet, um damit in Verbindung mit der Gateelektrode 153 als eine Implantationsmaske zum Definieren eines Teils der Drain- und Sourcegebiete 151a, 151b zu dienen. Der Versatzabstandshalter 155a kann durch das Abscheiden eines Siliziumdioxidmataerials in einer sehr konformen Weise und nachfolgendem Ausführen eines selektiven plasmagestützten Ätzprozesses unter Anwendung gut etablierter Ätzchemien hergestellt werden, wobei die Ätzparameter so eingestellt werden, dass ein hohes Maß an Anisotropie erreicht wird. Danach können entsprechende Im plantationsprozesse ausgeführt werden, beispielsweise um die siliziumbasierte Schicht 102 bis zu einer spezifizierten Tiefe hinab zu amorphisieren, zum Einbau der speziellen Art an Dotierstoffsorten zum Definieren eines flachen Bereichs der Drain- und Sourcegebiete 151a, 151b und zum Erhöhen der Konzentration der Dotierstoffe der entgegengesetzten Leitfähigkeitsart in Bezug auf die Drain- und Sourcegebiete 151a, 151b, um damit den entsprechenden Dotierstoffgradienten zum Definieren moderat abrupter pn-Übergänge steiler zu machen. Als nächstes wird das Beschichtungsmaterial 155e durch Abscheiden einer Siliziumdioxidschicht gebildet, woran sich das Abscheiden eines Siliziumnitridmaterials mit einer spezifizierten Dicke anschließt, und nachfolgend ein sehr anisotroper Ätzprozess unter Anwendung einer Ätzchemie ausgeführt wird, die eine hohe Ätzselektivität zwischen dem Beschichtungsmaterial und dem Abstandshaltermaterial aufweist. Nach dem anisotropen Ätzprozess werden die ersten Abstandshalterelemente 155b erhalten und können dann als eine effiziente Implantationsmaske zum Ausführen eines weiteren Implantationsprozesses dienen, um Dotierstoffsorten mit geeigneten ausgewählten Implantationsparametern, etwa der Energie und der Dosis, einzuführen, um somit die gewünschte Eindringtiefe und Konzentration zu erreichen. Danach kann die Sequenz wiederholt werden, um das zweite Abstandshalterelement 155c zu bilden, um damit die endgültige Dotierstoffkonzentration der Drain- und Sourcegebiete 151a, 151b einzustellen. Dazwischen oder nach dem gesamten Implantationsprozess können geeignete Ausheizprozesse ausgeführt werden, um das Material in den Drain- und Sourcegebieten 151a, 151a zu rekristallisieren und die implantierten Dotierstoffatome zu aktivieren. Wie zuvor erläutert ist, kann unter Anwendung der Dreifach-Abstandshalterstruktur 155 das Drain- und Sourcegebiet 151a, 151b in vertikaler und lateraler Richtung so geformt werden, dass ein gewünschtes hohes Leistungsverhalten der Transistoren 150a, 150b erreicht wird. Wie zuvor erläutert ist, kann eine zusätzliche Leistungssteigerung erreicht werden, indem eine gewisse Art an Verformung in den Kanalgebieten 152 erzeugt wird, beispielsweise indem ein sehr stark verspanntes Material über den Transistoren 150a, 150b vorgesehen wird, wobei die Größe der Verformung von dem Betrag eines inneren Verspannungspegels des jeweiligen Materials abhängt.
  • 1b zeigt schematisch das Halbleiterbauelement 100 mit einer ersten verspannten dielektrischen Schicht 103a, die eine Kontaktätzstoppschicht über dem ersten Transistor 150a repräsentiert, während eine zweite Kontaktätzstoppschicht 103b mit einer hohen inneren Verspannung über dem zweiten Transistor 150b hergestellt ist. In dem gezeigten Beispiel besitzt die Schicht 103a eine hohe kompressive Verspannung, um damit eine entsprechende kompressive Verformung in dem Kanalgebiet 152 des Transistors 150a hervorzurufen. In ähnlicher Weise erhält der Transistor 150b eine Zugverformung, die durch eine hohe innere Zugverspannung der Schicht 103b hervorgerufen wird. Des weiteren enthalten die Transistoren 150a, 150b Metallsilizidgebiete 105, die auf den Drain- und Sourcegebieten 151a, 151b gebildet sind, und Metallsilizidgebiete 104, die auf der Gateelektrode 153 gebildet sind. Typischerweise können die Metallsilizidgebiete 104, 105 in einer gemeinsamen Prozesssequenz, z. B. auf der Grundlage von Kobalt, Nickel, und dergleichen, hergestellt werden, indem eine Metallschicht abgeschieden und eine chemische Reaktion in Gang gesetzt wird, während welcher die Abstandshalterstruktur 155 ein im Wesentlichen unbeteiligtes Verhalten aufweist, so dass nicht reagiertes Metall effizient von der Abstandshalterstruktur 155 entfernt werden kann, wodurch im Wesentlichen das Erzeugen unerwünschter leitender Pfade zwischen den Metallsilizidgebieten 104 und 105 vermieden wird. Danach können die Ätzstoppschichten 103a, 103b auf der Grundlage gut etablierter Abscheide- und Strukturierungsverfahren hergestellt werden, beispielsweise unter Anwendung von Siliziumnitridmaterial, das in effizienter Weise durch plasamgestützte CVD mit einem gewünsch ten hohen inneren Verspannungspegel abgeschieden werden kann. Anschließend wird ein dielektrisches Zwischenschichtmaterial abgeschieden, etwa Siliziumdioxid, das dann so strukturiert werden kann, dass es entsprechende Kontaktöffnungen erhält, die sich bis zu dem Metallsilizidgebieten 105 erstrecken.
  • Somit kann für geringere Abstände 150d die Menge des verspannten Materials der Schichten 103a, 103b auf Grund der Beschränkungen des Spaltfüllvermögen der jeweiligen Strukturierungssequenz zur Herstellung der Verspannungsschichten 103a, 103b beschränkt sein. Ferner kann der Verspannungsübertragungsmechanismus, der durch die Schichten 103a, 103b hervorgerufen wird, auf Grund der nachfolgenden Herstellung der Kontaktöffnungen beeinträchtigt sein, da die jeweiligen Öffnungen einen deutlichen Anteil des verspannten dielektrischen Materials in dicht gepackten Bauteilbereichen ersetzen. Somit kann für stark größenreduzierte Halbleiterbauelemente die Effizienz des Verspannungsübertragungsmechanismus deutlich beeinträchtigt sein. Wie ferner zuvor erläutert ist, ist ein wichtiger Faktor für das gesamte Transistorleistungsverhalten der Gatereihenwiderstand, der stark von der Leitfähigkeit und der Dicke des Metallsilizidgebiets 104 abhängt. Somit wird für eine reduzierte Kanallänge die Gesamtmenge des Metallsilizid in dem Gebiet 104 ebenfalls verringert, wodurch der Reihenwiderstand der Gateelektrode 153 ansteigt, was zu größeren Schaltzeiten und damit zu einem reduzierten Transistorleistungsverhalten für moderne Logikbauelemente führt.
  • Angesichts dieser Situation wurde vorgeschlagen, einen Teil der Abstandshalterstruktur 155 vor dem Ausführen des Silizidierungsprozesses zu entfernen, um damit zumindest die Menge des Metallsilizids in den Gebieten 105 zu erhöhen und die Möglichkeit zu schaffen, eine größere Menge des hochverspannten Materials in der Nähe des Kanalgebiets 152 zu positionieren, so dass die Ausbildung der Kontaktöffnungen einen weniger ausgeprägten Effekt auf den gesamten Verspannungsübertragungsmechanismus ausübt. Jedoch können die Bauelemente dennoch durch einen erhöhten Reihenwiderstand der Gateelektrode beeinträchtigt sein. In anderen Lösungen wird eine reduzierte Abstandshalterstruktur 155, beispielsweise durch Weglassen des zweiten Abstandselements 155c zur Verringerung der Gesamtprozesskomplexität vorgeschlagen, wobei dies unter Umständen keine akzeptable Vorgehensweise für moderne Anwendungen ist, da die Dotierstoffprofilierung, die durch die Dreifach-Abstandshalterstruktur 155 erreicht wird, zu einem verbesserten Transistorleis tungsverhalten im Vergleich zu dem Dotierstoffprofil führt, das auf der Grundlage einer weniger komplexen Abstandshalterstruktur erhalten wird.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Verfahren und Halbleiterbauelemente, die darauf abstellen, die Wirkungen eines oder mehrerer der oben genannten Probleme zu vermeiden oder zumindest zu reduzieren.
  • Überblick über die vorliegende Offenbarung
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand Halbleiterbauelemente und Verfahren zur Herstellung dieser Elemente, wobei eine komplexe Abstandshalterstruktur während des Bildens der Drain- und Sourcegebiete eingesetzt wird, und wobei vor dem Herstellen von Metalisilizidgebieten ein wesentlicher Teil der Abstandshalterstruktur in einer sehr gut steuerbaren Weise entfernt wird, um damit Bereiche der Seitenwand der Gateeelektrode freizulegen, die dann für den Silizidierungsprozess verfügbar sind. Auf Grund der besseren Steuerbarkeit des entsprechenden Materialabtragungsprozesses kann ein hohes Maß an Prozessgleichmäßigkeit erreicht werden, wobei auch ein gut definierter Bereich der Abstandshalterstruktur beibehalten wird, um damit als eine Silizidierungsmaske zur Vermeidung von Kurzschlüssen zwischen der Gateelektrode und den Drain- und Sourcegebieten zu dienen. Andererseits kann ein deutlich geringerer Gatereihenwiderstand erreicht werden, indem der Oberflächenbereich der Gateelektrode in gut steuerbarer Weise zur Herstellung eines Metallsilizids erhöht wird. Während des steuerbaren Abtragens eines wesentlichen Teils der Abstandshalterstruktur kann ein äußerstes Abstandshalterelement im Wesentlichen vollständig entfernt werden, während ein inneres Abstandshalterelement in steuerbarer Weise auf Grund der deutlich geringeren Ätzrate reduziert wird, so dass die Größe der endgültigen größenreduzierten Abstandshalterstruktur durch Einstellen der Ätzzeit gesteuert werden kann.
  • Ein hierin offenbartes anschauliches Verfahren umfasst das Bilden eines Transistorelements mit einer Gateelektrodenstruktur, die an ihrer Seitenwand eine Abstandshalterstruktur aufweist, die mindestens ein erstes Abstandshalterelement und ein zweites Abstandshalterelement aufweist, die im Wesentlichen aus dem gleichen Material aufgebaut sind, wobei das erste Abstandshalterelement lateral zwischen der Gateelektrodenstruktur und dem zweiten Abstandshalterelement gebildet ist und wobei die Abstandshalterstruktur ein Beschichtungsmaterial enthält, das das erste und das zweite Abstandshalterelement voneinander trennt. Das Verfahren umfasst ferner das Entfernen eines oberen Bereichs des ersten und des zweiten Abstandshalterelements und des Beschichtungsmaterials in einem gemeinsamen Abtragungsprozess, um damit den Oberseitenbereich des ersten Abstandshalterelements freizulegen. Ferner werden das zweite Abstandshalterelement und Material des ersten Abstandshalterelements in einem selektiven Ätzprozess entfernt, um damit ein größenreduziertes erstes Abstandshalterelement zu bilden. Schließlich werden Metallsilizidgebiete in der Gateelektrodenstruktur und den Drain- und Sourcegebieten des Transistors auf der Grundlage des größenreduzierten ersten Abstandshalterelements hergestellt.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden eines ersten Abstandshalterelements lateral benachbart zu einer Gateelektrode eines Transistors. Ein Beschichtungsmaterial wird auf dem ersten Abstandshalterelement gebildet und ein zweites Abstandshalterelement wird auf dem Beschichtungsmaterial hergestellt. Ferner umfasst das Verfahren das Bilden einer Opfermaterialschicht über der Gateelektrode und dem ersten und dem zweiten Abstandshalterelement und Entfernen der Opfermaterialschicht durch Ausführen eines ersten Ätzprozesses, um das zweite Abstandshalterelement und einen Teil des ersten Abstandshalterelements freizulegen. Des weiteren umfasst das Verfahren das Entfernen des zweiten Abstandshalterelements und eines Teils des ersten Abstandshalterelements in einem gemeinsamen zweiten Ätzprozess.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst einen ersten Transistor mit einer Gateelektrode und einem Abstandshalterelement, das lateral benachbart zu der Gateelektrode ausgebildet ist, um einen Teil von Seitenwänden der Gateelektrode freizulassen. Der erste Transistor umfasst ferner Drain- und Sourcegebiete und ein Kanalgebiet, das in einem Halbleitermaterial ausgebildet ist. Des weiteren ist Metallsilizid in den Drain- und Sourcegebieten und einer Oberseite und den freigelassenen Seitenwandbereichen der Gateelektrode ausgebildet. Des weiteren umfasst das Halbleiterbauelement eine erste Ätzstoppschicht mit einem inneren Verspannungspegel, der gestaltet ist, eine erste Art an Verformung in dem Kanalgebiet zur Erhöhung der Ladungsträgerbeweglichkeit darin hervorzurufen. Ferner ist ein dielektrisches Zwischenschichtmaterial über der ersten Ätzstoppschicht gebildet.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile und Ausführungsformen der vorliegenden Offenbarung sind in den angehängten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelements mit dichtliegenden Transistorelementen zeigen, die auf der Grundlage eines Dreifach-Abstandshalterverfahrens hergestellt sind, und die eine verspannte Kontaktätzstoppschicht aufweisen, während diverser Fertigungsphasen gemäß konventioneller Herstellungstechniken;
  • 2a bis 2g schematisch Querschnittsansichten eines Halbleiterbauelements mit Transistorelementen in dicht gepackten Bauteilbereichen während diverser Fertigungsphasen zeigen, wobei anspruchsvolle Dotierstoffprofile auf der Grundlage mehrerer Abstandshalterelemente gebildet werden, deren Größe in einer gut steuerbaren Weise gemäß anschaulicher Ausführungsformen dann deutlich reduziert wird; und
  • 3a und 3b schematisch Querschnittsansichten von Transistorelementen zeigen, die auf der Grundlage einer Dreifach-Abstandshaltertechnik hergestellt werden, wobei ein oberer Bereich der Abstandshalterstruktur in einer steuerbaren Weise entfernt wird, um das Abtragen des äußersten Abstandshalterelements und eine Größenreduzierung eines weiter innenliegenden Abstandshalterelements in einem gemeinsamen Ätzprozess in gut steuerbarer Weise gemäß noch weiterer anschaulicher Ausführungsformen zu ermöglichen.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie es in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen offenbarten anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vor liegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand verbesserte Verfahren und Halbleiterbauelemente, in denen sehr anspruchsvolle Dotierstoffprofile auf der Grundlage einer Abstandshalterstruktur hergestellt werden, die mehrere einzelne Abstandshalterelemente enthält, etwa eine Dreifach-Abstandshalterstruktur, wodurch ein hohes Transistorleistungsvermögen beibehalten wird, während ein äußerstes Abstandshalterelement entfernt wird, wobei auch ein inneres Abstandshalterelement in seiner Größe in gut steuerbarer Weise auf der Grundlage eines gemeinsamen Ätzprozesses reduziert wird, um damit das Abscheiden eines größeren Anteils an stark verspanntem dielektrischen Material zu ermöglichen. Folglich kann durch effizientes Vergrößern des Abstands zwischen den dicht gepackten Transistorelementen nach dem Bilden der komplexen Dotierstoffprofils der Drain- und Sourcegebiete eine entsprechende Kontaktöffnungsstruktur dazwischen hergestellt werden, wobei eine nachteilige Auswirkung auf den Verspannungsübertragungsmechanismus stark verringert wird. Durch Entfernen eines wesentlichen Anteils eines inneren Abstandshalterelements können Seitenwände der Gateelektrode in effizienter Weise bis zu einem gewissen Grade freigelegt werden, wobei dies durch die Restgröße des inneren Abstandshalterelements bestimmt ist, wodurch eine größere Oberfläche für einen nachfolgenden Silizidierungsprozess geshaffen wird, was zu einem geringeren Reihenwiderstand der Gateelektrode führt. Zum Entfernen des äußersten Abstandshalterelements bei gut steuerbarem Entfernen eines Teils des inneren Abstandshalterelements wird ein oberer Bereich des inneren Abstandshalterelements so freigelegt, dass eine Ätzumgebung eines sehr selektiven Ätzprozesses das freiliegende äußerste Abstandshalterelement angreifen kann, während für eine gewisse, jedoch deutlich geringere Ätzrate für das innere Abstandshalterelement auf Grund des freiliegenden oberen Bereichs gesorgt wird. Folglich kann die Größe des inneren Abstandshalterelements in einer gut steuerbaren Weise auf Grund der reduzierten Ätzrate verringert werden, wodurch auch das Einstellen des Grades an Freilegen von Seitenwandbereichen der Gateelektrode in einem nachfolgenden Ätzprozess oder Reinigungsprozess vor dem Ausführen des Silizidierungsprozesses ermöglicht wird. In einigen anschaulichen Aspekten wird das gesteuerte Freilegen eines oberen Bereichs des inneren Abstandshalterelements auf der Grundlage einer Opfermaterialschicht erreicht, die nach der Abscheidung in einer anschaulichen Ausführungsform durch einen plasmagestützten Ätzprozess entfernt wird, wodurch für sehr gleichmäßige Prozessbedingungen gesorgt wird. In anderen Fällen wird das Opfermaterial alternativ oder zusätzlich mittels eines Polierprozesses abgetragen, in welchem ebenfalls ein oberer Bereich der Abstandshalterstruktur entfernt wird.
  • Die hierin offenbarten Ausführungsformen sind daher sehr vorteilhaft im Hinblick auf stark größenreduzierte Halbleiterbauelemente mit modernen Transistorelementen mit einer Gatelänge von ungefähr 50 nm oder weniger, in denen das Transistorleistungsverhalten verbessert wird, indem ein sehr stark verspanntes dielektrisches Material über dem Transistorelement vorgesehen wird. Folglich kann in diesem Falle ein anspruchsvolles Dotierstoffprofil in Verbindung mit einem effizienten Verspannungsübertragungsmechanismus zusammen mit einem geringeren Widerstand der Gateelektrode und auch in dem leitenden Weg, der durch die Drain- und Sourcegebiete und das Kanalgebiet gebildet ist, bereitgestellt werden. Ferner kann in Bauteilbereichen mit einer hohen Integrationsdichte der Abstand zwischen benachbarten Schaltungselementen, der in der abschließenden Phase des Fertigungsschritts durch die Breite der jeweiligen Abstandshalterstruktur bestimmt ist, in effizienter Weise verringert werden, wodurch auch die Herstellung entsprechender Kontaktöffnungen verbessert wird, da der Metallsilizidbereich, auf dem die Kontaktöffnungen „münden" sollen, erhöht ist, wobei auch die Menge des verspannten dielektrischen Materials, das das Kontaktmetall umgibt, erhöht ist, wodurch die negative Auswirkung der Kontakte im Hinblick auf die Verspannungsrelaxation verringert wird, da das Verhältnis zwischen verspanntem dielektrischen Material und verspannungsrelaxierendem Metall größer ist. Es sollte jedoch beachtet werden, dass die hierin offenbarten Prinzipien auch vorteilhaft auf beliebige Transistorkonfigurationen anwendbar sind, etwa moderne SOI-Transistoren, Vollsubstrattransistoren, Transistoren mit anderen verformungsinduzierenden Mechanismen, etwa Transistoren ist verformten oder relaxierten Halbleiterlegierungen in einem siliziumbasierten aktiven Gebiet, und dergleichen. Daher sollten die hierin offenbarten Ausführungsformen nicht als auf eine spezielle Transistorkonfiguration eingeschränkt erachtet werden, sofern diese nicht speziell in der Beschreibung und/oder den angefügten Patentansprüchen dargelegt sind.
  • Mit Bezug zu den 2a bis 2g und 3a bis 3b werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 2a zeig schematisch ein Halbleiterbauelement 200, das ein oder mehrere Transistorelemente 250a, 250b aufweist. Die Transistoren 250a, 250b können Transistoren unterschiedlicher Leiffähigkeitsart, etwa einen p-Kanaltransistor und einen n-Kanaltransistor, repräsentieren, oder können ähnliche Transistoren sein, die in einem speziellen Bauteilgebiet hergestellt sind, das einzelne Transistoren mit größerem Abstand dazwischen enthält, während in anderen Fällen die Transistoren 250a, 250b dichtliegende Transistorelemente repräsentieren können. Das Halbleiterbauelement 200 umfasst ein Substrat 201, etwa ein Halbleitervollsubstrat mit einer darauf ausgebildeten geeigneten Halbleiterschicht 202, die aus einem siliziumbasierten Material aufgebaut sein kann, während andere Komponenten, etwa Germanium, Kohlenstoff, Zinn, oder andere geeignete Dotierstoffsorten ebenfalls vorhanden sein können. Die Halbleiterschicht 202 in Verbindung mit dem Substrat 201 kann zumindest lokal eine Vollsubstratkonfiguration bilden, d. h. die Halbleiterschicht 202 ist in der vertikalen Richtung nicht isoliert, während in anderen Fällen zumindest lokal die Schicht 202 und das Substrat 201 eine SOI-Konfiguration repräsentieren können, in der eine vergrabene Isolierschicht (nicht gezeigt) eine Trennung in der vertikalen Richtung bietet. In der lateralen Richtung können entsprechende Isolationsstrukturen, etwa Garbenisolationen (nicht gezeigt) gewisse aktive Bereiche definieren. Die Transistoren 250a, 250b besitzen jeweilige Drain- und Sourcegebiete 251, 251b, die sich in ihrer Leitfähigkeitsart, der Art der Dotierstoffe, die zum Bilden der Drain- und Sourcgebiete 251a, 251b verwendet wurden, und dergleichen unterscheiden können. Ferner können die Transistoren 250a, 250b Gateelektroden 253 aufweisen, die auf Gateisolationsschichten 254 gebildet sind, die die Gateelektroden 253 von einem Kanalgebiet 252 trennen. Eine Abstandshalterstruktur 255 ist an den Seitenwänden der Gateelektroden 253 vorgesehen. Die Abstandshalterstruktur 255 umfasst mehrere einzelne Abstandshalterelemente 255a, 255b und 255c und Beschichtungsmaterialien 255e, 255f, die in der gezeigten Ausführungsform zusammen eine Dreifach-Abstandshalterstruktur bilden. In einer anschaulichen Ausführungsform sind die Abstandshalter 255b, 255c, die auch als erster und zweiter Abstandshalter bezeichnet werden, aus im Wesentlichen dem gleichen Material aufgebaut, während der innerste Platzabstandshalter 255a aus einem anderen Material hergestellt ist. Es sollte beachtet werden, dass die Abstandshalterstruktur 255 mehr als die Abstandshalterelemente 255a, 255b und 255c aufweisen kann, wenn noch anspruchsvollere Profile für die Drain- und Sourcegebiete 251a, 251b erforderlich sind.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage ähnlicher Prozessverfahren hergestellt werden, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind. Somit wird eine entsprechend Beschreibung hierzu weggelassen. Es sollte beachtet werden, dass wenn eine komplexere Abstandshalterstruktur 255 erforderlich ist, eine entsprechende Prozesssequenz mit der Abscheidung eines geeigneten Beschichtungsmaterials, etwa den Beschichtungen 255e und 255f ausgeführt werden kann, woran sich das Abscheiden eines geeigneten Abstandshaltermaterials anschließt, das dann auf der Grundlage eines anisotropen Ätzprozesses strukturiert werden kann, wie dies zuvor beschrieben ist. Ferner sind in einer Ausführungsform das erste und das zweite Abstandshalterelement 255b, 255c aus Siliziumnitrid aufgebaut, während die Beschichtungsmaterialien 255f, 255e auf der Grundlage von Siliziumdioxid hergestellt sind, und auch der Versatzabstandshalter 255a kann das Siliziumdioxid aufgebaut sein, wie dies zuvor auch mit Bezug zu dem Bauelement 100 und der Abstandshalterstruktur 155 erläutert ist. In anderen anschaulichen Ausführungsformen sind der erste und der zweite Abstandshalter 255b, 255c aus unterschiedlichen Materialzusammensetzungen aufgebaut, solange eine Materialentfernung während eines gemeinsamen Ätzprozesses erreichbar ist. In noch anderen anschaulichen Ausführungsformen sind der erste und der zweite Abstandshalter 255b, 255c aus einem Material aufgebaut, das ein ähnliches Ätzverhalten aufweist, etwa Siliziumdioxid oder ähnliche Materialien, während die Beschichtungsmaterialien 255f, 255e aus einem beliebigen geeigneten Material hergestellt sind, das eine hohe Ätzselektivität in Bezug auf die Abstandshalter 255b, 255c aufweist. In diesem Falle können beispielsweise die Beschichtungen 255f, 255e aus Siliziumnitrid aufgebaut sein, während die Abstandshalter 255e, 255c aus Siliziumdioxid aufgebaut sind. In ähnlicher Weise kann der Versatzabstandshalter 255a aus einem beliebigen geeigneten Material hergestellt sein, das in einigen anschaulichen Ausführungsformen ein ähnliches Ätzverhalten im Vergleich zu den Beschichtungsmaterialien 255f, 255e aufweist. Es sollte ferner beachtet werden, dass in der gezeigten Fertigungsphase eine obere Fläche 253f der Gateelektrode 253 sowie Bereiche der Drain- und Sourcegebiete 251a, 251b, die nicht durch ihre jeweiligen Abstandshalterstrukturen 255 bedeckt sind, frei liegen. In anderen Fällen, wie dies beispielsweise für das Bauelement 100 gezeigt ist, das mit Bezug zu der 1a beschrieben ist, können die jeweiligen Beschichtungsmaterialien oder Reste davon noch auf der Oberfläche 253c und den freiliegenden Bereichen der Halbleiterschicht 202 vorhanden sein.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, wobei eine Opferschicht 210 über den Transistoren 250a, 250b auf der Grundlage eines Abscheideprozesses 211 hergestellt wird, der in einer anschaulichen Ausführungsform so gestaltet ist, dass die Opferschicht 210 in einer sehr konformen Weise mit einer geeigneten Dicke vorgesehen wird, die im Bereich von ungefähr 5 bis 20 nm liegt.
  • Es können jedoch auch andere Dickenwerte in anderen Ausführungsformen eingesetzt werden. Beispielsweise kann der Abscheideprozess 211 ein CVD-(chemische Dampfabscheide-)Prozess sein, etwa ein thermisch aktiver CVD-Prozess, ein plasmaunterstützter CVD-Prozess, und dergleichen. Die Materialzusammensetzung der Opferschicht 210 kann in einigen Ausführungsformen so gewählt werden, dass eine vergleichbare Ätzrate während eines nachfolgenden Ätzprozesses in Bezug auf die Beschichtungsmaterialien 255e, 255f und den Versatzabstandshalter 255a erhalten wird. Beispielsweise ist in einer anschaulichen Ausführungsform die Opferschicht 210 aus Siliziumdioxid aufgebaut, das auf der Grundlage gut etablierter Abscheiderezepte hergestellt werden kann. In anderen Fällen ist die Opferschicht 210 aus Siliziumoxinitrid, Siliziumnitrid, und dergleichen aufgebaut. In einigen Fällen kann es, wie zuvor erläutert ist, vorteilhaft sein, das Material der Schicht 210 mit im Wesentlichen dem gleichen Ätzverhalten wie die Beschichtungsmaterialien 255e, 255f und der Abstandshalter 255a vorzusehen, wenn eine nachfolgende Ätzumgebung eine hohe Ätzselektivität in Bezug auf Silizium und auch für Material der Abstandshalter 255b und 255c aufweist, da in diesem Falle eine verbesserte Prozessgleichmäßigkeit während des Ätzens eines oberen Bereichs der Abstandshalterstruktur 255 erreicht werden kann. In anderen Fällen wird, wenn der entsprechende später auszuführende Ätzprozess eine hohe Selektivität in Bezug auf Siliziummaterial aufweist, während eine Selektivität zwischen den Materialien der Abstandshalter 255b, 255c einerseits und den Beschichtungen 255f, 255e und dem Abstandshalter 255a andererseits weniger ausgeprägt ist, die Opferschicht 210 in Form eines geeigneten Materials vorgesehen, das ein ähnliches Ätzverhalten aufweist, wie eines der Materialien der Abstandshalterstruktur 255. In diesem Falle bietet die Opferschicht 210 eine verbesserte Oberflächengleichmäßigkeit auf der Abstandshalterstruktur 255, unabhängig von Unregelmäßigkeiten, die während der vorhergehenden Bearbeitung erzeugt wurde, etwa bei Ätzprozessen, Implantationsprozessen, und dergleichen.
  • 2c zeigt schematisch das Halbleiterbauelement 200 während eines Ätzprozesses 212, der so gestaltet ist, dass er eine hohe Selektivität in Bezug auf das Material der Gateelektrode 253 und der Drain- und Sourcegebiete 251a, 251b aufweist. In einer anschaulichen Ausführungsform ist der Ätzprozess 212 als ein plasmaunterstützter Ätzprozess vorgesehen, wobei Prozessparameter, etwa die Vorspannungsleistung, der Anteil an Polymersorten und dergleichen, so eingestellt wird, dass ein im Wesentlichen isotropes Ätzverhalten erreicht wird. Zu diesem Zweck werden gut etablierte Ätzrezepte eingesetzt, wie sie beispielsweise für Siliziumdioxid, Siliziumoxinitrid, und dergleichen verfügbar sind, wobei die gewünschte hohe Selektivität in Bezug auf Siliziummaterial erreicht wird. Auf Grund der Anwesenheit der Opferschicht 210 sind die Anfangsbedingungen des Ätzprozesses 212 sehr gleichmäßig, da entsprechende Oberflächenunregelmäßigkeiten während des vorhergehenden Abscheideprozesses 211 „ausgeglichen" werden können. Während des Ätzprozesses 212 wird zunehmend Material der Schicht 210 effizient entfernt, um beim Freilegen der Abstandshalterstruktur 255 wird das Material der Versatzabstandshalter 255a und der Beschichtungen 255f, 255e entfernt, wobei auch ein gewisses Maß an Material der Abstandshalter 255b, 255c entfernt wird, selbst wenn die Chemie des Ätzprozesses 212 eine geringere Ätzrate in Bezug auf das Material der Abstandshalter 255b, 255c aufweist. Somit kann auf Grund der sehr gleichmäßigen Prozessbedingungen ein oberer Bereich 255u der anfänglichen Abstandshalterstruktur 255 in einer gut steuerbaren Weise während des Ätzprozesses 212 entfernt werden, wodurch ein oberer Bereich oder eine Oberfläche 255s des Abstandshalterelements 255b freigelegt wird. Ferner führt die Prozessgleichmäßigkeit, die durch die Operschicht 210 geschaffen wird, auch zu einer verbesserten Prozessgleichmäßigkeit über das gesamte Substrat 201 hinweg, wodurch die entsprechenden oberen Bereiche oder Oberfläche 255s der Transistorelemente 250a, 250b in einer gleichmäßigen Weise freigelegt werden. Somit kann der Ätzprozess 212 auf der Grundlage einer geeigneten Ätzzeit ausgeführt werden, um damit die Opferschicht 210 im Wesentlichen vollständig von Oberflächenbereichen der Abstandshalterelemente 255c zu entfernen, wobei dennoch die Größe des entfernten Bereichs 255u mit einem hohen Maß an Gleichmäßigkeit über das gesamte Substrat 201 hinweg eingestellt werden kann. In einigen Fällen wird ein entsprechender Reinigungsprozess in einer abschließenden Phase des Ätzprozesses 212 ausgeführt oder der Reinigungsprozess wird als ein separater Schritt ausgeführt, um damit Reste der Opferschicht 210 von freiliegenden Oberflächenbereichen des Abstandshalters 255c und auch von der Oberfläche 255s zu entfernen.
  • In einigen anschaulichen Ausführungsformen umfasst der Ätzprozess 212 einen nasschemischen Ätzschritt mit einer hohen Selektivität in Bezug auf die Gateelektroden 253 und die Drain- und Sourcegebiete 251a, 251b. Z. B. können Flusssäure (HF) oder gut etablierte nasschemische Reinigungsrezepte angewendet werden, wenn die Opferschicht 210 im Wesentlichen aus Siliziumdioxid aufgebaut ist.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Herstellungsphase. Wie gezeigt, ist das Bauelement 200 in einer Umgebung eines weiteren Ätzprozesses 213, der so gestaltet ist, dass Material der Abstandshalter 255b, 255c in Bezug auf das Material der Gateelektrode 253, der Halbleiterschicht 202 und auch in Bezug auf das Material der Beschichtungen 255f, 255e entfernt wird. Beispielsweise kann der Ätzprozess 213 ein nasschemischer Ätzprozess auf der Grundlage heißer Phosphorsäure sein, wenn die Abstandshalter 255b, 255c aus Siliziumnitridmaterial aufgebaut sind. In anderen Fällen wird der Ätzprozess 213 auf der Grundlage von Flusssäure durchgeführt, wenn die Abstandshalter 255b, 255c aus Siliziumdioxid aufgebaut sind, während die Beschichtungen aus siliziumnitridbasiertem Material hergestellt sind. Auf Grund des im Wesentlichen vollständigen Freilegens des äußeren Abstandshalters 255c kann dessen Material effizient während des Ätzprozesses 213 abgetragen werden, während auch ein gewisses Maß an Materialabtrag an dem inneren Abstandshalter 255b auftritt, wobei dies jedoch auf Grund des Einschlusses durch die Beschichtungsmaterialien 255f und 255e nur über die zuvor freigelegte Oberfläche 255s stattfinden kann, wodurch eine deutlich geringere Abtragsrate im Vergleich zu dem Material des äußeren Abstandshalters 255c erreicht wird. Somit können während des Prozesses 213 die Abstandshalter 255b, 255c gemeinsam geätzt werden, wobei jedoch der äußere Abstandshalter 255c im Wesentlichen vollständig entfernt wird, während ein merklicher Anteil des inneren Abstandshalters 255b dennoch beibehalten wird. Auf Grund der sehr gleichförmigen Freilegung der Oberfläche 255s, wie dies zuvor erläutert ist, und auf Grund der deutlich geringeren Abtragsrate für den Abstandshalter 255b ist der Ätzprozess 213 gut steuerbar, so dass der äußere Abstandshalter 255c in zuverlässiger Weise entfernt werden kann und danach eine gesteuerte „Nachätzzeit" vorgesehen werden kann, um damit die gewünschte endgültige Höhe oder Größe des inneren Abstandshalters 255r einzustellen. Geeignete Prozessparameter, etwa die Ätzzeit für den Prozessor 213 in Verbindung mit der Sequenz zum Freilegen der oberen Oberfläche 255s können effizient auf der Grundlage entsprechender Testläufe ermittelt werden.
  • 2e zeigt schematisch das Halbleiterbauelement 200, wenn es in einer reaktiven Umgebung eines Reinigungsprozesses 214 enthalten ist, der so gestaltet ist, um Reste von der Abstandshalterstruktur 255 und freiliegenden Bereichen der Halbleiterschicht 202 zu entfernen, um die siliziumbasierten Materialien der Gateelektrode und der Drain- und Sourcegebiete 251a, 251b für die Herstellung eines Metallsilizids vorzubereiten. Der Prozess 214 kann so gestaltet sein, dass selektiv Material des Versatzabstandshalters 255a in Kombination mit Resten der Beschichtung entfernt werden, wodurch in effizienter Weise ein Teil der Seitenwand 253s der Gateelektrode freigelegt wird, wobei das Ausmaß der Freilegung im Wesentlichen durch die Größe des reduzierten Abstandshalters 255r bestimmt ist. Der Prozess 214 kann auf der Grundlage gut etablierter Rezepte ausgeführt werden, wie sie auch in konventionellen Techniken zur Vorbereitung von siliziumbasierten Oberflächenbereichen für einen nachfolgenden Silizidierungsprozess eingesetzt werden.
  • 2f zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, sind Metallsilizidgebiete 204 in den Gateelektroden 253 gebildet und es sind Metallsilizidgebiete 205 in den Drain- und Sourcgebieten 251a, 251b gebildet. Auf Grund des größeren freiliegenden Oberflächenbereichs der siliziumbasierten Halbleitermaterialien kann das Metallsilizidgebiet 205 einen größeren Bereich einnehmen und kann daher näher an den jeweiligen Kanalgebieten 252 angeordnet werden. Somit wird ein geringerer Reihenwiderstand in den jeweiligen Transistoren 250a, 250b und auch ein größerer „Mündungsbereich" für entsprechende Kontaktöffnungen erreicht. In ähnlicher Weise kann sich das Metallsilizid 204 in der Gateelektrode 253 entlang der zuvor freiliegenden Seitenwandbereiche 253s erstrecken, wodurch ein deutlich größerer Anteil an Metallsilizid im Vergleich zu konventionellen Bauelementen, etwa dem in 1b gezeigten Bauelement 100, erhalten wird, in denen lediglich die obere Fläche von Metallsilizid eingenommen wird. Die Metallsilizide 204, 205 können auf der Grundlage gut etablierter Rezepte hergestellt werden, wobei der reduzierte Abstandshalter 255r für ausreichende Prozesssicherheiten sorgt, um damit das Erzeugen von Kurzschlüssen zwischen den Gateelektroden 253 und den jeweiligen Drain- und Sourcegebieten 251a, 251b zu vermeiden.
  • 2g zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Herstellungsphase, in der ein dielektrisches Zwischenschichtmaterial 206 über den Transistoren 250a, 250b gebildet ist, wobei ein Ätzstoppmaterial – in der gezeigten Ausführungsform ist dieses in Form einer ersten Ätzstoppschicht 203 und einer zweiten Ätzstoppschicht 203b vorgesehen – zwischen dem dielektrischen Zwischenschichtmaterial 206 und den jeweiligen Transistorbauelementen 250a, 250b angeordnet ist. Wie ferner gezeigt ist, weisen die Ätzstoppschichten 203a, 203b, möglicherweise in Verbindung mit Teilen des dielektrischen Zwischenschichtmaterials 206, einen hohen inneren Verspannungspegel auf, der gestaltet ist, um eine gewünschte Art an Verformung in den jeweiligen Kanalgebieten 252 hervorzurufen, wie dies zuvor auch erläutert ist. Beispielsweise kann der Transistor 250a darüber ausgebildet die Ätzstoppschicht 203a und möglicherweise weitere Material schichten des Materials 206 aufweisen, die eine hohe innere Verspannung aufweisen, um damit eine kompressive Verformung in dem Kanalgebiet 252 hervorzurufen. Zum Beispiel kann die erste Ätzstoppschicht 203a in Form von Siliziumnitridmaterial, einem stickstoffangereichertem Siliziumkarbidmaterial und dergleichen vorgesehen werden, das eine hohe kompressive Verspannung von ungefähr 2 Gigapascal (GPa) und mehr aufweist. In ähnlicher Weise kann der zweite Transistor 250b die zweite Ätzstoppschicht 203b mit einer hohen inneren Zugverspannung aufweisen, wobei weitere Materialschichten mit einer inneren Zugverspannung vorgesehen sein können. Z. B. kann die zweite Ätzstoppschicht 203b in Form von Siliziumnitrid mit einer inneren Zugverspannung von 1 GPa und mehr vorgesehen werden.
  • Die Ätzstoppschichten 203a, 203b und das dielektrische Zwischenschichtmaterial 206 können auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, wozu moderne Abscheide- und Strukturierungsschemata gehören und wobei, auf Grund der Reduzierung der anfänglichen Abstandshalterstruktur 255 zur Bildung des reduzierten Abstandshalters 255r, die Anforderungen an entsprechende Abscheideverfahren zur Herstellung der ersten und der zweiten verspannten Ätzstoppschicht 203a, 203b deutlich geringer sind. Somit können die Schichten 203a, 203b möglicherweise mit einer größeren Dicke vorgesehen werden, wobei zusätzlich das stark verspannte Material näher an den Kanalgebieten 252 angeordnet werden kann, wodurch der Gesamtverspannungsübertragungsmechanismus verbessert wird. Nach dem Herstellen des dielektrischen Zwischenschichtmaterials 206 wird eine entsprechende Kontaktöffnung 207 auf der Grundlage gut etablierter Herstellungsverfahren gebildet, die somit dann einen weniger ausgeprägten verspannungsrelaxierenden Effekt auf Grund des reduzierten Abstandshalters 255r und damit einer größeren Menge des verspannten Materials besitzt, wie dies zuvor erläutert ist.
  • Folglich können verbesserte Dotierstoffprofile für die Drain- und Sourcegebiete 251a, 251b auf der Grundlage einer Struktur mit mehreren Abstandshaltern, etwa einer Dreifach-Abstandshalterstruktur erreicht werden, wobei dennoch eine erhöhte Gateleitfähigkeit, eine bessere Leitfähigkeit des Drain/Source-Leitungsweges in Verbindung mit einem verbesserten Verspannungsübertragungsmechanismus erreicht werden können.
  • In den zuvor beschriebenen Ausführungsformen wird ein im Wesentlichen gleichmäßiges Prozessverhalten im Hinblick auf das Reduzieren der anfänglichen Abstandshalterstruktur 255 für beide Transistoren 250a, 250b erreicht. In anderen Fällen kann es vorteilhaft sein, die Höhenreduzierung der entsprechenden Abstandshalterstrukturen 255 individuell zu steuern, was erreicht werden kann, indem eine geeignet gestaltete Ätzmaske, beispielsweise während des Ätzprozesses 213, vorgesehen wird. In diesem Falle kann eine Lackmaske oder ein anderes geeignetes Maskierungsmaterial beispielsweise während einer anfänglichen Phase des Ätzprozesses 213 über einem der Transistoren vorgesehen werden und kann nach einer gewissen Ätzzeit entfernt werden. Während des restlichen Ätzprozesses kann das äußerste Abstandshalterelement des zuvor abgedeckten Transistors ebenfalls vollständig entfernt werden, während die Reduzierung der Größe des entsprechenden inneren Abstandshalters weniger ausgeprägt im Vergleich zu dem nicht abgedeckten Transistorelement ist.
  • Mit Bezug zu den 3a und 3b werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen das Freilegen des inneren Abstandshalterelements, d. h. das Entfernen eines oberen Bereichs der Abstandshalterstruktur, zusätzlich oder alternativ auf der Grundlage eines Polierprozesses ausgeführt wird.
  • 3a zeigt schematisch ein Halbleiterbauelement 300 mit einem ersten Transistor 350a und einem zweiten Transistor 350b, die im Wesentlichen die gleiche Konfiguration aufweisen, wie dies mit Bezug zu den Bauelementen 100 und 200 beschrieben ist. Entsprechende Komponenten werden durch die gleichen Bezugszeichen benannt, mit Ausnahme der ersten Ziffer, die eine „3" im Vergleich zu einer „1" oder einer „2" für die Bauelemente 100 und 200 ist. Folglich wird eine entsprechende Beschreibung dieser ähnlichen Komponenten weggelassen.
  • In einer anschaulichen Ausführungsform enthält die Gateelektrode 353 der Transistoren 350a, 350b eine Deckschicht 308, die aus Siliziumnitrid und dergleichen aufgebaut sein kann, und die beispielsweise während des Strukturierens der Gateelektrode 353 hergestellt wird. Folglich ist die Abstandshalterstruktur 355 auf der Grundlage der kombinierten Höhe der Gateelektrode 353 mit der Deckschicht 308 gebildet. In anderen anschaulichen Ausführungsformen kann die Deckschicht 308 weggelassen werden und die Gateelektrode 353 wird mit einem gewissen Maß an Überschusshöhe hergestellt, um damit einen entsprechenden Materialverlust in einer nachfolgenden Fertigungsphase zu berücksichtigen, wie dies mit Bezug zu 3b erläutert ist.
  • Das Bauelement 300 aus 3a umfasst ferner eine Opferschicht 310, die in einer sehr nicht-konformen Weise vorgesehen ist, um damit die Transistoren 350a, 350b einzuschließen. Beispielsweise wird die Opferschicht 310 in Form eines Polymermaterials bereitgestellt, das durch Aufschleuderverfahren in einer sehr nicht-konformen Weise aufgebracht wird. Nach dem Aufbringen der Opferschicht 310 kann dessen Material in einer geeigneten Weise behandelt werden, beispielsweise durch Wärme, Strahlung, und dergleichen, um damit das Material auszuhärten und um diesen eine größere mechanische Stabilität für die Schicht 310 zu erhalten.
  • 3b zeigt schematisch das Halbleiterbauelement 300 während eines Abtragungsprozesses 312, der einen chemisch-mechanischen Polier-(CMP)Prozess enthält, während welchem die Opferschicht 310 zunehmend abgetragen wird, wodurch die Deckschicht 308 und die Abstandshalterstruktur 355 freigelegt werden, wobei in dem weiteren Prozessschritt die Deckschicht 308 und ein oberer Bereich 355u der Abstandshalterstruktur 355 entfernt werden, während der Rest der Opferschicht 310 für die mechanische Integrität des Bauelements 300 sorgt. Folglich wird eine obere Fläche 355s des inneren Abstandshalters 355b in einer gut steuerbaren Weise und mit hoher Gleichmäßigkeit über das gesamte Substrat 301 hinweg freigelegt. Danach wird die verbleibende Opferschicht 310 durch einen beliebigen geeigneten selektiven Ätzprozess auf der Grundlage gut etablierter Rezepte entfernt, oder diese wird auch durch andere Verfahren entfernt, etwa eine Wärmebehandlung, und dergleichen, wodurch auch das äußere Abstandshalterelement 355c freigelegt wird, Als nächstes wird die weitere Bearbeitung auf der Grundlage eines sehr selektiven Ätzprozesses fortgesetzt, um den äußeren Abstandshalter 355c und einen Bereich des inneren Abstandshalters 355b in einem gemeinsamen Prozess zu entfernen, wie dies zuvor mit Bezug zu dem Ätzprozess 213 beschrieben ist.
  • Folglich wird auch in diesem Falle ein hohes Maß an Prozessgleichmäßigkeit während des Reduzierens der anfänglichen Abstandshalterstruktur 355 erreicht, wodurch die gleichen Vorteile erreicht werden, wie sie zuvor mit Bezug zu dem Bauelement 200 beschrieben sind.
  • Es gilt also: die vorliegende Offenbarung stellt Halbleiterbauelemente bereit mit einem oder mehreren Transistorelementen, die ein anspruchsvolles Dotierstoffprofil in den Drain- und Sourcegebieten besitzen, wobei diese Profile auf der Grundlage einer Struktur mit mehreren Abstandshaltern geschaffen werden und wobei die laterale Größe dieser Abstandshalterstruktur und deren Höhe in effizienter Weise vor dem Bilden von Metallsilizidgebieten reduziert werden kann, wodurch auch Seitenwandbereiche der Gateelektrode freigelegt werden. Somit sorgt die größere Menge an Metallsilizid in der Gateelektrode sowie in den Drain- und Sourcegebieten für eine größere Leitfähigkeit dieser Komponenten, wobei auch sehr verspanntes dielektrisches Material näher an den jeweiligen Kanalgebieten angeordnet werden kann. Dies wird bewerkstelligt, indem ein oberer Bereich oder eine Oberfläche eines inneren Abstandshalters unter Anwendung einer Opfermaterialschicht freigelegt wird, die dann durch einen Ätzprozess und/oder einen CMP-Prozess in eine gut steuerbaren Weise entfernt wird. Danach werden der äußerste Abstandshalter und Material des inneren Abstandshalters in einem gemeinsamen Ätzprozess entfernt, wobei die geringere Ätzrate des inneren Abstandshalters für ein hohes Maß an Steuerbarkeit sorgt, wodurch ein effizientes Einstellen des Grades an Freilegung der Gateseitenwände möglich ist.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (21)

  1. Verfahren mit: Bilden eines Transistorelements mit einer Gateelektrodenstruktur an deren Seitenwände eine Abstandshalterstruktur gebildet ist, die mindestens ein erstes Abstandshalterelement und ein zweites Abstandshalterelement enthält, die aus im Wesentlichen dem gleichen Material aufgebaut sind, wobei das erste Abstandshalterelement lateral zwischen der Gateelektrodenstruktur und dem zweiten Abstandshalterelement ausgebildet ist, und wobei die Abstandshalterstruktur ein Beschichtungsmaterial aufweist, das das erste Abstandshalterelement und das zweite Abstandshalterelement voneinander trennt; Entfernen eines oberen Bereichs des ersten und des zweiten Abstandshalterelements und des Beschichtungsmaterials in einem gemeinsamen Abtragungsprozess, um einen Oberseitenbereich des ersten Abstandshalterelements freizulegen; Entfernen des zweiten Abstandshalterelements und Materials des ersten Abstandshalterelements in einem selektiven Ätzprozess, um ein reduziertes erstes Abstandshalterelement zu bilden; und Bilden von Metallsilizidgebieten in der Gateelektrodenstruktur und dem Drain- und Sourcgebieten des Transistors auf der Grundlage des reduzierten ersten Abstandshalterelements.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Opfermaterialschicht auf der Abstandshalterstruktur und Entfernen der Opfermaterialschicht und des oberen Bereichs während des gemeinsamen Abtragungsprozesses.
  3. Verfahren nach Anspruch 2, wobei die Opfermaterialschicht aus Siliziumdioxid aufgebaut ist und der gemeinsame Abtragungsprozess umfasst: Ausführen eines plasmaunterstützten Ätzprozesses, der zum Entfernen von Siliziumdioxid gestaltet ist.
  4. Verfahren nach Anspruch 1, wobei Bilden von Metallsilidgebieten umfasst: Ausführen eines Ätzprozesses, der ausgebildet ist, Reste des Beschichtungsmaterials zu entfernen und einen Teil der Gateelektrodenstruktur freizulegen.
  5. Verfahren nach Anspruch 1, wobei Bilden des Transistorelements umfasst: Bilden eines Versatzabstandshalterelements benachbart zu Seitenwänden der Gatelektrodenstruktur vor dem Bilden des ersten und des zweiten Abstandshalterelements der Abstandshalterstruktur.
  6. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines dielektrischen Materials über dem Transistorelement, wobei das dielektrische Material eine hohe innere Verspannung so aufweist, dass eine Verformung in einem Kanalgebiet des Transistorelements hervorgerufen wird.
  7. Verfahren nach Anspruch 1, wobei das erste und das zweite Abstandshalterelement aus stickstoffenthaltendem Material aufgebaut sind und wobei das Beschichtungsmaterial Siliziumdioxid aufweist.
  8. Verfahren nach Anspruch 1, wobei das erste und das zweite Abstandshalterelement aus Siliziumdioxid aufgebaut sind und wobei das Beschichtungsmaterial ein stickstoffenthaltendes Material aufweist.
  9. Verfahren nach Anspruch 2, wobei die Opfermaterialschicht aus einem silizium- und stickstoffenthaltendem Material aufgebaut ist und wobei der gemeinsame Abtragungsprozess umfasst: Ausführen eines plasmagestützten Ätzprozesses, der gestaltet ist, das silizium- und stickstoffenthaltende Material abzutragen.
  10. Verfahren nach Anspruch 1, wobei Entfernen eines oberen Bereichs des ersten und des zweiten Abstandshalterelements das Ausführen eines Polierprozesses umfasst.
  11. Verfahren nach Anspruch 10, das ferner umfasst: Bilden eines Opfermaterials in einer nicht-konformen Weise, um damit die Gateelektrodenstruktur vor dem Ausführen des Polierprozesses abzudecken.
  12. Verfahren nach Anspruch 10, das ferner umfasst: Bilden einer Deckschicht über der Gateelektrodenstruktur vor dem Bilden des ersten und des zweiten Abstandshaslterelements.
  13. Verfahren mit: Bilden eines ersten Abstandshalterelements lateral benachbart zu einer Gateelektrode eines Transistors; Bilden eines Beschichtungsmaterials auf dem ersten Abstandshalterelement; Bilden eines zweiten Abstandshalterelements auf dem Beschichtungsmaterial; Bilden einer Opfermaterialschicht über der Gateelektrode und dem ersten und dem zweiten Abstandshalterelement; Entfernen der Opfermaterialschicht durch Ausführen eines ersten Ätzprozesses, um das zweite Abstandshalterelement und einen Bereich des ersten Abstandshalterelements freizulegen; und Entfernen des zweiten Abstandshalterelements und eines Teils des ersten Abstandshalterelements in einem gemeinsamen zweiten Ätzprozess.
  14. Verfahren nach Anspruch 13, wobei Ausführen des ersten Ätzprozesses umfasst: Einrichten einer Plasmaumgebung, die gestaltet ist, Material der Opferschicht zu entfernen.
  15. Verfahren nach Anspruch 13, wobei die Operschicht Siliziumdioxid aufweist.
  16. Verfahren nach Anspruch 15, wobei Bilden des Beschichtungsmaterials Abscheiden eines Siliziumsdioxidmaterials umfasst.
  17. Verfahren nach Anspruch 13, das ferner umfasst: Steuern des zweiten Ätzprozesses derart, dass eine Restgröße des ersten Abstandshalterelements eingestellt wird.
  18. Verfahren nach Anspruch 13, das ferner umfasst: Ausführen eines Reinigungsprozesses, um Reste des Beschichtungsmaterials zu entfernen und Bereiche der Seitenwände der Gateelektrode freizulegen, und Bilden von Metallsilizid in den freigelegten Seitenwandbereichen unter Anwendung eines Restes des ersten Abstandshalterelements als eine Maske.
  19. Halbleiterbauelement mit: einem ersten Transistor mit einer Gateelektrode und einem Abstandshalterelement, das lateral benachbart zu der Gateelektrode ausgebildet ist, um einen Teil der Seitenwände der Gatelektrode freizulassen; Drain- und Sourcgebieten und einem Kanalgebiet, die in einem Halbleitermaterial ausgebildet sind, einem Metallsilizid, das in den Drain- und Sourcegebieten und einer oberen Fläche und dem freigelassenen Bereich der Gateelektrode ausgebildet ist; einer ersten Ätzstoppschicht mit einem inneren Verspannungspegel, der gewählt ist, um eine erste Art an Verformung in dem Kanalgebiet zur Erhöhung der Ladungsträgerbeweglichkeit darin zu erzeugen; und einem dielektrischen Zwischenschichtmaterial, das über der ersten Ätzstoppschicht gebildet ist.
  20. Halbleiterbauelement nach Anspruch 19, wobei ein Dotierstoffprofil der Drain- und Sourcegebiete einen flachen Bereich besitzt, der sich lateral von dem Abstandshalterelement nach außen erstreckt.
  21. Halbleiterbauelement nach Anspruch 20, das ferner einen zweiten Transistor aufweist, mit: einer Gateelektrode und einem Abstandshalterelement, das lateral benachbart zu der Gateelektrode angeordnet ist, um einen Bereich der Seitenwände der Gatelektrode freizulassen, Drain- und Sourcegebiete und einem Kanalgebiet, die in dem Halbleitermaterial gebildet sind, einem Metallsilizid, das in den Drain- und Sourcegebieten und einer oberen Fläche und dem freigelassenen Bereich der Gateelektrode des zweiten Transistors ausgebildet ist; und einer zweiten Ätzstoppschicht mit einem inneren Verspannungspegel, der so gewählt ist, dass eine zweite Art an Verformung in dem Kanalgebiet des zweiten Transistors zur Verbesserung der Ladungsträgerbeweglichkeit darin hervorgerufen wird, wobei die zweite Art an Verformung sich von der ersten Art an Verformung unterscheidet.
DE102007030054A 2007-06-29 2007-06-29 Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben Active DE102007030054B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007030054A DE102007030054B4 (de) 2007-06-29 2007-06-29 Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben
US12/026,827 US20090001479A1 (en) 2007-06-29 2008-02-06 Transistor having reduced gate resistance and enhanced stress transfer efficiency and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007030054A DE102007030054B4 (de) 2007-06-29 2007-06-29 Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102007030054A1 true DE102007030054A1 (de) 2009-01-02
DE102007030054B4 DE102007030054B4 (de) 2009-04-16

Family

ID=40075975

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007030054A Active DE102007030054B4 (de) 2007-06-29 2007-06-29 Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US20090001479A1 (de)
DE (1) DE102007030054B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987104B2 (en) * 2011-05-16 2015-03-24 Globalfoundries Inc. Method of forming spacers that provide enhanced protection for gate electrode structures
TWI569333B (zh) * 2011-10-11 2017-02-01 聯華電子股份有限公司 一種製作半導體元件的方法
US8883583B2 (en) * 2012-06-26 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, transistors, and methods of manufacture thereof
US10580075B1 (en) 2012-08-16 2020-03-03 Allstate Insurance Company Application facilitated claims damage estimation
US9040394B2 (en) * 2013-03-12 2015-05-26 Samsung Electronics Co., Ltd. Method for fabricating a semiconductor device
US9087917B2 (en) * 2013-09-10 2015-07-21 Texas Instruments Incorporated Inner L-spacer for replacement gate flow
US9209301B1 (en) * 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
CN105633101A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
TWI729128B (zh) * 2017-05-10 2021-06-01 聯華電子股份有限公司 半導體結構及其製作方法
US11398383B2 (en) * 2020-06-23 2022-07-26 Winbond Electronics Corp. Semiconductor structure and method for forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112004001601T5 (de) * 2003-09-02 2006-07-20 Advanced Micro Devices, Inc., Sunnyvale Silizidierungsabstandshalter in der integrierten Schaltungstechnologie

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630721B1 (en) * 2000-05-16 2003-10-07 Advanced Micro Devices, Inc. Polysilicon sidewall with silicide formation to produce high performance MOSFETS
DE102004026149B4 (de) * 2004-05-28 2008-06-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen eines Halbleiterbauelements mit Transistorelementen mit spannungsinduzierenden Ätzstoppschichten
DE102006041006B4 (de) * 2006-08-31 2018-05-03 Advanced Micro Devices, Inc. Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102006040765B4 (de) * 2006-08-31 2011-02-03 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Feldeffekttransistors mit einer verspannten Kontaktätzstoppschicht mit geringerer Konformität und Feldeffekttransistor
US20080142879A1 (en) * 2006-12-14 2008-06-19 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing differential spacers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112004001601T5 (de) * 2003-09-02 2006-07-20 Advanced Micro Devices, Inc., Sunnyvale Silizidierungsabstandshalter in der integrierten Schaltungstechnologie

Also Published As

Publication number Publication date
DE102007030054B4 (de) 2009-04-16
US20090001479A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
DE102007030054B4 (de) Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben
DE102005030583B4 (de) Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE102005052055B3 (de) Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102007009914B4 (de) Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben
DE112007002306B4 (de) Verspannter Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102006015090B4 (de) Verfahren zur Herstellung unterschiedlicher eingebetteter Verformungsschichten in Transistoren
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102005057073B4 (de) Herstellungsverfahren zur Verbesserung der mechanischen Spannungsübertragung in Kanalgebieten von NMOS- und PMOS-Transistoren und entsprechendes Halbleiterbauelement
DE102007041210B4 (de) Verfahren zur Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Vorsehen einer verspannten dielektrischen Schicht über einem verspannungsneutralen dielektrischen Material in einem Halbleiterbauelement und entsprechendes Halbleiterbauelement
DE102008049732B4 (de) Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102008006961A1 (de) Verfahren zum Erzeugen eines verformten Kanalgebiets in einem Transistor durch eine tiefe Implantation einer verformungsinduzierenden Sorte unter das Kanalgebiet
DE102008049725B4 (de) CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE102008063399B4 (de) Asymmetrischer Transistor mit einer eingebetteten Halbleiterlegierung mit einer asymmetrischen Anordnung und Verfahren zur Herstellung des Transistors
DE102007009916B4 (de) Verfahren zum Entfernen unterschiedlicher Abstandshalter durch einen nasschemischen Ätzprozess
DE102008016512B4 (de) Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz
DE102005046978B4 (de) Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung durch Bilden eines Kontaktätzstoppschichtstapels mit unterschiedlich modifizierter innerer Verspannung
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102007009915A1 (de) Halbleiterbauelement mit verformter Halbleiterlegierung mit einem Konzentrationsprofil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition