WO2000019535A1 - Halbleiterstruktur für halbleiterbauelemente - Google Patents

Halbleiterstruktur für halbleiterbauelemente Download PDF

Info

Publication number
WO2000019535A1
WO2000019535A1 PCT/EP1999/007226 EP9907226W WO0019535A1 WO 2000019535 A1 WO2000019535 A1 WO 2000019535A1 EP 9907226 W EP9907226 W EP 9907226W WO 0019535 A1 WO0019535 A1 WO 0019535A1
Authority
WO
WIPO (PCT)
Prior art keywords
doped
zone
semiconductor
semiconductor structure
trough
Prior art date
Application number
PCT/EP1999/007226
Other languages
English (en)
French (fr)
Other versions
WO2000019535B1 (de
Inventor
Hartmut GRÜTZEDIEK
Joachim Scheerer
Original Assignee
GRÜTZEDIEK, Ursula
Scheerer, Jutta
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GRÜTZEDIEK, Ursula, Scheerer, Jutta filed Critical GRÜTZEDIEK, Ursula
Priority to AU63303/99A priority Critical patent/AU6330399A/en
Publication of WO2000019535A1 publication Critical patent/WO2000019535A1/de
Publication of WO2000019535B1 publication Critical patent/WO2000019535B1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only

Definitions

  • the doping concentration of the p-doped inner zone is preferably at the tip 10 14 to 10 16 atoms / cm 3 , in particular 10 15 atoms / cm 3 .
  • the doping concentration of the trough-shaped n-doped zone is preferably 10 17 to 10 22 atoms / cm 3 in the tip.
  • the ratio between the doping concentration of the inner zone and the trough-shaped zone is preferably between 10 2 and 10 3 .
  • Another semiconductor component that can advantageously be produced on the basis of the semiconductor structure according to the invention is a PL element.
  • the p-doped inner zone then forms the base of the PL element, while the p-doped zone in the n-doped zone, which lies in the p-doped inner zone, forms the injector of the PL element.
  • the collectors of the PL element can be formed by further n-doped zones which lie in the p-doped inner zone.
  • the injector connection INJ takes place at the p + zone 11 in the n-doped zone 7, which lies in the inner zone 6. Feeding the supply current into the PL element via a vertical injector PNP is only one preferred option. A high-resistance resistor or a current source are also conceivable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Eine Halbleiterstruktur zur Herstellung von Halbleiterbauelementen, beispielsweise PNP-Transistoren, weist eine wannenförmige n-dotierte Zone (5) in einem p-dotierten Halbleitermaterial (1, 2) auf, die eine bis an die Oberfläche des Halbleitermaterials reichende p-dotierte Innenzone (6) umschließt. Die wannenförmige n-dotierte Zone (5) hat ein Dotierung, die sehr viel stärker ist als die Dotierung der p-dotierten Innenzone (6). Die Halbleiterstruktur ist technologisch einfach zu fertigen und kompatibel zu modernen CMOS-Prozessen. Sie bildet eine Ausgangsstruktur insbesondere für einen vertikalen PNP-Transistor mit verbesserten elektrischen Eigenschaften, beispielsweise Stromverstärkung und Frequenzverhalten.

Description

Halbleiterstruktur für Halbleiterbauelemente
Die Erfindung betrifft eine Halbleiterstruktur für Halbleiterbauelemente, insbesondere eine Ausgangsstruktur zur Herstellung von integrationsfähigen PNP-Transistoren und Logikschaltungen (Gatter).
Zur Herstellung von pn-Übergängen in Halbleiterbauelementen sind verschiedene Verfahren bekannt, zu denen die Diffusion, Epitaxie und Ionenimplantation zählen.
Nachfolgend wird ein Standardprozess zur Herstellung von lateralen PNP- Bipolartransistoren näher beschrieben. (Alan B. Grebene , Van Nostrand Reinhold Company, Analog Integrated Circuit Design, New York, S. 8). Zur Herstellung von Bipolartransistoren wird zunächst eine auch als vergrabene Schicht bezeichnete n-dotierte Subkollektorzone in ein p-dotiertes Halbleitersubstrat eindiffundiert, durch die die Abschirmung des Transistors zu dem Substrat wirksam erreicht wird. Anschließend wird das Halbleitersubstrat mit einer epitaktischen n-leitenden Schicht überzogen. Danach werden in der epitaktischen Schicht elektrisch isolierte Gebiete abgeteilt. Die Isolation dieser sogennanten epi- Inseln erfolgt über in Sperrichtung gepolte pn-Übergänge, die durch tief eindiffundierte p-Zonen geschaffen werden. Es folgen weitere Diffusionschritte, mit denen die Basis- und Emittergebiete des Bipolartransistors definiert werden. Anschließend wird die Kontaktierung für die Transistoranschlüsse vorgenommen.
Ein lateraler PNP-Transistor, der in Bipolartechnik standardmäßig relativ leicht hergestellt wird, hat verschiedene Mängel. Seine Stromverstärkung ist wegen geringer Emittereffizienz verhältnismäßig gering im Vergleich zu einem im gleichen Prozess gefertigten NPN-Transistor. Wird durch die Verkleinerung der Basis die Stromverstärkung erhöht, so leiden dadurch die Abbruchspannung und die Earlyspannung. Beide Effekte sind höchst unerwünscht und schränken den Einsatzbereich erheblich ein. Außerdem wird das Schaltungsdesign erschwert. Im übrigens sind laterale Transistoren wegen der relativ großen Basisweite langsam.
Neben den lateralen PNP-Transistoren sind auch vertikale PNP-Transistoren bekannt. Ein vertikaler PNP-Transistor ist der Substrat-PNP-Transistor. Dieser Transistor ist aber aufgrund seines Aufbaus auf spezielle Anwendungen beschränkt, z.B. als Emitterfolger. Sollen NPN- und PNP-Transistoren mit vertikalem Aufbau gleichzeitig erzeugt werden, so führt dies zu aufwendiger Mehrfachepitaxie.
Aus der US 5 837 590 A ist ein Verfahren zur Herstellung eines vertikalen PNP- Transistors bekannt, bei dem in schwach p-dotiertes Material eine schwach n- dotierte Insel eindiffundiert wird, die eine Isolationschicht zum Substrat eines später eingebrachten Kollektors des PNP-Transistors bildet. Große Tiefe und geringe Konzentration der n-Dotierung sind erforderlich, um eine ausreichende Spannungsfestigkeit des PNP-Transistors gegen Substrat zu erreichen. Diese schwach n-dotierte Insel gleichzeitig als Kollektor eines NPN-Transistors einzusetzen, ist wegen der geringen Stromtragfähigkeit eines solchen Transistors und wegen großer parasitärer Substratströme im Sättigungsfall nicht praktikabel.
Der Erfindung liegt die Aufgabe zugrunde eine technologisch einfach zu fertigende Halbleiterstruktur zu schaffen, die eine Ausgangsstruktur zur Herstellung von Halbleiterbauelementen, insbesondere PNP-Transistoren oder Gatter, bildet.
Die Lösung dieser Aufgabe erfolgt erfindungsgemäß mit den Merkmalen des Patentanspruchs 1.
Die erfindungsgemäße Halbleiterstruktur weist eine wannenförmige n-dotierte Zone in einem p-dotierten Halbleitermaterial auf, die eine bis an die Oberfläche des Halbleitermaterials reichende p-dotierte Innenzone in dem Halbleitermaterial umschließt. Die wannenförmige n-dotierte Zone hat eine Dotierung, die stärker ist als die Dotierung der p-dotierten Innenzone. Die n-dotierte Wanne ist vorzugsweise sehr viel stärker dotiert, als die vorzugsweise sehr schwach p- dotierte Innenzone. Die weiteren das Halbleiterelement bildenden Zonen liegen in der p-dotierten Innenzone.
Unter einer wannenförmigen Zone wird ein Bereich in dem Halbleitermaterial verstanden, das einen sich unterhalb der Oberfläche des Halbleitermaterials erstreckenden Abschnitt aufweist, dessen Randbereich sich bis an die Oberfläche des Halbleitermaterials erstreckt, so daß die wannenförmige Zone einen Teilbereich des Halbleitermaterials umschließt. Die Herstellung der n-dotierten wannenförmigen Zone kann mit unterschiedlichen Verfahren erfolgen. Allein entscheidend ist, daß die n-dotierte wannenförmige Zone eine Dotierung hat, die stärker ist als die Dotierung der p-dotierten Innenzone.
Die Fertigung der obigen Halbleiterstruktur erfordert keine Mehrfachepitaxie. Die Halbleiterstruktur ist kompatibel zu modernen CMOS-Prozessen. Ausgehend von der obigen Halbleiterstruktur können PNP-Transistoren sowie Gatter ohne aufwendige Mehrfachepitaxie hergestellt werden.
Die Dotierungskonzentration der p-dotierten Innenzone ist vorzugsweise in der Spitze 1014 bis 1016 Atom/cm3, insbesondere 1015 Atom/cm3. Die Dotierungskonzentration der wannenförmigen n-dotierten Zone ist vorzugsweise in der Spitze 1017 bis 1022 Atom/cm3. Das Verhältnis zwischen der Dotierungskonzentration der Innenzone und der wannenförmigen Zone liegt vorzugsweise zwischen 102 und 103.
In einer bevorzugten Ausführungsform liegt die n-dotierte Zone in einer auf ein p-dotiertes Halbleitersubstrat aufgebrachten vorzugsweise sehr schwach p-dotierten Epitaxieschicht. Die Dotierungskonzentration des Substrats ist vorzugsweise 1015bis 1019 Atom/cm3. Die p-dotierte Innenzone bildet vorzugsweise den Kollektor eines PNP- Transistors, während die Basis des PNP-Transistors eine n-dotierte Zone in der p- dotierten Innenzone bildet. Der Emitter des PNP-Transistors bildet vorzugsweise eine p-dotierte Zone in der n-dotierten Zone, die in der p-dotierten Innenzone liegt.
Wenn die Halbleiterstruktur zur Herstellung eines PNP-Transistors dient, werden die n-dotierte Zone in der p-dotierten Innenzone und die an die Oberfläche des Halbleitermaterials reichende Randzone der wannenförmigen n-dotierten Zone elektrisch miteinander verbunden. Auf eine elektrische Verbindung kann aber verzichtet werden, wenn die n-dotierte Zone in der p-dotierten Innenzone sich bis in die an die Oberfläche des Halbleitermaterials reichenden Randzone der wannenförmigen n-dotierten Zone erstreckt.
Ein weiteres Halbleiterbauelement, das sich in vorteilhafter Weise ausgehend von der erfindungsgemäßen Halbleiterstruktur herstellen läßt, ist ein PL-Element. Die p-dotierte Innenzone bildet dann die Basis des PL-Elementes, während die p- dotierte Zone in der n-dotierten Zone, die in der p-dotierten Innenzone liegt, den Injektor des PL-Elementes bildet. Die Kollektoren des PL-Elementes können durch weitere n-dotierte Zonen gebildet werden, die in der p-dotierten Innenzone liegen.
Im folgenden werden drei Ausfuhrungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen im einzelnen erläutert.
Es zeigen:
Figur 1 eine Halbleiterstruktur mit einem ersten Ausführungsbeispiel eines
PNP-Transistors in geschnittener Darstellung,
Figur 2 einen Schnitt durch eine Halbleiterstruktur mit einem zweiten
Ausführungsbeispiel eines PNP-Transistors, Figur 3 eine mittels Hochvoltionenimplantation erzeugte wannenförmige n- dotierte Zone in einem Halbleitermaterial und
Figur 4 einen Schnitt durch eine Halbleiterstruktur mit einem PL-Element.
Figur 1 zeigt die Halbleiterstruktur eines integrationsfähigen PNP-Transistors in geschnittener Darstellung. In einem p-dotierten Substrat 1 mit einer Dotierungskonzentration von N « 1015bis 1019 Atom/cm3 liegt unter einer sehr schwach dotierten Schicht 2 mit einer Dotierungskonzentration von N ~ 2 x 1015 Atom/cm3 eine vergrabene Schicht 3 (burried layer BL) mit einer hohen n- Dotierung in der Spitze von N « 1017 bis 1022 Atom/cm3.
Von dem Randbereich der vergrabenen Schicht 3 erstreckt sich eine ringförmige n-dotierte Zone 4 bis an die Oberfläche des Halbleitermaterials. Die ringförmige Zone 4 bildet zusammen mit der vergrabenen Schicht 3 eine wannenförmige n- dotierte Zone 5, die eine bis an die Oberfläche des Halbleitermaterials reichende sehr schwach p-dotierte Innenzone 6 umschließt, die mit einer maximalen Konzentration von N « 2 x 1015 Atom/cm3 dotiert ist.
Innerhalb der Innenzone 6 liegt eine n-dotierte Zone 7 mit einer Dotierungskonzentration N « 1018 Atom/cm3. Die innerhalb der Innenzone 6 liegende n-dotierte Zone 7 ist über eine externe elektrische Verbindung 8 mit der wannenförmigen n-dotierten Zone 5 verbunden. Die wannenförmige n- dotierte Zone 5 bildet zusammen mit der innerhalb der Innenzone 6 liegenden n-dotierten Zone 7 die Basis B des PNP-Transistors. Die Basisanschlüsse erfolgen in bekannter Weise mit oberflächennahen hochdotierten n+ -Zonen 9,10 in den Zonen 4 und 7.
In der n-dotierten Zone 7, die sich innerhalb der Innenzone 6 befindet, liegt eine hochkonzentrierte p+-Zone 11 mit einer Dotierungskonzentration N « 1022 Atom/cm3. Die hochkonzentrierte p+-Zone 11 bildet den Emitter E des PNP- Transistors. Den Kollektor C des PNP-Transistors bildet die Innenzone 6, wobei der Anschluß wieder in bekannter Weise über eine hochdotierte p+-Zone 12 erfolgt.
Das Halbleitermaterial ist mit einer Isolationsschicht 13 abgedeckt, die im Bereich der Transistoranschlüsse durchbrochen ist.
Die Verstärkung des PNP-Transistors wird durch die vertikale Basisweite mit entsprechender Dotierung der Basis eingestellt. Die Verstärkung kann sehr hoch gewählt werden, beispielsweise >200, ohne die Abbruch- und Earlyspannung unzulässig zu reduzieren. Die Stromverstärkung wird durch Oberflächenrekombination kaum beeinträchtigt und ist wegen der hohen Effizienz des Emitters auch bei kleinen Strömen noch hoch. Das Frequenzverhalten ist wegen der kurzen Transitzeit in der dünnen Basiszone gut. Der hohe Kollektorbahnwiderstand hat dabei relativ wenig Einfluß.
Der PNP-Transistor ist bei gleicher Abbruchspannung nicht wesentlich größer als ein NPN-Transistor, insbesondere wenn Basis und Wanne wie in Fig. 2 verschmolzen sind. Er kann trotz hoher Abbruchspannung mit sehr flachen CMOS-kompatiblen Strukturen aufgebaut werden.
Figur 2 zeigt ein zweites Ausführungsbeispiel des PNP-Transistors, wobei die Elemente der Ausf hrungsform gemäß Figur 1 und die entsprechenden Elemente des Aus-ulirungsbeispiels gemäß Figur 2 mit denselben Bezugszeichen versehen sind. Die Ausführungsform gemäß Figur 2 unterscheidet sich von dem Ausführungsbeispiel gemäß Figur 1 dadurch, daß die innerhalb der Innenzone 6 liegende n-dotierte Zone 7 sich bis in den nach oben gezogenen Randbereich der wannenförmigen n-dotierten Zone 5 erstreckt. Damit ist die Zone 7 direkt mit der Zone 5 verschmolzen, so daß eine externe elektrische Verbindung entfallen kann. Der Basisanschluß erfolgt an der n+-dotierten Zone 9, während der Emitter- Anschluß an der innerhalb der Zone 7 liegenden p+-Zone 11 und der Kollektor- Anschluß an der p+-Zone 12 erfolgt, die innerhalb der Innenzone 6 liegt. In der unter Bezugnahme auf die Figuren 1 bis 3 beschriebenen Halbleiterstruktur kann die vergrabene Schicht 3 beispielsweise mittels Diffusion oder Ionenimplantation in das p-dotierte Substrat 1 eingebracht werden. Die schwach p-dotierte Schicht 2 kann beispeilsweise durch Epitaxie aufgebracht werden, wobei die Schichtdicke zum Beispiel 1,5 μ betragen kann. Die p-dotierte Innenzone 6 kann durch eine ringförmige Diffusion oder Implantation von dem übrigen Halbleitermaterial abgegrenzt werden. Alle weiteren Dotierungen können nach den bekannten Standardverfahren in der Halbleitertechnik erzeugt werden. Abwandlungen des Fertigungsablaufs, wie sie der Fachmann leicht vornehmen kann, sind möglich. Dazu zählt insbesondere die Dotierung aus einer Polysiliziumschicht. Es besteht die Möglichkeit, optimierte Dotierungsprofile durch Mehrfachimplantation der gleichen Spezies zu erzeugen.
Die wannenförmige n-dotierte Zone kann alternativ auch durch eine Hochvoltionenimplantation erfolgen. Figur 3 zeigt den Schritt der Erzeugung der n-dotierten Wanne in dem Halbleitermaterial mittels Hochvoltionenimplantation. Auf ein schwach p-dotiertes Halbleitersubstrat 15 (Wafer) wird eine Maske 16 aufgebracht, die ein Fenster 17 aufweist, das von einer umlaufenden Kante 18 begrenzt wird. Für das Grundmaterial wird vorzugsweise ein Wafer aus schwach dotiertem monokristallinem Silizium mit einem Widerstand von z.B. 5 Ohm cm verwendet. Das Maskenmaterial kann aus Fotolack, Metall, Glas oder anderen Materialien bestehen. Vorzugsweise wird die Struktur durch fotolithographische Verfahren geschaffen. Für die weiteren Verfahrensschritte ist die Ausbildung der Kante 18 des Maskenfensters 17 nicht relevant. Die Kante des Maskenfensters kann senkrecht, schräg nach außen oder schräg nach innen verlaufen.
Nach der Maskenherstellung, die mit den bekannten Prozessen erfolgen kann, erfolgt eine Dotierung, vorzugsweise eine Implantation von Phosphor-Ionen mit einer Dosis von 2xl013 Atom/cm2, um die wannenförmige n-dotierte Zone 19 in dem Halbleitersubstrat zu schaffen. Die Implantationsenergie ist dabei so hoch, daß oberhalb der Wanne 19 in dem Halbleitersubstrat noch eine p— dotierte Innenzone 20 verbleibt. Bei einer Dosis von 2xl013 Atome/cm2 ist dies trotz der rückgestreuten Phosphorionen beispielsweise dann der Fall, wenn die Implantationsenergie der Phosphorionen 6 MeV beträgt. Die Streuung der Ionen an der Maskenkante führt zur Trennung von p-dotierter Innenzone und p- dotiertem Halbleitersubstrat. Eine weitere Erhöhung der Dotierungskonzentration des Wannenrandes ist durch zusätzliche Implantationen oder Diffusion möglich.
Die Halbleiterstruktur des unter Bezugsnahme auf die Figuren 1 und 2 beschriebenen PNP-Transistors kann leicht zu einem Bauelement erweitert werden, daß für den Aufbau von Logikschaltungen (Gatter) geeignet ist.
Figur 4 zeigt einen Schnitt durch die Halbleiterstruktur eines PL-Elementes. Die einzelnen Elemente, die denjenigen der Ausführungsbeispiele gemäß der Figuren 1 und 2 entsprechen, sind wieder mit den gleichen Bezugszeichen versehen.
Die Halbleiterstruktur des PL-Element unterscheidet sich von der Halbleiterstruktur des PNP-Transistor gemäß Figur 2 dadurch, daß die wannenförmige n-dotierte Zone 5 eine größere Länge hat, so daß weitere n- dotierte Zonen in der Innenzone 6 Platz finden. In die Innenzone 6 sind zwei n- dotierte Zonen 21, 22 implantiert, in denen n+-dotierte Zonen 23, 24 zum Anschluß der Kollektoren Cl, C2 liegen. Damit wird ein NPN-Transistor geschaffen, der invers betrieben zwei Kollektoren C1,C2 hat. Die Innenzone 6 bildet die Basis B des MultikoUektor-Transistors, wobei der Basisanschluß wieder an der in der Innenzone liegenden p+-Zone 12 erfolgt. Der Injektor- Anschluß INJ erfolgt an der p+-Zone 11 in der n-dotierten Zone 7, die in der Innenzone 6 liegt. Die Einspeisung des Versorgungsstromes in das PL-Element über einen vertikalen Injektor-PNP ist nur eine bevorzugte Möglichkeit. Auch ein hochohmiger Widerstand oder eine Stromquelle sind denkbar.
Die Herstellung der Halbleiterstruktur für das PL-Element kann mit den bekannten Standardverfahren wie Implantation, Diffusion und Epitaxie erfolgen. Das Gatter hat eine hohe Verstärkung, bedingt durch die niedrige Dotierungskonzentration der Basis des NPN-Transistors. Auch bei schwächer dotierter Wanne und einem dadurch stärker wirkenden Substrat-PNP reicht die Verstärkung des invers betriebenen NPN-Transistors noch aus. Der vertikale Injektor-PNP ist hoch verstärkend und wenig empfindlich bezüglich Oberflächenrekombination. Insbesondere bei einer mittels
Hochvoltionenimplantation erzeugten Wanne sind die NPN-Transistoren praktisch defektfrei und sichern eine hohe Ausbeute.

Claims

Patentansprüche
1. Halbleiterstruktur für Halbleiterbauelemente mit einer wannenförmigen n- dotierten Zone (5) in einem p-dotierten Halbleitermaterial (1, 2), die eine bis an die Oberfläche des Halbleitermaterials reichende p-dotierte Innenzone (6) in dem Halbleitermaterial umschließt, dadurch gekennzeichnet, daß die wannenförmige n-dotierte Zone (5) eine Dotierung hat, die stärker ist als die Dotierung der p-dotierten Innenzone (6).
2. Halbleiterstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die p-dotierte Innenzone (6) mit einer maximalen Konzentration vonlO14 bis 1016 Atom/cm3 dotiert ist.
3. Halbleiterstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die wannenförmige n-dotierten Zone (5) mit einer maximalen Konzentration von 1017 bis 1022 Atom/cm3 dotiert ist.
4. Halbleiterstruktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die p-dotierte Innenzone (6) in einer auf ein p-dotiertes Halbleitersubstrat (1) aufgebrachten p-dotierten Epitaxieschicht (2) liegt.
5. Halbleiterstruktur nach Anspruch 4, dadurch gekennzeichnet, daß das p- dotierte Halbleitersubstrat (1) eine Dotierungskonzentration von 1015bis 1019 Atom/cm3 hat.
6. Halbleiterstruktur nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß in der p-dotierten Innenzone (6) eine n-dotierte Zone (7) liegt.
7. Halbleiterstruktur nach Anspruch 6, dadurch gekennzeichnet, daß die n- dotierte Zone (7) in der p-dotierten Innenzone (6) und die an die Oberfläche des Halbleitermaterials reichende Randzone der wannenförmigen n-dotierten Zone (5) elektrisch miteinander verbunden sind.
8. Halbleiterstruktur nach Anspruch 6, dadurch gekennzeichnet, daß die n- dotierte Zone (7) in der p-dotierten Innenzone (6) sich bis in die an die Oberfläche des Halbleitermaterials (1, 2) reichende Randzone der wannenförmigen n-dotierten Zone (5) erstreckt.
9. Halbleiterstruktur nach einer der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß in der n-dotierten Zone (7) in der p-dotierten Innenzone (6) eine p-dotierte Zone (11) liegt.
10. Halbleiterstruktur nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die n-dotierte Zone (7) in der p-dotierten Innenzone (6) die Basis B eines PNP-Transistors bildet.
11. Halbleiterstruktur nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die p-dotierte Innenzone (6) den Kollektor C eines PNP-Transistors bildet.
12. Halbleiterstruktur nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die p-dotierte Zone (11) in der n-dotierten Zone (7), die in der p-dotierten Innenzone (6) liegt, den Emitter E eines PNP- Transistors bildet.
13. Halbleiterstruktur nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die p-dotierte Zone (11) in der n-dotierten Zone (7), die in der p-dotierten Innenzone (6) liegt, den Injektor (Inj.) eines I2L- Elementes bildet.
14. Halbleiterstruktur nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die p-dotierte Innenzone (6) die Basis B eines I2L- Elementes bildet.
15. Halbleiterstruktur nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß in der p-dotierten Innenzone (6) mindestens eine weitere n-dotierte Zone (21, 22) liegt, die einen Kollektor C„ C2 eines I2L- Elementes bildet.
PCT/EP1999/007226 1998-09-29 1999-09-29 Halbleiterstruktur für halbleiterbauelemente WO2000019535A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU63303/99A AU6330399A (en) 1998-09-29 1999-09-29 Semiconductor structure for semiconductor components

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19844531.8 1998-09-29
DE19844531.8A DE19844531B4 (de) 1998-09-29 1998-09-29 Verfahren zur Herstellung von Transistoren

Publications (2)

Publication Number Publication Date
WO2000019535A1 true WO2000019535A1 (de) 2000-04-06
WO2000019535B1 WO2000019535B1 (de) 2000-05-11

Family

ID=7882576

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/EP1999/005942 WO2000019503A1 (de) 1998-09-29 1999-08-13 Verfahren zur herstellung von transistoren
PCT/EP1999/007226 WO2000019535A1 (de) 1998-09-29 1999-09-29 Halbleiterstruktur für halbleiterbauelemente

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/EP1999/005942 WO2000019503A1 (de) 1998-09-29 1999-08-13 Verfahren zur herstellung von transistoren

Country Status (7)

Country Link
US (1) US7271070B1 (de)
EP (1) EP1129476A1 (de)
JP (1) JP2002526917A (de)
CN (1) CN1151544C (de)
AU (2) AU5622099A (de)
DE (1) DE19844531B4 (de)
WO (2) WO2000019503A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10057163A1 (de) * 2000-11-16 2002-05-23 Gruetzediek Ursula Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen
JP3812421B2 (ja) 2001-06-14 2006-08-23 住友電気工業株式会社 横型接合型電界効果トランジスタ
DE102004016992B4 (de) 2004-04-02 2009-02-05 Prema Semiconductor Gmbh Verfahren zur Herstellung eines Bipolar-Transistors
ATE485596T1 (de) 2004-12-08 2010-11-15 Prema Semiconductor Gmbh Verfahren zur herstellung einer halbleiteranordnung mit einer spannungsfesten pmosfet-halbleiterstruktur und einer nmosfet- halbleiterstruktur
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
US20080128762A1 (en) * 2006-10-31 2008-06-05 Vora Madhukar B Junction isolated poly-silicon gate JFET

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5173887A (ja) * 1974-12-23 1976-06-26 Fujitsu Ltd Handotaisochinoseizohoho
GB2056768A (en) * 1979-07-16 1981-03-18 Matsushita Electric Ind Co Ltd Semiconductor integrated circuits
EP0032022A1 (de) * 1979-12-21 1981-07-15 Fujitsu Limited Verfahren zur Herstellung einer integrierte Halbleiterschaltvorrichtung
EP0673072A2 (de) * 1994-03-18 1995-09-20 Hitachi, Ltd. Bipolare Halbleiteranordnungen
EP0746038A2 (de) * 1995-05-31 1996-12-04 Texas Instruments Incorporated Isolierter vertikaler PNP-Transistor und Verfahren zur seiner Herstellung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925120A (en) 1969-10-27 1975-12-09 Hitachi Ltd A method for manufacturing a semiconductor device having a buried epitaxial layer
US3981072A (en) * 1973-05-25 1976-09-21 Trw Inc. Bipolar transistor construction method
GB2023340B (en) * 1978-06-01 1982-09-02 Mitsubishi Electric Corp Integrated circuits
DE2922250A1 (de) * 1979-05-31 1980-12-11 Siemens Ag Lichtsteuerbarer transistor
JPS5724548A (en) * 1980-07-22 1982-02-09 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor device
JPH0824131B2 (ja) * 1985-10-07 1996-03-06 株式会社日立製作所 電界効果トランジスタ
JP2505767B2 (ja) * 1986-09-18 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
NL8701251A (nl) * 1987-05-26 1988-12-16 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
US5292671A (en) * 1987-10-08 1994-03-08 Matsushita Electric Industrial, Co., Ltd. Method of manufacture for semiconductor device by forming deep and shallow regions
EP0339386B1 (de) * 1988-04-29 1994-07-13 Siemens Aktiengesellschaft Als Fotodetektor verwendbare Bipolartransistorstruktur
JPH0494545A (ja) * 1990-08-10 1992-03-26 Fujitsu Ltd バイポーラトランジスタ
JPH05226351A (ja) * 1992-02-17 1993-09-03 Sharp Corp 半導体装置の製造方法
US5444004A (en) * 1994-04-13 1995-08-22 Winbond Electronics Corporation CMOS process compatible self-alignment lateral bipolar junction transistor
KR0148296B1 (ko) * 1994-07-28 1998-12-01 문정환 반도체 소자의 격리방법
JPH08195399A (ja) * 1994-09-22 1996-07-30 Texas Instr Inc <Ti> 埋込み層を必要としない絶縁された垂直ｐｎｐトランジスタ
JPH0927551A (ja) * 1995-07-12 1997-01-28 Olympus Optical Co Ltd 半導体装置の製造方法
US5858828A (en) * 1997-02-18 1999-01-12 Symbios, Inc. Use of MEV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5173887A (ja) * 1974-12-23 1976-06-26 Fujitsu Ltd Handotaisochinoseizohoho
GB2056768A (en) * 1979-07-16 1981-03-18 Matsushita Electric Ind Co Ltd Semiconductor integrated circuits
EP0032022A1 (de) * 1979-12-21 1981-07-15 Fujitsu Limited Verfahren zur Herstellung einer integrierte Halbleiterschaltvorrichtung
EP0673072A2 (de) * 1994-03-18 1995-09-20 Hitachi, Ltd. Bipolare Halbleiteranordnungen
EP0746038A2 (de) * 1995-05-31 1996-12-04 Texas Instruments Incorporated Isolierter vertikaler PNP-Transistor und Verfahren zur seiner Herstellung

Also Published As

Publication number Publication date
US7271070B1 (en) 2007-09-18
JP2002526917A (ja) 2002-08-20
EP1129476A1 (de) 2001-09-05
WO2000019503A1 (de) 2000-04-06
DE19844531B4 (de) 2017-12-14
CN1324495A (zh) 2001-11-28
AU5622099A (en) 2000-04-17
AU6330399A (en) 2000-04-17
CN1151544C (zh) 2004-05-26
DE19844531A1 (de) 2000-04-06
WO2000019535B1 (de) 2000-05-11

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
EP0007923B1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
WO2000019535A1 (de) Halbleiterstruktur für halbleiterbauelemente
WO2003015163A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE2236897A1 (de) Verfahren zur herstellung von halbleiterbauteilen
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
EP1436842A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
EP0255882A2 (de) npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung
EP0002191B1 (de) Integrierte Halbleiteranordnung in I2L-Technik und Verfahren zur Herstellung derselben
DE10328008B4 (de) Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren
EP1670052B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen
DE102004016992B4 (de) Verfahren zur Herstellung eines Bipolar-Transistors
DE3005384C2 (de) Verfahren zum Herstellen einer monolithischen integrierten Halbleiterschaltung
DE3019898A1 (de) Pnp-transistor fuer bipolare integrierte schaltung und verfahren zur herstellung des transistors

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref country code: AU

Ref document number: 1999 63303

Kind code of ref document: A

Format of ref document f/p: F

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AL AM AT AU AZ BA BB BG BR BY CA CH CN CR CU CZ DK DM EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

AK Designated states

Kind code of ref document: B1

Designated state(s): AE AL AM AT AU AZ BA BB BG BR BY CA CH CN CR CU CZ DK DM EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: B1

Designated state(s): GH GM KE LS MW SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

B Later publication of amended claims
121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase