JPH0494545A - バイポーラトランジスタ - Google Patents

バイポーラトランジスタ

Info

Publication number
JPH0494545A
JPH0494545A JP2213407A JP21340790A JPH0494545A JP H0494545 A JPH0494545 A JP H0494545A JP 2213407 A JP2213407 A JP 2213407A JP 21340790 A JP21340790 A JP 21340790A JP H0494545 A JPH0494545 A JP H0494545A
Authority
JP
Japan
Prior art keywords
region layer
layer
collector
low
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2213407A
Other languages
English (en)
Inventor
Kiyoshi Irino
清 入野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2213407A priority Critical patent/JPH0494545A/ja
Publication of JPH0494545A publication Critical patent/JPH0494545A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 ・概要 ・産業上の利用分野 ・従来の技術(第5図) ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例(第1図〜第4図) ・発明の効果 〔概要] 半導体装置に関し、更に詳しく言えば、浅い低濃度領域
層とイオン注入により形成される深い高濃度領域層とか
らなるコレクタ領域層と、コレクタの低濃度領域層内の
ヘース領域層と、ベース領域層内のエミッタ領域層とを
有する継型バイポーラトランジスタに関し、 コレクタ抵抗を増大させることなく、ベース/コレクタ
間のpn接合でのリーク電流を低減し、かつそのバラツ
キを抑制することができる縦型バイポーラトランジスタ
を提供することを目的とし、一導電型の半導体基板に、
浅い低濃度領域層と深い高濃度領域層とからなる反対導
電型領域層と、該低濃度領域層内の一導電型領域層とを
具備し、前記高濃度領域層は、イオン注入により導電型
不純物が導入されることにより形成され、かつ該導電型
不純物のドーズ量がl XIO”cm−2以上であるこ
とを含み構成する。
(産業上の利用分野〕 本発明は、半導体装置に関し、更に詳しく言えば、浅い
低濃度領域層とイオン注入により形成される深い高濃度
領域層とからなるコレクタ領域層と、コレクタの低濃度
領域層内のベース領域層と、ヘース顛域層内のエミッタ
領域層とを存する縦型バイポーラトランジスタに関する
(従来の技術] 従来、コレクタ抵抗の低減のために、半導体基板の深い
ところにコレクタの高濃度領域層が設けられている。
この高濃度領域層を有する縦型バイポーラトランジスタ
の作成方法は、基板に選択的に高濃度領域層を形成した
後、二の基板上にエピタキシャル成長によりエピタキシ
ャル層を形成し、その後、高濃度領域層上に選択的にコ
レクタの低濃度領域層を形成し、更に低濃度領域層内に
ベース領域層、ベース領域層内にエミッタ領域層を順次
形成していた。
しかし、この方法の場合、高濃度領域層を形成するため
の導電型不純物の拡散工程やエピタキシャル成長工程が
必要であり、工程が多くなる。
従って、高エネルギーイオン注入装置の開発により、基
板に直接深いイオン注入を行うことが可能となるに伴い
、深い高濃度領域層を基板内部に直接形成するようにな
ってきている。
第5図(a)〜(e)は、従来例の縦型バイポーラトラ
ンジスタの作成方法を説明する断面図である。
まず、同図(a)、  (b)に示すように、高エネル
ギーイオン注入により高濃度のボロンを選択的にn型の
Si基板1に深く導入し、高濃度イオン注入層4aを形
成する。このとき、コレクタ抵抗の低減のためにはボロ
ンを高濃度に導入する必要があるが、結晶欠陥の発生を
避けるため、ドーズ量をl XIO”cm−2以下に抑
えている。なお、ドーズ量の下限はコレクタ抵抗の低減
のため6X1013c111−2としている。
次いで、低エネルギーイオン注入により低濃度のボロン
を選択的に高濃度イオン注入N4aよりも浅く導入し、
高濃度イオン注入層4aとSi基板1表面との間に低濃
度イオン注入層5aを形成する。続いて、同図(C)に
示すように、アニールすると、高濃度領域層4及び低濃
度領域N5からなるコレクタ領域層6が形成される。
次に、同図(d)に示すように、低濃度領域層5内に選
択的にn型のベース領域層8を形成した後、ベース領域
層8内に選択的にP型のエミッタ領域層9を形成し、そ
の後コレクタ電極10.ベース電極11及びエミッタ電
極12を形成すると縦型バイポーラトランジスタが完成
する(同図(e))。
(発明が解決しようとする課題) しかし、作成されたバイポーラトランジスタのコレクタ
・ベース間のpn接合27↓こ逆方向の動作電圧を印加
した場合、pn接合27の逆方向電流の絶対値が十分に
低くならず、かつバラツキも大きい。第4図(a)に示
す本願発明者の行った逆方向電流(JR)の温度依存性
の調査により、JRCcexp  (Eg/nkT) Eg:エネルギーハンドギヤノブ(Siの場合約1,1
eV) k:ポルツマン定数 T:絶対温度 n:定数(拡散電流が主体の場合=1.再結合電流が主
体の場合=2) この逆方向電流の主体は再結合電流であることが確かめ
られた。これは、高エネルギー・高ドーズ量のイオン注
入により導入された結晶欠陥が、逆方向の動作電圧に対
応してpn接合27から広がった空乏層中ムこ含まれる
ためと考えられる。
このため、バイポーラトランジスタの電流増幅率(hF
E)を十分に高くできず、かつバラツキを十分に小さ(
できないという問題がある。
本発明は、かかる従来の問題点に鑑みてなされたもので
、コレクタ抵抗を増大させることなく、ベース/コレク
タ間のpn接合での逆方向電流(リーク電流)を低減し
、かつそのバラツキを抑制することができる縦型バイポ
ーラトランジスタ及びその製造方法を提供することを目
的とするものである。
〔課題を解決するための手段〕
上記課題は、第1に、一導電型の半導体基板に、浅い低
濃度領域層と深い高濃度領域層とからなる反対導電型領
域層と、該低濃度領域層内の一導電型領域層とを具備し
、前記高濃度領域層は、イオン注入により導電型不純物
が導入されることにより形成され、かつ該導電型不純物
のドーズ量が1XIO”cm−2以上であることを特徴
とする半導体装置によって解決され、 第1の発明に記載の反対導電型領域層がコレクタ領域層
、かつ一導電型領域層がベース領域層であり、該ヘース
領域層内にエミッタ領域層を有することを特徴とする半
導体装置によって解決される。
(作用〕 第2図、第3図(a)、(b)及び第4図(a)(b)
は、本願発明者の行った実験結果を示す。
実験に用いた試料は、第2図に示すように、n型のSi
基板(半導体基板)に、浅い低濃度領域層18とイオン
注入により形成された深い高濃度領域層17とからなる
P型の反対導電型領域層19と、該低濃度領域層18内
のn型の一導電型領域層21とを有するものを用いた。
実験は、この試料について高濃度領域層17の形成条件
を種々変えて作成した。即ち、イオン注入のドーズ量の
異なるものを4種類(第3図(a)Lアニール温度の異
なるものを3種頻(第3図(b))の計7種類の試料に
ついて、pn接合26の逆方向’i!/It(JR)の
温度依存性(第4図(a)、  (b))を調査するこ
とにより行った。
第3図(a)の試料の作成条件は、 ドーズ量−3XIO”cm−”、  6 X10口cm
w−”I Xl014cm−23XIO”cm−”アニ
ール条件・・・温度1000’C,時間30分逆方向印
加電圧・・・5■ である。
第4図(a)に示すように、ドーズ量が3×IO””−
2+  3×lO”cm−”の場合は、逆方向電流(J
R)が、 JRccexp (−Eg/nkT) Eg:エネルギーバンドギャップ(Siの場合約1.1
eV) k:ポルツマン定数 T:絶対温度 n:定数(拡散電流が主体の場合=1.再結合電流が主
体の場合=2) に従うとき、n=1にほぼのっており、JR(リーク電
流)は拡散電流が主体となっていることを示している。
一方、ドーズ量6 XIO”cm−2,l X10口c
m−2の場合は、n = 1 / 2にほぼのっており
、JRは再結合電流が主体となっていることを示してい
る。拡散電流が主体のものはJRの絶対値が小さい。ま
た、別のJRの分布調査により拡散電流が主体のものは
バラツキも小さくなっている。
上記の実験結果より、次のようなことが推定される。
即ち、ドーズ量が最も小さい試料はもともと結晶欠陥が
少ないので、JRは拡散電流が主体で、かつ絶対値も小
さい。逆に、ドーズ量が最も大きい試料は、結晶欠陥が
最も多いと考えられるが、結晶欠陥が高濃度領域層17
のほぼ中央部の最大濃度面(平均飛程)27よりも深い
ところに存在し、かつpn接合26からの空乏層が最大
濃度面27を越えて結晶欠陥の存在する部分まで広がり
きらない。このため、空乏層には結晶欠陥が含まれない
ので、JRは拡散電流が主体で、かつ絶対値も小さいと
考えられる。しかし、ドーズ量が中間のものは、ドーズ
量が十分に大きくないことで空乏層の広がりが大きい。
また、結晶欠陥の発生を抑制するにはドーズ量が十分に
小さくない。このため、印加電圧に対応して広がる空乏
層中に結晶欠陥が含まれ、再結合電流が主体になってい
るものと考えられる。
第2[a (b)の試料の作成条件は、ドーズ量・・・
I X1014cm−”アニール条件・・・温度100
0°c、 1050°C,1100°C時間30分 逆方向印加電圧・・・5■ である。
同図(b)に示すように、アニール温度1000°C1
1050°C,1100°Cと温度が高くなるに従い、
順次拡散電流が増加している。これは、アニール温度が
高くなるに従い、拡散が進行して高濃度領域層17がS
i基板13表面の方に広がり、このため、空乏層の広が
りが抑制され、空乏層中に結晶欠陥が含まれなくなって
くるためと考えられる。特に、アニール温度が1100
°Cの場合、高濃度領域層17の最大濃度面27を越え
て空乏層が結晶欠陥の存在する部分まで広がりきらず、
JR電流は拡散電流が圧体になっている。
以上の実験結果より、ドーズ量I XIO”cm−2以
上であれば、コレクタ抵抗を増大させることなく、アニ
ール温度の調整により、リーク電流を低減させることが
可能である。
(実施例〕 以下、図面を参照しながら本発明の実施例について説明
する。
第1図(a)〜(e)は、本発明の実施例の縦型バイポ
ーラトランジスタの作成方法について説明する断面図で
ある。
まず、同図(a)に示すように、抵抗率1Ωcmのn型
のSi基板(半導体基板)13に選択的に浅い溝14を
形成する。これは後に形成するコレクタ領域層を形成す
るための位置合わせの目印となる。
次に、同11F(b)に示すように、イオン注入の際の
イオン衝撃の緩和のため、Si基板13上巳こSiO□
膜15膜形5した後、レジスト膜16を形成する。続い
て、溝14を目印としてレジスト膜16をパターニング
してコレクタ領域層を形成すべき頭載に開口部L6aを
形成する。
次いで、Si基板13に加速エネルギーIMeVドーズ
量3 XIO”c m−”でボロンをイオン注入する。
これにより、平均飛程(Rp)が約2μmの、ガウス分
布を存するP型の高濃度イオン注入7i517aが形成
される。
次に、加速エネルギー60 k e V、  ドーズ量
lXl012cm−2でボロンをイオン注入し、平均飛
程(Rp)が約0.3 μmの低濃度イオン注入層18
aを形成する。
次いで、同図(C)に示すように、温度1000°Cで
時間30分間加熱処理を行う。これにより、高濃度領域
層17が形成されるとともに、高濃度領域層17とSi
基板13表面との間に高濃度領域層17に接して厚さ約
0.6 μmのP型の低濃度領域層18が形成される。
これらの2層がコレクタ領域層19となる。
次いで、同図(d)に示すように、薄い5i02膜15
を除去した後、新たに絶縁のための膜厚約3000人の
厚い5102膜20を形成する。続いて、低濃度領域層
18内に選択的にリンを加速エネルギ160keV、 
 ドーズ量I XIO”cm−2でイオン注入して深さ
約0.3 μmのn型のベース領域層(一導電型領域層
)21を形成する。
次に、同図(e)に示すように、ベース領域層21内に
選択的にボロンをイオン注入して深さ約0.2μmのn
型のエミッタ領域層22を形成する。
次いで、S:O2膜20にコレクタコンタクトホール5
ヘースコンタクトホール及びエミッタコンタクトホール
を形成した後、それぞれのコンタクトホールを介してコ
レクタH域19.  ベース領域121及びエミンタ頭
載層22と接続してコレクタ電極23、ベース電極24
及びエミッタ電極25を形成すると縦型バイポーラトラ
ンジスタが完成する。
以上のようにして作成された縦型バイポーラトランジス
タにおいては、高濃度領域層17を形成するため、通常
よりも大きいドーズ量3X10”cm−”でイオン注入
し、その後1000°Cで加熱処理している。
従って、Si基+ff1a内には多数の結晶欠陥が生じ
ているにもかかわらず、コレクタベース間のpn接合2
6に逆方向電圧を印加する場合、pn接合26からの空
乏層が結晶欠陥の存在する部分まで広がりきらない。
このため、空乏層中には結晶欠陥が含まれないので、第
4図(a)に示すように、pn接合26の逆方向電流(
JR)は、拡散電流が主体となり、従来の場合と比較し
て絶対値を小さくすることができる。実験によれば、従
来と比較して約2桁も小さくすることができた。また、
拡散電流が主体なので、バラツキも小さくすることがで
きる。
従って、hFEの絶対値が大きく、かつバラツキの小さ
い縦型バイポーラトランジスタのが得られる。
なお、第45 (b)に示すように、ドーズ量がl X
1014cm−”以上であれば、アニール条件を適当に
選ぶことによりJRを小さくすることができる。
また、高濃度領域層17を形成するためのイオン注入の
ドーズ量及びアニール温度の条件は、コレクタ・ベース
接合26のブレークダウン電圧が動作電圧以上になるよ
うに調整される必要がある。
[発明の効果〕 以上のように、本発明の半導体装置によれば、高濃度領
域層を形成するため、通常よりも大きいドーズ量I X
IOlcm−”以上でイオン注入しているので、半導体
基板内には多数の結晶欠陥が生じているにもかかわらず
、反対導電型領域層と一導電型領域層との間のpn接合
に逆方向電圧を印加する場合、pn接合からの空乏層が
結晶欠陥の存在する部分まで広がりきらない。
このため、空乏層中には結晶欠陥が含まれないので、p
n接合の逆方向電流(JR)は、拡散電流が主体となり
、従来の場合と比較して絶対値が小さくなる。また、拡
散電流が主体なので、バラツキも小さい。
従って、この高濃度領域層を埋め込みコレクタ領域層シ
こ適用することによりコレクタ・ベース接合のリークT
l?aの絶対値が小さく、かつhFEのバラツキの小さ
い縦型バイポーラトランジスタのが得られる。
【図面の簡単な説明】
第1図は、本発明の実施例の縦型バイポーラトランジス
タの製造方法について説明する断面図、第2図は、本発
明の半導体装置について説明する原理図、 第3図は、本発明の作用・効果を説明する実験に用いた
試料の導電型不純物の濃度分布を示す図、第4図は、本
発明の作用・効果を説明する実験に用いた試料の逆方向
電流の温度依存性を示す図、第5図は、従来例の縦型バ
イポーラトランジスタの製造方法について説明する断面
図である。 〔符号の説明〕 1・・・Si基板、 2.7,15.20・・・Si0g膜、3.16・・・
レジスト膜、 4.17・・・高濃度領域層、 4a、17a・・・高濃度イオン注入層、5.18・・
・低濃度領域層、 5a、18a・・・低濃度イオン注入層、6・・・コレ
クタ領域層、 8・・・ベース領域層、 9.22・・・エミッタ領域層、 10.23・・・コレクタ電極、 11.24・・・ベース電極、 12.25・・・エミッタ電極、 13・・・Si基板(半導体基板)、 14・・・溝、 16・・・第1のポリシリコン膜(第1の導電膜)、1
9・・・コレクタ領域層(反対導電型領域層)、21・
・・ベース領域層(一導電型領域層)、26・・・コレ
クタ・ベース接合(pn接合)、27・・・最大濃度面
(平均飛程: Rp)。

Claims (2)

    【特許請求の範囲】
  1. (1)一導電型の半導体基板に、浅い低濃度領域層と深
    い高濃度領域層とからなる反対導電型領域層と、該低濃
    度領域層内の一導電型領域層とを具備し、前記高濃度領
    域層は、イオン注入により導電型不純物が導入されるこ
    とにより形成され、かつ該導電型不純物のドーズ量が1
    ×10^1^4cm^−^2以上であることを特徴とす
    る半導体装置。
  2. (2)請求項1記載の反対導電型領域層がコレクタ領域
    層、かつ一導電型領域層がベース領域層であり、該ベー
    ス領域層内にエミッタ領域層を有することを特徴とする
    半導体装置。
JP2213407A 1990-08-10 1990-08-10 バイポーラトランジスタ Pending JPH0494545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2213407A JPH0494545A (ja) 1990-08-10 1990-08-10 バイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2213407A JPH0494545A (ja) 1990-08-10 1990-08-10 バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JPH0494545A true JPH0494545A (ja) 1992-03-26

Family

ID=16638717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2213407A Pending JPH0494545A (ja) 1990-08-10 1990-08-10 バイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JPH0494545A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19844531A1 (de) * 1998-09-29 2000-04-06 Gruetzediek Ursula Verfahren zur Herstellung von Transistoren
JP2007531292A (ja) * 2004-04-02 2007-11-01 プレマ セミコンダクター ゲーエムベーハー バイポーラトランジスタおよびバイポーラトランジスタの製造方法
JP2017005015A (ja) * 2015-06-05 2017-01-05 信越半導体株式会社 半導体基板の評価方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19844531A1 (de) * 1998-09-29 2000-04-06 Gruetzediek Ursula Verfahren zur Herstellung von Transistoren
US7271070B1 (en) 1998-09-29 2007-09-18 Hartmut Grutzediek Method for producing transistors
DE19844531B4 (de) * 1998-09-29 2017-12-14 Prema Semiconductor Gmbh Verfahren zur Herstellung von Transistoren
JP2007531292A (ja) * 2004-04-02 2007-11-01 プレマ セミコンダクター ゲーエムベーハー バイポーラトランジスタおよびバイポーラトランジスタの製造方法
JP2017005015A (ja) * 2015-06-05 2017-01-05 信越半導体株式会社 半導体基板の評価方法

Similar Documents

Publication Publication Date Title
CA1063731A (en) Method for making transistor structures having impurity regions separated by a short lateral distance
JPS5821419B2 (ja) 格子欠陥除去方法
JP2013247248A (ja) 半導体装置の製造方法
JP3442154B2 (ja) 半導体装置の製造方法
JPH04239760A (ja) 半導体装置の製造法
US5731637A (en) Semiconductor device
JP2002203965A (ja) 半導体装置
Liefting et al. Improved device performance by multistep or carbon co-implants
JPH0494545A (ja) バイポーラトランジスタ
JP4951872B2 (ja) 半導体装置の製造方法
JP2000058665A (ja) 半導体装置及びその製造方法
CN110350018B (zh) 半导体结构及其制造方法
EP0938130A2 (en) A process for fabricating a device with shallow junctions
JPH03209816A (ja) 半導体装置の製造方法
JPH01302860A (ja) バイポーラトランジスタの製造方法
JP3211349B2 (ja) 半導体装置、およびその製造方法
JPH0595000A (ja) 半導体装置の製造方法
JPH021931A (ja) 半導体装置の製造方法
KR950002185B1 (ko) 얕은 접합 현상을 가진 반도체소자 및 그 제조방법
JP2770762B2 (ja) 半導体装置の製造方法
JPS6114757A (ja) 半導体装置の製造方法
JPH02181931A (ja) 半導体装置の製造方法
JPS63144567A (ja) 半導体装置の製造方法
JP2007281096A (ja) 半導体装置の製造方法およびエミッタポリシリコン電極構造をもつバイポーラトランジスタの電流増幅率の調整方法
JPS6072228A (ja) 半導体基板への不純物ド−ピング方法