JPH02181931A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02181931A JPH02181931A JP160189A JP160189A JPH02181931A JP H02181931 A JPH02181931 A JP H02181931A JP 160189 A JP160189 A JP 160189A JP 160189 A JP160189 A JP 160189A JP H02181931 A JPH02181931 A JP H02181931A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon layer
- epitaxial growth
- implanted
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 20
- -1 silicon ions Chemical class 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052796 boron Inorganic materials 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 5
- 238000002513 implantation Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 5
- 229910015900 BF3 Inorganic materials 0.000 abstract 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 8
- 238000000605 extraction Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000005465 channeling Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体基板上に素子が形成された半導体装
置の製造方法に関するものである。
置の製造方法に関するものである。
第２図は従来の半導体装置の製造方法を示す断面図であ
り、工程順に同図囚〜（Ｄ）で示す。図において、（１
）は第１導電形の半導体基板としての低不純物濃度の例
えばＰ形のシリコン基板、（２）はシリコン基板（１）
上に選択的に形成された高不純物濃度の、第２導電形と
してのｎ形の埋込コレクタ層、（３）は埋込コレクタ層
（２）上に形成された低不純物濃度のｎ形のエピタキシ
ャル成長層、（４）は埋込コレクタ層（２）に高不純物
濃度の部分がつながるようエピタキシャル成長層（３）
の一部に選択的に形成されたコレクタ引出層で、コレク
タ引出層（４）が形成された所をコレクタ引出領域、こ
れが形成されていないエピタキシャル成長層（３）の所
をベース領域と称し、埋込コレクタ層（２）、エピタキ
シャル成長層（３）が形成されていない所を素子間分離
領域と称する。
り、工程順に同図囚〜（Ｄ）で示す。図において、（１
）は第１導電形の半導体基板としての低不純物濃度の例
えばＰ形のシリコン基板、（２）はシリコン基板（１）
上に選択的に形成された高不純物濃度の、第２導電形と
してのｎ形の埋込コレクタ層、（３）は埋込コレクタ層
（２）上に形成された低不純物濃度のｎ形のエピタキシ
ャル成長層、（４）は埋込コレクタ層（２）に高不純物
濃度の部分がつながるようエピタキシャル成長層（３）
の一部に選択的に形成されたコレクタ引出層で、コレク
タ引出層（４）が形成された所をコレクタ引出領域、こ
れが形成されていないエピタキシャル成長層（３）の所
をベース領域と称し、埋込コレクタ層（２）、エピタキ
シャル成長層（３）が形成されていない所を素子間分離
領域と称する。
（５）は素子間分離、領域でシリコン基板（１）の表面
に形成された高不純物濃度のＰ形の素子分離用のチャネ
ルカットｌｉ３％（６）はその上に形成された素子分離
用酸化膜としての厚い第１の酸化膜、（７）はエピタキ
シャル成長層（３ンと第１の酸化膜（６）上に形成され
た第２の酸化膜、（８）はその上に形成された抵抗用ポ
リシリコン層、（９）は第２の酸化膜（７）および抵抗
用ポリシリコン層（８）上に形成されたレジスト膜、０
Ｉはベース領域のエピタキシャル成長層（３）に形成さ
れたＰ形のベース層、ａｌ）はレジスト膜（９）除去後
の第２の酸化膜（７）および抵抗用ポリシリコン層（８
）上に形成された第３の酸化膜、＠、αＪはそれぞれコ
レクタ引出層（４）上およびベース層００上で第３の酸
化膜０Ｄに形成されたコレクタ孔、エミッタ孔、α◆は
エミッタ孔（至）に形成されたエミッタ拡散用ポリシリ
コン層、０９はベースｔｍ Ｑｌの、エミッタ孔（至）
直下部分に高濃度址不純物を拡散して形成されたｎ形の
エミツタ層、０Ｑはベース層０１上でエミッタ孔（至）
と離隔して第３の酸化膜０ｐに形成されたベース孔、（
財）はベース層αＱのベース孔０Ｑ＠下部分に高濃度に
不純物を注入して形成されたＰ形のベース取出層、（１
８Ａ）、 （１８Ｂ）、 （１８Ｃ）はそれぞれコレク
タ孔（６）底面、エミッタ拡散用ポリシリコン層ａ→表
面、ベース孔αＱ底面に形成されたシリサイド膜、Ｑ９
はコレクタ孔＠、ベース孔ＯＱを含めて第３の酸化膜０
１）およびエミッタ拡散用ポリシリコン層αφ上に形成
されたパッシベーション膜、（１）はコレクタ孔（２）
上、エミッタ拡散用ポリシリコン層Ｑ→上およびベース
孔ｑＱ上でパッシベーション膜ＯＩを［Ｌしてそこに形
成された配線で、シリサイド膜（１８Ａ）。
に形成された高不純物濃度のＰ形の素子分離用のチャネ
ルカットｌｉ３％（６）はその上に形成された素子分離
用酸化膜としての厚い第１の酸化膜、（７）はエピタキ
シャル成長層（３ンと第１の酸化膜（６）上に形成され
た第２の酸化膜、（８）はその上に形成された抵抗用ポ
リシリコン層、（９）は第２の酸化膜（７）および抵抗
用ポリシリコン層（８）上に形成されたレジスト膜、０
Ｉはベース領域のエピタキシャル成長層（３）に形成さ
れたＰ形のベース層、ａｌ）はレジスト膜（９）除去後
の第２の酸化膜（７）および抵抗用ポリシリコン層（８
）上に形成された第３の酸化膜、＠、αＪはそれぞれコ
レクタ引出層（４）上およびベース層００上で第３の酸
化膜０Ｄに形成されたコレクタ孔、エミッタ孔、α◆は
エミッタ孔（至）に形成されたエミッタ拡散用ポリシリ
コン層、０９はベースｔｍ Ｑｌの、エミッタ孔（至）
直下部分に高濃度址不純物を拡散して形成されたｎ形の
エミツタ層、０Ｑはベース層０１上でエミッタ孔（至）
と離隔して第３の酸化膜０ｐに形成されたベース孔、（
財）はベース層αＱのベース孔０Ｑ＠下部分に高濃度に
不純物を注入して形成されたＰ形のベース取出層、（１
８Ａ）、 （１８Ｂ）、 （１８Ｃ）はそれぞれコレク
タ孔（６）底面、エミッタ拡散用ポリシリコン層ａ→表
面、ベース孔αＱ底面に形成されたシリサイド膜、Ｑ９
はコレクタ孔＠、ベース孔ＯＱを含めて第３の酸化膜０
１）およびエミッタ拡散用ポリシリコン層αφ上に形成
されたパッシベーション膜、（１）はコレクタ孔（２）
上、エミッタ拡散用ポリシリコン層Ｑ→上およびベース
孔ｑＱ上でパッシベーション膜ＯＩを［Ｌしてそこに形
成された配線で、シリサイド膜（１８Ａ）。
（１８Ｂ）、 （１８Ｃ）に接続されている。
次に、製造方法について説明する。まず、シリコン基板
（１）に不純物を選択的に拡散して埋込コレクタ層（２
）を形成した後、埋込コレクタ層（２）を含めてシリコ
ン基板（１）上全面にエピタキシャル成長層（３）を形
成する。次に、第２図（Ａ）のようにエピタキシャル成
長層（３）を選択的に除去し、残したエピタキシャル成
長層（３）上に図示しない窒化膜を形成し、これをマス
クとして酸化するこ験により、除去部分に第１の酸化膜
（６）を形成する。続いて、エピタキシャル成長層（３
）上の窒化膜および不要な酸化膜（共に図示せず）を除
去してその表面を露出させ、リンなどを選択的に注入し
てコレクタ引出ａ（４）を形成した後、これらの上全面
に第２の酸化膜（７）を形成して、更にその上にＣＶＤ
法などにより抵抗用ポリシリコン層（８）を堆積し、こ
の抵抗用ポリシリコン層（８）にホウ素イオン（Ｂ＋）
を注入する。次に、フレオン系のガスを用いた異方性エ
ツチングにより抵抗用ポリシリコン層（８）を選択的に
除去して、同図（Ｂ）のように、抵抗用ポリシリコンＭ
（８）は素子間分離領域に形成された抵抗となる。
（１）に不純物を選択的に拡散して埋込コレクタ層（２
）を形成した後、埋込コレクタ層（２）を含めてシリコ
ン基板（１）上全面にエピタキシャル成長層（３）を形
成する。次に、第２図（Ａ）のようにエピタキシャル成
長層（３）を選択的に除去し、残したエピタキシャル成
長層（３）上に図示しない窒化膜を形成し、これをマス
クとして酸化するこ験により、除去部分に第１の酸化膜
（６）を形成する。続いて、エピタキシャル成長層（３
）上の窒化膜および不要な酸化膜（共に図示せず）を除
去してその表面を露出させ、リンなどを選択的に注入し
てコレクタ引出ａ（４）を形成した後、これらの上全面
に第２の酸化膜（７）を形成して、更にその上にＣＶＤ
法などにより抵抗用ポリシリコン層（８）を堆積し、こ
の抵抗用ポリシリコン層（８）にホウ素イオン（Ｂ＋）
を注入する。次に、フレオン系のガスを用いた異方性エ
ツチングにより抵抗用ポリシリコン層（８）を選択的に
除去して、同図（Ｂ）のように、抵抗用ポリシリコンＭ
（８）は素子間分離領域に形成された抵抗となる。
その後、これらの上にレジスト膜（９）を形成し、これ
をマスクとしてエピタキシャル層（３）のベース領−シ 域に第２酸化膜（７）を通してボロンダイフロゲイトイ
オン（Ｂ Ｆ２＋） を低エネルギで注入することに
より、ベース層αＱを浅く形成する。次に、レジスト膜
（９）の除去後、同図（Ｃ）のように、これらの上全面
に第３の酸化膜Ｏηを形成し、コレクタ引出層（４）上
およびベース層００上で＠２および第３の酸化膜（７）
、（ロ）を開孔してコレクタ孔（２）とエミッタ孔（２
）を形成する。そしてこれらの上全面にエミッタ拡散用
ポリシリコン層な４を堆積してこれにヒ素イオン拡散さ
せてエミツタ層０！９を形成する。その後、エミッタ拡
散用ポリシリコン層α優はエミッタ孔（至）およびその
周辺部分を残し、他の部分はエツチングにより選択的に
除去する。続いて、ベース層ＯＯ上で第２および第３の
酸化膜（７）、αυを開孔して、同図（Ｄ）のようにベ
ース孔Ｑｌを形成し、こ＼からベース層０Ｑヘホウ素イ
オン（Ｂ＋）を注入してベース取出層０乃を形成する。
をマスクとしてエピタキシャル層（３）のベース領−シ 域に第２酸化膜（７）を通してボロンダイフロゲイトイ
オン（Ｂ Ｆ２＋） を低エネルギで注入することに
より、ベース層αＱを浅く形成する。次に、レジスト膜
（９）の除去後、同図（Ｃ）のように、これらの上全面
に第３の酸化膜Ｏηを形成し、コレクタ引出層（４）上
およびベース層００上で＠２および第３の酸化膜（７）
、（ロ）を開孔してコレクタ孔（２）とエミッタ孔（２
）を形成する。そしてこれらの上全面にエミッタ拡散用
ポリシリコン層な４を堆積してこれにヒ素イオン拡散さ
せてエミツタ層０！９を形成する。その後、エミッタ拡
散用ポリシリコン層α優はエミッタ孔（至）およびその
周辺部分を残し、他の部分はエツチングにより選択的に
除去する。続いて、ベース層ＯＯ上で第２および第３の
酸化膜（７）、αυを開孔して、同図（Ｄ）のようにベ
ース孔Ｑｌを形成し、こ＼からベース層０Ｑヘホウ素イ
オン（Ｂ＋）を注入してベース取出層０乃を形成する。
そして、コレクタ孔＠底面、エミッタ拡散用ポリシリコ
２層０４表面、ベース孔Ｑ→底面にシリサイド膜（１８
Ａ）、（１８Ｂ）、 （１８Ｃ）を形成してこれらの上
全面にパッシベーション膜Ｑ場を堆積し、コレクタ孔（
２）上、エミッタ拡散用ポリシリコンｌ Ｑ４上、ベー
ス孔α０上でこれを開孔し、その上にアルミニウムなど
を堆積した後、これをエツチングにより選択的に除去し
て配線（１）を形成する。
２層０４表面、ベース孔Ｑ→底面にシリサイド膜（１８
Ａ）、（１８Ｂ）、 （１８Ｃ）を形成してこれらの上
全面にパッシベーション膜Ｑ場を堆積し、コレクタ孔（
２）上、エミッタ拡散用ポリシリコンｌ Ｑ４上、ベー
ス孔α０上でこれを開孔し、その上にアルミニウムなど
を堆積した後、これをエツチングにより選択的に除去し
て配線（１）を形成する。
上記のようにして形成された半導体装置においては、半
導体素子としてエミツタ層Ｑｌ、ベース層αＱおよびそ
の残りの部分のエピタキシャル成長層（３）でｎｐｎ形
のトランジスタを構成し、それぞれエミッタ拡散用ポリ
シリコン層α尋、ペース取出層的、コレクタ引出層（４
）を通じて配線（１）に接続している。
導体素子としてエミツタ層Ｑｌ、ベース層αＱおよびそ
の残りの部分のエピタキシャル成長層（３）でｎｐｎ形
のトランジスタを構成し、それぞれエミッタ拡散用ポリ
シリコン層α尋、ペース取出層的、コレクタ引出層（４
）を通じて配線（１）に接続している。
隣接するトランジスタ間は第１の酸化膜（６）で絶縁す
ると共に、チャネルカット層（５）により基板（１）の
表面にチャネルが生じて導通するのを防止している。ま
た、素子間分離領域に形成された抵抗用ポリシリコン層
（８）を利用することにより、トランジスタと抵抗を組
合せた回路が構成できる。
ると共に、チャネルカット層（５）により基板（１）の
表面にチャネルが生じて導通するのを防止している。ま
た、素子間分離領域に形成された抵抗用ポリシリコン層
（８）を利用することにより、トランジスタと抵抗を組
合せた回路が構成できる。
従来の半導体装置の製造、は以上のようにして行われ、
ベース層を浅く形成するために酸化膜を通してボロンダ
イフロダイトイオンを注入していたが、実際にはチャネ
リングが発生して深く注入され、そのため、トランジス
タの電流増幅率が低下するという問題があり、また、抵
抗用ポリシリコン層のグレインサイズが小さいためにそ
の抵抗値のばらつきが大きいなどの問題点があった。
ベース層を浅く形成するために酸化膜を通してボロンダ
イフロダイトイオンを注入していたが、実際にはチャネ
リングが発生して深く注入され、そのため、トランジス
タの電流増幅率が低下するという問題があり、また、抵
抗用ポリシリコン層のグレインサイズが小さいためにそ
の抵抗値のばらつきが大きいなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ベース層を浅く形成できると共に、抵抗用ポ
リシリコン層の抵抗値のばらつきを小さくできる、半導
体装置の製造方法を得ることを目的とするっ 〔課題を解決するための手段〕 この発明に係る半導体装置の製造方法は、ベース領域の
エピタキシャル成長層および素子間分離領域の抵抗用ポ
リシリコン層にシリコンイオンを注入する工程、エピタ
キシャル成長層のシリコンイオン注入部分に不純物を注
入する工程、抵抗用ポリシリコン層に不純物を注入する
工程、これら全体を熱処理する工程を含むようにしたも
のである。
たもので、ベース層を浅く形成できると共に、抵抗用ポ
リシリコン層の抵抗値のばらつきを小さくできる、半導
体装置の製造方法を得ることを目的とするっ 〔課題を解決するための手段〕 この発明に係る半導体装置の製造方法は、ベース領域の
エピタキシャル成長層および素子間分離領域の抵抗用ポ
リシリコン層にシリコンイオンを注入する工程、エピタ
キシャル成長層のシリコンイオン注入部分に不純物を注
入する工程、抵抗用ポリシリコン層に不純物を注入する
工程、これら全体を熱処理する工程を含むようにしたも
のである。
この発明における半導体装置の製造方法では、ペース領
域のエピタキシャル成長層および素子間分離領域の抵抗
用ポリシリコン層にシリコンイオンを注入することによ
り、その部分がアモルファス化し、そのため、前者にお
いては不純物注入時にチャネリングが防止され、また、
後者においてはその後の熱処理によりグレインサイズが
大きくなる。
域のエピタキシャル成長層および素子間分離領域の抵抗
用ポリシリコン層にシリコンイオンを注入することによ
り、その部分がアモルファス化し、そのため、前者にお
いては不純物注入時にチャネリングが防止され、また、
後者においてはその後の熱処理によりグレインサイズが
大きくなる。
〔発明の実施例〕
以下この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置の製造方
法を示す断面図であり、図において、各符号は第１図の
場合と同様であるので説明を省略し、製造方法について
述べる。まず、従来例と同様にして第２図（Ａ）のよう
にシリコン基板（１）上に抵抗用ポリシリコン層（８）
などを形成した後、フレオン系のガスを用いた異方性エ
ツチングにより、第１図に示すように抵抗用ポリシリコ
ン層（８）を選択的に除去する。次にレジスト膜（９）
を形成し、これをマスクにしてベース領域のエピタキシ
ャル成長層（３）および素子間分離領域に残した抵抗用
ポリシリコン層（８）に選択的にシリコンイオン（Ｓｉ
＋） ’ｅｔＥ人してアモルファス化した後、上記シリ
コンイオン（Ｓｉ＋）の注入部分に選択的に不純物とし
てホウ素イオン（Ｂ＋）またはボロンダイフロダイトイ
オン（ＢＦ２＋）を注入する。この時、シリコンイオン
（Ｓｉ＋）注入部分はアモルファス化しているのでチャ
ネリングが防止され、不純物注入により形成されるベー
ス層αＱの深さを浅くすることができる。
法を示す断面図であり、図において、各符号は第１図の
場合と同様であるので説明を省略し、製造方法について
述べる。まず、従来例と同様にして第２図（Ａ）のよう
にシリコン基板（１）上に抵抗用ポリシリコン層（８）
などを形成した後、フレオン系のガスを用いた異方性エ
ツチングにより、第１図に示すように抵抗用ポリシリコ
ン層（８）を選択的に除去する。次にレジスト膜（９）
を形成し、これをマスクにしてベース領域のエピタキシ
ャル成長層（３）および素子間分離領域に残した抵抗用
ポリシリコン層（８）に選択的にシリコンイオン（Ｓｉ
＋） ’ｅｔＥ人してアモルファス化した後、上記シリ
コンイオン（Ｓｉ＋）の注入部分に選択的に不純物とし
てホウ素イオン（Ｂ＋）またはボロンダイフロダイトイ
オン（ＢＦ２＋）を注入する。この時、シリコンイオン
（Ｓｉ＋）注入部分はアモルファス化しているのでチャ
ネリングが防止され、不純物注入により形成されるベー
ス層αＱの深さを浅くすることができる。
続いて、これら全体に熱処理を施す。抵抗用ポリシリコ
ン層（８）は−旦アモルファス化した後、熱処理が行わ
れるので、そのグレインサイズを大きくすることができ
、従って、抵抗値のばらつきは小さくなる。その後、レ
ジスト膜（９）を除去し、以後、その上に第３の酸化膜
αｐを形成するなど、第２図（Ｃ）、 （Ｄ）で説明し
たのと同様にして半導体装置を製造する。
ン層（８）は−旦アモルファス化した後、熱処理が行わ
れるので、そのグレインサイズを大きくすることができ
、従って、抵抗値のばらつきは小さくなる。その後、レ
ジスト膜（９）を除去し、以後、その上に第３の酸化膜
αｐを形成するなど、第２図（Ｃ）、 （Ｄ）で説明し
たのと同様にして半導体装置を製造する。
なお、この実施例では抵抗用ポリシリコン層（８）およ
びベース領域のエピタキシャル成長層（３）のシリコン
イオン注入部分へ不純物を同時に注入して工程を簡略化
したが、これを別々に行ってもよく、例えば、シリコン
イオンの注入を両者同時に行った後、エピタキシャル成
長層（３）への不純物の注入を行い、抵抗用ポリシリコ
ン層（８）への不純物の注入はこれとは別に、シリコン
イオン注入前、または後に行うようにしてもよい。この
場合は、抵抗用ポリシリコン層（８）への不純物の注入
は、エビタキシャル成長層（３）への不純物の注入と無
関係に行えるので、抵抗用ポリシリコン層（８）の抵抗
値を自由に変えることができ、また、抵抗用ポリシリコ
ン層（８）へ注入する不純物はＰ形でもｎ形でも構わな
い。また、以上は半導体素子としてｎｐｎ 形トラン
ジスタを構成する場合を示したが、ｐｎｐ形の場合でも
適用できる。
びベース領域のエピタキシャル成長層（３）のシリコン
イオン注入部分へ不純物を同時に注入して工程を簡略化
したが、これを別々に行ってもよく、例えば、シリコン
イオンの注入を両者同時に行った後、エピタキシャル成
長層（３）への不純物の注入を行い、抵抗用ポリシリコ
ン層（８）への不純物の注入はこれとは別に、シリコン
イオン注入前、または後に行うようにしてもよい。この
場合は、抵抗用ポリシリコン層（８）への不純物の注入
は、エビタキシャル成長層（３）への不純物の注入と無
関係に行えるので、抵抗用ポリシリコン層（８）の抵抗
値を自由に変えることができ、また、抵抗用ポリシリコ
ン層（８）へ注入する不純物はＰ形でもｎ形でも構わな
い。また、以上は半導体素子としてｎｐｎ 形トラン
ジスタを構成する場合を示したが、ｐｎｐ形の場合でも
適用できる。
以上のようにこの発明によれば、ベース領域のエピタキ
シャル成長層および素子間分離領域の抵抗用ポリシリコ
ン層にシリコンイオンの注入を行うようにしたので、そ
の部分がアモルファス化し、そのため、前者においては
不純物の注入時にチャネリングが防止されてベース層を
浅く形成でき、また、後者においてはその後の熱処理に
よりグレインサイズが大きくなって抵抗値のばらつきを
小さくできる効果がある。
シャル成長層および素子間分離領域の抵抗用ポリシリコ
ン層にシリコンイオンの注入を行うようにしたので、そ
の部分がアモルファス化し、そのため、前者においては
不純物の注入時にチャネリングが防止されてベース層を
浅く形成でき、また、後者においてはその後の熱処理に
よりグレインサイズが大きくなって抵抗値のばらつきを
小さくできる効果がある。
第１図はこの発明の一実施例による半導体装置の製造方
法を示す断面図、第２図は従来の半導体装置の製造方法
を示す断面図である。 図において、（１）はシリコン基板、（２）は埋込コレ
クタ層、（３）はエピタキシャル成長層、（６）は第１
の酸化膜、（８）は抵抗用ポリシリコン層、（９）はレ
ジスト膜、００はベース層である。 なお各図中、同一符号は同一または相当部分を示す。
法を示す断面図、第２図は従来の半導体装置の製造方法
を示す断面図である。 図において、（１）はシリコン基板、（２）は埋込コレ
クタ層、（３）はエピタキシャル成長層、（６）は第１
の酸化膜、（８）は抵抗用ポリシリコン層、（９）はレ
ジスト膜、００はベース層である。 なお各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 第１導電形の半導体基板上に第２導電形の埋込コレクタ
層およびエピタキシャル成長層を形成する第１の工程、
上記エピタキシャル成長層を選択的に除去してその除去
部分に素子分離用酸化膜を形成する第２の工程、上記素
子分離用酸化膜上に抵抗用ポリシリコン層を形成する第
３の工程、上記抵抗用ポリシリコン層および上記エピタ
キシャル成長層に選択的にシリコンイオンを注入する第
４の工程、上記エピタキシャル成長層のシリコンイオン
注入部分に不純物を注入する第５の工程、上記抵抗用ポ
リシリコン層に不純物を注入する第６の工程、上記第１
ないし第６の工程により形成したもの全体を熱処理する
第７の工程を含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP160189A JPH02181931A (ja) | 1989-01-07 | 1989-01-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP160189A JPH02181931A (ja) | 1989-01-07 | 1989-01-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02181931A true JPH02181931A (ja) | 1990-07-16 |
Family
ID=11506021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP160189A Pending JPH02181931A (ja) | 1989-01-07 | 1989-01-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02181931A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0524025A2 (en) * | 1991-07-18 | 1993-01-20 | STMicroelectronics, Inc. | High-value resistors and methods for making same |
-
1989
- 1989-01-07 JP JP160189A patent/JPH02181931A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0524025A2 (en) * | 1991-07-18 | 1993-01-20 | STMicroelectronics, Inc. | High-value resistors and methods for making same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| JP2007158188A (ja) | 半導体装置及びその製造方法 | |
| JPS63200568A (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JPH02181931A (ja) | 半導体装置の製造方法 | |
| JP2004079726A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3097095B2 (ja) | 半導体装置の製造方法 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JPH07249636A (ja) | 半導体装置及びその製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JP3132023B2 (ja) | 半導体装置の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS617664A (ja) | 半導体装置およびその製造方法 | |
| JP2005072246A (ja) | 半導体装置の製造方法 | |
| JPH0579186B2 (ja) | ||
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JPH04346263A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JPS63211748A (ja) | 半導体装置の製造方法 | |
| JPH02272755A (ja) | Ｂｉ―ＭＯＳ集積回路の製造方法 | |
| JPH0936249A (ja) | Ｃｍｏｓ集積回路とその製造方法 |