JPS63211748A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63211748A JPS63211748A JP4571487A JP4571487A JPS63211748A JP S63211748 A JPS63211748 A JP S63211748A JP 4571487 A JP4571487 A JP 4571487A JP 4571487 A JP4571487 A JP 4571487A JP S63211748 A JPS63211748 A JP S63211748A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- transistor
- oxide film
- pnp transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にバイポーラ
トランジスタとMoSトランジスタとを同一基板上に同
時に形成する集積回路装置の製造方法に関する。
トランジスタとMoSトランジスタとを同一基板上に同
時に形成する集積回路装置の製造方法に関する。
バイポーラトランジスタとMOS)ランジスタとを同一
基板上に形成した集積回路(以下、Bi−MO3ICと
記す)において、NPNトランジスタのベース領域と同
時に形成するサブストレートPNP)ラジスタのエミッ
タ領域およびコレクタコンタクト領域は、従来第3図(
a)〜(d)のような工程により形成していた。以下に
NPN)ランジスタ、サブストレートPNPトランジス
タおよびNチャンネルMO3)ランジスタを含むこの第
3図(a)〜(d)のB i −MO8ICの製造方法
を説明する。
基板上に形成した集積回路(以下、Bi−MO3ICと
記す)において、NPNトランジスタのベース領域と同
時に形成するサブストレートPNP)ラジスタのエミッ
タ領域およびコレクタコンタクト領域は、従来第3図(
a)〜(d)のような工程により形成していた。以下に
NPN)ランジスタ、サブストレートPNPトランジス
タおよびNチャンネルMO3)ランジスタを含むこの第
3図(a)〜(d)のB i −MO8ICの製造方法
を説明する。
まず第3図(a)に示すように、P形シリコン基板1に
N+形埋込層2およびP+形埋込層3を形成し、その上
にN形エピタキシャル層4を成長させ、この表面からP
形つェル領域5を形成する。次に、シリコン窒化膜をマ
スクにして選択的に厚い素子分離用酸化膜6を形成する
。次いでゲート酸化膜7を形成後、ゲート多結晶シリコ
ン膜8を形成する。次にイオン注入のための薄い酸化膜
(以下、パターン酸化膜と記す)9を形成し、これを介
して例えばホウ素のイオン注入により、NPN)ランジ
スタのベース領域103、サブストレートPNP )ラ
ンジスタのエミッタ領域10bおよびコレクタコンタク
ト領域10゜を同時に形成する。次いで、パターン酸化
膜9を選択的にエツチングして、NPN トランジスタ
のエミッタおよびコレクタの電極取出し口、サブストレ
ートPNPトランジスタのベース電極取出し口を形成し
た後、第2多結晶シリコン膜12を形成する。
N+形埋込層2およびP+形埋込層3を形成し、その上
にN形エピタキシャル層4を成長させ、この表面からP
形つェル領域5を形成する。次に、シリコン窒化膜をマ
スクにして選択的に厚い素子分離用酸化膜6を形成する
。次いでゲート酸化膜7を形成後、ゲート多結晶シリコ
ン膜8を形成する。次にイオン注入のための薄い酸化膜
(以下、パターン酸化膜と記す)9を形成し、これを介
して例えばホウ素のイオン注入により、NPN)ランジ
スタのベース領域103、サブストレートPNP )ラ
ンジスタのエミッタ領域10bおよびコレクタコンタク
ト領域10゜を同時に形成する。次いで、パターン酸化
膜9を選択的にエツチングして、NPN トランジスタ
のエミッタおよびコレクタの電極取出し口、サブストレ
ートPNPトランジスタのベース電極取出し口を形成し
た後、第2多結晶シリコン膜12を形成する。
次に、第3図(b)に示すように、この第2多結晶シリ
コン膜12を選択的にエツチングして、NPN)ランジ
スタのエミッタ領域およびコレクタコンタクト領域上、
サブストレートPNPトランジスタのエミッタ領域の一
部(電極取出し1以外の部分)およびベースコンタクト
領域上にのみ残す。次いでパターン酸化膜9をエツチン
グして全面除去する。その後第1図(C)に示すように
、新たにパターン酸化膜13を形成する。このパターン
酸化plA13を介してNチャンネルMOSトランジス
タのソース・ドレイン領域14Cを、また、第2多結晶
シリコン膜12を介してNPNトランジスタのエミッタ
領域141およびコレクタコンタクト領域14b、サブ
ストレー)PNPトランジスタのベースコンタクト領域
14dを例えばヒ素のイオン注入により同時に形成する
。
コン膜12を選択的にエツチングして、NPN)ランジ
スタのエミッタ領域およびコレクタコンタクト領域上、
サブストレートPNPトランジスタのエミッタ領域の一
部(電極取出し1以外の部分)およびベースコンタクト
領域上にのみ残す。次いでパターン酸化膜9をエツチン
グして全面除去する。その後第1図(C)に示すように
、新たにパターン酸化膜13を形成する。このパターン
酸化plA13を介してNチャンネルMOSトランジス
タのソース・ドレイン領域14Cを、また、第2多結晶
シリコン膜12を介してNPNトランジスタのエミッタ
領域141およびコレクタコンタクト領域14b、サブ
ストレー)PNPトランジスタのベースコンタクト領域
14dを例えばヒ素のイオン注入により同時に形成する
。
最後に、第3図(d)に示すように、絶縁膜15を形成
し、この絶縁膜15およびパターン酸化膜13を選択的
に開口した後、アルミニウムによってNPNトランジス
タのエミッタ、ベースおよびコレクタの各電極 16.
.16b 、16.、NチャンネルMOSトランジスタ
のソース・ドレイン電極16.i、サブストレートPN
Pトランジスタのエミッタ、ベース、コレクタの各電極
16゜、16fおよび16□を同時に形成する。
し、この絶縁膜15およびパターン酸化膜13を選択的
に開口した後、アルミニウムによってNPNトランジス
タのエミッタ、ベースおよびコレクタの各電極 16.
.16b 、16.、NチャンネルMOSトランジスタ
のソース・ドレイン電極16.i、サブストレートPN
Pトランジスタのエミッタ、ベース、コレクタの各電極
16゜、16fおよび16□を同時に形成する。
上述した従来のB1−MOSICにおけるサブストレー
トPNP)−ランジスタのエミッタ領域形成に関しては
、エミッタ領域の一部上に第2多結晶シリコン膜12を
形成することによって、パターン酸化膜1.3形成時の
表面不純物濃度低下を防ぐことができ、よって高濃度で
深いエミッタ領域を部分的に形成でき、エミッタ接地電
流増幅率(以下、hFEと記す)を大きくできるという
利点があった。しかし、エミッタ領域においては電極取
出し口を形成するために、第2多結晶シリコン膜12を
一部除去しなければならず、その分のマージンが必要と
なり、第3図(d)に示すように、エミッタ領域が大き
くなり、微細化に不利であった。また、NPN)ランジ
スタに関しては、第2多結晶シリコン膜12とベース領
域との間には薄いパターン酸化膜13しかないため、エ
ミッタ・ベース間の寄生MO8容量が大きくなり、微細
のエミッタ領域にもかかわらず、十分な高速性が得られ
ないという欠点がある。
トPNP)−ランジスタのエミッタ領域形成に関しては
、エミッタ領域の一部上に第2多結晶シリコン膜12を
形成することによって、パターン酸化膜1.3形成時の
表面不純物濃度低下を防ぐことができ、よって高濃度で
深いエミッタ領域を部分的に形成でき、エミッタ接地電
流増幅率(以下、hFEと記す)を大きくできるという
利点があった。しかし、エミッタ領域においては電極取
出し口を形成するために、第2多結晶シリコン膜12を
一部除去しなければならず、その分のマージンが必要と
なり、第3図(d)に示すように、エミッタ領域が大き
くなり、微細化に不利であった。また、NPN)ランジ
スタに関しては、第2多結晶シリコン膜12とベース領
域との間には薄いパターン酸化膜13しかないため、エ
ミッタ・ベース間の寄生MO8容量が大きくなり、微細
のエミッタ領域にもかかわらず、十分な高速性が得られ
ないという欠点がある。
本発明の目的は、PR工程を増すことなくサブストレー
)PNP )ランジスタのエミッタ領域およびコレクタ
コンタクト領域を電極取出し口直下に高濃度で深く形成
でき、横方向の縮小化およびコレクタ飽和抵抗を小さく
出来、一方NPN)−ランジスタにおいては、エミッタ
・ベース間の寄生MOS容量を小さくでき、かつ内部ベ
ース領域だけでなく外部ベース領域も高濃度で深く形成
でき、ベース抵抗を小さくすることができる半導体装置
の製造方法を提供することにある。
)PNP )ランジスタのエミッタ領域およびコレクタ
コンタクト領域を電極取出し口直下に高濃度で深く形成
でき、横方向の縮小化およびコレクタ飽和抵抗を小さく
出来、一方NPN)−ランジスタにおいては、エミッタ
・ベース間の寄生MOS容量を小さくでき、かつ内部ベ
ース領域だけでなく外部ベース領域も高濃度で深く形成
でき、ベース抵抗を小さくすることができる半導体装置
の製造方法を提供することにある。
本発明の半導体装置の製造力は、一導電形半導体基板に
第1酸化膜を形成する工程と、前記第1酸化膜を介して
他の導電形の領域を選択的に形成する工程と、耐酸化絶
縁膜を選択的に形成する工程と、前記第1酸化膜を選択
的にエツチング除去する工程と、多結晶シリコン膜を選
択的に形成する工程と、第2酸化膜を形成する工程と、
前記多結晶シリコン膜および第2酸化膜を介して一導電
影領域を形成する工程とを含んで構成される。
第1酸化膜を形成する工程と、前記第1酸化膜を介して
他の導電形の領域を選択的に形成する工程と、耐酸化絶
縁膜を選択的に形成する工程と、前記第1酸化膜を選択
的にエツチング除去する工程と、多結晶シリコン膜を選
択的に形成する工程と、第2酸化膜を形成する工程と、
前記多結晶シリコン膜および第2酸化膜を介して一導電
影領域を形成する工程とを含んで構成される。
なお、耐酸化絶縁膜としてはシリコン窒化膜が好適であ
ることが判明した。
ることが判明した。
以下、本発明の実施例について図面を参照して説明する
。第1図(a)〜(g)は本発明の一実施例を説明する
ために工程順に示した半導体装置の断面図である。
。第1図(a)〜(g)は本発明の一実施例を説明する
ために工程順に示した半導体装置の断面図である。
まず、第1図(a)に示すように、10〜15Ω・印の
P−形シリコン基板1にN+形埋込層2およびP+形埋
込層3を形成し、その上に1〜5Ω・(2)のN形エピ
タキシャル層4を成長させ、この表面からNチャンネル
MO3)ランジスタのウェル領域およびサブストレート
PNPトランジスタのコレクタコンタクト領域の一部と
なる2〜5にΩ/口のP形つェル領域5を形成する。次
に、約1200人のシリコン窒化膜をマスクにして選択
的に約1μmの厚い素子分離用酸化膜6を形成する。次
いで約400人のゲート酸化膜7を形成する。
P−形シリコン基板1にN+形埋込層2およびP+形埋
込層3を形成し、その上に1〜5Ω・(2)のN形エピ
タキシャル層4を成長させ、この表面からNチャンネル
MO3)ランジスタのウェル領域およびサブストレート
PNPトランジスタのコレクタコンタクト領域の一部と
なる2〜5にΩ/口のP形つェル領域5を形成する。次
に、約1200人のシリコン窒化膜をマスクにして選択
的に約1μmの厚い素子分離用酸化膜6を形成する。次
いで約400人のゲート酸化膜7を形成する。
次いで、第1図(b)に示すように約4000人のゲー
ト多結晶シリコン膜8を形成する。次に約600人のパ
ターン酸化膜9を形成し、これを介して例えばホウ素の
イオン注入によりNPN)タンジスタのベース領域10
1、サブストレートPNPトランジスタのエミッタ領域
10bおよびコレクタコンタクト領域10oを同時に形
成する。
ト多結晶シリコン膜8を形成する。次に約600人のパ
ターン酸化膜9を形成し、これを介して例えばホウ素の
イオン注入によりNPN)タンジスタのベース領域10
1、サブストレートPNPトランジスタのエミッタ領域
10bおよびコレクタコンタクト領域10oを同時に形
成する。
次いで、第1図(C)に示すように、全面に例えばLP
CVD法により約1200人のシリコン窒化膜11を形
成する。
CVD法により約1200人のシリコン窒化膜11を形
成する。
次に、第1図(d)に示すように、このシリコン窒化膜
11およびその下のパターン酸化R9をNPN)ランジ
スタの外部ベース領域上、NチャンネルMOSトランジ
スタのゲート上、サブストレートPNPトランジスタの
エミッタ領域およびコレクタコンタクト領域上以外はす
べて選択的にエツチングした後、約1200人の第2多
結晶シリコン膜12を形成する。
11およびその下のパターン酸化R9をNPN)ランジ
スタの外部ベース領域上、NチャンネルMOSトランジ
スタのゲート上、サブストレートPNPトランジスタの
エミッタ領域およびコレクタコンタクト領域上以外はす
べて選択的にエツチングした後、約1200人の第2多
結晶シリコン膜12を形成する。
次いで、第1図(e)に示すように、この第2多結晶シ
リコン膜12を選択的にエツチングして、NPN)ラン
ジスタのエミッタ領域およびコレタコンタクト領域上、
サブストレートPNPトランジスタのベースコンタクト
領域上にのみ残す。次いでパターン酸化膜9をエツチン
グして全面除去する。
リコン膜12を選択的にエツチングして、NPN)ラン
ジスタのエミッタ領域およびコレタコンタクト領域上、
サブストレートPNPトランジスタのベースコンタクト
領域上にのみ残す。次いでパターン酸化膜9をエツチン
グして全面除去する。
その後、第1図(f)に示すように、新たに約200人
のパターン酸化膜13を形成する。
のパターン酸化膜13を形成する。
このパターン酸化膜13を介して、NチャンネルMOS
トランジスタのソース・ドレイン領域14cを、また、
第2多結晶シリコン膜12を介してNPN)ランジスタ
のエミッタ領域146およびコレクタコンタクト領域1
4b、サブストレー)PNP)ランジスタのベースコン
タクト領域14aを、例えばヒ素のイオン注入により同
時に形成する。
トランジスタのソース・ドレイン領域14cを、また、
第2多結晶シリコン膜12を介してNPN)ランジスタ
のエミッタ領域146およびコレクタコンタクト領域1
4b、サブストレー)PNP)ランジスタのベースコン
タクト領域14aを、例えばヒ素のイオン注入により同
時に形成する。
最後に第1図(g)に示すように、絶縁膜15を形成し
、この絶縁膜15、シリコン窒化膜11およびパターン
酸化膜13を選択的にエツチングして開口した後、アル
ミニウムによってNPN)ランジスタのエミッタ、ベー
スおよびコレクタの各電極16−.16bおよび16゜
、NチャンネルMO3)ランジスタのソース・ドレイン
電極16d、サブストレートPNPトランジスタのエミ
ッタ、ベースおよびコレクタの各電極、16゜、16f
および161を同時に形成する。
、この絶縁膜15、シリコン窒化膜11およびパターン
酸化膜13を選択的にエツチングして開口した後、アル
ミニウムによってNPN)ランジスタのエミッタ、ベー
スおよびコレクタの各電極16−.16bおよび16゜
、NチャンネルMO3)ランジスタのソース・ドレイン
電極16d、サブストレートPNPトランジスタのエミ
ッタ、ベースおよびコレクタの各電極、16゜、16f
および161を同時に形成する。
なお、上述の実施例では、NPNトランジスタのベース
領域10a、サブストレートPNPトランジスタのエミ
ッタ領域10bおよびコレクタコンタクト領域10゜の
シート抵抗は最終的に約IKΩ/口となり、従来例でパ
ターン酸化膜13の形成により表面不純物濃度が低下す
るP影領域の最終シート抵抗が約2にΩ/口となるのに
対し、はぼ半分の値となる。
領域10a、サブストレートPNPトランジスタのエミ
ッタ領域10bおよびコレクタコンタクト領域10゜の
シート抵抗は最終的に約IKΩ/口となり、従来例でパ
ターン酸化膜13の形成により表面不純物濃度が低下す
るP影領域の最終シート抵抗が約2にΩ/口となるのに
対し、はぼ半分の値となる。
第2図は本発明の他の実施例により形成された半導体装
置の断面図である。この実施例は第1の実施例のサブス
トレートPNPトランジスタの代わりにパーティカルP
NP)ランジスタを形成するものである。゛パーティカ
ルPNPトランジスタは同図に示すように、N+形埋込
層2の内部にP十形埋込層3を形成し、コレクタをP−
形シリコン基板1に対してフロ・−ティングにしたもの
である。第2の実施例の製造方法および発明の効果は第
1の実施例と同様である。
置の断面図である。この実施例は第1の実施例のサブス
トレートPNPトランジスタの代わりにパーティカルP
NP)ランジスタを形成するものである。゛パーティカ
ルPNPトランジスタは同図に示すように、N+形埋込
層2の内部にP十形埋込層3を形成し、コレクタをP−
形シリコン基板1に対してフロ・−ティングにしたもの
である。第2の実施例の製造方法および発明の効果は第
1の実施例と同様である。
以上説明したように本発明は、パターン酸化膜13の形
成に対する耐酸化膜として、第2多結晶シリコン膜12
の他に、例えばLPCVD法によるシリコン窒化膜11
を用いることにより、PR工程を増すことなく、サブス
トレートPNPトランジスタの高濃度で深いエミッタ領
域を電極取出し口直下に形成することができ横方向の縮
小化を行なうことができる効果がある。また、サブスト
レートPNPトランジスタのコレクタコンタクト領域も
エミッタ領域と同じく高濃度で深く形成されるためコレ
クタ飽和抵抗R8゜を小さくすることもできる。
成に対する耐酸化膜として、第2多結晶シリコン膜12
の他に、例えばLPCVD法によるシリコン窒化膜11
を用いることにより、PR工程を増すことなく、サブス
トレートPNPトランジスタの高濃度で深いエミッタ領
域を電極取出し口直下に形成することができ横方向の縮
小化を行なうことができる効果がある。また、サブスト
レートPNPトランジスタのコレクタコンタクト領域も
エミッタ領域と同じく高濃度で深く形成されるためコレ
クタ飽和抵抗R8゜を小さくすることもできる。
一方、NPNトランジスタに関しては、第2多結晶シリ
コン膜12とパターン酸化膜9との間に前述のシリコン
窒化膜11を形成することにより、エミッタ・ベース間
の寄生MO3容量を小さくできる効果がある。また、外
部ベース領域上にもこのシリコン窒化膜11を形成する
ことにより、内部ベース領域だけでなく、外部ベース領
域も高濃度で深く形成でき、ベース抵抗を小さくするこ
ともできる。
コン膜12とパターン酸化膜9との間に前述のシリコン
窒化膜11を形成することにより、エミッタ・ベース間
の寄生MO3容量を小さくできる効果がある。また、外
部ベース領域上にもこのシリコン窒化膜11を形成する
ことにより、内部ベース領域だけでなく、外部ベース領
域も高濃度で深く形成でき、ベース抵抗を小さくするこ
ともできる。
第1図(a)〜(g)は本発明の一実施例を説明するた
めの製造工程を示す半導体素子の断面図、第2図は本発
明の他の実施例により形成された半導体素子の断面図、
第3図(a)〜(d)は従来技術を説明するために工程
順に示した半導体素子の断面図である。 1・・・P−形シリコン基板、2・・・N+形埋込層、
3・・・P“形埋込層、4・・・N形エピタキシャル層
、5・・・P形つェル領域、6・・・素子分離用酸化膜
、7・・・ゲート酸化膜、8・・・ゲート多結晶シリコ
ン膜、9.13・・・パターン酸化膜、10.・・・N
PNトランジスタのベース領域、10ゎ・・・サブスト
レートPNPトランジスタのエミッタ領域、10゜・・
・サブストレートPNPトランジスタのコレクタコンタ
クト領域、11・・・シリコン窒化膜、12・・・第2
多結晶シリコン膜、14.・・・NPN)ランジスタの
エミッタ領域、14.・・・NPN)ランジスタのコレ
クタコンタクト領域、14.・・・NチャンネルMO3
)ランジスタのソース・ドレイン領域、14 d・・・
サブストレートPNPトランジスタのベースコンタクト
領域、15・・・絶縁膜、16.・・・NPNトランジ
スタのエミッタ電極、16b・・・NPN)ランジスタ
のベース電極、16゜・・・NPNトランジスタのコレ
クタ電極、16d・・・NチャンネルMO8)ランジス
タのソース・ドレイン電極、16゜・・・サブストレー
トPNP )ランジスタのエミッタ電極、16r・・・
サブストレートPNPトランジスタのベース電極、16
.・・・サブストレートPNPトランジスタのコレクタ
電極、16h・・・パーティカルPNPトランジスタの
エミッタ電極、16+・・・パーティカルPNP)ラン
ジスタのベース電極、16.・・・パーティカルPNP
トランジスタのコレクタ電極。
めの製造工程を示す半導体素子の断面図、第2図は本発
明の他の実施例により形成された半導体素子の断面図、
第3図(a)〜(d)は従来技術を説明するために工程
順に示した半導体素子の断面図である。 1・・・P−形シリコン基板、2・・・N+形埋込層、
3・・・P“形埋込層、4・・・N形エピタキシャル層
、5・・・P形つェル領域、6・・・素子分離用酸化膜
、7・・・ゲート酸化膜、8・・・ゲート多結晶シリコ
ン膜、9.13・・・パターン酸化膜、10.・・・N
PNトランジスタのベース領域、10ゎ・・・サブスト
レートPNPトランジスタのエミッタ領域、10゜・・
・サブストレートPNPトランジスタのコレクタコンタ
クト領域、11・・・シリコン窒化膜、12・・・第2
多結晶シリコン膜、14.・・・NPN)ランジスタの
エミッタ領域、14.・・・NPN)ランジスタのコレ
クタコンタクト領域、14.・・・NチャンネルMO3
)ランジスタのソース・ドレイン領域、14 d・・・
サブストレートPNPトランジスタのベースコンタクト
領域、15・・・絶縁膜、16.・・・NPNトランジ
スタのエミッタ電極、16b・・・NPN)ランジスタ
のベース電極、16゜・・・NPNトランジスタのコレ
クタ電極、16d・・・NチャンネルMO8)ランジス
タのソース・ドレイン電極、16゜・・・サブストレー
トPNP )ランジスタのエミッタ電極、16r・・・
サブストレートPNPトランジスタのベース電極、16
.・・・サブストレートPNPトランジスタのコレクタ
電極、16h・・・パーティカルPNPトランジスタの
エミッタ電極、16+・・・パーティカルPNP)ラン
ジスタのベース電極、16.・・・パーティカルPNP
トランジスタのコレクタ電極。
Claims (2)
- (1)一導電形半導体基板に第1酸化膜を形成する工程
と、前記第1酸化膜を介して他の導電形の領域を選択的
に形成する工程と、耐酸化絶縁膜を選択的に形成する工
程と、前記第1酸化膜を選択的にエッチング除去する工
程と、多結晶シリコン膜を選択的に形成する工程と、第
2酸化膜を形成する工程と、前記多結晶シリコン膜およ
び第2酸化膜を介して一導電形領域を形成する工程とを
含むことを特徴とする半導体装置の製造方法。 - (2)耐酸化絶縁膜がシリコン窒化膜であることを特徴
とする特許請求の範囲第(1)項記載の半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4571487A JPH0640567B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4571487A JPH0640567B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63211748A true JPS63211748A (ja) | 1988-09-02 |
JPH0640567B2 JPH0640567B2 (ja) | 1994-05-25 |
Family
ID=12727018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4571487A Expired - Lifetime JPH0640567B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0640567B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02191371A (ja) * | 1989-01-19 | 1990-07-27 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07332553A (ja) * | 1994-06-02 | 1995-12-22 | Kurodaito:Kk | 管継手の構造 |
-
1987
- 1987-02-27 JP JP4571487A patent/JPH0640567B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02191371A (ja) * | 1989-01-19 | 1990-07-27 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0640567B2 (ja) | 1994-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2587444B2 (ja) | Cmos技術を用いたバイポーラ・トランジスタとその製造方法 | |
JPH0557741B2 (ja) | ||
JPS63215068A (ja) | 半導体装置およびその製造方法 | |
JPS63211748A (ja) | 半導体装置の製造方法 | |
JP2604727B2 (ja) | 半導体装置の製造方法 | |
JPH03262154A (ja) | BiCMOS型半導体集積回路の製造方法 | |
JP2648808B2 (ja) | BiCMOS用バイポーラトランジスタ製造法 | |
JP2890509B2 (ja) | 半導体装置の製造方法 | |
JPH0366815B2 (ja) | ||
JPH0618200B2 (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
JP2764988B2 (ja) | 半導体装置 | |
JPH02241057A (ja) | 半導体集積回路の製造方法 | |
JP2701551B2 (ja) | 半導体装置の製造方法 | |
JP2635439B2 (ja) | 半導体装置とその製造方法 | |
JPH06188259A (ja) | 半導体装置の製造方法 | |
JPH0575033A (ja) | 半導体集積回路装置およびその製造方法 | |
KR19990075922A (ko) | 반도체장치 제조방법 | |
JPH02152240A (ja) | 半導体装置の製造方法 | |
JPH0247854B2 (ja) | ||
JPH01157565A (ja) | Bi−MOS集積回路装置の製造方法 | |
JPH04335564A (ja) | 半導体集積回路装置の製造方法 | |
JPH0147900B2 (ja) | ||
JPH01130534A (ja) | 半導体装置の製造方法 | |
JPH04139726A (ja) | 半導体装置の製造方法 | |
JPS63228754A (ja) | 半導体装置の製造方法 |