JPH021931A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH021931A JPH021931A JP14267088A JP14267088A JPH021931A JP H021931 A JPH021931 A JP H021931A JP 14267088 A JP14267088 A JP 14267088A JP 14267088 A JP14267088 A JP 14267088A JP H021931 A JPH021931 A JP H021931A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- germanium
- base
- silicon
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 41
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 31
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000000203 mixture Substances 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000002344 surface layer Substances 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 1
- 230000003321 amplification Effects 0.000 abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 5
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000005465 channeling Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 germanium ions Chemical class 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔１既要〕
半導体装置の製造方法の改良に関し、
ベース幅を縮少してベースの不純物濃度を高めても、エ
ミッタからのキャリア注入効率を高くすることができ、
動作速度を速くしうる高速バイポーラトランジスタの製
造方法を提供することを目的とし、 コレクタをなす一導電型のシリコン層表層のベース形成
領域に、ゲルマニウムと反対導電型不純物とをイオン注
入してシリコンとゲルマニウムと前記の反対導電型不純
物とのアモルファス組成物の層を形成し、このアモルフ
ァス層にラピッドアニールを施して、再結晶化し、シリ
コンとゲルマニウムの反対２４電型の多結晶層よりなる
ベースを形成し、絶縁膜を形成し、該絶縁膜のエミンタ
形成領域に開口を形成し、該開口上に一導電型の多結晶
シリコン層よりなるエミッタを形成し、絶！ｉ膜を形成
し、該絶縁膜にＴ１ｍコンタクト窓を形成し、これに接
続してコレクタ・べ−２ス・エミッタ電極を形成する工
程をもって構成される。
ミッタからのキャリア注入効率を高くすることができ、
動作速度を速くしうる高速バイポーラトランジスタの製
造方法を提供することを目的とし、 コレクタをなす一導電型のシリコン層表層のベース形成
領域に、ゲルマニウムと反対導電型不純物とをイオン注
入してシリコンとゲルマニウムと前記の反対導電型不純
物とのアモルファス組成物の層を形成し、このアモルフ
ァス層にラピッドアニールを施して、再結晶化し、シリ
コンとゲルマニウムの反対２４電型の多結晶層よりなる
ベースを形成し、絶縁膜を形成し、該絶縁膜のエミンタ
形成領域に開口を形成し、該開口上に一導電型の多結晶
シリコン層よりなるエミッタを形成し、絶！ｉ膜を形成
し、該絶縁膜にＴ１ｍコンタクト窓を形成し、これに接
続してコレクタ・べ−２ス・エミッタ電極を形成する工
程をもって構成される。
本発明は、半導体装置の製造方法の改良に関する。特に
、動作速度の速いヘテロバイポーラトランジスタを製造
することを目的とする改良に関する。
、動作速度の速いヘテロバイポーラトランジスタを製造
することを目的とする改良に関する。
第４図参照
プレーナ型バイポーラトランジスタの製造方法の１例を
以下に示す０例えば、ｐ型シリコン基板ｌにｎ型不純物
を導入してｎ型埋込層２を形成し、その上にｎ型のシリ
コン層３を形成し、フィールド酸化膜５と、ｎ型コレク
タ電極コンタクト領域１２とを形成した後、ベース形成
領域にｐ型の不純物をイオン注入してベース８を形成し
、エミッタ形成領域にｎ型不純物をイオン注入してエミ
ッタ１０を形成し、全面に絶縁膜を形成してエミッタ、
ベース、コレクタ電極コンタクト用開口を形成した後、
アルミニウム膜を形成し、これをパターニングしてエミ
ッタ電極Ｅ、ベース電橋Ｂ、コレクタ１掻Ｃを形成する
ものである。
以下に示す０例えば、ｐ型シリコン基板ｌにｎ型不純物
を導入してｎ型埋込層２を形成し、その上にｎ型のシリ
コン層３を形成し、フィールド酸化膜５と、ｎ型コレク
タ電極コンタクト領域１２とを形成した後、ベース形成
領域にｐ型の不純物をイオン注入してベース８を形成し
、エミッタ形成領域にｎ型不純物をイオン注入してエミ
ッタ１０を形成し、全面に絶縁膜を形成してエミッタ、
ベース、コレクタ電極コンタクト用開口を形成した後、
アルミニウム膜を形成し、これをパターニングしてエミ
ッタ電極Ｅ、ベース電橋Ｂ、コレクタ１掻Ｃを形成する
ものである。
動作速度の速いバイポーラトランジスタを実現する手法
として、エミッタの禁制帯幅をベースの禁制帯幅より大
きくするヘテロバイポーラトランジスタが知られている
。
として、エミッタの禁制帯幅をベースの禁制帯幅より大
きくするヘテロバイポーラトランジスタが知られている
。
また、バイポーラトランジスタの動作速度を向上するに
は、ベース幅の縮少、ベース抵抗の低減等が有効である
ことも知られている。
は、ベース幅の縮少、ベース抵抗の低減等が有効である
ことも知られている。
（発明が解決しようとする課題〕
しかし、バイポーラトランジスタの動作速度を向上する
ために、ベース幅を縮少し、その上、ベース抵抗を低減
するために、ベースの不純物濃度を高めると、エミッタ
からのキャリアの注入効率が低下し、エミッタ接地電流
増幅率ｈｙＥが低下すると云う欠点がある。
ために、ベース幅を縮少し、その上、ベース抵抗を低減
するために、ベースの不純物濃度を高めると、エミッタ
からのキャリアの注入効率が低下し、エミッタ接地電流
増幅率ｈｙＥが低下すると云う欠点がある。
本発明の目的は、この欠点を解消することにあり、ベー
ス幅を縮少し、しかも、ベースの不純物濃度を高めても
、エミッタからのキャリア注入効率が高く、エミッタ接
地電流増幅率ｈ□が高い、高速バイポーラトランジスタ
の製造方法を提供することにある。
ス幅を縮少し、しかも、ベースの不純物濃度を高めても
、エミッタからのキャリア注入効率が高く、エミッタ接
地電流増幅率ｈ□が高い、高速バイポーラトランジスタ
の製造方法を提供することにある。
上記の目的は、コレクタをなす一導電型のシリコン層（
３）表層のベース形成領域に、打ち込みエネルギー約１
０ＫｅＶ、 ドーズ量約２ ＸＩＯ”ｃｍ−”をもっ
てゲルマニウムをイオン注入して、数十大要のシリコン
とゲルマニウムのアモルファス組成物層を形成し、２フ
ツ化ボロンをイオン注入した後、急速アニールをなして
再結晶化し、シリコンとゲルマニウムの多結晶反対導電
型層よりなり幅の薄いベース（８）を形成し、絶縁膜（
９）を形成してエミッタ形成領域に開口を形成し、この
開口上に一導電型の多結晶シリコン層よりなるエミッタ
（１０）を形成し、絶縁膜（１１）を形成し、これにコ
レクタ・ベース・エミッタ電極コンタクト用開口を形成
し、アルミニウム膜を形成し、これをパターニングして
コレクタ・ベース・エミッタｆｔＦｉを形成することに
よって達成される。
３）表層のベース形成領域に、打ち込みエネルギー約１
０ＫｅＶ、 ドーズ量約２ ＸＩＯ”ｃｍ−”をもっ
てゲルマニウムをイオン注入して、数十大要のシリコン
とゲルマニウムのアモルファス組成物層を形成し、２フ
ツ化ボロンをイオン注入した後、急速アニールをなして
再結晶化し、シリコンとゲルマニウムの多結晶反対導電
型層よりなり幅の薄いベース（８）を形成し、絶縁膜（
９）を形成してエミッタ形成領域に開口を形成し、この
開口上に一導電型の多結晶シリコン層よりなるエミッタ
（１０）を形成し、絶縁膜（１１）を形成し、これにコ
レクタ・ベース・エミッタ電極コンタクト用開口を形成
し、アルミニウム膜を形成し、これをパターニングして
コレクタ・ベース・エミッタｆｔＦｉを形成することに
よって達成される。
例えばｎ型のシリコンＮ３表層のベース形成領域にゲル
マニウムをイオン注入すると、シリコン層３の表層に数
十大要のシリコンとゲルマニウムのアモルファス組成物
層が形成される。この状態で２フツ化ボロン等のｐ型不
純物をイオン注入すると、シリコンとゲルマニウムのア
モルファス組成物等の非結晶構造においては、チャネリ
ング現象が発生し難いので、ｐ型不純物が極めて薄く導
入される。ここで、シリコン層３の表層のみを９００°
Ｃ程度の温度に急速熱処理すると、アモルファス組成物
が再結晶化され、シリコンとゲルマニウムの組成物より
なるｐ型のベース８が浅く形成される。
マニウムをイオン注入すると、シリコン層３の表層に数
十大要のシリコンとゲルマニウムのアモルファス組成物
層が形成される。この状態で２フツ化ボロン等のｐ型不
純物をイオン注入すると、シリコンとゲルマニウムのア
モルファス組成物等の非結晶構造においては、チャネリ
ング現象が発生し難いので、ｐ型不純物が極めて薄く導
入される。ここで、シリコン層３の表層のみを９００°
Ｃ程度の温度に急速熱処理すると、アモルファス組成物
が再結晶化され、シリコンとゲルマニウムの組成物より
なるｐ型のベース８が浅く形成される。
第２図参照
シリコンとゲルマニウムの組成物の禁制帯幅Ｅｇは、図
に示すように、ゲルマニウムの組成比が大きくなるにし
たがって小さくなる。例えばシリコンとゲルマニウムの
組成比が８＝２の場合は１．１４ｅＶとなり、また、７
：３の場合は１．１１ｅＶとなる。
に示すように、ゲルマニウムの組成比が大きくなるにし
たがって小さくなる。例えばシリコンとゲルマニウムの
組成比が８＝２の場合は１．１４ｅＶとなり、また、７
：３の場合は１．１１ｅＶとなる。
第３図参照
禁制布幅の小さいシリコンとゲルマニウムの組成物をベ
ースに使用することによって、ヘテロバイポーラトラン
ジスタとして機能することになる。
ースに使用することによって、ヘテロバイポーラトラン
ジスタとして機能することになる。
すなわち、バイアス時のベースとエミッタとの間の正孔
に対する障壁が大きくなり、ベースの正孔がエミッタに
注入されないので、ベースの不純物濃度を高めてベース
抵抗を低くしても、エミッタからのキャリア注入効率は
低下せず、高いエミ。
に対する障壁が大きくなり、ベースの正孔がエミッタに
注入されないので、ベースの不純物濃度を高めてベース
抵抗を低くしても、エミッタからのキャリア注入効率は
低下せず、高いエミ。
夕接地電流増幅率が得られる。
以下、図面を参照しつ＼、本発明の一実施例に係る半導
体装置の製造方法について説明する。
体装置の製造方法について説明する。
第１ａ図参照
例えばｐ型のシリコン基板１にリン等のｎ型不純物をイ
オン注入してｎ°型壇込層２を形成し、次いで、ＣＶＤ
法を使用してｎ型のシリコン単結晶層３を形成し、ベー
ス形成領域と、コレクタ１捲コンタクト領域形成領域と
に窒化シリコン層４を形成し、これをマスクとして選択
酸化をなして厚いフィールド酸化膜５を形成する。
オン注入してｎ°型壇込層２を形成し、次いで、ＣＶＤ
法を使用してｎ型のシリコン単結晶層３を形成し、ベー
ス形成領域と、コレクタ１捲コンタクト領域形成領域と
に窒化シリコン層４を形成し、これをマスクとして選択
酸化をなして厚いフィールド酸化膜５を形成する。
第１ｂ図参照
コレクタ電極コンタクト領域に開口を存するレジスト膜
（図示せず）を形成し、リン等のｎ型不純物をイオン注
入してコレクタ電極コンタクト領域１２を形成した後、
レジスト１ｌＩ（図示せず）を除去し、新たにベース形
成領域にレジストＩ！１１６を形成し、ＣＶＤ法を使用
して二酸化シリコン膜７を形成する。
（図示せず）を形成し、リン等のｎ型不純物をイオン注
入してコレクタ電極コンタクト領域１２を形成した後、
レジスト１ｌＩ（図示せず）を除去し、新たにベース形
成領域にレジストＩ！１１６を形成し、ＣＶＤ法を使用
して二酸化シリコン膜７を形成する。
第１ｃ図参照
レジスト膜６を除去し、ゲルマニウムを、打ち込みエネ
ルギー約１０ＫｅＶをもってドーズ量約２ＸＩＯ１ＳＣ
１１−”となるようにイオン注入して、シリコン層３の
表層に数十人工のシリコンとゲルマニウムのアモルファ
ス組成物層を形成し、つ−゛いて、２フツ化ボロン等を
イオン注入した後、表層のみを９００°Ｃ程度に象、速
に加熱冷却するラビットアニールをなしてアモルファス
組成物を再結晶化し、約５００大要のシリコンとゲルマ
ニウムの組成物よりなるｐ型のベース８を形成する。
ルギー約１０ＫｅＶをもってドーズ量約２ＸＩＯ１ＳＣ
１１−”となるようにイオン注入して、シリコン層３の
表層に数十人工のシリコンとゲルマニウムのアモルファ
ス組成物層を形成し、つ−゛いて、２フツ化ボロン等を
イオン注入した後、表層のみを９００°Ｃ程度に象、速
に加熱冷却するラビットアニールをなしてアモルファス
組成物を再結晶化し、約５００大要のシリコンとゲルマ
ニウムの組成物よりなるｐ型のベース８を形成する。
なお、アモルファス層内においては、チャンネリング現
象が発生し難いので、２フツ化ポロン等は浅くイオン注
入され、ベース８は薄く形成される。
象が発生し難いので、２フツ化ポロン等は浅くイオン注
入され、ベース８は薄く形成される。
第１ｄ図参照
ＣＶＤ法を使用して二酸化シリコン絶縁膜９を形成し、
エミッタ形成領域に開口を形成し、次いで、ＣＶＩ）法
を使用して多結晶シリコン層を形成し、ヒ素等のｎ型不
純物をイオン注入し、フォトリソグラフィー法を使用し
てこれをパターニングし、エミッタｌＯを形成する。
エミッタ形成領域に開口を形成し、次いで、ＣＶＩ）法
を使用して多結晶シリコン層を形成し、ヒ素等のｎ型不
純物をイオン注入し、フォトリソグラフィー法を使用し
てこれをパターニングし、エミッタｌＯを形成する。
第１ｅ図参照
二酸化シリコン絶縁膜１１を形成し、エミッタ、ベース
、コレクタｉ；を極コンタクト用開口を形成し、アルミ
ニウム膜を形成した後、これをパターニングしてエミッ
タ電ｉＥ、ベース１ｉｉｌｊＢ、コレクタ電極Ｃを形成
する。
、コレクタｉ；を極コンタクト用開口を形成し、アルミ
ニウム膜を形成した後、これをパターニングしてエミッ
タ電ｉＥ、ベース１ｉｉｌｊＢ、コレクタ電極Ｃを形成
する。
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、コレクタをなす一導電型のシリコン層表
層のベース形成領域にゲルマニウムをイオン注入してシ
リコンとゲルマニウムのアモルファス組成物よりなる層
を形成し、チャネリング現象のないアモルファスの特性
を利用して、反対導電型不純物を浅くイオン注入した後
、急速熱処理をしてアモルファス組成物を再結晶化し、
シリコンとゲルマニウムの多結晶層よりなるベースを形
成するので、禁制帯幅が小さくて薄いへ−スを有するヘ
テロバイポーラトランジスタが形成され、エミッタから
のキャリア注入効率が高くて電流増幅率が高（、しかも
、高速動作可能となる。
法においては、コレクタをなす一導電型のシリコン層表
層のベース形成領域にゲルマニウムをイオン注入してシ
リコンとゲルマニウムのアモルファス組成物よりなる層
を形成し、チャネリング現象のないアモルファスの特性
を利用して、反対導電型不純物を浅くイオン注入した後
、急速熱処理をしてアモルファス組成物を再結晶化し、
シリコンとゲルマニウムの多結晶層よりなるベースを形
成するので、禁制帯幅が小さくて薄いへ−スを有するヘ
テロバイポーラトランジスタが形成され、エミッタから
のキャリア注入効率が高くて電流増幅率が高（、しかも
、高速動作可能となる。
第１ａ−１ｅ図は、本発明の一実施例に係る半導体装置
の製造方法の工程図である。 第２図は、シリコン・ゲルマニウム組成物の禁制帯幅を
示す曲線である。 第３図は、ヘテロバイポーラトランジスタのエネルギ帯
同である。 第４図は、従来技術に係るバイポーラトランジスタの断
面図である。 反対導電型のシリコン基板、 埋込層、 一導電型のシリコン層、 窒化シリコン層、 フィールド酸化膜、 レジスト膜、 二酸化シリコン膜、 第１ａ 図 第１ｂ 図 本発明工程図 第１０図 ベース、 絶縁膜、 エミッタ、 絶縁膜、 コレクタ電極コンタクト領域。
の製造方法の工程図である。 第２図は、シリコン・ゲルマニウム組成物の禁制帯幅を
示す曲線である。 第３図は、ヘテロバイポーラトランジスタのエネルギ帯
同である。 第４図は、従来技術に係るバイポーラトランジスタの断
面図である。 反対導電型のシリコン基板、 埋込層、 一導電型のシリコン層、 窒化シリコン層、 フィールド酸化膜、 レジスト膜、 二酸化シリコン膜、 第１ａ 図 第１ｂ 図 本発明工程図 第１０図 ベース、 絶縁膜、 エミッタ、 絶縁膜、 コレクタ電極コンタクト領域。
Claims (1)
- 【特許請求の範囲】 コレクタをなす一導電型のシリコン層（３）表層のベー
ス形成領域に、ゲルマニウムと反対導電型不純物とをイ
オン注入してシリコンとゲルマニウムと前記反対導電型
不純物とのアモルファス組成物の層を形成し、該シリコ
ンとゲルマニウムと前記反対導電型不純物とのアモルフ
ァス組成物の層にラピッドアニールを施して、シリコン
とゲルマニウムとの反対導電型多結晶層よりなるベース
（８）を形成し、 絶縁膜（９）を形成し、 該絶縁膜（９）のエミッタ形成領域に開口を形成し、 該開口上に一導電型の多結晶シリコン層よりなるエミッ
タ（１０）を形成し、 絶縁膜（１１）を形成し、 該絶縁膜（１１）に各電極用コンタクト窓を形成し、該
各電極用コンタクト窓上に導体層を形成して、コレクタ
・ベース・エミッタ電極を形成する工程を有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14267088A JPH021931A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14267088A JPH021931A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021931A true JPH021931A (ja) | 1990-01-08 |
Family
ID=15320768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14267088A Pending JPH021931A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021931A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229648A (ja) * | 1990-07-30 | 1992-08-19 | Nippon Motoroola Kk | 所定のエミッタ領域を有するトランジスタおよびその製作方法 |
| EP0662718A2 (en) * | 1993-12-21 | 1995-07-12 | United Technologies Corporation | A method of decreasing the bandgap of silicon for bipolar heterojunction transistors |
-
1988
- 1988-06-09 JP JP14267088A patent/JPH021931A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229648A (ja) * | 1990-07-30 | 1992-08-19 | Nippon Motoroola Kk | 所定のエミッタ領域を有するトランジスタおよびその製作方法 |
| EP0662718A2 (en) * | 1993-12-21 | 1995-07-12 | United Technologies Corporation | A method of decreasing the bandgap of silicon for bipolar heterojunction transistors |
| EP0662718A3 (en) * | 1993-12-21 | 1995-10-25 | United Technologies Corp | Silicon band gap reduction method for heterojunction bipolar transistors. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| JPH1041400A (ja) | 半導体装置およびその製造方法 | |
| JPH08227992A (ja) | Ｐｍｏｓｆｅｔ半導体デバイス | |
| JPH0459774B2 (ja) | ||
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH03280437A (ja) | 半導体装置およびその製造方法 | |
| JPH0878674A (ja) | 半導体装置およびその製造方法ならびにバイポーラトランジスタ | |
| JP2633873B2 (ja) | 半導体ＢｉＣＭＯＳ装置の製造方法 | |
| JPH04260335A (ja) | 電界効果トランジスタの製造方法 | |
| JPH021931A (ja) | 半導体装置の製造方法 | |
| JPH0519979B2 (ja) | ||
| KR100395159B1 (ko) | 규소게르마늄을 이용한 바이씨모스 소자 제조 방법 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JP3272596B2 (ja) | 半導体装置及びその製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| JPH05129326A (ja) | 半導体装置の製造方法 | |
| JPS63133677A (ja) | 電界効果型半導体装置 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPS628954B2 (ja) | ||
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH05291569A (ja) | 絶縁ゲート型ｆｅｔ及びその製造方法 |