CN1324495A - 生产晶体管的方法 - Google Patents

生产晶体管的方法 Download PDF

Info

Publication number
CN1324495A
CN1324495A CN99812687A CN99812687A CN1324495A CN 1324495 A CN1324495 A CN 1324495A CN 99812687 A CN99812687 A CN 99812687A CN 99812687 A CN99812687 A CN 99812687A CN 1324495 A CN1324495 A CN 1324495A
Authority
CN
China
Prior art keywords
mixes
doped region
doping
zone
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99812687A
Other languages
English (en)
Other versions
CN1151544C (zh
Inventor
哈姆特·格吕茨迪克
杰奇姆·谢雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jutta Cherel
URSULA GRUEZEDIEK
Original Assignee
Jutta Cherel
URSULA GRUEZEDIEK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jutta Cherel, URSULA GRUEZEDIEK filed Critical Jutta Cherel
Publication of CN1324495A publication Critical patent/CN1324495A/zh
Application granted granted Critical
Publication of CN1151544C publication Critical patent/CN1151544C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及应用一个p－掺杂的半导体基片生产可集成半导体元件,尤其是晶体管或逻辑门的方法。在半导体基片上首先涂覆一掩模,以确定一个由边沿限定界限的窗口。然后通过用能量进行离子注入在半导体基片中产生一个n－掺杂的槽,此能量对于在半导体基片的表面上保留一个p－掺杂的内部区域是足够的,并且n－掺杂槽的边缘区域抵达半导体基片的表面。然后形成晶体管或逻辑门的n－掺杂和/或p－掺杂区被带入半导体基片的p－掺杂内部区域。此方法的优点在于不再需要昂贵的外延和隔离过程。在n－掺杂的基片情况下所有的注入被相反形式的代替,即n代替p,并且反之p代替n。

Description

生产晶体管的方法
本发明涉及生产可集成晶体管的方法。
为了形成半导体元件中的pn-结，现在有各种不同的方法，如扩散，外延和离子注入。
关于双极晶体管的多种多样的生产方法已在George R.Wilson发表于IEEE会刊78卷第11期，19901707-1719页的文章“双极VLSI的进展”中作了简要的概括。
下面详细说明生产双极晶体管的一种标准过程。为了生产双极晶体管，首先扩散子收集区-也称为掩埋层-到p-掺杂半导体基片中，通过它可有效减小晶体管的集电极串联电阻。接着半导体基片覆盖上一个外延的n-传导层。接着在外延层中分隔多个电绝缘区。这些被称为外延岛的绝缘由在阻挡方向上极化的pn-过渡层完成，这通过深度扩散的p-区实现。接着进行其它的扩散步骤，用它们确定NPN晶体管的基极和发射极区域。最后进行晶体管端子的连接。
实践中证实了具有阻挡层隔离的标准双极工艺。然而它的缺点是昂贵的外延和隔离过程。具有低的门限电压的p-沟道-场效应晶体管仅通过附加措施以标准双极工艺实现。
本发明的目的在于给出一种用普通生产工艺生产不同晶体管的简单的方法。
本发明方法的关键优点在于不再需要标准双极工艺中的外延和隔离过程。
在本发明方法中借助于高能离子注入在最好弱p-掺杂的半导体基片中产生一个n-掺杂槽。离子注入用足够高的能量进行，使得在半导体基片表面保留一个p-掺杂的内部区域，同时n-掺杂槽的边缘区域抵达半导体基片表面。
也可以用一个能量进行离子注入，此能量不足以在半导体基片表面上保留p-掺杂的内部区域，但能产生一个弱n-掺杂的内部区域。在此情况下如此产生p-掺杂的内部区域：背散射的离子用p掺杂物质补偿。补偿可借助于离子注入或具有掩模或大面积无掩模的扩散实现。
此外也可以从一个n-掺杂的半导体基片出发。在此情况下所有离子注入用相反形式的代替，即用n-注入代替p-注入或者反过来。半导体基片最好是一个弱的p-掺杂或n-掺杂的半导体基片。
由上面形成的半导体结构不仅可生产各种结构的NPN-晶体管，也可以生产各种PNP-晶体管。为此在半导体基片的p-掺杂内部区域继续注入构成晶体管结构的n-掺杂和/或p-掺杂区。
为了产生n-掺杂槽，在半导体基片上涂复一掩模，它确定一个窗口，该窗口由边沿限定界限。不依赖于窗框结构，借助于离子注入产生深的n-掺杂槽到半导体基片中，其边缘区伸展到半导体基片的表面。此抵达半导体基片表面的边缘区结构的形成是因为这样的事实：离子被散射在垂直边上并且在斜边上被不同强度地抑制。
由这样形成的半导体结构可以无需高的费用而如此简单地形成一个NPN-晶体管：在半导体基片的p-掺杂的内部区域中用比半导体基片掺杂更强的掺杂形成一个p-掺杂区。此更强掺杂的p-掺杂区构成晶体管的基极。一个最好高的n-掺杂区被插入p-掺杂区，它构成晶体管的发射极。因为这里作为集电极的n-掺杂槽的边缘区域抵达半导体基片的表面，在此结构下容易地通过一个强n-掺杂区形成集电极端子。
为了生产PNP-晶体管用的半导体结构，在p-掺杂的内部区域中产生一个n-掺杂区，它构成晶体管的基极。在被p-掺杂的内部区域包围的n-掺杂区形成一个构成晶体管发射极的最好是高p-掺杂区。p-掺杂的内部区域构成晶体管的集电极。
半导体基片中n-掺杂和/或p-掺杂区的产生可以用熟知的步骤进行。采用离子注入方法注入表面区域是有优点的。
在其中应进行离子注入的区域可以用熟知的掩模过程确定。掩模材料可由照相漆、金属、玻璃或其它材料组成。最好借助于掩模确定的形成掺杂区的结构通过平板印刷方法形成。也可以组合平板印刷和蚀刻法。
为了晶体管端子的欧姆接触，可将高掺杂的附加的n-掺杂和/或p-掺杂过渡区插入到半导体结构中。
也可以如此构成一个NPN-晶体管：在p-掺杂的内部区域中产生一个n-掺杂区，它构成晶体管的发射极。在这种实施方案中p-掺杂的内部区域构成晶体管的基极，且n-掺杂槽构成晶体管的集电极。显然这种NPN-晶体管有高增益。
由这样形成的具有上移槽的半导体结构也可以无需高生产成本的生产I2L-元件(集成注入逻辑)或场效应晶体管。
此外用这种半导体结构也可生产具有高堆集密度的逻辑门电路。为此在半导体结构中必须分隔逻辑门的有效区。具有上移槽的半导体结构也能用于无需高生产成本地生产光敏二极管和晶体管。
可以利用附加的掩模通过离子注入实现上述分隔。这样被掩模覆盖的槽区域向上移。在上移槽区域上面，在p-掺杂的内部区域或者产生一个n-掺杂区，或者产生一个氧化物层，它延伸至槽。也可以取代掩模覆盖而用一个以前使用的局部氧化使槽上移。此外，有效区的分隔也可用n-掺杂区实现，它延伸至槽。分隔的另一种可能方法是，半导体基片具有切口，它们延伸至槽(开槽隔离)。
下面借助附图详细说明生产晶体管或逻辑门的方法的多个实施例。
附图中：
图1a至1c示出在半导体基片中借助于高能离子注入产生一个n-掺杂槽的步骤，其中确定离子注入窗口的掩模被一垂直的或向内或向外斜的边沿限定界限，
图2a至2d示出由图1a至1c的半导体结构出发，生产NPN-晶体管的其它步骤，
图3a至3d示出由图1a至图1c的半导体结构出发，生产PNP-晶体管的其它步骤，
图4a至4e示出由图1a至图1c的半导体结构出发，生产另一种实施形式的NPN-晶体管的其它步骤，这种晶体管具有高增益，
图5a至5d示出由图1a至图1c的半导体结构出发，生产12L(集成注入逻辑)元件的各个步骤，
图6a至6e示出由图1a至图1c的半导体结构出发，生产一个场效应晶体管的各个步骤，
图7a至7f示出用注入隔离法生产逻辑门的各个步骤，
图8a至8e示出用深调制的槽和注入隔离法生产逻辑门的各个步骤，
图9a至9e示出用深调制的槽和氧化隔离法生产逻辑门的各个步骤，
图10a至10f示出用开槽隔离法生产逻辑门的各个步骤，
图11a至11d示出生产光敏二极管的各个步骤，
图12a至12c示出生产具有开放基极的光敏晶体管的第一实施例的各个步骤，
图13a至13d示出生产具有更高的光灵敏度的光敏晶体管的各个步骤，
图14a至14d示出生产具有更高的电压稳定性的光敏晶体管的各个步骤，以及
图15a至15f示出生产横向PNP-晶体管的各步骤。
假设生产各种半导体元件采用图1a至图1c所示半导体结构。下面说明生产这种半导体结构的各步骤。
在一个弱p-掺杂半导体基片1(晶片)上涂复具有窗口3的掩模2，窗口被边沿4限定界限。最好采用具有例如5欧姆厘米电阻的，弱p-掺杂的单晶硅晶片作为原始材料。其它合适的半导体材料是例如具有适合于这些材料的掺杂物质的GaAs(砷化镓)和SiC(碳化硅)。掩模材料可由照相漆，金属，玻璃或其它材料组成。最好通过照相平板印刷方法形成结构。
掩模窗3的边沿4结构与后面的步骤无关。掩模窗3的边沿4可以垂直地(图1a)，向外斜(图1b)或向内斜(图1c)走向。
掩模建立可用熟知的过程完成，掩模建立后进行掺杂，最好用2×103原子/平方厘米的剂量的磷离子注入，以在半导体基片1中形成n-掺杂槽5。并且注入能量如此之高，使得槽5上面在半导体基片1中还保留一个p-掺杂区6。例如在2×103原子/平方厘米的剂量下当注入能量为6MeV(兆电子伏特)时，尽管存在背散射的磷离子，就是这种情况。
在高能注入时在掩模窗3的边沿4区域有特殊效应。因为离子在垂直边上被散射或在斜走向边上被不同强度地抑制，在槽5中构成向上延伸的边缘区7，它抵达半导体基片1的表面，并且在半导体基片的表面上包围保留下的p-掺杂区6。
为了生产集成电路，采用相应掩模可用离子注入法在半导体基片中注入多个n-掺杂槽，它们的边缘区延伸到半导体基片表面。
此外离子注入也可以用一个能量实现，此能量不足以在半导体基片表面上保留p-掺杂的内部区域。例如在2MeV(兆电子伏特)注入能量和2×103原子/平方厘米时足够数量的背散射磷离子抵达晶片表面，它不再有弱p--掺杂区，而是一个具有ND＞105cm-3浓度的n-掺杂半导体。这可如此避免：或者用具有整体更高的p-浓度的晶片作为原始材料，或者为了补偿而注入附加的掺杂到晶片表面中。这可以通过注入或扩散实现。例如可在200KeV(千电子伏特)的注入能量和3×1011原子/平方厘米的剂量下实现直至0.8μ深度的补偿。这里仅涉及到基础值，它可能改变数倍。这种反掺杂可以在整个面积或只在槽内用掩模实现。
由图1a至1c所示半导体结构出发，可以生产各种类型的晶体管。
图2a至2d示出生产NPN-晶体管的步骤。在图1a至1c的半导体结构(图2a)的被n-掺杂槽包围的p--掺杂的内部区域6中借助于离子注入产生一个中央矩形，圆形或其它形状的具有通常的掺杂浓度(NA=108cm-3)的p-掺杂区8，此掺杂比半导体基片的掺杂更强(图2b)。接着借助于离子注入在槽5的边缘区7注入具有通常掺杂浓度(ND～1022cm-3)的靠近表面绕行的n+-过渡区9，并且在内部区域6包围的p--掺杂区8中注入一个靠近表面的n+-掺杂区10(ND=1022cm-3)(图2c)。在后继的注入步骤中在p-掺杂区8注入一个靠近表面的p+-掺杂过渡区11(ND=1022cm-3)(图2d)。最后可以形成隔离层(未示出)并且用熟知的方法(见前述G.R.Wilson文章)在n+-和p+-过渡区形成晶体管端子的连接。n-掺杂槽5在这种实施形式中构成集电极C，p--掺杂的内部区域6和p-掺杂区8一起构成基极B，并且n+-掺杂区10构成NPN-晶体管的发射极。
同样由图1a至1c的半导体结构生产一个PNP-晶体管。借助于离子注入在p--渗杂的内部区域6(图3a)中注入一个中央n-掺杂区12(ND=1018cm-3)(图3b)。接着在槽5的边缘区7注入一个绕行的靠近表面的n+-过渡区13(ND～1022cm-3)，并借助离子注入在中央n-掺杂区12注入一个靠近表面的侧面的n+-过渡区14(ND=1022cm-3)(图3c)。在后继步骤中借助于离子注入在内部区域6中注入绕行的靠近表面的p+-过渡区15(ND=1022cm-3)，并在中央n-掺杂区12注入一个侧面的靠近表面的p+-掺杂区16(ND=1022cm-3)。现在p--内部区域6构成PNP-晶体管的集电极C，中央n-区12构成基极B，而p+-区16构成发射极，并且高掺杂的过渡区被用于与晶体管端子形成欧姆连接(图3d)。用熟知的方法可完成晶体管端子的连接。为了提高发射极和集电极间的击穿电压，在实际应用中基极和槽可以相互进行电连接。
图4a至4d示出生产NPN-晶体管的另一种实施形式的步骤，此晶体管具有高增益(超β晶体管)。由图1a至1c的半导体结构(图4a)出发，借助于离子注入在内部区域6中产生一个n-掺杂区17(ND=1018cm-3)(图4b)。接着借助于离子注入在槽5的边缘区7中产生一个绕行的，靠近表面的n+-过渡区18(ND～1022cm-3)；且在n-区17中产生一个靠近表面的n+-过渡区19(ND～1022cm-3)(图4c)。然后借助于离子注入在内部区域6中产生一个靠近表面的p+-过渡区20(ND=1022cm-3)。槽5现在构成此超β-NPN-晶体管的集电极C，内部区域6构成基极B，而n-区17构成发射极E。在过渡区18,19和20上完成晶体管端子的连接。在这种实施形式中n-掺杂区17和n+-掺杂区19的堆积不一定是必需的，原理上也可只有n+-掺杂区19。然而此堆积减小了金属短路的危险，从而提高了产品率。n+-掺杂区19也不必需位于n-掺杂区17内。区域17和19也可以完全重叠或部分重叠。
图4e示出图4a至4d实施例的部分视图，其中n+-掺杂区19和n-掺杂区17互相重叠，而不是区19被区17包围。
图5a至5d示出由图1a至1c出发生产I2L元件的步骤。首先借助于离子注入在内部区域6中注入多个n-掺杂区，例如4个n-掺杂区21,22,23,24(ND=1018cm-3)。区21从槽5的边缘区7延伸至内部区域6的边沿区域中(图5b)。在下一步中借助于离子注入在槽5的边缘区7中产生一个绕行的靠近表面的n+-过渡区25(ND～1022cm-3)，并在n-掺杂区22,23,24中产生其它靠近表面的n+-过渡区26,27,28(ND～1022cm-3)。在连接槽5的边缘区7和内部区域6的n-区21中产生一个靠近表面的p+-区29(ND=1022cm-3)。它构成注入-NPN管的发射极。在内部区域侧面靠近n+-过渡区26,27,28注入另一个p+-过渡区30(ND=1022cm-3)。内部区域6构成多集电极晶体管的基极，n-区22,23,24构成此反转工作晶体管的各个集电极C1,C2,C3。用熟知的连接方法完成p+-区29上的注入器端子INJ和在过渡区30上的基极B端子，以及在过渡区26,27,28上的集电极C1,C2,C3端子。
经过一个注入器-PNP给I2L元件供电流只是一种有优点的方案。也可以用一个高欧姆电阻或一个电流源。
图6a至6d示出生产一种场效应晶体管的步骤，这种场效应管有高的击穿电压和互导。生产工艺从图1a至1c出发(图6a)。借助于离子注入在槽5的p-掺杂的内部区域6中注入一个矩形的n-掺杂区31，它延伸经过内部区域6的整个宽度，然而不经过其整个长度，这样内部区域6被分为两个区域(图6b)。接着借助于离子注入在槽5的边缘区7注入一个绕行的靠近表面的n+-过渡区32(ND=1022cm-3)，并在n-区31中注入一个靠近表面的n+-过渡区33(ND～1022cm-3)。这些区域构成晶体管的栅极(图6c)。接着在内部区域6的两个区域中各产生一个p+-掺杂区34(ND=1022cm-3)。p+-掺杂区34表示用于金属连接晶体管的漏极和源极的过渡区(图6d)。图6e示出场效应管顶视图。
生产各种类型晶体管的方法的优点在于不需要外延和隔离步骤。全部晶体管类型可以从同样的半导体结构出发用所说明的处理步骤，同时在共同的生产工艺中被生产。在半导体结构中产生n-或p-掺杂区的步骤也可以以与上述实施例中所述的过程不同的另外一个顺序进行。对于n+-注入通常应用5至50KeV(千电子伏特)能量的砷或磷离子。用于n-注入的能量相应更高，为30至100KeV。在p-和p+-注入时通常应用具有与n-和n+-注入时相同能量的硼离子。给出的浓度和能量是常用值，但也可以超过或低于它。注入掺杂的另外方法是可能的。断开掺杂区同样是可能的。n和n+或者p和p+作为有或无重叠的堆积是不一定必需的，n+或p+就足够了。然而如果一个n-或p-注入被衬垫，则减小了通过n+-或p+-层金属短路的危险，并从而提高了产品率和可改变元件的电气数据。在基极端子和漏/源极n-或p可被衬垫。掩模可用熟知的照相印刷方法实现。
为了可以得到特别低的欧姆通道电阻，这是有优点的：在n-掺杂槽的边缘区的过渡区不设计成靠近表面的区域，而是构造成为一个在半导体基片深部延伸的区域。这样过渡区抵达例如一个深度，在那里存在n-掺杂槽。为此仅要求一个附加的步骤。
集电极，发射极和基极在槽中的几何排列仅举例示在图中。然而尺寸和位置均可变化。示出的矩形结构也可改变为例如圆形的。
由图1a至1c所示的半导体结构出发，除了上述元件外还可以在公共的生产工艺中生产其它逻辑门类型。图7至图10示出以此半导体结构为基础生产逻辑门的不同方法的各个步骤，其中相应的各掩模和区域用同样的标号表示。
图7a示出借助于高能离子注入在半导体基片1中生产n-掺杂槽5的步骤。在半导体基片上涂复具有窗口3的掩模2，使得在离子注入时在槽5中构成上移的边缘区7，它抵达半导体基片的表面，并且包围半导体基片的表面上的p--掺杂的内部区域6(参见图1a至1c)。
在半导体基片中逻辑门的有效区被分隔，在它们之中注入构成逻辑门的n-掺杂和/或p-掺杂区。为了分隔，借助于离子注入在半导体基片的内部区域6中分别产生包围有效区的n-掺杂分隔区35，它延伸至n-掺杂槽5。在涂复掩模36之后用熟知的方法完成注入。利用此注入的隔离可在半导体基片中分隔多个区域，它们紧密地相邻，以得到高的堆集密度。下面说明在一个这种区域中产生逻辑门的其它步骤。
在涂复另一个掩模37之后在p-掺杂的内部区域6中产生一个例如矩形的n-掺杂区38和一个例如矩形的n-掺杂区39，并且区38,39延伸穿过分隔区35或在分隔区35之内。在n-掺杂区38,39之间在p--掺杂区6中注入两个相邻的例如矩形的n-掺杂区40,41。借助于离子注入用熟知的方法完成n-掺杂区38至41的生成(图7c)。
为了逻辑门端子，在涂复另一掩模42之后在外部的n-掺杂区38中产生一个靠近表面的n+-掺杂的过渡区43，同时在外部的n-掺杂区39内部产生一个靠近表面的n+-掺杂的过渡区44。在内部n-掺杂区40,41中同样形成靠近表面的n+-掺杂的过渡区45,46(图7d)。
接着涂复下一个掩模47，以在外部n-掺杂区38的内部区域中产生一个靠近表面的p+-掺杂的过渡区48，并在内部n-掺杂区41和外部n-掺杂区39之间的内部区域6中产生一个靠近表面的p+-掺杂的过渡区49(图7e)。
隔离层50被涂复在半导体结构上，它在端子区域内空着。槽端子W完成在外部n+-掺杂的过渡区43,44上，供电电流注入极端子Inj在p+-掺杂的过渡区48上，它在外部n-掺杂区38之内，在内部n+-掺杂的过渡区45,46内部完成栅极端子C1,C2，以及在p+-掺杂的过渡区49上完成用于控制栅极的端子B(图7f)。
在图7所示逻辑门中通过一个注入的分隔区分隔有效区。图8示出一种方法，其中不需要附加的注入用于分隔有效区。图8方法与图7方法的不同在于，输出结构的形成通过在应用附加掩模情况下的高能离子注入实现。图8中对应于图7的各个掩模和区域用相同的标号表示。
图8a示出输出结构，它除了应用附加的掩模之外用图1a至1c所述方法形成。在离子注入前第二个平板印刷步骤中在掩模2的窗口3内部涂复另一个掩模51在半导体基片上，它环绕被分隔的区域。第二个掩模有比第一个掩模更小的厚度，大约是其一半的厚度。
在形成掩模后进行掺杂，最好以例如2×1013离子/cm2的浓度注入磷离子，以在半导体基片中产生n-掺杂槽5。并且槽5被第二个掩模51覆盖的区域被上移。接着在p-掺杂的内部区域6中产生n-掺杂区38,39,40,41，其中外部的n-掺杂区38,39延伸至槽5的上移区域(图8b)。图8b所示步骤对应图7c所示的步骤。通过上移的槽5与外部的n-掺杂区38,39相连接来分隔有效区可获得更高的堆集密度。
然后进行其它的掺杂步骤，它们对应于图7d至7f各步。在掩模42′中槽5上移的边缘区7的上面另一个切口51空着，以产生另一个n+-掺杂的过渡区52，它用于槽端子(图8c)。为了槽端子，n+-掺杂的过渡区43或52上面的隔离层50′空着(图8e)。
图9所示方法从半导体结构出发，此结构按图8a所示半导体基片的生产步骤生产。然而取代n-掺杂，在槽5的上移区域上涂复一氧化物层53,54来分隔有效区，它们延伸至槽5(图9a)。此外完成的掺杂步骤对应图8b至8e，但是没有槽5的上移区域上面的掺杂，并且外部的n-掺杂区38′及n+-掺杂的过渡区43′仅延伸至氧化物层53附近或仅延伸至氧化物层53中少许，而不延伸经过槽5的上移区。更改后的掩模具有标号42″,47″。为了形成注入极Inj的基极端子，隔离层50″在过渡区43′上面空着(图9e)。其它端子按图8所示逻辑门实现。
图10a至10f示出生产逻辑门的各个步骤，其中有效区通过分隔切口被分隔。此方法也是从具有上移槽5的半导体基片出发(图1a至1c)。在形成掩模37′之后在p--掺杂的内部区域6中再产生n-掺杂区38,40,41(图10b)。在形成另一掩模42″后在区域38,40,41中及在槽5的上移边缘7的区域中产生n+-掺杂的过渡区43,45,46,55(图10c)。接着在形成另一掩模47后在内部区域6中产生一个p+-掺杂区49，并在外部n-掺杂区38的内部区域中产生一个p+-掺杂区48(图10d)。现在通过两个一直延伸至槽5中的，在p+-掺杂区49及n-掺杂区38侧面的分隔切口56,57完成有效区的分隔(图10e)。分隔切口以熟知的方法再被填充。图10f示出此用隔离层50″覆盖的，具有逻辑门端子的半导体基片。
用于生产逻辑门的各个掺杂步骤可以按不同顺序进行。例如不一定要求在形成逻辑门的掺杂步骤完成之前进行分隔逻辑门的有效区这一步。更好的是可以首先进行各个掺杂步骤，然后才用上述方法分隔逻辑门的有效区。此外也可以利用从其出发的结构通过分隔各个区来生产不同于上述的半导体结构。
不同掺杂重叠的尺寸按照熟知的生产规则完成。在一个位置上相同形式的双重注入在n+在n之上或p+在p之上时可以在此位置处取消，如果一个接触面是不需要的或者一个pn-结已经用一次注入形成了。
注入可以按熟知方法通过绝缘体窗口进行(自对齐)或者通过同一掩模进行多次注入。掺杂的分隔通过扩散或倾斜的注入实现。专业人员熟知的其它生产PN-结和端子的方法同样可以应用，例如由多晶硅涂层的掺杂。
图11a至11d示出由图1a至1c所示半导体结构出发，生产光敏二极管的各个步骤。为了连接n-掺杂的槽5，在涂复掩模58后注入一个绕行的，靠近表面的n+-掺杂的过渡区59到内部区域5的抵达半导体基片1表面的边缘区7中。p--掺杂的内部区域6的连接用一个靠近表面的p+-掺杂的过渡区60实现，它在涂复掩模61后被注入到内部区域6中。同时一个在槽5外部的靠近表面的p+-过渡区被注入到半导体基片1中(图11c)。接着在半导体基片1上涂复一个光隔离层63，它在过渡区59,60,62的区域内空着。在隔离层63空着的区域上完成与触点1至3的连接。这样形成了两个PN-结。触点1和2构成第一个光敏二极管的端子，而触点2和3构成第二个光敏二极管的端子。由于PN-结的位置深度不同，两个二极管具有对不同波长的高频率灵敏度。第一个二极管对于短波长的光敏感，第二个二极管对于长波长的光灵敏。从图1a至图1c的半导体结构出发也可以只生产两个二极管中的一个。
下面说明从图1a至1c所示半导体基片出发生产具有开放的基极的光敏晶体管的各种方法。
在涂复掩模64后，与二极管的生产(图11a至11d)相同，注入一个绕行的，靠近表面的n+-掺杂的过渡区65到n-掺杂槽5的上移边缘区7中。注入一个n+-掺杂区66到p--掺杂的内部区域6中(图12b)。然后在半导体基片上涂复一个光隔离层67，它在n+-掺杂的过渡区65及n+-掺杂区66的区域内空着。在隔离层67空着的区域中完成发射极E和集电极C端子的连接。
图12a至12c光晶体管的光灵敏度可通过附加注入n-掺杂材料而提高。图13a至13d示出从图1a至1c的半导体结构出发，生产具有更高的光灵敏度的光敏晶体管的各个步骤。在涂复掩模68之后注入一个绕行的n-掺杂区69至n-掺杂槽5的上移的边缘区7中。同时注入一个n-掺杂区70到p--掺杂的内部区域6中(图13b)。然后注入一个靠近表面的n+-过渡区71到绕行的n-掺杂区69中。同样注入一个n+-掺杂区72到中央n-掺杂区70中。注入在涂复掩模73之后进行(图13c)。然后涂复一个光隔离层74，它在n+-掺杂的过渡区71和n+-掺杂区72的上面空着。在此空着的位置上完成发射极E和集电极C的连接(图13d)。
具有更高的电压稳定性，但更小的光灵敏度的光敏晶体管可以通过附加注入p-掺杂材料得到。图14a至14d示出这种光晶体管的各生产步骤。此生产方法与图13a至13d所示方法的不同在于，在涂复掩模76之后是注入一个p-掺杂区75到p--掺杂的内部区域6中(图14b)。接着在n-杂槽5的上移的边缘区7中注入一个靠近表面的n+-掺杂的过渡区77，并在p-掺杂区75中注入另一个n+-掺杂的过渡区78。注入也是在涂复掩模79后进行(图14c)。一个光隔离层80覆盖半导体基片(图14d)，它在n+-掺杂的过渡区77和n+-掺杂的过渡区78上面空着，用作发射极E和集电极C的连接。
由图1a至图1c所示半导体结构出发可以如下所述生产横向PNP-晶体管。
图15a示出借助于高能离子注入在半导体基片中生产n-掺杂槽5的步骤。在半导体基片上涂复具有窗口3的掩模2，使得在离子注入时在槽5中形成上移的边缘区7，它抵达半导体基片的表面并且在半导体基片的表面上包围保留下来的p--掺杂的内部区域6。
类似于图1a至1c那样，用一个掩模100在内部区域6中进行用n-掺杂和约为1×1013/cm2浓度的高能离子注入。这在槽5中构成一个槽5′，它具有保留下来的p--内部区域6′和一个直至基片表面的上移边缘7′(图15b)。
在涂复掩模81之后靠近表面的n+-端子掺杂被注入到绕行的区域85和86中(图15c)。掩模82规定了槽5内部的区域87和88以及槽5′中的区域89(图15d)。也可以放弃此注入。掩模83规定了区域90和91中的靠近表面的p+-端子注入(图15e)。
通过隔离84而空着的区域85和86是PNP管的基极端子，区域90和91是集电极端子，区域92是发射极端子。槽5′的上移边缘7′构成横向PNP管的基极。具有上移边缘7的槽5用作隔离并且可像槽5的上移边缘7′那样被用作基极端子。晶体管的增益通过槽5′的注入浓度被调节。

Claims (27)

1．由一个p-掺杂或n-掺杂的半导体基片生产可集成半导体元件，尤其是晶体管，二极管和逻辑门的方法，包括步骤：
-在半导体基片上涂复一掩模，以规定一个由绕行的边沿限定界限的窗口，
-用离子注入法通过掩模用一个能量在p-掺杂的半导体基片中产生一个n-掺杂的槽或在n-掺杂的半导体基片中产生一个p-掺杂的槽，上述能量足够高，使得在半导体基片的表面上保留一个p-掺杂或n-掺杂的内部区域，并且n-掺杂或p-掺杂的槽的边缘区域抵达半导体基片的表面，或者用离子注入法通过掩模产生一个抵达半导体表面的n-掺杂或p-掺杂的区域，并且如此插入一个p-掺杂或n-掺杂到n-掺杂区或p-掺杂区，使在n-掺杂区或p-掺杂区中存在一个p-掺杂或n-掺杂的内部区域，它被n-掺杂的或p-掺杂的区域包围，
-在p-掺杂或n-掺杂的内部区域中以及在n-掺杂或p-掺杂的槽的边缘区域中产生其它构成半导体元件结构的n-掺杂和/或p-掺杂的区域。
2．如权利要求1所述的方法，其特征在于，为了形成构成NPN-晶体管的结构，用一个比半导体基片的掺杂更强的掺杂在p-掺杂的内部区域中产生一个与p-掺杂的内部区域一起构成晶体管的基极并被p-掺杂的内部区域包围的p-掺杂区，并且在p-掺杂区产生一个构成晶体管发射极的n-掺杂区，并且n-掺杂的槽构成晶体管的集电极。
3．如权利要求2所述的方法，其特征在于，构成发射极的n-掺杂区有比n-掺杂的槽更强的掺杂。
4．如权利要求2或3所述的方法，其特征在于，在槽的n-掺杂的边缘区中用比槽的掺杂更强的掺杂产生一个n-掺杂的过渡区，并且在被p-掺杂的内部区域包围的p-掺杂区中用比被p-掺杂的内部区域包围的p-掺杂区更强的掺杂产生一个p-掺杂区。
5．如权利要求1所述的方法，其特征在于，为了形成构成PNP-晶体管的结构，在p-掺杂的内部区域中产生一个构成晶体管基极并被p-掺杂的内部区域包围的n-掺杂区，并且在n-掺杂区中产生构成晶体管发射极的p-掺杂区，并且p-掺杂的内部区域构成晶体管的集电极。
6．如权利要求5所述的方法，其特征在于，构成晶体管发射极的p-掺杂区有比半导体基片更强的掺杂。
7．如权利要求5或6所述的方法，其特征在于，用比槽的掺杂更强的掺杂在槽的n-掺杂的边缘区中产生一个n-掺杂区，并且用比构成基极的n-掺杂区更强的掺杂在构成基极的n-掺杂区中产生一个n-掺杂区，以及用比p-掺杂的内部区域的掺杂更强的掺杂在p-掺杂的内部区域中产生一个p-掺杂区。
8．如权利要求1所述的方法，其特征在于，为了形成构成具有高增益的NPN-晶体管的结构，在p-掺杂的内部区域中产生一个构成晶体管发射极的n-掺杂区，并且p-掺杂的内部区域构成晶体管基极且n-掺杂的槽构成晶体管的集电极。
9．如权利要求8所述的方法，其特征在于，在n-掺杂的槽的边缘区中产生一个具有比槽的掺杂更强的掺杂的n-掺杂区，并且在构成发射极的n-掺杂区产生一个具有比构成发射极的区域的掺杂更强的掺杂的n-掺杂区，以及在p-掺杂的内部区域中产生一个具有比p-掺杂的内部区域的掺杂更强的掺杂的p-掺杂区。
10．如权利要求1所述的方法，其特征在于，为了形成构成I2L-元件的结构，产生一个连接n-掺杂的槽的边缘区与p-掺杂的内部区域的n-掺杂区，并在p-掺杂的内部区域中至少产生一个n-掺杂区，以及p-掺杂的内部区域构成多集电极-晶体管的基极，至少一个的被p-掺杂的内部区域包围的n-掺杂区构成晶体管的各集电极。
11．如权利要求10所述的方法，其特征在于，在连接n掺杂的槽的边缘区与p-掺杂的内部区域的n-掺杂区中插入一个p-掺杂区。
12．如权利要求11所述的方法，其特征在于，在p-掺杂的内部区域中产生一个具有比半导体基片的掺杂更强的掺杂的p-掺杂区，并且在至少一个的被p-掺杂的内部区域包围的n-掺杂区中产生一个具有比n-掺杂区的掺杂更强的掺杂的n-掺杂区。
13．如权利要求1所述的方法，其特征在于，为了形成构成场效应管的结构，在p-掺杂的内部区域中产生一个构成晶体管栅极的n-掺杂区，它分隔p-掺杂的内部区域为两个p-掺杂的区域，它们之中一个区域构成晶体管的漏极，另一个区域构成晶体管的源极。
14．如权利要求13所述的方法，其特征在于，在构成漏极和源极的p-掺杂内部区域的区域中分别插入一个具有比p-掺杂内部区域的掺杂更强的掺杂的p-掺杂区。
15．如权利要求13或14所述的方法，其特征在于，在构成栅极的n-掺杂区中注入一个具有比构成栅极的n-掺杂区的掺杂更强的掺杂的n-掺杂区。
16．如权利要求1所述的方法，其特征在于，为了分隔各个半导体元件的有效区，在半导体基片中相应产生一个包围有效区的n-掺杂区。
17．如权利要求16所述的方法，其特征在于，包围有效区的n-掺杂区延伸至半导体基片的n-掺杂的槽中。
18．如权利要求1所述的方法，其特征在于，为了分隔半导体基片中各个半导体元件的有效区，在离子注入之前在半导体基片上相应涂复一个包围有效区的掩模，并且在涂复掩模之后用离子注入法在半导体基片中产生n-掺杂的槽，使得位于掩模之下的区域中的槽向上移。
19．如权利要求18所述的方法，其特征在于，在半导体基片中产生一个延伸到n-掺杂的槽的上移区域的n-掺杂区。
20．如权利要求18所述的方法，其特征在于，在半导体基片中一个氧化物层产生n掺杂槽的一个向上直到氧化物下的区域。
21．如权利要求1所述的方法，其特征在于，在半导体基片中各个半导体元件的有效区由分隔切口分隔开。
22．如权利要求16至21中任一项所述的方法，其特征在于，在有效区产生n-掺杂和/或p-掺杂的区域，以形成构成半导体元件的结构。
23．如权利要求1所述的方法，其特征在于，为了形成构成光敏二极管的结构，在n-掺杂的槽的边缘区上产生第一个端子，并在p-掺杂的内部区域上产生第二个端子。
24．如权利要求1所述的方法，其特征在于，为了在半导体基片中形成构成光敏二极管的结构，在n-掺杂的槽外部注入一个p-掺杂区，并且在半导体基片中注入的p-掺杂区上产生第一个端子，在n-掺杂的槽的边缘区上产生第二个端子。
25．在p-掺杂的内部区域注入一个n-掺杂区以形成构成光敏晶体管的结构的方法，其中在n-掺杂的槽的边缘区上产生构成集电极的端子，并在注入到p-掺杂的内部区域中的n-掺杂区上产生构成发射极的端子。
26．如权利要求1至25中任一项所述的方法，其特征在于，p-掺杂或n-掺杂的半导体基片是一个弱p-掺杂或n-掺杂的半导体基片。
27．如权利要求1所述的方法，其特征在于，为了形成一个横向晶体管，借助于离子注入在半导体基片的n-掺杂或p-掺杂的槽中产生一个构成晶体管的第二个分作用(diactive)基极的n-掺杂或p掺杂的槽。
CNB99812687XA 1998-09-29 1999-08-13 生产晶体管的方法 Expired - Lifetime CN1151544C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19844531.8A DE19844531B4 (de) 1998-09-29 1998-09-29 Verfahren zur Herstellung von Transistoren
DE19844531.8 1998-09-29

Publications (2)

Publication Number Publication Date
CN1324495A true CN1324495A (zh) 2001-11-28
CN1151544C CN1151544C (zh) 2004-05-26

Family

ID=7882576

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB99812687XA Expired - Lifetime CN1151544C (zh) 1998-09-29 1999-08-13 生产晶体管的方法

Country Status (7)

Country Link
US (1) US7271070B1 (zh)
EP (1) EP1129476A1 (zh)
JP (1) JP2002526917A (zh)
CN (1) CN1151544C (zh)
AU (2) AU5622099A (zh)
DE (1) DE19844531B4 (zh)
WO (2) WO2000019503A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10057163A1 (de) * 2000-11-16 2002-05-23 Gruetzediek Ursula Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen
JP3812421B2 (ja) * 2001-06-14 2006-08-23 住友電気工業株式会社 横型接合型電界効果トランジスタ
DE102004016992B4 (de) 2004-04-02 2009-02-05 Prema Semiconductor Gmbh Verfahren zur Herstellung eines Bipolar-Transistors
DE502004011805D1 (de) 2004-12-08 2010-12-02 Prema Semiconductor Gmbh Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
US20080128762A1 (en) * 2006-10-31 2008-06-05 Vora Madhukar B Junction isolated poly-silicon gate JFET

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925120A (en) * 1969-10-27 1975-12-09 Hitachi Ltd A method for manufacturing a semiconductor device having a buried epitaxial layer
US3981072A (en) * 1973-05-25 1976-09-21 Trw Inc. Bipolar transistor construction method
JPS5173887A (ja) * 1974-12-23 1976-06-26 Fujitsu Ltd Handotaisochinoseizohoho
GB2023340B (en) * 1978-06-01 1982-09-02 Mitsubishi Electric Corp Integrated circuits
DE2922250A1 (de) * 1979-05-31 1980-12-11 Siemens Ag Lichtsteuerbarer transistor
GB2056768B (en) * 1979-07-16 1983-07-27 Matsushita Electric Ind Co Ltd Semiconductor integrated circuits
JPS5824018B2 (ja) * 1979-12-21 1983-05-18 富士通株式会社 バイポ−ラｉｃの製造方法
JPS5724548A (en) * 1980-07-22 1982-02-09 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor device
JPH0824131B2 (ja) * 1985-10-07 1996-03-06 株式会社日立製作所 電界効果トランジスタ
JP2505767B2 (ja) * 1986-09-18 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
NL8701251A (nl) * 1987-05-26 1988-12-16 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
US5292671A (en) * 1987-10-08 1994-03-08 Matsushita Electric Industrial, Co., Ltd. Method of manufacture for semiconductor device by forming deep and shallow regions
EP0339386B1 (de) * 1988-04-29 1994-07-13 Siemens Aktiengesellschaft Als Fotodetektor verwendbare Bipolartransistorstruktur
JPH0494545A (ja) * 1990-08-10 1992-03-26 Fujitsu Ltd バイポーラトランジスタ
JPH05226351A (ja) * 1992-02-17 1993-09-03 Sharp Corp 半導体装置の製造方法
EP0673072B1 (en) * 1994-03-18 2003-05-28 Hitachi, Ltd. Semiconductor device comprising a lateral bipolar transistor
US5444004A (en) * 1994-04-13 1995-08-22 Winbond Electronics Corporation CMOS process compatible self-alignment lateral bipolar junction transistor
KR0148296B1 (ko) * 1994-07-28 1998-12-01 문정환 반도체 소자의 격리방법
JPH08195399A (ja) * 1994-09-22 1996-07-30 Texas Instr Inc <Ti> 埋込み層を必要としない絶縁された垂直ｐｎｐトランジスタ
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
JPH0927551A (ja) * 1995-07-12 1997-01-28 Olympus Optical Co Ltd 半導体装置の製造方法
US5858828A (en) * 1997-02-18 1999-01-12 Symbios, Inc. Use of MEV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor

Also Published As

Publication number Publication date
CN1151544C (zh) 2004-05-26
AU6330399A (en) 2000-04-17
US7271070B1 (en) 2007-09-18
DE19844531B4 (de) 2017-12-14
WO2000019535A1 (de) 2000-04-06
DE19844531A1 (de) 2000-04-06
AU5622099A (en) 2000-04-17
WO2000019535B1 (de) 2000-05-11
WO2000019503A1 (de) 2000-04-06
JP2002526917A (ja) 2002-08-20
EP1129476A1 (de) 2001-09-05

Similar Documents

Publication Publication Date Title
CN101405867B (zh) 一种模块化双极-cmos-dmos模拟集成电路和功率晶体管技术
KR101228365B1 (ko) Ｌｄｍｏｓ 소자와 그 제조 방법
US9281375B2 (en) Methods of producing bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations
US20180233555A1 (en) Power semiconductor device
KR101688831B1 (ko) 반도체 집적회로 장치 및 그 제조방법
US5047357A (en) Method for forming emitters in a BiCMOS process
JP3923256B2 (ja) ドーピングされた領域を分離するためのトレンチを備えた半導体装置
JP6770177B2 (ja) デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法
CN1015037B (zh) 双极型和互补金属氧化物半导体晶体管的集成制造工艺
CN1151544C (zh) 生产晶体管的方法
US5837590A (en) Isolated vertical PNP transistor without required buried layer
CN1372698A (zh) 制造肖特基变容二极管的方法
JPH0388362A (ja) 高出力用集積回路のための半導体構造
US5150184A (en) Method for forming emitters in a BiCMOS process
JP2006505943A (ja) 半導体デバイス・チャネル終端
CN1828929A (zh) 双极性晶体管及相关的制造方法
CN101473442A (zh) 半绝缘外延的碳化硅及相关的宽带隙晶体管
CN1020026C (zh) 双极型晶体管的集成制造工艺
KR101198938B1 (ko) 고전압 소자의 소자 분리 방법
EP0439899A2 (en) Complementary bipolar transistors compatible with CMOS process
KR100457908B1 (ko) 수평형 피엔피 트랜지스터의 제조 방법
US6451655B1 (en) Electronic power device monolithically integrated on a semiconductor and comprising a first power region and at least a second region as well as an isolation structure of limited planar dimension
CN1809926A (zh) 具有npn和pnp双极晶体管的集成电路装置及相应的制造方法
KR102599397B1 (ko) 바이폴라 접합 트랜지스터, 이를 포함하는 BiCMOS 소자 및 BiCMOS 소자 제조방법
US6030888A (en) Method of fabricating high-voltage junction-isolated semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040526