CN1809926A - 具有npn和pnp双极晶体管的集成电路装置及相应的制造方法 - Google Patents
具有npn和pnp双极晶体管的集成电路装置及相应的制造方法 Download PDFInfo
- Publication number
- CN1809926A CN1809926A CN200480017361.1A CN200480017361A CN1809926A CN 1809926 A CN1809926 A CN 1809926A CN 200480017361 A CN200480017361 A CN 200480017361A CN 1809926 A CN1809926 A CN 1809926A
- Authority
- CN
- China
- Prior art keywords
- tomography
- region
- emitter
- transistor
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 238000003325 tomography Methods 0.000 claims description 74
- 230000004888 barrier function Effects 0.000 claims description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 22
- 239000000203 mixture Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 claims description 2
- 229910000765 intermetallic Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 59
- 238000005530 etching Methods 0.000 description 21
- 239000000758 substrate Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 7
- 230000006872 improvement Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 230000001235 sensitizing effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
- H01L21/82285—Complementary vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
在各种情况下公开了一种集成电路装置(100)，其包括npn晶体管(102)和pnp晶体管(104)。在pnp晶体管包括确定pnp晶体管的发射极连接区(120)的宽度的断层(142)且连接区(120)的导电材料与该断层(142)横向重叠时，则制造出具有显著电性能的晶体管。
Description
本发明涉及至少包括一个npn双极晶体管和一个pnp双极晶体管的集成电路装置。npn双极晶体管以如下顺序以彼此邻接的方式包括：
—n-掺杂集电区，其在下文中还被称作边缘区域；
—p-掺杂基区；和
—n-掺杂发射区，其同样还被称作边缘区域。
pnp双极晶体管以如下顺序以彼此邻接的方式包括：
—p-掺杂集电区，其在下文中还被称作边缘区域，
—n-掺杂基区，和
—p-掺杂发射区，其同样还被称作边缘区域。
发射区通常比集电区掺杂得更重。基区的掺杂浓度通常介于发射区的掺杂浓度和集电区的掺杂浓度之间。
集成电路装置另外包括实现电绝缘的绝缘层，其在pnp双极晶体管的区域中包括断层(cutout)。pnp双极晶体管的基区布置在pnp晶体管区域中的断层下面。导电材料布置在断层中，其导电连接到pnp晶体管的发射区，或者其邻接一个发射区。
此外，另一断层位于npn晶体管区域中的电绝缘层中，npn晶体管的基区布置在所述另一断层中。
晶体管的边缘区域和基区布置在单晶半导体材料中。在npn晶体管的情况下，为了提高晶体管的电学性能，例如所谓的转换频率，在另一断层中制造单晶层，例如通过使用两个具有相互不同基本材料的互相邻接的单晶层。
例如在德国专利说明书DE19958062C2中公开了一种具有pnp和npn晶体管的集成电路装置，虽然还进行其他硅化，但后者也可以省略。
本发明的目的在于具体说明一种制造简单的具有npn和pnp双极晶体管的集成电路装置，具体地，具有良好的电学性能。此外，本发明具体说明一种制造方法。
本发明所根据的考虑在于，在迄今使用的方法中，或者对npn双极晶体管，或者对pnp晶体管，不能优化地进行整个制造。在这种情况下，降低了npn双极晶体管和pnp双极晶体管的电学性能。这样，举例来说，在npn晶体管区域中在构图布置在绝缘层上的多晶硅层期间，执行高度过蚀刻以获得陡峭的侧壁是不可能的，这对晶体管性能的再现性非常重要。高度过蚀刻例如为超过50％或超过100％的过蚀刻。当蚀刻200nm厚的多晶层时，百分之百的过蚀刻意味着蚀刻200nm需要双倍蚀刻时间。然而，在pnp晶体管区域中的过蚀刻期间，部分去除与发射极并排布置的pnp晶体管的基极连接区，如同根据专利说明书DE19958062C2中的方法的情形。此外本发明所根据的考虑在于，在根据本发明的集成电路装置的情况中，同样想保持同时使用用于构造pnp晶体管和npn晶体管的那些层。
因此，在根据本发明的电路装置的情况中，与现在相比，进一步将绝缘层置于pnp晶体管的发射区或发射极连接区之上，结果使断层邻接pnp晶体管发射区的连接区，并因此规定了发射区和发射极连接区之间的电接触宽度，并且间接规定了发射区的宽度。此外，以这种方式构图导电材料，即在构图之后，连接区的导电材料也邻接断层外侧的绝缘层。作为这种措施的结果，绝缘层用作蚀刻停止层，而不是与发射区并排设置的基极连接区的部分敏感区域。由于基极连接区未变薄，因此基区连接电阻保持为小。结果，最大振荡频率变大。最小噪声系数以及延时减小。此外，提高了上述特性值的再现性。根据进一步的解释，其他技术上的电路效果将变得明显。
在改进中，pnp晶体管区域中的断层也邻接发射区。这是由于引入导电材料后，掺杂剂从该材料向内扩散到位于断层下面的材料中并在该处形成发射区而实现的。
在另外的改进中，导电材料完全填充断层，以致于没有其他材料且也没有间隙存在于断层中。在下一改进中，电绝缘层是布置在平坦衬底上的平坦层。平坦衬底例如包括衬底主要区域和布置其上的厚度均匀的外延层。
在电路装置的一个改进中，在其他断层中，也就是说在npn晶体管的断层中，布置了包括不同于未布置在断层中的npn晶体管边缘区域的基本材料的单晶层。单晶层优选包括硅-锗或硅-锗-碳作为基本材料。未布置在npn晶体管的断层中的单晶材料优选包括硅作为基本材料。所述材料的使用可以实现100GHz或者甚至200GHz的转换频率。尽管npn晶体管的这些高转换频率，由于集成电路装置的构造，因此不会过分削弱pnp晶体管。
在另一改进中，导电材料是p型重掺杂半导体材料，具体为多晶半导体材料，例如多晶硅。该材料提供了通过到单晶材料中的外扩散制造pnp双极晶体管发射区的可能性。与此同时，在该改进中，用于连接npn晶体管基区的连接区通过外扩散具有更高的掺杂。因此，再次将方法步骤用于pnp晶体管的制造以及npn晶体管的制造。而且，可以使用具有掺杂的导电材料来连接pnp晶体管的集电区。这进一步简化了制造过程。
在下一改进中，在导电材料侧面区域并以邻接绝缘层的方式设置衬垫部件，称为衬垫。衬垫的底部区域位于pnp晶体管处的绝缘层上。衬垫优选由电绝缘材料制造，例如由二氧化硅或氮化硅制造。此外，衬垫可以随着距绝缘材料的距离增加而逐渐变细。衬垫部件例如是所谓的单衬垫部件或双衬垫部件，其制造仅各向异性蚀刻一层，或者其制造使用两层，其中一层被各向异性蚀刻。仅在npn晶体管区域中的用于发射区的连接区和用于基区的连接区之间，衬垫部件具有绝缘功能。然而，在pnp晶体管区域中衬垫部件不受干扰，因此，在没有其他方法步骤的情况下，它们也形成在pnp晶体管区域中并留在那里。
在另一改进中，通过在绝缘层下面延伸至绝缘层中至少一个基极连接断层的单晶层来连接pnp晶体管的基区。为了降低连接电阻，该单晶层在基极连接区的区域中的掺杂比基区中的更重。在一个改进中，基极连接区延伸到pnp晶体管的发射极连接区处的衬垫部件下面，或者甚至延伸到npn晶体管的发射极连接区下面。基极连接断层另外包括导电材料，具体为重掺杂多晶硅或金属化材料。在一个改进中，通过n掺杂的半导体材料层连接pnp晶体管的基区、npn晶体管的集电区以及npn晶体管的发射区。这样，再次多次使用该层并通过单一构图，在两种晶体管类型的晶体管中制造连接。
在下一改进中，借助于具有与断层相同轮廓形状的掺杂区域，形成进一步远离断层的pnp晶体管的边缘区域。换言之，这意味着使用断层作为注入掩模。断层由此具有了其他功能。这种方法也被称作SIC法(选择性注入集电极)。SIC使在没有其他掩模的情况下能够制造小的集电区。由于小的集电区，与较宽的集电区相比，寄生的基区-集电区电容大大减小。进一步提高了pnp晶体管的电性能。这增大了使用包括pnp和pnp晶体管的电路的诱惑力。举例来说，通过pnp晶体管可以比通过npn晶体管更简单地实现正电位处的电流源。迄今为止，在同时制造npn和pnp晶体管范围中的SIC法仅在npn晶体管区域中成为可能。
在根据本发明的电路装置的下一改进中，pnp晶体管形成为包括至少两个断层的多发射极晶体管，在各断层外侧邻接发射极连接区的导电材料。在根据本发明的电路装置的情况下，在具有npn晶体管的电路中与以前的pnp晶体管相比，可以减小发射区的宽度。小的发射区宽度带来良好的晶体管射频性能，但降低了最大可允许转换电流。然而为了能够转换更大的电流，具有彼此并排的多个发射区的装置也变得有吸引力了，由于减小的发射区宽度，所需的芯片面积整体变小。由此可以在小的芯片面积上制造具有良好射频性能和高转换电流强度的多发射极pnp晶体管。
在另一改进中，包括于根据本发明的电路装置中的掺杂是与上述类型相反类型的掺杂。因此，举例来说，将在位于绝缘层中的断层中布置pnp晶体管的基区。
在其他方面，本发明涉及用于制造集成电路装置的方法，具体为根据本发明或其改进之一的电路装置。因此上述技术效果也适用于根据本发明的方法。在根据本发明的方法中进行以下步骤：
-对单晶半导体材料，例如对单晶硅提供绝缘层，
-构图绝缘层以在pnp晶体管区域中或在仍要制造的pnp晶体管区域中制造断层。设置pnp晶体管的基区或者该基区将形成在断层下面。
-对已构图的绝缘层提供由导电材料或可以转换成这种材料的材料构成的连接层，也就是说，具体地，半导体材料的原位掺杂或随后的掺杂，
-构图连接层，以便在断层中和断层外侧的绝缘层上制造用于pnp晶体管发射区的连接区，
-在构图连接层之后，在绝缘层中制造npn晶体管的基区。
对于pnp晶体管基区的连接来说，一个改进是使用由穿透绝缘层的金属构成的连接。可选的改进是使用与用于pnp晶体管发射区的连接区重叠的n掺杂连接区。由于发射区已经以预定距离与绝缘层重叠，因此不需要另外的芯片面积。
下面结合附图阐明本发明的示例性实施例，其中：
图1示出了在npn晶体管区域中的同时过蚀刻期间pnp晶体管的基极连接区的初始蚀刻，
图2示出了具有pnp晶体管和npn晶体管的集成电路装置，
图3和4示出了图2所示的电路装置制造中的制造阶段，和
图5示出了具有多发射极pnp晶体管并具有npn晶体管的集成电路装置。
图1示出了根据德国专利说明书DE19958062C2的集成电路装置8的制造。集成电路装置8包括由硅构成的p-掺杂衬底(未示出)。n型外延层10位于衬底上，在pnp晶体管区域中该外延层已经在其表面处被n-掺杂，参见以后形成pnp晶体管的基极连接区的掺杂区域12。掺杂区域12中的掺杂浓度例如为1018个掺杂剂原子每立方厘米，以便使掺杂区域12适合于形成pnp晶体管的基区。位于掺杂区域12下面的是掺杂区域14，其中已经进行了例如1017掺杂剂原子每立方厘米的p型掺杂。
在npn晶体管区域中，掺杂区域16位于n型外延层10的表面，该掺杂区域是n-掺杂并且在本制造阶段具有例如1016掺杂原子每立方厘米的n型外延的基本掺杂。掺杂区域16甚至比以后的npn晶体管的集电区掺杂得更高。
绝缘层18位于n型外延层10上，其例如具有100nm的厚度并包括二氧化硅。绝缘层18在pnp晶体管区域中具有大面积断层，且因此未在图1中将其示出。相反，绝缘层18存在于npn晶体管区域中且仍未被构图，尤其是在掺杂区域16之上。
在涂覆绝缘层18之后，在整个面积上淀积p型重掺杂多晶硅层20，为了简短，在下文中将该层称为多晶硅层20。举例来说，多晶硅层20中的掺杂原子数目为1020掺杂原子每立方厘米。在pnp晶体管区域中，由于该处不存在绝缘层18，因此多晶硅层20支撑在掺杂区域12上。相反，在npn晶体管区域中，多晶硅层20支撑在绝缘层18上。
以整个面积的方式在多晶硅层20上涂覆绝缘覆盖层22。之后，将光致抗蚀剂24涂覆到覆盖层22上，曝光并显影，结果保留了图1中所示的光致抗蚀剂24的区域，也就是说，保留了pnp晶体管的发射极连接区上的区域和npn晶体管的基极连接区上的区域。
为了构图覆盖层22并且为了构图下面的多晶硅层20，随后进行蚀刻，例如借助于反应性离子蚀刻，参见箭头26和28。在相对于绝缘层18选择性蚀刻多晶硅层20期间，进行反应性离子蚀刻。为了完全除去npn晶体管区域中的多晶硅层20的倾斜侧壁30，将需要高度过蚀刻。由于蚀刻多晶硅层20期间的高度过蚀刻，pnp晶体管区域中的掺杂区域12将被切断。因此，仅产生了轻度过蚀刻，掺杂区域12被初步蚀刻并且其初始厚度D1因此被减少了厚度D2。而且，由于位于多晶硅层20下面的硅，因此多晶硅层20蚀刻期间pnp晶体管区域中的选择性比npn晶体管区域中的选择性显著降低，在npn晶体管区域中由二氧化硅构成的绝缘层18位于多晶硅层20下面。
图2示出了集成电路装置100，其产品不再呈现图1所示的有关问题。集成电路装置包括图2左侧部分中所示的pnp晶体管102和图2右侧部分中所示的npn晶体管104。晶体管102和104都是垂直晶体管，其中如果承载晶体管的衬底水平设置，则有源发射区、基区和有源集电区垂直布置，也就是说，有源区以垂直于衬底主面的方向向上排列，主面是包括例如比衬底边缘区域明显更大面积的区域。
晶体管102和104之间的垂直线106说明两个晶体管102和104可以相互并排且在集成电路装置100相互远离的电路部分中设置。举例来说，多个其他部件位于两个晶体管102和104之间。
由衬底108出发，随着距衬底108的距离增加，晶体管102以彼此邻接的方式以所列顺序包括：
-n-掺杂阱110，p-掺杂的埋置集电极引线层(lead layer)112，
-单晶p-掺杂集电区114，
-单晶n-掺杂基区116，
-单晶p-掺杂发射区118，
-由硅构成的多晶发射极连接区120，和
-金属化发射极连接124，例如由钨构成。
在发射极连接区上设置具有用于发射极连接的断层的绝缘覆盖层122，例如由二氧化硅构成。
应用于衬底102上的外延层126包括两个隔离沟槽128、130和隔离沟槽132，隔离沟槽128、130横向隔离晶体管102，隔离沟槽132布置在所述隔离沟槽128和130之间并用于隔离n型掺杂区134，该n型掺杂区134用于提供基区116并用于基区116和p型掺杂区136的连接，该p型掺杂区136用于连接埋置的p型集电区引线112。在本实施例中，隔离沟槽128至132恰好到达集电区引线180中。例如，外延层126具有300nm的厚度。在另一示例性实施例中，pnp晶体管102的集电区引线112在衬底108中布置得比npn晶体管104的集电区引线180更深。
绝缘层140位于隔离沟槽128至132上，例如其具有100nm的厚度并包括氧化硅。绝缘层140包括用于提供多晶发射极连接区120的断层142和用于提供p型重掺杂多晶集电极连接区146的断层144，该集电极连接区146同样被绝缘覆盖层122覆盖。金属化集电极连接148引到集电极连接区146。
绝缘层140在断层142的两侧上另外包括用于金属化基极连接150、152的断层，该基极连接150、152通过n型重掺杂连接区154和156连接到n-掺杂的掺杂区134。
此外，衬垫160至164相对于发射极连接区120和集电极连接区146横向布置。衬垫160至164、基极连接150、152、发射极连接124和集电极连接128位于层间绝缘层170中，该层间绝缘层170例如包括二氧化硅。用于晶体管102连接的其他金属化层未在图2中示出。
P型重掺杂的掺杂区172也被设置在p型掺杂区136和集电极连接区146之间。通过掺杂剂从集电极连接区146到外延层126中的外扩散来制造掺杂区172。
从相同的衬底108出发，随着距衬底108的距离增加，npn晶体管104以所列顺序以彼此邻接的方式包括：
-n-掺杂的埋置集电区引线180，
-单晶n-掺杂集电区182，
-单晶p-掺杂基区184，
-单晶n-掺杂发射区186，
-n-掺杂多晶发射极连接区188，和
-金属化发射极连接190。
晶体管104包括达到集电区引线180的两个隔离沟槽192和194。隔离沟槽196布置在隔离沟槽192和194之间并将集电区182与n-掺杂的掺杂区198绝缘。掺杂区198用作埋置集电区引线180的连接。
在隔离沟槽192至196上也布置了绝缘层140。在npn晶体管104区域中，绝缘层140具有断层200，在其中布置了由选择性外延生长并通常包括部分硅-锗和部分硅的层。举例来说，首先制造硅-锗层，然后制造硅层。由此，断层200和外延层包括基区184和发射区186。
在绝缘层140中，在npn晶体管104的区域中另外设置了断层202，在所述断层中布置了重掺杂的多晶集电极连接区204。集电极连接区204包括n-掺杂的多晶硅，其掺杂剂已经部分向内扩散到外延层126中并在该处形成掺杂区206，该掺杂区206邻接掺杂区198。集电极连接区204通过金属化集电极接触208连接。
此外，在npn晶体管104区域中的绝缘层140上，以与断层200的边缘重叠的方式布置由多晶硅构成的两个p-掺杂多晶区210和212。多晶区210和212被覆盖层122的剩余区域覆盖。多晶区212通过金属化基极连接230连接。
在多晶区210、212的侧面区域和所述多晶区上的覆盖层122的区域布置衬垫220至226。在彼此相对的两个侧面区域处，衬垫222和224邻接多晶发射极连接区188。
掺杂剂已经从掺杂的多晶区210和212渗透到布置在断层200内的硅-锗区域中，在该处它们形成掺杂区232和234。晶体管102和104例如是径向对称的晶体管，或者是其层垂直于页面平面向后或向前连续的晶体管。
图3示出了集成电路装置100的制造阶段。从p-掺杂衬底108开始，首先例如通过砷注入和随后的向内扩散，在npn晶体管104区域中制造n-掺杂的埋置集电区引线180。在pnp晶体管区域中注入n型阱110，所述阱用于将晶体管102与衬底108绝缘。
然后通过整个面积外延施加外延层126。作为可选方案，如果区域110和180是通过高能量注入的，也可以省去外延。然后借助于光刻工艺，例如借助于反应性离子蚀刻，在外延层126中形成隔离沟槽128至132和192至196。然后用二氧化硅填充隔离沟槽128至132和192至196，随后将其平坦化。作为可选方案，取代隔离沟槽128至132和192至196，也可以使用LOCOS技术(硅局部氧化)。在制造隔离沟槽194和196期间限定集电区182。
使用光掩模(未示出)在随后的注入步骤中掺杂掺杂区198。例如借助于注入和随后的扩散。所述注入还被称作npn集电区深注入。
之后，借助于进一步的附加掩模来注入埋置集电区引线112、n型掺杂区134以及连接区154和156。此外，使用附加掩模来制造用于pnp晶体管的集电区114的连接的p型掺杂区136。
在进行这些注入步骤之后，施加绝缘层140。将光致抗蚀剂层250施加到绝缘层140上。为了限定断层142、146和202的位置，将光致抗蚀剂层250选择性地曝光并显影。之后，例如借助于反应性离子蚀刻工艺或湿法化学蚀刻，将断层142、146和202蚀刻到绝缘层140中。
然后可以在不使用附加掩模的情况下注入布置在断层142下面的集电区114。然而，作为可选方案，也可以将附加掩模用于集电区114的注入，或者可以在工艺次序中较早进行集电区的注入，例如，可以伴随使用用于注入区域134的照相技术。
如图4所示，随后去除光致抗蚀剂层250的残留物。通过未掺杂淀积和随后的掺杂来淀积或制造p-掺杂多晶硅层260。例如借助于淀积工艺，将覆盖层122施加到硅层260上。之后，施加光致抗蚀剂层270并选择性地曝光。为了限定多晶发射区连接区120、多晶集电极连接区146、多晶区210和多晶区212的边界，显影已曝光的光致抗蚀剂层270。随后借助于已构图的光致抗蚀剂层270构图覆盖层122和多晶硅层260，发射极连接区120、集电极连接区146、多晶区210和多晶区212由多晶层260制造。举例来说，使用反应性离子蚀刻。绝缘层140用作所有所述四个区域的蚀刻停止层。由此，甚至充分过蚀刻不会侵蚀n型掺杂区134。在npn晶体管104中，n型掺杂区198的初始蚀刻是非临界的(noncritical)。
再次如由图2可以看到的，随后完成npn晶体管104，但在垂直pnp晶体管102区域中没有提供其它持久的层。在npn晶体管104的区域中，具体地，以如下顺序制造如下：
-通过绝缘层140的湿法化学蚀刻形成断层200，
-外延层184，
-衬垫220至226，并制造衬垫160至166，
-借助于光刻方法由n-掺杂的多晶硅层制造的集电极连接区204和发射极连接区188。
随后进行热处理用于多晶硅上扩散掺杂剂。在本工艺期间最后制造发射区118、掺杂区172、掺杂区206、掺杂区232、234以及发射区186。
随后施加层间绝缘层170，对其平坦化并借助于其他光刻方法对其构图。将金属接触引入到所制造的接触孔中。随后制造其他金属化层。
图5示出了集成电路装置1100，在其制造期间进行与电路装置100的制造期间相同的方法步骤。然而，完成了pnp晶体管1102——对应于pnp晶体管102——具有两个彼此分开的发射区1118和1118b。此外，晶体管1102包括两个集电极连接区1144和1144b。
在图5中，通过相同的参考标记表示已经在上面说明过的元件，但在每个标记前面加“1”。将不再说明这些元件。具有与已经参考图2至4说明过的元件相同结构的双配置(doubly embodied)元件在图5中具有相同的参考标记，但在前面加“1”并在后面加小写字母“b”，例如，除发射极连接1120之外的第二发射极连接区1120b。图5中所示的中心基极连接1150是可选的。此外，也可以如上面参考图2至4所说明的，完成在两个侧面上具有集电极连接的变形例。
在另一示例性实施例中，除两种类型的双极晶体管之外，还在集成电路装置100至1100中集成了场效应晶体管，由此制造例如BiCMOS的电路装置(双极互补金属氧化物半导体)。
与迄今所使用的方法对比，在根据所述示例性实施例的方法的情况中，对于基极连接来说，在p型多晶硅上面部分延伸的n-掺杂多晶硅不是必需的。即使将多晶硅用于基极连接，则在已经被绝缘层140上的发射极连接区120的重叠占用的芯片面积区域上，存在多晶硅与发射极连接区的重叠。绝缘层上的发射区的重叠不会减少发射区118的有效宽度，因此可以选择发射极使其比现在窄很多。结果可以大大改善pnp晶体管的电性能。结果根据图5的多发射极构造也变得更加有吸引力，该构造例如可以用于每芯片面积的高电流承载能力。
概括说来，有效的是详细说明了将垂直pnp晶体管集成到npn晶体管技术中去，特别是具有选择性基极外延的npn晶体管，其中在所需的绝缘层140中通过所需开口限定垂直pnp晶体管的发射区——虽然具有其他开口尺寸——即断层142。当然，用于在绝缘层140中制造开口的工艺步骤也用于完成衬底接触连接的开口制造。
如果想要不与npn晶体管的制造同时制造pnp晶体管，具有另外插入的绝缘层140的垂直pnp晶体管的制造和用于断层142的其他蚀刻也是可以的。
Claims (15)
1、一种集成电路装置(100)，具有至少一个npn晶体管(104)，该npn晶体管以如下顺序以彼此邻接的方式包括n-掺杂发射区(186)、p-掺杂基区(184)和n-掺杂集电区(182)，
具有至少一个pnp晶体管(102)，该pnp晶体管以如下顺序以彼此邻接的方式包括p-掺杂发射区(118)、n-掺杂基区(116)和p-掺杂集电区(114)，
具有实现电绝缘的绝缘层(140)，其在pnp晶体管(102)区域中包括：至少一个断层(142)，在该断层下面布置pnp晶体管(102)的基区(116)并在该断层中布置发射极连接区(120)的导电材料，该导电材料导电连接到发射区(118)；该绝缘层在npn晶体管(104)区域中包括：包括npn晶体管(104)的基区(184)的其它断层(200)，
该断层(142)确定pnp晶体管(102)的发射极连接区(120)和发射区(118)之间的电接触宽度和/或邻接于发射极连接区(120)，和
发射极连接区(120)的导电材料还与绝缘层(140)重叠，和/或与断层(142)外侧的绝缘层邻接。
2、如权利要求1中的电路装置(100)，其特征在于断层(142)邻接pnp晶体管(102)的发射区(118)，和/或
发射极连接区(120)的导电材料完全填充断层(142)，和/或
绝缘层(140)是平坦层，和/或
pnp晶体管(102)的发射区(118)也布置在断层(142)下面，和/或
npn晶体管(104)的发射区也布置在其它断层(200)中。
3、如权利要求1或2中的电路装置(100)，其特征在于在其它断层(200)中布置单晶层，该单晶层包括不同于未布置在断层(200)中的npn晶体管(104)的集电区(182)的基本材料，该单晶层优选地包括硅-锗或硅-锗-碳作为基本材料，并且未布置在断层(200)中的npn晶体管(104)的集电区(182)优选地包括硅作为基本材料。
4、如前述权利要求的任一项中的电路装置(100)，其特征在于发射极连接区(120)的导电材料是p-掺杂的半导体材料，优选为多晶半导体材料，具体为多晶硅，和
通过p-掺杂的半导体材料连接npn晶体管(102)的基区(184)，和/或通过p-掺杂的半导体材料连接npn晶体管(102)的集电区(114)。
5、如前述权利要求的任一项中的电路装置(100)，其特征在于在发射极连接区(120)的导电材料处并以邻接绝缘层(140)的方式布置衬垫部件(160、162)，该衬垫部件优选随着距绝缘层(140)的距离增加而逐渐减小且优选包括电绝缘材料或包括电绝缘材料。
6、如前述权利要求的任一项中的电路装置(100)，其特征在于通过在绝缘层(140)下面延伸的单晶层(134)将pnp晶体管(102)的基区(116)连接到绝缘层(140)中的至少一个基极连接断层，和
该单晶层(134)在基极连接断层的区域(154、156)中的掺杂比基区(116)中的掺杂更高，和
基极连接断层包括导电材料(150、152)。
7、如权利要求6中的电路装置(100)，其特征在于基极连接断层包括金属(150、152)或金属化合物。
8、如权利要求6中的电路装置(100)，其特征在于基极连接断层包括n-掺杂的半导体材料，优选为多晶半导体材料，具体为多晶硅，和
npn晶体管(104)的集电区(182)或发射区(186)或者npn晶体管(104)的集电区(182)和发射区(186)同样通过n-掺杂的半导体材料连接。
9、如前述权利要求的任一项中的电路装置(100)，其特征在于pnp晶体管(102)的集电区(114)和/或pnp晶体管(102)的发射区(118)具有与断层(142)相同的轮廓形状，和/或
优选地npn晶体管(104)的集电区(182)和/或npn晶体管(104)的发射区(186)具有与其它断层(200)相同的轮廓形状。
10、如前述权利要求的任一项中的电路装置(100)，其特征在于pnp晶体管(1102)形成为包括至少两个断层(1142、1142b)的多发射极晶体管，该断层被各个断层(1142、1142b)外侧的发射极连接区(1120、1120b)的导电材料重叠，和/或
pnp晶体管(102)和/或npn晶体管(104)是垂直晶体管。
11、如前述权利要求的任一项中的电路装置(100)，其特征在于掺杂是与上述掺杂类型相反的掺杂类型，和/或
晶体管的发射区和集电区互换。
12、一种用于制造集成电路装置(100)的方法，特别是前述权利要求的任一项中的集成电路装置(100)，
该集成电路装置(100)包括至少一个npn晶体管(104)，该npn晶体管以如下顺序以彼此邻接的方式包括n-掺杂发射区(186)、p-掺杂基区(184)和n-掺杂集电区(182)，
该集成电路装置(100)包括至少一个pnp晶体管(102)，该pnp晶体管以如下顺序以彼此邻接的方式包括p-掺杂发射区(118)、n-掺杂基区(116)和p-掺杂集电区(114)，
所述方法具有以下步骤，其不受所定顺序的约束来执行：
对单晶半导体材料(126)提供绝缘层(140)，
构图绝缘层(140)以制造至少一个断层(142)，在该断层下面已经布置了或布置pnp晶体管(102)的基区(116)，
对已构图的绝缘层(140)提供由导电材料或可以转换成这种材料的材料构成的连接层(260)，
构图连接层(260)，以便在断层(142)中并以重叠断层(142)外侧的绝缘层(140)的方式制造用于pnp晶体管(102)的发射区(118)的发射极连接区(120)，
在构图连接层(260)之后，在绝缘层(140)的断层中制造npn晶体管(104)的基区(184)。
13、如权利要求12中的方法，其特征在于以下步骤：
构图连接层(260)，以便同时制造用于连接npn晶体管(104)的基区(184)的优选多晶基极连接区(210、212)。
14、如权利要求12或13中的方法，其特征在于以下步骤：
在制造npn晶体管(104)的基区(184)之后，提供由导电材料或可以转换成这种材料的材料构成的其它连接层，
构图该其它连接层，以便制造用于npn晶体管(104)的发射区(186)的发射极连接区(188)或用于npn晶体管(104)的集电区(182)的集电极连接区(204)，或者制造用于npn晶体管(104)的发射区(186)的发射极连接区(188)和用于npn晶体管(104)的集电区(182)的集电极连接区(204)二者，
还制造至少一个用于pnp晶体管(102)的基区(116)的连接区，或者在pnp晶体管(102)区域中完全去除该其它连接层。
15、如权利要求12至14的任一项中的方法，其特征在于以下步骤：
制造由金属或包含金属的连接构成的连接(150、152)，
穿透绝缘层(140)制造用于连接pnp晶体管(102)的基区(116)的至少一个连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10327709A DE10327709A1 (de) | 2003-06-21 | 2003-06-21 | Integrierte Schaltungsanordnung mit npn- und pnp-Bipolartransistoren sowie Herstellungsverfahren |
| DE10327709.9 | 2003-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1809926A true CN1809926A (zh) | 2006-07-26 |
| CN100550384C CN100550384C (zh) | 2009-10-14 |
Family
ID=33520740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800173611A Expired - Fee Related CN100550384C (zh) | 2003-06-21 | 2004-06-01 | 具有npn和pnp双极晶体管的集成电路装置及相应的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7592648B2 (zh) |
| EP (1) | EP1636846A1 (zh) |
| CN (1) | CN100550384C (zh) |
| DE (1) | DE10327709A1 (zh) |
| WO (1) | WO2004114408A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633078B (zh) * | 2015-12-23 | 2018-06-22 | 成都芯源系统有限公司 | 双极结型半导体器件及其制造方法 |
| CN109004021A (zh) * | 2018-08-07 | 2018-12-14 | 深圳市南硕明泰科技有限公司 | 一种双极型晶体管的制备方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009001552A1 (de) | 2008-12-12 | 2010-06-17 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Bipolartransistor mit selbstjustiertem Emitterkontakt |
| CN102097465B (zh) * | 2009-12-15 | 2012-11-07 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 |
| US8906758B2 (en) * | 2010-11-29 | 2014-12-09 | Teledyne Scientific & Imaging, Llc | Regrown heterojunction bipolar transistors for multi-function integrated devices and method for fabricating the same |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4357622A (en) * | 1980-01-18 | 1982-11-02 | International Business Machines Corporation | Complementary transistor structure |
| US4485552A (en) * | 1980-01-18 | 1984-12-04 | International Business Machines Corporation | Complementary transistor structure and method for manufacture |
| JPH0422167A (ja) | 1990-05-17 | 1992-01-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5376822A (en) * | 1991-06-25 | 1994-12-27 | Kabushiki Kaisha Toshiba | Heterojunction type of compound semiconductor integrated circuit |
| JP3258123B2 (ja) * | 1993-03-15 | 2002-02-18 | 株式会社東芝 | 半導体装置 |
| JP2565113B2 (ja) * | 1993-11-01 | 1996-12-18 | 日本電気株式会社 | 半導体装置 |
| JPH09232439A (ja) | 1996-02-26 | 1997-09-05 | Sony Corp | 半導体装置の製造方法 |
| JPH09312346A (ja) * | 1996-05-23 | 1997-12-02 | Sony Corp | 半導体装置およびその製造方法 |
| JP2959491B2 (ja) * | 1996-10-21 | 1999-10-06 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| FR2756104B1 (fr) * | 1996-11-19 | 1999-01-29 | Sgs Thomson Microelectronics | Fabrication de circuits integres bipolaires/cmos |
| AU6530298A (en) * | 1997-03-18 | 1998-10-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Trench-isolated bipolar devices |
| US5930635A (en) | 1997-05-02 | 1999-07-27 | National Semiconductor Corporation | Complementary Si/SiGe heterojunction bipolar technology |
| JPH10321730A (ja) | 1997-05-23 | 1998-12-04 | Sony Corp | 半導体装置及びその製造方法並びに通信装置 |
| US6049119A (en) * | 1998-05-01 | 2000-04-11 | Motorola, Inc. | Protection circuit for a semiconductor device |
| KR100307183B1 (ko) * | 1999-09-07 | 2001-11-05 | 염병렬 | 바이폴라 소자 및 그 제조 방법 |
| US6521974B1 (en) * | 1999-10-14 | 2003-02-18 | Hitachi, Ltd. | Bipolar transistor and manufacturing method thereof |
| DE19958062C2 (de) | 1999-12-02 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor |
| US6445058B1 (en) * | 1999-12-03 | 2002-09-03 | Legerity, Inc. | Bipolar junction transistor incorporating integral field plate |
| US6404038B1 (en) * | 2000-03-02 | 2002-06-11 | The United States Of America As Represented By The Secretary Of The Navy | Complementary vertical bipolar junction transistors fabricated of silicon-on-sapphire utilizing wide base PNP transistors |
| EP1220321A1 (en) | 2000-12-28 | 2002-07-03 | STMicroelectronics S.r.l. | Multiemitter bipolar transistor for bandgap reference circuits |
| US20030027409A1 (en) * | 2001-08-02 | 2003-02-06 | Motorola, Inc. | Germanium semiconductor structure, integrated circuit, and process for fabricating the same |
| US6856000B2 (en) * | 2002-10-08 | 2005-02-15 | Texas Instruments Incorporated | Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies |
| DE10317096B4 (de) * | 2003-04-14 | 2008-04-03 | Texas Instruments Deutschland Gmbh | Verfahren zur Herstellung von komplementären bipolaren Transistoren mit SiGe-Basisregionen |
| DE10328008B4 (de) * | 2003-06-21 | 2008-04-03 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren |
-
2003
- 2003-06-21 DE DE10327709A patent/DE10327709A1/de not_active Ceased
-
2004
- 2004-06-01 EP EP04735578A patent/EP1636846A1/de not_active Withdrawn
- 2004-06-01 WO PCT/EP2004/050978 patent/WO2004114408A1/de active Search and Examination
- 2004-06-01 CN CNB2004800173611A patent/CN100550384C/zh not_active Expired - Fee Related
-
2005
- 2005-12-06 US US11/295,706 patent/US7592648B2/en not_active Expired - Fee Related
-
2009
- 2009-07-30 US US12/512,660 patent/US7968416B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633078B (zh) * | 2015-12-23 | 2018-06-22 | 成都芯源系统有限公司 | 双极结型半导体器件及其制造方法 |
| CN109004021A (zh) * | 2018-08-07 | 2018-12-14 | 深圳市南硕明泰科技有限公司 | 一种双极型晶体管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060131694A1 (en) | 2006-06-22 |
| EP1636846A1 (de) | 2006-03-22 |
| WO2004114408A1 (de) | 2004-12-29 |
| US7968416B2 (en) | 2011-06-28 |
| DE10327709A1 (de) | 2005-01-13 |
| US20090305477A1 (en) | 2009-12-10 |
| CN100550384C (zh) | 2009-10-14 |
| US7592648B2 (en) | 2009-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10224411B2 (en) | Lateral PNP bipolar transistor with narrow trench emitter | |
| CN1174478C (zh) | 双极型器件及其制造方法 | |
| US9214534B2 (en) | Lateral PNP bipolar transistor formed with multiple epitaxial layers | |
| US7915155B2 (en) | Double trench for isolation of semiconductor devices | |
| CN1225796C (zh) | 双载子晶体管及其制造方法 | |
| US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
| CN1738057A (zh) | 具有增强的屏蔽结构的金属氧化物半导体器件 | |
| JP2011159991A (ja) | トレンチにより制限された分離拡散領域を備えた相補型アナログバイポーラトランジスタ | |
| US20100022056A1 (en) | Method of manufacturing a bipolar transistor | |
| CN1638144A (zh) | 半导体器件及其制造方法 | |
| CN1539169A (zh) | 对称沟槽mosfet器件及其制造方法 | |
| CN1717793A (zh) | 用于生产双极晶体管的方法 | |
| CN1806341A (zh) | 场效应晶体管,特别是双扩散场效应晶体管,及其制造方法 | |
| JP2009032967A (ja) | 半導体装置及びその製造方法 | |
| CN1288726C (zh) | 制造肖特基变容二极管的方法 | |
| CN1565060A (zh) | 半导体装置及其制造方法 | |
| CN1012774B (zh) | 利用cmos工艺制造双极型晶体管 | |
| CN1828929A (zh) | 双极性晶体管及相关的制造方法 | |
| CN1809926A (zh) | 具有npn和pnp双极晶体管的集成电路装置及相应的制造方法 | |
| JP2005510867A (ja) | 半導体デバイスおよび該半導体デバイスの製造方法 | |
| US6911715B2 (en) | Bipolar transistors and methods of manufacturing the same | |
| CN1992338A (zh) | 半导体装置及其制造方法 | |
| CN1574389A (zh) | 半导体器件及其制造方法 | |
| US7038255B2 (en) | Integrated circuit arrangement having PNP and NPN bipolar transistors, and fabrication method | |
| KR102062050B1 (ko) | 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091014 Termination date: 20200601 |