CN1288726C - 制造肖特基变容二极管的方法 - Google Patents
制造肖特基变容二极管的方法 Download PDFInfo
- Publication number
- CN1288726C CN1288726C CNB018011896A CN01801189A CN1288726C CN 1288726 C CN1288726 C CN 1288726C CN B018011896 A CNB018011896 A CN B018011896A CN 01801189 A CN01801189 A CN 01801189A CN 1288726 C CN1288726 C CN 1288726C
- Authority
- CN
- China
- Prior art keywords
- epitaxial loayer
- variable capacitance
- capacitance diode
- film
- presumptive area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims description 47
- 238000007254 oxidation reaction Methods 0.000 claims description 47
- 125000004437 phosphorous atom Chemical group 0.000 claims description 22
- 125000004429 atom Chemical group 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical group CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 claims description 5
- 229910021340 platinum monosilicide Inorganic materials 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 2
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 abstract description 12
- 238000000151 deposition Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
一种制造肖特基变容二极管(25)的方法，包括：(a)在半导体衬底(1)上提供一外延层(12)；(b)提供一绝缘层，该绝缘层包括在外延层(12)表面预定区域上的氧化物层和氮化物层；(c)淀积一多晶硅层(6)；(d)施加第一高温步骤扩散围绕第一预定区域的保护环(10)；(e)除去多晶硅层(6)的预定部分露出第一氮化硅膜(5)；(f)将原子注入穿过至少第一氧化物膜(4)提供预定的变容二极管掺杂轮廓；(g)施加第二高温步骤退火并激活变容二极管掺杂轮廓；(h)除去第一氧化物膜(4)提供露出的区域；(i)在露出的区域上提供肖特基电极(17)。
Description
本发明涉及一种采用下列步骤制造肖特基变容二极管的方法：
在半导体衬底上提供一外延层，该外延层有一上表面并具有第一导电类型；
注入原子，向外延层提供预定的变容二极管掺杂轮廓；
在外延层上提供肖特基电极。
从JP-A-09/275217中已知这样一种方法。在已知的方法中，杂质原子被注入外延层中产生高斯分布。外延层的表面被刻蚀直到达到高斯分布的峰值浓度为止。然后，肖特基电极被淀积在外延层上。欧姆电极被淀积在衬底的对边。这种方法提供肖特基变容二极管但不完全适于用在还同时形成其它元件的集成工艺中。此外，由于对外延层刻蚀本身容易出现损坏，并且难以获得在其上淀积肖特基电极的纯净表面。
在几种应用中，人们希望使用一种高质量变容二极管用于RF工艺中的集成。关于对变容二极管的要求可为，例如：
在工艺中添加变容二极管时，只有最少的附加复杂性是可接受的，优选，不多于一个附加掩模；
完全自由地在变容二极管中施加所需要的掺杂轮廓，因为对于给定的频率它们决定变容二极管的调谐范围和品质因数；
在变容二极管掺杂轮廓制成后，不允许长时间的高温步骤以避免进一步扩散进入外延层；
完全自由地在其它元件中施加掺杂轮廓；
变容二极管中低反向偏置漏电流。
显然已知，照此在单一衬底上同时制造肖特基势垒二极管和双极型晶体管，参阅例如US-A-5,109,256和US-A-5,583,348。保护环的应用同样可从这些文献中得知。
本发明的目的在于提供一种制造变容二极管的方法，该变容二极管可与其它半导体元件例如双极型晶体管和高密度电容器集成在单一芯片上。基本上，本发明的发明人已发现，肖特基变容二极管可以满足上面所列要求。因此，本发明提供一种采用下列步骤制造肖特基变容二极管的方法：
在半导体衬底上提供一外延层，该外延层有一上表面并具有第一导电类型；
提供一绝缘层，并将该绝缘层形成图案以便在外延层表面的预定区域上提供绝缘膜，该绝缘膜包括在预定区域上与外延膜接触的氧化物膜和在该氧化物膜上的氮化硅膜；
淀积第二导电类型的多晶硅层；
施加第一高温步骤以将第二导电类型的保护环扩散进入围绕第一预定区域的外延层；
除去多晶硅层的预定部分露出第一氮化硅膜；
将原子穿过至少第一氧化物膜注入以向外延层提供预定的变容二极管掺杂轮廓；
施加第二高温步骤退火并激活变容二极管掺杂轮廓；
除去第一氧化物膜以提供具有预定变容二极管掺杂轮廓的外延层上表面露出的区域；
在露出的区域上提供肖特基电极。
用这样一种方法可以制造肖特基变容二极管，该变容二极管呈现很低的反向偏置漏电流，是因为保护环并因为在制造过程中应用包括一氧化物层和一氮化物层的绝缘层。后者层保留在外延表面上直到最后的工艺阶段，并保护外延层免受其它工艺步骤，如在外延层上制造其它元件如晶体管和高密度电容器所必需的等离子刻蚀的干扰。于是，肖特基电极将被淀积在外延层非常纯净的部分，这大大提高变容二极管的性能。此外，变容二极管的掺杂轮廓在很大程度上可被控制。从而，肖特基变容二极管的调谐范围和品质因数可被最佳控制。
如果需要，肖特基变容二极管可被这样连接使它作为正向偏置二极管工作。
本发明的方法可被有利地用于在单一芯片上同时制造肖特基变容二极管和晶体管。因此，本发明同样涉及一种采用下列步骤在单一芯片上同时制造肖特基变容二极管和晶体管的方法：
在半导体衬底上提供一外延层，该外延层有一上表面并具有第一导电类型；
在外延层表面的第一预定区域上提供一绝缘膜，该绝缘膜包括与外延层接触的第一氧化物膜和在该第一氧化物膜上的第一氮化硅膜；
淀积第二导电类型的多晶硅层；
在外延层表面的第二预定区域的多晶硅层中提供一开口；
在开口下面外延层中提供第二导电类型的基区扩散区域；
施加第一高温步骤以将第二导电类型的保护环扩散进入围绕第一预定区域的外延层并扩散与第二预定区域相邻的基区接触区域；
在开口中提供发射区接触点，该发射区接触点与多晶硅层电绝缘；
除去多晶硅层的预定部分露出第一氮化硅膜；
将原子穿过至少第一氧化物膜注入以向外延层提供预定的变容二极管掺杂轮廓；
施加第二高温步骤将发射区区域扩散进入外延层，并退火和激活变容二极管掺杂轮廓；
除去第一氧化物膜以提供具有预定变容二极管掺杂轮廓的外延层上表面露出的区域；
在露出的区域上提供肖特基电极。
但是，本发明同样可被用于同时制造肖特基变容二极管和高密度电容器，其方法采用下列步骤：
在半导体衬底上提供一外延层，该外延层有一上表面并具有第一导电类型；
在所述上表面的第二预定区域中注入原子以向所述第二预定区域中的所述外延层提供高掺杂浓度；
提供一绝缘层，并将该绝缘层形成图案以在外延层表面的第一预定区域上提供第一绝缘膜并在外延层表面的第二预定区域上提供第二绝缘膜，第一绝缘膜包括在第一预定区域上与外延膜接触的第一氧化物膜和在该第一氧化物膜上的第一氮化硅膜，第二绝缘膜包括在第二预定区域上与外延膜接触的第二氧化物膜和在该第二氧化物膜上的第二氮化硅膜；
淀积第二导电类型的多晶硅层；
施加第一高温步骤以将第二导电类型的保护环扩散进入围绕第一预定区域的外延层；
除去多晶硅层的预定部分露出第一氮化硅膜；
将原子穿过至少第一氧化物膜注入以向外延层提供预定的变容二极管掺杂轮廓；
施加第二高温步骤退火并激活变容二极管掺杂轮廓；
除去第一氧化物膜以提供具有预定变容二极管掺杂轮廓的外延层上表面的露出的区域；
在露出的区域上提供肖特基电极。
在一非常有利的实施例中，本发明提供一种同时形成肖特基变容二极管，高密度电容器和晶体管的方法。在此方法中包括的步骤有：
在半导体衬底上提供一外延层，该外延层有一上表面并具有第一导电类型；
将原子注入所述上表面的第二预定区域中，向所述第二预定区域中的所述外延层提供高掺杂浓度；
提供一绝缘层，并将该绝缘层形成图案以在外延层表面的第一预定区域上提供第一绝缘膜并在外延层表面的第二预定区域上提供第二绝缘膜，第一绝缘膜包括在第一预定区域上与外延膜接触的第一氧化物膜和在该第一氧化物膜上的第一氮化硅膜，第二绝缘膜包括在第二预定区域上与外延膜接触的第二氧化物膜和在该第二氧化物膜上的第二氮化硅膜；
淀积第二导电类型的多晶硅层；
在外延层表面的第三预定区域的多晶硅层中提供一开口；
施加第一高温步骤以将第二导电类型的保护环扩散进入围绕第一预定区域的外延层并扩散与第三预定区域相邻的基区接触区域；
在开口下面外延层中提供第二导电类型基区扩散区域；
在开口中提供发射区接触点，该发射区接触点与多晶硅层电绝缘；
除去多晶硅层的预定部分露出第一氮化硅膜；
将原子穿过至少第一氧化物膜注入以向外延层提供预定的变容二极管掺杂轮廓；
施加第二高温步骤以将发射区区域扩散进入外延层，并退火和激活变容二极管掺杂轮廓；
除去第一氧化物膜提供具有预定的变容二极管掺杂轮廓的外延层上表面的露出的区域；
在露出的区域上提供肖特基电极。
在单一芯片上提供晶体管和高密度电容器的方法本身是已知的。与这种已知的方法相比仅需要一个附加的掩模，即用在除去多晶硅层的预定部分露出变容二极管中第一氮化物膜步骤中的掩模。
在这些发明方法的一种实施例中，预定的变容二极管掺杂轮廓是在将原子注入穿过第一氧化物膜的步骤中，通过注入4×1012cm-2，30keV的磷原子得到的，同时外延层具有5×1015cm-3砷掺杂水平。这种变容二极管是为1.8GHz频率优化的，采用0-3V的电压幅摆，具有约为10的调谐范围。品质因数为至少14。在这些发明方法的另一实施例中，预定的变容二极管掺杂轮廓是在将原子注入穿过第一氧化物膜的步骤中，通过注入5×1013cm-2，400keV的磷原子，2×1012cm-2，200keV的磷原子，和4×1012cm-2，30keV的磷原子得到的。这种变容二极管是为17GHz频率优化的，采用0-3V的电压幅摆，具有约为3的调谐范围。品质因数为至少16。
本发明将参照若干附图得以说明，附图仅意在示出，不限定，本发明的保护范围。例如，如果需要，全部掺杂轮廓p/n可具有相反类型。保护范围仅由所附权利要求限定。
附图中：
图1-5以非常简略的方式示出同时制造npn晶体管，高密度电容器和肖特基变容二极管工艺中的依次进行的步骤；
图6示出第一实施例，为1.8GHz频率优化的变容二极管掺杂轮廓，以及耗尽区位置；
图7示出作为外加电压的函数的，按照图6的肖特基变容二极管的电容；
图8示出作为外加电压的函数的，按照图6的肖特基变容二极管品质因数的数值；
图9示出第二实施例，为17GHz频率优化的变容二极管掺杂轮廓，以及耗尽区位置；
图10示出作为外加电压的函数的，按照图9的肖特基变容二极管的电容；
图11示出作为外加电压的函数的，按照图9的肖特基变容二极管品质因数的数值。
从图1到图5，示出三个电子元件：从右至左分别为，变容二极管25，高密度电容器26和npn晶体管27。图1至图5同时示出制作这三种元件的中间制造步骤。由于它们可共同在单一芯片上出现，理想的特点是按照本发明的变容二极管25可采用其它两个元件必需的主要制造步骤制作。根据本发明，这以仅需要一个附加掩模的方式实现。在下面的说明中全部三个元件被认为位于一个芯片上。但是，这不是必然的，由于这些元件同样可在同一个炉中的不同的硅衬底上同时形成。
当然，除了硅可以采用半导体型衬底并且其它元件同样可集成在同一芯片上。
高密度电容器26和晶体管27的结构本身从现有技术的状况是已知的。所用材料和掺杂轮廓的选择强烈地取决于所需的这些元件的性能，如对本领域技术人员已知的，并因此将不被详细涉及。这些元件26，27仅用于说明变容二极管的制造如何可与高密度电容器和npn晶体管的制造结合起来，因为这是本发明有利的特点。
图1示出已经形成的元件25，26，27的某些部分的初始状态。重n掺杂的，埋层2，2′，2″(n++)已形成在硅衬底1中。在该衬底1的顶部，用现有技术已知的方法生长n型外延层12。在将形成变容二极管25和晶体管27的位置，该外延层12被轻掺杂。外延层12的厚度为典型的1μm并且掺杂浓度为5.1015cm-3，例如用砷。
下一步，外延层12，12′，12″的上表面被局部氧化形成氧化物层3，3′，3″(LOCOS)。仍然，这可采用现有技术已知的任何方法实现。在将形成高浓度电容器26的地方，注入n型原子形成重掺杂n++外延层12′，例如，1020cm-3。
下一步，一相当薄的氧化物层，例如20nm，生长在整个结构上继之以例如50nm的氮化物层。两层均被刻蚀使出现图1的结构。即高密度电容器26的外延层12′整个被薄氧化物膜4′和在其上的氮化物膜5′覆盖。变容二极管25同样在它的外延层表面12上具有包括氧化物膜4和氮化物膜5的双层膜，但该双层膜4，5和LOCOS3之间的部分外延层表面被露出。变容二极管25的膜4，5将不会成为最终元件的一部分，但在随后的制造中将被用作扩散和刻蚀掩模。由于氧化物4，4′，和氮化物层5，5′的形成对于高密度电容器26是必需的，至此已制造的变容二极管25不需要额外步骤和额外掩模。
在下一的步骤中，见图2，典型为300nm的多晶硅层6生长在全部三个元件25，26，27上。无论如何这对高密度电容器26和晶体管27都是必需的。对于高密度电容器26，多晶硅层6对于形成其接触点之一是必需的。对于晶体管27，多晶硅层6将需要用作基区接触。对于全部三个元件25，26，27，多晶硅层6是用受受主粒子重掺杂的，优选p++。然后氧化物层7生长在多晶硅层6的顶部上。采用光刻工艺，发射区接触开口A形成在多晶硅层6和氧化物层7中。
开口A中露出的硅被氧化形成薄，例如20nm，的氧化硅层。该氧化物层在典型为900℃O2中保温30分钟的高温步骤中形成。该高温导致p型原子从多晶硅层6扩散进入外延层12形成晶体管27中的基区接触14和变容二极管25中的保护环10。然后，自对准的L形隔离垫9围绕开口A制造。这些L形隔离垫9包括参照上面典型为20nm的薄氧化物SiO2层和在其上的薄Si3N4层，如本领域技术人员已知的。于是，留下由L形隔离垫9围绕的并使衬底表面露出的新开口A′。
然后，淀积n++掺杂的(典型为200nm，1021cm-3As)第二多晶硅层并用光刻工艺形成发射区接触点8。在该同一工艺中，氧化物层7被刻蚀使发射区接触点8与基区接触点6由包括氧化物7，9剩余部分的隔离垫隔开。现在，存在的情况是，为完成晶体管27，仅需进行发射区RTA扩散步骤。
图4中所示变容二极管25，通过使用一附加光刻掩模首先刻蚀氧化物层7和多晶硅层6得到。氮化物膜5仍完整无缺并用作很好的刻蚀阻挡层。由于该氮化物膜5，刻蚀不影响它下面的外延层12。因为这是将形成肖特基结的位置，这是非常理想的。由于好的硅表面质量，其性能是局部非常熟知的，这有利于形成完好的结。该刻蚀步骤需要形成变容二极管所需要的唯一额外的掩模。
现在用湿法腐蚀步骤除去氮化物膜5。在除去氮化物膜5后，可施加变容二极管所需要的注入。例如，n型掺杂区域16可形成在氧化物膜4的下面。这可通过将施主原子穿过氧化物膜4注入其下面尚纯净的外延硅层12实现。在另一实施例中，施主原子在除去氮化物膜5之前注入，即穿过氮化物膜5和氧化物膜4。
然后，进行短发射区RTA扩散步骤，典型为在1050℃保温10秒，形成晶体管27的发射区18。该步骤同样退火并激活变容二极管掺杂轮廓。
采用湿化学腐蚀步骤除去薄氧化物膜4继之对全部露出的硅进行硅化物化(silicidizing)，在整个芯片表面上提供硅化物层17，如图5所示。硅化物层17优选由PtSi制成，但可以选择任何其它硅化物代替。
PtSi 17和n型区域16将形成肖特基变容二极管结构25。变容二极管结构中的n型区域16在外延层12表面上具有小于1017每立方厘米的载流子浓度是重要的。在更高浓度情况下，很少，或没有肖特基结形成在该区域和PtSi层之间，导致欧姆接触而不是肖特基接触。
可以看出，作为本发明的边界效应，晶体管27的基区和发射区多晶硅接触点6，8同样覆有PtSi层17。因为它将降低寄生基区和发射区串联电阻，这是有利的。
变容二极管25掺杂轮廓的形成强烈地取决于设计特性。图6示出变容二极管25的掺杂轮廓，设计用于频率约为1.8千兆赫兹的信号，并采用电压幅摆0-3V，具有调谐范围为10，并且品质因数为至少14。这种设计特点可通过注入4×1012cm-2，30keV磷原子并通过具有约1016cm-3(例如，用5×1015cm-3砷掺杂)的外延层本底掺杂水平得到，如图6所示。
图7和8分别示出在图6掺杂轮廓情况下，在10-15Farad/μm2的电容值和品质因数与变容二极管25两端电压的关系曲线。
对于更高频率，设计同时具有大调谐范围和高品质因数的变容二极管变得较难。图9示出变容二极管频率为17GHz的掺杂轮廓。该轮廓用磷原子的三种注入实现：4×1012cm-2，30keV，它在表面附近提供较高浓度n型层，2×1012cm-2，200keV，它提供较深位置的n型层，以及5×1013cm-2，400keV，它提供高峰值更深的n型层，如图9所示。
由图9轮廓得到的调谐范围在0-3V为3.25(图10)，而品质因数为至少16(图11)。
Claims (14)
1.采用下列步骤制造肖特基变容二极管(25)的一种方法：
a在半导体衬底(1)上提供一外延层(12)，该外延层(12)有一上表面并具有第一导电类型；
b提供一绝缘层，并将该绝缘层形成图案，以便在所述外延层(12)的所述表面的预定区域上提供一绝缘膜，所述绝缘膜包括在所述预定区域上与外延膜接触的氧化物膜(4)和在该氧化物膜(4)上的氮化硅膜(5)；
c淀积第二导电类型的多晶硅层(6)；
d施加第一高温步骤，以使第二导电类型的保护环(10)扩散进入围绕所述第一预定区域的外延层(12)；
e除去所述多晶硅层(6)的预定部分，露出第一氮化硅膜(5)；
f注入至少穿过所述氧化物膜(4)的原子，以向所述外延层提供预定的变容二极管掺杂轮廓；
g施加第二高温步骤，以退火并激活所述变容二极管掺杂轮廓；
h除去所述第一氧化物膜(4)，以提供具有预定变容二极管掺杂轮廓的所述外延层(12)的上表面露出的区域；
i在所述露出的区域上提供肖特基电极(17)。
2.按权利要求1的方法，其中所述肖特基电极由金属硅化物制成。
3.按权利要求2的方法，其中所述金属硅化物为PtSi。
4.按上述权利要求任何一个的方法，其中所述预定变容二极管掺杂轮廓通过在步骤f中注入4×1012cm-2，30keV磷原子得到，并且所述外延层具有5×1015cm-3砷掺杂水平。
5.按权利要求1-3任何一个的方法，其中所述预定变容二极管掺杂轮廓通过在步骤f中注入5×1013cm-2，400keV磷原子，2×1012cm-1，200keV磷原子，和4×1012cm-2，30keV磷原子得到。
6.采用下列步骤在单一芯片上同时制造肖特基变容二极管(25)和晶体管(27)的一种方法：
a在半导体衬底(1)上提供一外延层(12)，该外延层(12)有一上表面并具有第一导电类型；
b在所述外延层(12)的上表面的第一预定区域上提供一绝缘膜，所述绝缘膜包括与外延层(12)接触的第一氧化物膜(4)和在该第一氧化物膜(4)上的第一氮化硅膜(5)；
c淀积第二导电类型的多晶硅层(6)；
d在所述外延层(12)的上表面的第二预定区域的所述多晶硅层(6)中提供一开口(A)；
e施加第一高温步骤，以将第二导电类型的保护环(10)扩散进入围绕所述第一预定区域的外延层(12)，并对与第二预定区域相邻的基区接触区域(14)进行扩散；
f在所述开口(A)下面所述外延层(12)中提供第二导电类型的基区扩散区域(15)；
g在所述开口(A)中提供发射区接触点(8)，该发射区接触点与所述多晶硅层(6)电绝缘；
h除去所述多晶硅层(6)的预定部分以露出所述第一氮化硅膜(5)；
i注入至少穿过所述第一氧化物膜(4)的原子，以向所述外延层提供预定的变容二极管掺杂轮廓；
j施加第二高温步骤以将发射区区域(18)扩散进入所述外延层(12)，并退火和激活所述变容二极管掺杂轮廓；
k除去所述第一氧化物膜(4)以提供具有预定变容二极管掺杂轮廓的所述外延层(12)的所述上表面露出的区域；
l在所述露出的区域上提供肖特基电极(17)。
7.按权利要求6的方法，其中所述预定变容二极管掺杂轮廓通过在步骤i中注入4×1012cm-2，30keV磷原子得到，并且所述外延层具有5×1015cm-3砷掺杂水平。
8.按权利要求6的方法，其中所述预定变容二极管掺杂轮廓通过在步骤i中注入5×1013cm-2，400keV磷原子，2×1012cm-2，200keV磷原子，和4×1012cm-2，30keV磷原子得到。
9.采用下列步骤同时制造肖特基变容二极管(25)和高密度电容器(26)的一种方法：
a在半导体衬底(1)上提供一外延层(12)，该外延层(12)有一上表面并具有第一导电类型；
b在所述上表面的第二预定区域中注入原子以向所述第二预定区域中的所述外延层提供高掺杂浓度；
c提供一绝缘层，并将该绝缘层形成图案，以在所述外延层(12)的所述上表面的第一预定区域上提供第一绝缘膜，并在所述外延层(12)所述表面的所述第二预定区域上提供第二绝缘膜，所述第一绝缘膜包括在所述第一预定区域上与外延膜接触的第一氧化物膜(4)和在该第一氧化物膜(4)上的第一氮化硅膜(5)，所述第二绝缘膜包括在所述第二预定区域上与外延膜接触的第二氧化物膜(4’)和在该第二氧化物膜(4’)上的第二氮化硅膜(5’)；
d淀积第二导电类型的多晶硅层(6)；
e施加第一高温步骤，以将第二导电类型的保护环(10)扩散进入围绕所述第一预定区域的外延层(12)；
f除去所述多晶硅层(6)的预定部分以露出所述第一氮化硅膜(5)；
g注入至少穿过所述第一氧化物膜(4)的原子，以向所述外延层提供预定的变容二极管掺杂轮廓；
h施加第二高温步骤以退火并激活所述变容二极管掺杂轮廓；
i除去所述第一氧化物膜(4)提供具有预定变容二极管掺杂轮廓的所述外延层(12)的所述上表面露出的区域；
j在所述露出的区域上提供肖特基电极(17)。
10.按权利要求9的方法，其中所述预定变容二极管掺杂轮廓通过在步骤g中注入4×1012cm-2，30keV磷原子得到，并且所述外延层具有5×1015cm-3砷掺杂水平。
11.按权利要求9的方法，其中所述预定变容二极管掺杂轮廓通过在步骤g中注入5×1013cm-2，400keV磷原子，2×1012cm-2，200keV磷原子，和4×1012cm-2，30keV磷原子得到。
12.采用下列步骤在单一芯片上同时制造肖特基变容二极管(25)和晶体管(27)以及高密度电容器的一种方法：
a在半导体衬底(1)上提供一外延层(12)，该外延层(12)有一上表面并具有第一导电类型；
b将原子注入所述上表面的第二预定区域中，向所述第二预定区域中的所述外延层提供高掺杂浓度；
c提供一绝缘层，并将该绝缘层形成图案以在所述外延层(12)所述表面的第一预定区域上提供第一绝缘膜，并在所述外延层(12)所述表面的第二预定区域上提供第二绝缘膜，所述第一绝缘膜包括在所述第一预定区域上与外延膜接触的第一氧化物膜(4)和在该第一氧化物膜(4)上的第一氮化硅膜(5)，所述第二绝缘膜包括在所述第二预定区域上与外延膜接触的第二氧化物膜(4’)和在该第二氧化物膜(4’)上的第二氮化硅膜(5’)；
d淀积第二导电类型的多晶硅层(6)；
e在所述外延层(12)所述上表面的第三预定区域的所述多晶硅层(6)中提供一开口(A)；
f施加第一高温步骤以将第二导电类型的保护环(10)扩散进入围绕所述第一预定区域的外延层(12)，并对与所述第三预定区域相邻的基区接触区域(14)进行扩散；
g在所述开口(A)下面的所述外延层(12)中提供第二导电类型的基区扩散区域(15)；
h在所述开口(A)中提供发射区接触点(8)，该发射区接触点与所述多晶硅层(6)电绝缘；
i除去所述多晶硅层(6)的预定部分露出所述第一氮化硅膜(5)；
j注入至少穿过所述第一氧化物膜(4)的原子，以向所述外延层提供预定的变容二极管掺杂轮廓；
k施加第二高温步骤以将发射区区域(18)扩散进入所述外延层(12)，并退火和激活所述变容二极管掺杂轮廓；
l除去所述第一氧化物膜(4)以提供具有预定的变容二极管掺杂轮廓的所述外延层(12)的所述上表面露出的区域；
m在所述露出的区域上提供肖特基电极(17)。
13.按权利要求12的方法，其中所述预定变容二极管掺杂轮廓通过在步骤j中注入4×1012cm-3，30keV磷原子得到，并且所述外延层具有5×1015cm-3砷掺杂水平。
14.按权利要求12的方法，其中所述预定变容二极管掺杂轮廓通过在步骤j中注入5×1013cm-2，400keV磷原子，2×1012cm-2，200keV磷原子，和4×1012cm-2，30keV磷原子得到。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00200770 | 2000-03-03 | ||
| EP00200770.6 | 2000-03-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1372698A CN1372698A (zh) | 2002-10-02 |
| CN1288726C true CN1288726C (zh) | 2006-12-06 |
Family
ID=8171149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018011896A Expired - Lifetime CN1288726C (zh) | 2000-03-03 | 2001-02-13 | 制造肖特基变容二极管的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6387769B2 (zh) |
| EP (1) | EP1214737B1 (zh) |
| JP (1) | JP2003526204A (zh) |
| KR (1) | KR100699607B1 (zh) |
| CN (1) | CN1288726C (zh) |
| AT (1) | ATE511701T1 (zh) |
| TW (1) | TW507273B (zh) |
| WO (1) | WO2001065594A2 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6835977B2 (en) * | 2002-03-05 | 2004-12-28 | United Microelectronics Corp. | Variable capactor structure |
| US7405445B2 (en) * | 2004-06-18 | 2008-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method for ESD protection |
| US7135346B2 (en) * | 2004-07-29 | 2006-11-14 | International Business Machines Corporation | Structure for monitoring semiconductor polysilicon gate profile |
| DE102004048607A1 (de) * | 2004-10-06 | 2006-04-13 | Robert Bosch Gmbh | Halbleiterbauelement |
| DE102004060624B4 (de) * | 2004-12-16 | 2010-12-02 | Siltronic Ag | Halbleiterscheibe mit epitaktisch abgeschiedener Schicht und Verfahren zur Herstellung der Halbleiterscheibe |
| US7518215B2 (en) * | 2005-01-06 | 2009-04-14 | International Business Machines Corporation | One mask hyperabrupt junction varactor using a compensated cathode contact |
| US7345866B1 (en) * | 2005-05-13 | 2008-03-18 | Hrl Laboratories, Llc | Continuously tunable RF MEMS capacitor with ultra-wide tuning range |
| US7141989B1 (en) * | 2006-04-10 | 2006-11-28 | Freescale Semiconductor, Inc. | Methods and apparatus for a MEMS varactor |
| US7875950B2 (en) * | 2007-03-08 | 2011-01-25 | Semiconductor Components Industries, Llc | Schottky diode structure with multi-portioned guard ring and method of manufacture |
| RU2614663C1 (ru) * | 2015-12-29 | 2017-03-28 | Общество с ограниченной ответственностью "Лаборатория Микроприборов" | Варикап и способ его изготовления |
| RU180722U1 (ru) * | 2017-11-20 | 2018-06-21 | Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") | Конструкция варикапа с расширенным контактом |
| FR3098015A1 (fr) | 2019-06-28 | 2021-01-01 | Stmicroelectronics (Crolles 2) Sas | Procédé de réalisation d’une diode |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4226648A (en) * | 1979-03-16 | 1980-10-07 | Bell Telephone Laboratories, Incorporated | Method of making a hyperabrupt varactor diode utilizing molecular beam epitaxy |
| JP2809826B2 (ja) * | 1990-06-29 | 1998-10-15 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5109256A (en) * | 1990-08-17 | 1992-04-28 | National Semiconductor Corporation | Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication |
| US5583348A (en) * | 1991-12-03 | 1996-12-10 | Motorola, Inc. | Method for making a schottky diode that is compatible with high performance transistor structures |
| CN1165586A (zh) * | 1995-09-18 | 1997-11-19 | 菲利浦电子有限公司 | 变容二极管和制造变容二极管的方法 |
| JP3355334B2 (ja) * | 1996-02-07 | 2002-12-09 | 株式会社アドバンテスト | 可変容量ダイオードの製造方法 |
| US6228734B1 (en) * | 1999-01-12 | 2001-05-08 | Semiconductor Components Industries Llc | Method of manufacturing a capacitance semi-conductor device |
-
2001
- 2001-02-13 AT AT01909742T patent/ATE511701T1/de not_active IP Right Cessation
- 2001-02-13 EP EP01909742A patent/EP1214737B1/en not_active Expired - Lifetime
- 2001-02-13 JP JP2001564386A patent/JP2003526204A/ja not_active Withdrawn
- 2001-02-13 CN CNB018011896A patent/CN1288726C/zh not_active Expired - Lifetime
- 2001-02-13 WO PCT/EP2001/001552 patent/WO2001065594A2/en active IP Right Grant
- 2001-02-13 KR KR1020017013984A patent/KR100699607B1/ko active IP Right Grant
- 2001-03-01 US US09/797,086 patent/US6387769B2/en not_active Expired - Lifetime
- 2001-05-16 TW TW090111709A patent/TW507273B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020011400A (ko) | 2002-02-08 |
| TW507273B (en) | 2002-10-21 |
| WO2001065594A3 (en) | 2002-03-14 |
| JP2003526204A (ja) | 2003-09-02 |
| EP1214737B1 (en) | 2011-06-01 |
| US6387769B2 (en) | 2002-05-14 |
| KR100699607B1 (ko) | 2007-03-23 |
| CN1372698A (zh) | 2002-10-02 |
| WO2001065594A2 (en) | 2001-09-07 |
| EP1214737A2 (en) | 2002-06-19 |
| ATE511701T1 (de) | 2011-06-15 |
| US20010031538A1 (en) | 2001-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2947741B2 (ja) | ＢｉＣＤＭＯＳプロセスに基づく集積回路形成方法 | |
| KR100281908B1 (ko) | 반도체소자 및 그 제조방법 | |
| US5648281A (en) | Method for forming an isolation structure and a bipolar transistor on a semiconductor substrate | |
| JP3232111B2 (ja) | ショットキーバリアダイオード及びショットキーバリアダイオードクランプ型トランジスタ | |
| JP3205361B2 (ja) | 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法 | |
| JP2004072077A (ja) | ＢｉＣＤＭＯＳ構造及びその製造方法 | |
| CN1288726C (zh) | 制造肖特基变容二极管的方法 | |
| US4982244A (en) | Buried Schottky clamped transistor | |
| US20070120150A1 (en) | Semiconductor component arrangement and method for fabricating it | |
| US20040152288A1 (en) | Transistors formed with grid or island implantation masks to form reduced diffusion-depth regions without additional masks and process steps | |
| US5244832A (en) | Method for fabricating a poly emitter logic array and apparatus produced thereby | |
| CN100345307C (zh) | 半导体装置 | |
| KR100234550B1 (ko) | 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법 | |
| US6911715B2 (en) | Bipolar transistors and methods of manufacturing the same | |
| KR100274065B1 (ko) | 씨모스 공정에서 고속 바이폴라 트랜지스터를 제조하는 방법 | |
| US7462546B2 (en) | Collector tailored structures for integration of binary junction transistors | |
| US6894318B2 (en) | Diode having a double implanted guard ring | |
| US5355015A (en) | High breakdown lateral PNP transistor | |
| US5140383A (en) | Method for fabricating a buried Schottky logic array and apparatus produced thereby | |
| CN1809926A (zh) | 具有npn和pnp双极晶体管的集成电路装置及相应的制造方法 | |
| JPH04226061A (ja) | バイポーラ・トランジスタとｊｆｅｔトランジスタを形成する工程 | |
| KR100368612B1 (ko) | 수직형 트랜지스터의 제조방법 | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| KR100648284B1 (ko) | 바이폴라 트랜지스터 형성 방법 및 그에 따른 바이폴라트랜지스터 | |
| KR0175329B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD. Effective date: 20070907 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070907 Address after: Holland Ian Deho Finn Patentee after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Patentee before: Koninklike Philips Electronics N. V. |
|
| ASS | Succession or assignment of patent right |
Owner name: KALAI HANXILE CO., LTD. Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV Effective date: 20120210 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120210 Address after: American Delaware Patentee after: NXP BV Address before: Holland Ian Deho Finn Patentee before: Koninkl Philips Electronics NV |
|
| CX01 | Expiry of patent term |
Granted publication date: 20061206 |
|
| CX01 | Expiry of patent term |