TW507273B - A method of producing a Schottky varicap - Google Patents

A method of producing a Schottky varicap Download PDF

Info

Publication number
TW507273B
TW507273B TW090111709A TW90111709A TW507273B TW 507273 B TW507273 B TW 507273B TW 090111709 A TW090111709 A TW 090111709A TW 90111709 A TW90111709 A TW 90111709A TW 507273 B TW507273 B TW 507273B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
layer
predetermined
oxide film
film
Prior art date
Application number
TW090111709A
Other languages
English (en)
Inventor
Ronald Dekker
Henricus Godefridus Rafae Maas
Anco Heringa
Holger Schligtenhorst
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Application granted granted Critical
Publication of TW507273B publication Critical patent/TW507273B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

507273 A7 B7五、發明説明（1 ) 本發明係關於使用以下步騾製造一肖特基共可變電容之 方法： (a) 在一半導體基板上提供一磊晶層，磊晶層有一上面表 面且係屬第一傳導性型； (b) 移植原子以提供磊晶層有一預定可變電容摻雜外形； (c) 提供一肖特基電極在磊晶層上。 由專利JP_A-09/275217可知曉此種方法。按此已知方 法，移植不純原子在磊晶層内以產生常態分配。可侵蝕磊 晶層之表面直至達到常態分配之巔值集中為止。然後肖特 基電極被沉積在磊晶層上。一歐姆式電極係沉積至基板之 相反侧上。此方法可提供肖特基可變電容但不十分適合被 用於一相整合方法内其中在相同時間時亦可形成其他元 件。而且，因可侵蝕系晶層本身故損壞令容易發生且難以 獲得沉積在肖特基電極上一純淨表面。 按幾種應用法，需要使用RF方法内之整合高品質可變 電容。關於可變電容之要求條件如下： 1 .對方法藉增加一可變電容，僅可接受一最低额外複雜 性，較佳地，不超過1额外遮蓋； 2. 全自由應用可變電容内之所需滲雜外形因其可決定已 知頻率之可變電容之調諧範圍與品質因數兩者； 3 .在已經完成可變電容滲雜外形以後不讓有持續久遠之 高溫步騾以便避免進一步擴散成磊晶層； 4. 全自由應用在其他元件内之滲雜外形； 5 .可變電容之低反向偏壓洩漏電流。 -4-
裝 訂
線 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 507273 A7 B7五、發明説明（2 ) 觀察獲知因為如此同時製造肖特基屏障二極體與在單獨 基板上之雙極電晶體，例如與專利US-A-5，109,256 *US-A- 5,583,348比較。由此等文件亦可獲知護環之應用。 本發明之目的在提供製造一可變電容之方法其可與其他 半導體元件，像雙極電晶體及高密度電容器被整合在一單 獨晶片上。基本上，本發明之創作者已發現由一肖特基可 變電容確可符合上列之需求條件。因之，本發明使用以下 步驟可提供製造肖特基可變電容之方法： (a) 在一半導體基板上提供一磊晶層，磊晶層有一上面表 面且係屬第一傳導性型； (b) 提供一絕緣層，且使絕緣層定型以提供在磊晶層表面 預定區上一絕緣薄膜，此絕緣薄膜包括在預定區上接 觸磊晶薄膜之氧化薄膜與一在氧化薄膜上面之氮化 矽； (c) 沉積第二傳導性型之一多晶矽層； (d) 應用第一高溫步騾以擴散第二傳導性型之護環成為在 第一預定區四週之磊晶層； (e) 移除多晶矽層之預定部分以暴露第一氮化矽薄膜； (f) 經由至少第一氧化薄膜移植原子以提供有一預定可變 電容滲雜外形之磊晶層； (g) 應用第二高溫步騾以退火及致動可變電容滲雜外形； (h) 移除第一氧化薄膜以提供有預定可變電容滲雜外形之 蠢晶層上面表面之暴露區； (i) 在暴露區上提供一肖特基電極。 -5-
裝 訂
線 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 507273 A7 B7 五、發明説明（3 ) 用此種方法可製造一肖特基電極，在製造過程中由於護 環與由於包括一氧化層和一氮化層之絕緣層之應用它可顯 示一甚低反向偏壓漏電電流。後者仍保留在磊晶層表面上 直至達一甚晚製程級為止且可保護磊晶層之其他製程步騾 像製造磊晶層上其他元件如電晶體及高密度電容器所必需 之原形質侵蝕。因之，肖特基係沉積在可增強可變電容性 能之暴晶層之甚純部分上。而且，可控制可變電容摻雜外 形至最大程度。因而，可最佳地控制肖特基可變電容之調 諧範圍及品質因數。 若需要，可連接肖特基可變電容如此它可操作為一順向 偏壓二極體。 可有利地使用本發明之方法以同時製造一肖特基可變電 容和在單一晶片上之一電晶體。因此，使用以下步騾本發 明亦係關於同時製造一肖特基可變電容與在單一晶片上一 電晶體： (a) 提供一磊晶層在一半導體基板上，磊晶層有一上面表 面且係屬於第一傳導性型； (b) 提供一絕緣薄膜在磊晶層表面第一預定區上，此絕緣 薄膜包括接觸磊晶層之第一氧化薄膜與在第一氧化薄 膜上方之第一氮化矽薄膜； (c) 沉積第二傳導性型之多晶矽層； (d) 提供在磊晶層表面第二預定區處之多晶矽層内一開 α ； (e) 提供在開口下方磊晶層内第二傳導性型之基底擴散 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂
線 用高溫步驟以擴散第二傳導性型之護 =預疋區四周之蟲晶層且以擴散接近第二預定區之 一基底接觸區； (g) 提供開口内之一射極接點， 晶矽層絕緣； 其射極接點係電氣上與多 ㈨：除多晶麥層之預定部分以暴露第一氮切薄膜； (1)=由至v第一氧化薄膜移植原子以提供有預定可 容掺雜外形之磊晶層； ⑴應用第二高溫步驟以擴散—射極區成為羞晶層，且退 火及致動可變電容摻雜外形； (k) 第一氧化薄膜以提供有預定可變電容摻雜外形之 蟲晶層上面表面之暴露區； (l) 提供一肖特基電極在該暴露區上。 =而’亦可使用本發明以同時製造—肖特基可變電容與 〆高密度電容器，此方法使用以下步騾： (a) 提供一磊晶層在一半導體基板上，蟲晶層有一上面表 面且係屬於第一傳導性型； (b) 移植原子在该上面表面之第二預定區内以提供在該第 二預定區内之磊晶層一高摻雜濃度； (C)提供一絕緣層，且使絕緣層定型以提供在磊晶層表面 第一預定區上之第一絕緣薄膜及在磊晶層表面第二預 疋區上第二絕緣薄膜，第一絕緣薄膜包括在第一預定 區上接觸外延薄膜之第一氧化薄膜與在第一氧化薄 507273 A7 B7 五、發明説明（5 ) 上面之第一氮化矽薄膜，第二絕緣薄膜包括在第二預 定區上接觸磊晶層薄膜之第二氧化薄膜與在第二氧化 薄膜上面之第二氮化矽薄膜； (d) 沉積第二傳導性型之多晶矽層； (e) 應用第一高溫步騾以擴散第二傳導性型之護環成為在 第一預定區四週之磊晶層； (f) 移除多晶矽層之預定部分以暴露第一氮化矽薄膜； (g) 經由至少第一氧化薄膜移植原子以提供有預定可變電 容摻雜外形之磊晶層； (h) 應用第二高溫步騾以退火並致動可變電容摻雜外形； (i) 移除第一氧化薄膜以提供有預定可變電容摻雜外形之 蟲晶層上面表面之暴露區； (j) 提供一肖特基電極在該暴露區内。 按一甚有利之實例，本發明可提供同時形成一肖特基可 變電容，一高密度電容器與一電晶體之一方法。本方法内 所包括之步騾係： (a) 在一半導體基板上提供一磊晶層，此磊晶層有上面表 面且係屬於第一傳導性型； (b) 移植原子在該上面表面之第二預定區内以提供在該第 二預定區内該系晶層有高捧雜濃度； (c) 提供一絕緣層，並使絕緣層定型以提供在磊晶層表面 第一預定區上之第一絕緣薄膜及在磊晶層表面第二預 定區上第二絕緣薄膜，第一絕緣薄膜包括在第一預定 區接觸磊晶層之第一氧化薄膜與在第一氧化薄膜上面 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 507273 A7 B7 五、發明説明（6 ) 之第一氮化矽薄膜，第二絕緣薄膜包括在第二預定區 上接觸磊晶層薄膜之第二氧化薄膜與在第二氧化薄膜 上面之第二氮化矽薄膜； (d) 沉積第二傳導性型之多晶矽層； (e) 在磊晶層表面第三預定區處提供多晶矽層内之開口； (f) 應用第一高溫步騾以擴散第二傳導性型之護環成為繞 第一預定區之磊晶層且擴散鄰近第三預定區之基底接 觸區； (g) 提供在開口下面磊晶層内之第二傳導性型之一基底擴 散區； (h) 提供開口内之一射極接點，其射極接點係電氣上與多 晶矽層絕緣； (i) 移除多晶矽層之預定部分以暴露第一氮化矽薄膜； (j) 經由至少第一氧化薄膜移植原子以提供有預定可變電 容摻雜外形之磊晶層； (k) 應用第二高溫步騾以擴散一射極區成為磊晶層，且退 火並致動可變電容摻雜外形； (l) 移除第一氧化層以提供有預定可變電容摻雜外形之磊 晶層上面表面之暴露區； (m) 在該暴露區上提供一肖特基電極。 本身獲知在單獨晶片上提供電晶體與高密度電容器之一 種方法。與已知之方法比較祗露一個額外遮蓋，即在移除 多晶矽層預定部分之步騾内所用之遮蓋以暴露在可變電容 内之第一氧化薄膜。 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂
507273
按此等發明之方法之—實例，按經由第—氧化薄膜移植 原子之步騾，藉由移植4xl〇12 cm-2,30keV含鄰原子即可 ，得預定之可變電容摻雜外形，且磊晶層有_5xi〇15 cm-3砷摻雜外形。此種可變電容供18 (^以頻率用係最理想 化，使用一電壓波動0-3 V有一約10之調諧範圍。品質因 數至少是14、按此等發明之方法的替用實例，按經由第 一氧化薄膜移植原子之步驟藉由移植5χ 1〇i3 cm·2，4〇〇 keV含燐原子，2xl〇i2 cm-2，2〇〇 keV含磷原子，與4χι〇12 cnT2，30 keV含燐原子即可獲得預定之可變電容摻雜外 形。此種可變電容供17 GHz頻率用是最理想化，使用一〇_ 3 V電壓波動有約3之調諧範圍。品質因數至少是i 6 ^ 參閱附圖可說明本發明，抵在欲圖例說明，非限制，本 發明保護之範圍。例如，若需要，所有摻雜外形p/n係屬 反向型。由所附申請專利範圍祗限制保護之範圍。 按附圖： 圖1_5顯不在同時製造一 npil電晶體，一高密度電容器 與一肖特基可變電容之方法中按一甚簡化圖方式的連續步 驟， 圖6顯供ι·8 GHz頻率所理想化之可變電容外形之第一 實例，與空虛區之位置； 圖7顯示為所加電壓函數按照圖6之肖特基可變電容之 電容量； 圖8顯示為所加電壓之函數依照圖6之肖特基可變電容 之品質因數值； •10- 本紙張尺度咖中國國家標準(cNin:規格(21〇x 297公爱)
裝 訂 k 507273 A7 _^B7_._ 五、發明説明（8 ) 圖9顯示供17 GHz頻率理想化之可變電容摻雜外形之第 二實例，與空虛區之位置； 圖1 0顯為所加電壓之函數依照圖9之肖特基可變電容之 電容量； 圖1 1顯示為所加電壓之函數按照圖9之肖特基可變電容 之品質因數值。 Η式元件符號說明 1 半導體基板 2, 2，，2” 沈重η-摻雜，隱藏層(η++) 3, 3·，3" 氧化層(LOCOS) 4, 4’ 氧化薄膜 5,5丨 氮化薄膜 6 多晶碎層 7 氧化層 8 射極接點 9 自行校正L-形狀隔板 10 護環 12, 12·，12，· 蠢晶層 14 基底接點 15 基底擴散區域 16 n-型掺雜區 17 肖特基電極 18 射極 -11- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 507273 A7 B7 五、發明説明（9 ) 25 26 27 在圖1至5内 可變電容25 肖特基可變電容 高密度電容器 npn電晶體 顯示三個電子元件：由右至左，分別為 一高密度電容器26與一 npn電晶體27。 圖1至5顯示同時製造此三元件之中間生產步騾。因其係 一同存在在單獨晶片上，一所需特徵是：藉使用為其他兩 元件所需之主要生產步騾即可完成本發明之可變電容。依 據本發明，依此種方法即完成此步騾僅需一個额外遮蓋。 按以下說明認為所有三元件係位在一個晶片上。然而此並 非必要因為亦在相同爐内之不同矽質基板上可同時形成此 等元件。 當然，可使用除了矽質基板以外之半導體型基板代替， 且亦可在相同晶片上可整合其他元件。 自技藝水準本身言可獲知高密度電容器26與電晶體27 之結構。材料及待使用之摻雜外形之選擇全視此等元件之 所需特性而定，正如精於技藝者所熟知，因之並未詳予討 論。祗使用此等元件以顯示為何將可變電容25之生產與 高密度電容器和npn電晶體之製造加以整合因為此係本發 明之一有利特徵。 圖1顯示業已形成元件25，26, 27某些部分之一啟始 級。在一矽基板上1已形成沉重η -摻雜，隱藏層 2,2’，2”（η++)。在此基板1之預上，使用由先前技藝所知之 方法可變成一 η -型磊晶層12。在可變電容25和電晶體27 -12- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 507273 A7 B7五、發明説明（10 ) 係待形成之位置處，可輕微摻雜此磊晶層1 2。磊晶層有 一典型上1 /zm厚度與一摻雜濃度5.1015 cm·3，例如，使用 A s (石申）。 其次，可局部氧化磊晶層12，12’，12”之上面表面以形成氧 化層3,3·，3”（LOCOS)。再者，使用先前技藝已知之任何方 法可變成此步騾。凡高密度電容器係待形成處，即移植 η -型原子以形成沉重掺雜η ++嘉晶層1 2 1，例如102Q cnT3。 其次，在後跟50 nm氮化層之整個結構上可變成一相當 薄氧化層，例如20 nm。將兩層予以侵蚀如此圖1之結構可 產生。換言之，高密度電容器26之磊晶層12’係完全涵蓋 有一薄氧化薄膜4·和在其上面之一氮化薄膜5’。可變電容 25亦有一雙薄膜包括在其磊晶層表面12上之一氧化薄膜4 和一氮化薄膜5但可暴露在此雙薄膜4、5與LOCOS 3間之 一部分磊晶層表面。可變電容25之薄膜4、5並非部分最 後元件，但可使用其為一爾後在生產時之擴散及侵蝕遮 蓋。因為氧化層4, f與氮化層5,5’之形成係為高密度電容 器2 6所必要，至今已製造可變電容沒有額外步騾且不需 要额外遮蓋。 按下一步驟，見圖2，在所有三元件25，26，27上變 成典型上300 nm之多晶矽層6。無論如何對高密度電容器 2 6及電晶體2 7此係必要。對高密度電容器2 6，多晶矽層 6係形成其接點之一所必需者。對電晶體2 7，需要多晶矽 層6為基底接點。多晶矽層6對所有三元件2 5，2 6，2 7係 沉重地摻雜有較佳p〃之接受體質點。然後在多晶矽層6頂 -13-
裝 訂
線 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 507273 A7 ____ B7 五、發明説明（11 ) 上變成一氧化層7。使用平板印刷法，在多晶矽層6和氧 化層7内可形成射極接點開口 a。 將開口 A内暴露之矽予以氧化以形成一薄（例如2〇 1111〇氧 化矽層。在30分鐘期間内在〇2内之典型9〇〇。(：高溫步騾内 可形成此咼溫可使用多晶梦層6之p -型原子擴散成為暴晶 層以形成在電晶體27之基底接點14和在可變電容25之護 環10。然後，在開口A四週產生自行校正L-形狀隔板。 此等L -形狀隔板9包括薄氧化Si〇2層典型上指上面之2〇 nm和在其上之薄叫队層，為精於技藝者所熟知。因此， 一新開口 A’仍繼續由L -形狀隔板9環繞且使基板表面被暴 露。 然後>儿積弟^一多晶碎層’η推雜（典型200 nm，102i cm* 3 As)且使用一平板印刷法可形成射極接點8。按此相同方 法，可侵蝕氧化層7如此使射極接點8經由包括氧化層7、 9剩餘部份之隔板係與基底接觸點6分開。此時，情況存 在其中’欲芫成電晶體27，僅需實行一射極rtA擴散步 騾。 使用一額外照像平板印刷遮蓋，藉首先侵蝕氧化層7與 多晶矽層6即可獲得圖7所示之可變電容結構2 5。氮化薄 膜5仍係完整且可操作為一甚良好侵蝕止點。由於此氮化 薄膜5，侵蝕並不影響在其下面之外延矽層。因為此係一 肖特基接點將待形成處之位置，此乃十分需要的。由於碎 之良好表面品質’其特性係局部地十分熟知，其有助於形 成一良好界定之接點。此侵敍步驟需要形成可變電容25 -14- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
所需之唯一額外遮蓋。 現藉一濕侵蝕步騾即可移除氮化薄膜5。在已移除氮化 f膜5之後，可應用可變電容25所需之移植法。例如，在 氧化薄膜4下面即可形成—n_型摻雜區“。藉經由氧化薄 膜4移植原料物質原子在其下面成為仍純，外延矽層^即 可完成此步騾接替用實例，在移除氮化薄膜5之前，即經 由氮化薄膜5和氧化薄膜4兩者，即可移植原料物質原 子。 然後，即可實行一短射極RTA擴散步驟，典型上在1〇5〇t ίο秒，以形成電晶體27之射極18。此步驟亦可退火及致 動可變電容摻雜外形^ 使用一濕化學侵蚀步驟，接著使所有暴露矽成為矽化物 即可移除此薄氧化薄膜4以提供在整個晶片表面上一矽化 物層17 ’如圖5所示。碎化物層17較佳係由⑽所组成但 可選擇任何其他矽化物替代。
PtSi層17和η-型區16可形成窝特基可變電容結構25。 重要是在可變電容結構内之η_型區16有一在磊晶層12表 面上少於每立方公分10-之載體濃度。在一較高濃度處， 在此區域與PtSi層之間難以形成任何，或不可形成，請 基接點，因而造成一歐姆接點而非一肖特基接點。 據觀察，為本發明之副作用，電晶體27之基極及射極 多晶矽接點6 , 8亦被函蓋有以以層i 7。此係其優點因為 i可減少寄生之基極和射極串聯電阻值。 可變電容2 5摻雜外形之形態強力地視設計特性而定。 -15-
二6顯不可變電容25之捧雜外形，設計使用於有約" = Herz頻率之信號，且有使用Q_3 v電壓波動之調諸範 圍10，與品質因數至少14。藉移植4xl〇12cm.2 ,3〇ke〜 Q鳞原子與藉具有約1q6 em.3 (例如用5 χ W —碎捧雜) ，磊晶層背景摻雜位準即可獲得此種設計特徵，如圖績 不 0 圖7與8各別顯不在1〇七Farad/_2處之電容量與視跨可 變電容25之電壓同圖6之摻雜外形而定之品質因數。 對較^頻帛，即冑成難以設計一可冑電容有一大調讀範 圍和一高品質因數。圖9顯示一可變電容頻率17 QHz之摻 雜外形用二種含燐移植法：4 X 1012 cnT2，30 keV可提供 一較南濃度η -型層近表面。2χ 1〇i2 cin-2，2〇〇 keV可提供 一較深定位η-型層，與5 X 1〇i3 cm-2，400 keV可提供一高 巔值仍較深η -型層，如圖9所示。 由圖9外形所獲得之調諧範圍係在〇_3 ν (圖i 〇 )範圍内之 3.25，而品質因數係至少i6(圖11)。
裝 訂
線 •16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

  1. 507273 A8 B8 C8 D8 申請專利範圍 1· 一種製造一肖特基可變電容（25)之方法，包含以下步 騾： (a) 在半導體基板（丨）上提供一磊晶層（Η)，此磊晶層 (12)有上面表面且係屬第一傳導性型； (b) 提供一絕緣層，且使絕緣層定型以提供在該磊晶層 (12) #衾表面之預定區上一絕緣薄膜，該絕緣薄膜包 括一氧化薄膜（4)接觸在該預定區上之嘉晶層（12) 與一在氧化薄膜（4)上面之氮化矽薄膜（5); (c) 沉積第二傳導性型之一多晶碎層（6 ); (d) 應用第一高溫步騾以擴散第二傳導性型之護環（1〇) 成為該第一預定區之磊晶層（12); (e) 移除多晶矽層（6 )之預定部分以暴露第一氮化矽薄 膜（5); (f) 經由至少該第一氧化薄膜（4 )移植原子以提供有一 預定可變電容滲雜外形之該磊晶層； (g) 應用第二高溫步騾以退火及致動該可變電容滲雜外 形； (h) 移除該第一氧化薄膜（4 )以提供有預定可變電容滲 雜外形之磊晶層（12)該上面表面之暴露區； (i) 提供在該暴露區上一肖特基電極（17)。 2 ·如申請專利範圍第！項之方法，其中該肖特基電極係由 一金屬矽化物所製成。 3 ·如申請專利範圍第2項之方法，其中該金屬矽化物係 PtSi〇 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 507273 A8 B8 C8 D8 、申請專利範圍 4.如申請專利範圍第1，2或3項之方法，其中由移植步騾6 之4X 1012 cm·2，30 keV含燐原子即可獲得該預定可變電 容摻雜外形，且該磊晶層有一 5 X 1015 cnT3砷摻雜位 準。
    5 .如申請專利範圍第1，2或3項之方法，其中由移植步騾6 . 之 5 X 1013 cm·2，400 keV含燐原子，2 X 1012 cm-2，200 keV含燐原子，與4 X 1012 cm·2，30 keV含燐原子即可獲 得該預定可變電容摻雜外形。 6. —種同時製造一肖特基可變電容（25)與單獨晶片上電晶 體（27)之方法，包含以下步騾： (a) 在一半導體基板上提供一磊晶層（12)，此磊晶層（12) 有一上面表面且係屬於第一傳導型； (b) 在該磊晶層（12)該表面之第一預定區上提供一絕緣 薄膜，該絕緣薄膜包括接觸磊晶層（12)之第一氧化 薄膜（4)與在第一氧化薄膜（4)上面之第一氮化碎薄 膜；
    (c) 沉積第二傳導性型之多晶矽層（6 ); (d) 提供在該磊晶層（12)該表面第二預定區處之該多晶 参層（6)内一開口（A); (e) 應用第一高溫步驟以擴散該第二傳導性型之護環 (10)成為繞該第一預定區之磊晶層（12)且以擴散接 近該第二預定區之一基底接觸區（14); (f) 提供在該開口（A)下面該磊晶層（12)内該第二傳導 性型之基底擴散區域（15); -18- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 507273 A8 B8 C8 ’ -：~~ -— D8 K、申請專利範圍 — ~ --- (g)提供在該開口（A)之一射極接點（8)，其射極接點 係電氣上與多晶矽層（6 )絕緣； (切移除該多晶矽層（6)之預定部分以暴露該第一氮化 矽薄膜（5); ⑴經至少該第一氧化薄膜（4)移植原子以提供有預定 可變電容摻雜外形之該磊晶層； (J)應用第三高溫步驟以擴散一射極區（18)成為該羞晶 層（12)，且以退火並致動該可變電容摻雜外形； 00移除該第一氧化薄膜（4)以提供有預定可變電容摻 雜外形之該磊晶層（12)該上面表面之暴露區； (1) k供在遠暴露區上之一、肖特基電極（17)。 7 ·如申請專利範圍第6項之方法，其中藉由移植步騾』之 4 X 1〇12 cm·2 ’ 30 keV含燐原子即可獲得該預定可變電 容摻雜外形，且該磊晶層有一 5 X ίο!5 cm-3砷摻雜位 準。 8 ·如申請專利範園第6項之方法，其中藉由移植步騾j之 5X10 cm 2 , 400 keV含燐原子，2 X 1〇12 cm-2，200 keV含燐原子，與4 x 1〇i2 cm-2，3〇 ]^^含燐原子即可獲 得該預定可變電容摻雜外形。 9· 一種同時製造一肖特基可變電容（25)與一高密度電容器 (26)之方法，包含以下步驟： (a) 在半導體基板（1)提供一磊晶層〇2),磊晶層（12)有 一上面表面且係屬第一傳導性型； (b) 移植原子在該上面表面之第二預定區内以提供在該 -19· 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公釐)
    訂
    申請專利範圍 =二預定區内之磊晶層一高摻雜濃度； (c) 提供一絕緣層，並使此絕緣層定型以提供在該磊晶 f (12)该表面之第一預定區上第一絕緣薄膜與在該 磊晶層（12)該表面之該第二預定區内第二絕緣薄 膜丄該第一絕緣薄膜包括第一氧化薄膜（4)接觸在 “第一預足區上與第一氧化薄膜（4)上面之第一氮 化矽薄膜（5)上之磊晶層（12)，該第二絕緣薄膜包 第二氧化薄膜（4，）接觸在該第二預定區上與在 第一氧化薄膜（4’）上面之第二氮化矽薄膜（5，）上之 外延薄膜（12) ; (d) 沉積第二傳導性型之多晶矽層（6 ); (0應用第一高溫步騾以擴散第二傳導性型之護環〇〇) 成為繞該第一預定區之磊晶層（12); (f) 移除該多晶矽層（6 )之預定部分以暴露該第一氮化 矽薄膜（5); (g) 仏由至少泫第一氧化薄膜（4 )移植原子以提供有一 預定可變電容摻雜外形之該磊晶層； (h) 應用第二南溫步騾以退火並致動該可變電容摻雜外 形； (i) 移除遠第一乳化薄膜（4)以提供有預定可變電容摻 雜外形之该蟲晶層（12)該上面表面之暴露區； (j) 在該暴露區上提供一肖特基電極（17)。 10.如申請專利範圍第9項之方法，其中藉由移植步驟 4 X 1012 cm·2，30 keV含燐原子即可獲得該預定可變電 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ~ ------- 507273 A8 B8 C8 D8 六、申請專利範圍 容摻雜外形，且該磊晶層有一 5 X 1015 cnT3砷摻雜位 準。 11. 如申請專利範圍第9項之方法，其中藉由移植步騾g之 5 X 1013 cm·2，400 keV含燐原子，2 X 1012 cm'2，200 keV 含燐原子，與4 X 1012 cnT2，30 keV含燐原子即可獲得. 該預定可變電容摻雜外形。 12. —種同時製造一肖特基可變電容（25)與一電晶體（27)及 單獨晶片上一高密電容器冬方&法，包含以下步騾： (a) 在半導體基板（1 )上提供一磊晶層（12)，此磊晶層 (12)有一上面表面且係屬於第一傳導性型態； (b) 移植原子在該上面表面第二預定區内以提供在該第 二預定區之磊晶層有一高摻雜濃度； (c) 提供一絕緣層，並使此絕緣層定型以提供在該磊晶 層（12)該表面之第一預定區上第一絕緣薄膜與該磊 晶層（12)該表面之第二預定區上第二絕緣薄膜，該 第一絕緣薄膜包括第一氧化薄膜（4)接觸在該第一 預定區上之磊晶層（12)與在第一氧化薄膜（4)上面 之第一氮化矽薄膜（5)，該第二絕緣薄膜包括第二 氧化薄膜（41)接觸在該第二預定區上之磊晶層（12) 與在第二氧化薄膜（4 J上面第二氮化矽薄膜（5’）； (d) 沉積第二傳導性型態之多晶矽層（6); (e) 提供在該磊晶層（12)該表面第三預定區處之該多晶 矽層（6 )之一開口（ A ); (f) 應用一高溫步騾以擴散該第二傳導性型之護環（10) -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 507273
    成為繞該第一預定區之磊晶層（12)且以擴散接區該 第三預定區之基底接點區（14); (g) 提供在該開口（A)下面該磊晶層（12)内之第二傳導 性型之一基底擴散區（15); (h) 提供該開口（ A )之一射極接點（18)，其射極接點係 電氣上與該多晶矽層（6 )絕緣；
    (1)移除該多晶矽層（6 )之預定部分以暴露該第一氮化 矽薄膜（5 ); CD經由至少該第一氧化薄膜（4)移植原子以提供有預 定可變電容摻雜外形之該磊晶層； (k) 應用第二尚溫步騾以擴散一射極區（丨8)成為該磊晶 層（12)，且以退火並致動該可變電容摻雜外形； (l) 移除該第一氧化薄膜（4)以提供有預定可變電容摻 雜外形之該磊晶層（12)該上面表面之暴露區； (m) 在#亥暴露區提供一肖特基電極（1乃。 13·如申請專利範圍第丨2項之方法，其中藉由移植步騾』之
    4 X 1012 cnT2，30 keV含燐原子即可獲得該預定可變電 谷掺雜外形’且該磊晶層有_5χ 1〇丨5 cm·3砷掺雜位 準〇 14·如申請專利範圍第丨2項之方法，其中藉由移植步騾』之 5 X 1013 cm-2，400 keV含燐原子，2 x 1〇i2 cnf2 , 2〇〇 keV 含燐原子，與4 X 1012 cm·2，30 keV含燐原子即可獲得 該預定可變電容掺雜外形。 -22-
TW090111709A 2000-03-03 2001-05-16 A method of producing a Schottky varicap TW507273B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP00200770 2000-03-03

Publications (1)

Publication Number Publication Date
TW507273B true TW507273B (en) 2002-10-21

Family

ID=8171149

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090111709A TW507273B (en) 2000-03-03 2001-05-16 A method of producing a Schottky varicap

Country Status (8)

Country Link
US (1) US6387769B2 (zh)
EP (1) EP1214737B1 (zh)
JP (1) JP2003526204A (zh)
KR (1) KR100699607B1 (zh)
CN (1) CN1288726C (zh)
AT (1) ATE511701T1 (zh)
TW (1) TW507273B (zh)
WO (1) WO2001065594A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835977B2 (en) * 2002-03-05 2004-12-28 United Microelectronics Corp. Variable capactor structure
US7405445B2 (en) * 2004-06-18 2008-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for ESD protection
US7135346B2 (en) * 2004-07-29 2006-11-14 International Business Machines Corporation Structure for monitoring semiconductor polysilicon gate profile
DE102004048607A1 (de) * 2004-10-06 2006-04-13 Robert Bosch Gmbh Halbleiterbauelement
DE102004060624B4 (de) * 2004-12-16 2010-12-02 Siltronic Ag Halbleiterscheibe mit epitaktisch abgeschiedener Schicht und Verfahren zur Herstellung der Halbleiterscheibe
US7518215B2 (en) * 2005-01-06 2009-04-14 International Business Machines Corporation One mask hyperabrupt junction varactor using a compensated cathode contact
US7345866B1 (en) * 2005-05-13 2008-03-18 Hrl Laboratories, Llc Continuously tunable RF MEMS capacitor with ultra-wide tuning range
US7141989B1 (en) * 2006-04-10 2006-11-28 Freescale Semiconductor, Inc. Methods and apparatus for a MEMS varactor
US7875950B2 (en) * 2007-03-08 2011-01-25 Semiconductor Components Industries, Llc Schottky diode structure with multi-portioned guard ring and method of manufacture
RU2614663C1 (ru) * 2015-12-29 2017-03-28 Общество с ограниченной ответственностью "Лаборатория Микроприборов" Варикап и способ его изготовления
RU180722U1 (ru) * 2017-11-20 2018-06-21 Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") Конструкция варикапа с расширенным контактом
FR3098015A1 (fr) 2019-06-28 2021-01-01 Stmicroelectronics (Crolles 2) Sas Procédé de réalisation d’une diode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226648A (en) * 1979-03-16 1980-10-07 Bell Telephone Laboratories, Incorporated Method of making a hyperabrupt varactor diode utilizing molecular beam epitaxy
JP2809826B2 (ja) * 1990-06-29 1998-10-15 三菱電機株式会社 半導体装置の製造方法
US5109256A (en) * 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
US5583348A (en) * 1991-12-03 1996-12-10 Motorola, Inc. Method for making a schottky diode that is compatible with high performance transistor structures
CN1165586A (zh) * 1995-09-18 1997-11-19 菲利浦电子有限公司 变容二极管和制造变容二极管的方法
JP3355334B2 (ja) * 1996-02-07 2002-12-09 株式会社アドバンテスト 可変容量ダイオードの製造方法
US6228734B1 (en) * 1999-01-12 2001-05-08 Semiconductor Components Industries Llc Method of manufacturing a capacitance semi-conductor device

Also Published As

Publication number Publication date
KR20020011400A (ko) 2002-02-08
WO2001065594A3 (en) 2002-03-14
JP2003526204A (ja) 2003-09-02
EP1214737B1 (en) 2011-06-01
US6387769B2 (en) 2002-05-14
KR100699607B1 (ko) 2007-03-23
CN1372698A (zh) 2002-10-02
CN1288726C (zh) 2006-12-06
WO2001065594A2 (en) 2001-09-07
EP1214737A2 (en) 2002-06-19
ATE511701T1 (de) 2011-06-15
US20010031538A1 (en) 2001-10-18

Similar Documents

Publication Publication Date Title
US20100055860A1 (en) Semiconductor Process and Integrated Circuit
TWI241620B (en) Manufacturing method of semiconductor device
US8017466B2 (en) Semiconductor device and manufacturing method for the same
US8847359B2 (en) High voltage bipolar transistor and method of fabrication
JPH07193155A (ja) バラクタおよび形成方法
WO1995012214A1 (en) Polysilicon pillar heat sinks for semiconductor on insulator circuits
TW507273B (en) A method of producing a Schottky varicap
KR100196484B1 (ko) 얇은 희생층을 사용하여 수직형 퓨즈 디바이스 및 쇼트키다이오드를 제조하는 방법
JP2006510214A (ja) トレンチ・ゲート型半導体デバイスの製造方法
JP2008529279A (ja) パワーダイオードを包含する集積回路
US6261932B1 (en) Method of fabricating Schottky diode and related structure
US6441433B1 (en) Method of making a multi-thickness silicide SOI device
JPH0630359B2 (ja) バイポーラトランジスタの製造方法
TWI228825B (en) Heterostructure resistor and method of forming the same
US7517742B2 (en) Area diode formation in SOI application
TW546836B (en) Semiconductor device and a method of manufacturing the same
JPH01155653A (ja) 高電圧併合バイポーラ／ｃｍｏｓ集積回路
JPS61180482A (ja) バイポーラトランジスタを製造する方法
US6566213B2 (en) Method of fabricating multi-thickness silicide device formed by disposable spacers
KR101675779B1 (ko) 우물 영역을 포함하는 전자 장치
US7554174B2 (en) Bipolar transistor having semiconductor patterns filling contact windows of an insulating layer
CN113990945B (zh) 一种绝缘栅双极型晶体管结构及其制造方法
US6153451A (en) Transistor with increased operating voltage and method of fabrication
TWI248209B (en) Structure of a bipolar junction transistor and fabricating method thereof
JPS62232164A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees