JP3355334B2 - 可変容量ダイオードの製造方法 - Google Patents
可変容量ダイオードの製造方法Info
- Publication number
- JP3355334B2 JP3355334B2 JP31224596A JP31224596A JP3355334B2 JP 3355334 B2 JP3355334 B2 JP 3355334B2 JP 31224596 A JP31224596 A JP 31224596A JP 31224596 A JP31224596 A JP 31224596A JP 3355334 B2 JP3355334 B2 JP 3355334B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- variable capacitance
- capacitance diode
- manufacturing
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】この発明は例えば可変遅延回
路を構成するための可変容量素子等として用いられる可
変容量ダイオードの製造方法に関する。
路を構成するための可変容量素子等として用いられる可
変容量ダイオードの製造方法に関する。
【０００１】
【従来の技術】可変容量ダイオードに要求される特性と
しては、印加電圧の変化に対する容量比が大きい特性で
ある。容量比が大きい可変容量ダイオードを作るには、
半導体層の表面から不純物濃度が漸次薄くなる不純物濃
度特性（超階段特性）を持たせればよいことが良く知ら
れている。
しては、印加電圧の変化に対する容量比が大きい特性で
ある。容量比が大きい可変容量ダイオードを作るには、
半導体層の表面から不純物濃度が漸次薄くなる不純物濃
度特性（超階段特性）を持たせればよいことが良く知ら
れている。
【０００２】この超階段特性を得るために従来は図７に
示すように、例えばＧａＡｓ（ガリウム砒素）から成る
基板１の一方の面にエピタキシャル成長法によって半導
体層２を形成する（図７Ａ）。このエピタキシャル成長
法により半導体層２を形成する際に、エピタキシャル層
に混入させる不純物の量を漸次変化させることにより、
表面側から不純物濃度を漸次薄くする方向の傾斜付けを
することができる。
示すように、例えばＧａＡｓ（ガリウム砒素）から成る
基板１の一方の面にエピタキシャル成長法によって半導
体層２を形成する（図７Ａ）。このエピタキシャル成長
法により半導体層２を形成する際に、エピタキシャル層
に混入させる不純物の量を漸次変化させることにより、
表面側から不純物濃度を漸次薄くする方向の傾斜付けを
することができる。
【０００３】半導体層２が形成された後、半導体層２の
表面に表面電極３を被着形成し、更に基板１の裏面に裏
面電極４を被着形成し（図７Ｂ）、これら表面電極３と
裏面電極４との間に電圧を印加することにより半導体層
２内に空乏層が発生し、この空乏層によって静電容量が
形成される。
表面に表面電極３を被着形成し、更に基板１の裏面に裏
面電極４を被着形成し（図７Ｂ）、これら表面電極３と
裏面電極４との間に電圧を印加することにより半導体層
２内に空乏層が発生し、この空乏層によって静電容量が
形成される。
【０００４】
【発明が解決しようとする課題】従来は半導体層２の不
純物濃度に超階段構造を与えるために、エピタキシャル
成長方法を用いたから、その製造が面倒である。つま
り、エピタキシャル成長法により不純物濃度を超階段構
造とするには、エピタキシャル成長時に時間の経過に従
って不純物を混入する量を制御しなければならないから
である。
純物濃度に超階段構造を与えるために、エピタキシャル
成長方法を用いたから、その製造が面倒である。つま
り、エピタキシャル成長法により不純物濃度を超階段構
造とするには、エピタキシャル成長時に時間の経過に従
って不純物を混入する量を制御しなければならないから
である。
【０００５】しかも、このようにして製造された半導体
層２の不純物濃度の平面方向の濃度分布に均一性が欠け
るため、容量値に大きな固体差が発生する欠点もある。
この発明の目的は、容量値に固体差を発生させることが
なく、また製造方法も簡単な可変容量ダイオードの製造
方法を提案しようとするものである。
層２の不純物濃度の平面方向の濃度分布に均一性が欠け
るため、容量値に大きな固体差が発生する欠点もある。
この発明の目的は、容量値に固体差を発生させることが
なく、また製造方法も簡単な可変容量ダイオードの製造
方法を提案しようとするものである。
【０００６】
【課題を解決するための手段】この発明を両面電極型の
可変容量ダイオードに適用する場合には、基板の一方の
面に不純物濃度が均一な半導体層をエピタキシャル成長
法によって形成すると共に、この半導体層にイオン注入
法により不純物を注入する。イオン注入法によって不純
物を注入することにより半導体層には厚み方向にガウス
分布特性を持つ不純物濃度分布が形成される。
可変容量ダイオードに適用する場合には、基板の一方の
面に不純物濃度が均一な半導体層をエピタキシャル成長
法によって形成すると共に、この半導体層にイオン注入
法により不純物を注入する。イオン注入法によって不純
物を注入することにより半導体層には厚み方向にガウス
分布特性を持つ不純物濃度分布が形成される。
【０００７】この発明では、このガウス分布特性を利用
して超階段構造を得るように構成するものである。この
ために、この発明ではガウス分布特性の最大濃度位置ま
で半導体層の表面をエッチング除去し、半導体層の表面
に最大濃度面を露出させる。この最大濃度面に表面電極
を形成すると共に、基板の裏側に裏面電極を形成して可
変容量ダイオードを構成したものである。
して超階段構造を得るように構成するものである。この
ために、この発明ではガウス分布特性の最大濃度位置ま
で半導体層の表面をエッチング除去し、半導体層の表面
に最大濃度面を露出させる。この最大濃度面に表面電極
を形成すると共に、基板の裏側に裏面電極を形成して可
変容量ダイオードを構成したものである。
【０００８】この発明をプレーナ型の可変容量ダイオー
ドに適用する場合には、半絶縁基板の一方の面に比較的
不純物濃度が高い第１半導体層をエピタキシャル成長法
によって形成すると共に、この第１半導体層の上面に第
１半導体層より不純物濃度が低い第２半導体層を形成
し、この第２半導体層にイオン注入法によって不純物を
注入する。
ドに適用する場合には、半絶縁基板の一方の面に比較的
不純物濃度が高い第１半導体層をエピタキシャル成長法
によって形成すると共に、この第１半導体層の上面に第
１半導体層より不純物濃度が低い第２半導体層を形成
し、この第２半導体層にイオン注入法によって不純物を
注入する。
【０００９】イオン注入法により不純物を注入すること
により、第２半導体層内にはガウス分布特性を持つ不純
物の濃度分布を得ることができる。このガウス分布特性
の最大濃度位置を特定し、その厚み方向の位置までエッ
チングして第２半導体層の最大濃度面を表面に露出させ
る。この後、第２半導体層の一部を除去し、第１半導体
層の一部を露出させ、この第１半導体層の露出部分と、
第２半導体層の面に電極を形成してプレーナ型の可変容
量ダイオードを形成する。
により、第２半導体層内にはガウス分布特性を持つ不純
物の濃度分布を得ることができる。このガウス分布特性
の最大濃度位置を特定し、その厚み方向の位置までエッ
チングして第２半導体層の最大濃度面を表面に露出させ
る。この後、第２半導体層の一部を除去し、第１半導体
層の一部を露出させ、この第１半導体層の露出部分と、
第２半導体層の面に電極を形成してプレーナ型の可変容
量ダイオードを形成する。
【００１０】上述したように、この発明によれば半導体
層の内部に不純物濃度の超階段構造を得るためにイオン
注入法を用いたから、イオン注入法によれば面方向の不
純物濃度の均一性がよいため、静電容量値が均一に揃っ
た可変容量ダイオードを得ることができる。また、イオ
ン注入法によれば、不純物の注入量を精度よく制御する
ことができる。よって、ガウス分布特性も固体差なく均
一に揃えることができる。従って、電圧対静電容量比の
揃った可変容量ダイオードを容易に作ることができる利
点が得られる。
層の内部に不純物濃度の超階段構造を得るためにイオン
注入法を用いたから、イオン注入法によれば面方向の不
純物濃度の均一性がよいため、静電容量値が均一に揃っ
た可変容量ダイオードを得ることができる。また、イオ
ン注入法によれば、不純物の注入量を精度よく制御する
ことができる。よって、ガウス分布特性も固体差なく均
一に揃えることができる。従って、電圧対静電容量比の
揃った可変容量ダイオードを容易に作ることができる利
点が得られる。
【００１１】
【発明の実施の形態】図１にこの発明による可変容量ダ
イオードの製造方法によって両面電極型のショットキー
型可変容量ダイオードを製造する工程を示す。図１Ａに
示すように、基板１の一方の面にエピタキシャル成長法
によって半導体層２を形成する。基板１としてはＧａＡ
ｓから成る基板を用いることができる。従って、この基
板１の面に形成される半導体層２はＧａＡｓから成る半
導体層が成長形成される。半導体層２には、例えばシリ
コンのような不純物を１×１０15／cm3 程度の濃度で添
加されている。また半導体層２の厚みは、この例では0.
３８μm とした場合を示す。なお、基板１のシリコン濃
度はこの例では１×１０18／cm3 とした。
イオードの製造方法によって両面電極型のショットキー
型可変容量ダイオードを製造する工程を示す。図１Ａに
示すように、基板１の一方の面にエピタキシャル成長法
によって半導体層２を形成する。基板１としてはＧａＡ
ｓから成る基板を用いることができる。従って、この基
板１の面に形成される半導体層２はＧａＡｓから成る半
導体層が成長形成される。半導体層２には、例えばシリ
コンのような不純物を１×１０15／cm3 程度の濃度で添
加されている。また半導体層２の厚みは、この例では0.
３８μm とした場合を示す。なお、基板１のシリコン濃
度はこの例では１×１０18／cm3 とした。
【００１２】半導体層２が所定の厚み（0.３８μm ）ま
で成長した後、図１Ｂに示すように半導体層２に例えば
シリコンから成る不純物をイオン注入する。イオン注入
の条件としては、この例では加速電圧が１５０KeV ，イ
オンのドーズ量を２×１０13／cm2 とした。図２にイオ
ン注入時における加速電圧Ｖ1 ，Ｖ2 ，Ｖ3 …と、半導
体層２に形成されるイオン濃度の分布の関係を示す。図
から明らかなように、加速電圧Ｖが低い程注入されたイ
オンの停止位置は浅い位置に集中し、加速電圧Ｖが高く
なるに伴ってイオンの停止位置は深い位置に移動する。
イオンの停止位置の分散はガウス分布特性を呈する。ま
た、加速電圧Ｖが低い程イオンの停止位置の集中度が高
いことが解る。従って、この実施例では加速電圧ＶをＶ
＝１５０KeV に選定しイオンの注入を実施した。
で成長した後、図１Ｂに示すように半導体層２に例えば
シリコンから成る不純物をイオン注入する。イオン注入
の条件としては、この例では加速電圧が１５０KeV ，イ
オンのドーズ量を２×１０13／cm2 とした。図２にイオ
ン注入時における加速電圧Ｖ1 ，Ｖ2 ，Ｖ3 …と、半導
体層２に形成されるイオン濃度の分布の関係を示す。図
から明らかなように、加速電圧Ｖが低い程注入されたイ
オンの停止位置は浅い位置に集中し、加速電圧Ｖが高く
なるに伴ってイオンの停止位置は深い位置に移動する。
イオンの停止位置の分散はガウス分布特性を呈する。ま
た、加速電圧Ｖが低い程イオンの停止位置の集中度が高
いことが解る。従って、この実施例では加速電圧ＶをＶ
＝１５０KeV に選定しイオンの注入を実施した。
【００１３】図３はイオン注入後の半導体層２と基板１
の不純物濃度の分布を示す。図３において、１１は基板
１の不純物濃度、１２Ａ，１２Ｂ，１２Ｃはイオン注入
によって形成された半導体層２内の不純物濃度を示す。
１２Ａ，１２Ｂ，１２Ｃはイオン注入時のドーズ量の違
いによって発生する濃度の違いを示す。つまり、１２
Ａ，１２Ｂ，１２Ｃの順にドーズ量を大きくした場合を
示す。この点からドーズ量の違いによって濃度が最大と
なる深さ位置は変化しないことが解る。イオン注入後、
注入したイオンを活性化するために半導体層２に熱を加
え活性アニール処理を施す。
の不純物濃度の分布を示す。図３において、１１は基板
１の不純物濃度、１２Ａ，１２Ｂ，１２Ｃはイオン注入
によって形成された半導体層２内の不純物濃度を示す。
１２Ａ，１２Ｂ，１２Ｃはイオン注入時のドーズ量の違
いによって発生する濃度の違いを示す。つまり、１２
Ａ，１２Ｂ，１２Ｃの順にドーズ量を大きくした場合を
示す。この点からドーズ量の違いによって濃度が最大と
なる深さ位置は変化しないことが解る。イオン注入後、
注入したイオンを活性化するために半導体層２に熱を加
え活性アニール処理を施す。
【００１４】この発明では、イオン注入時に加速電圧Ｖ
を正確に規定して不純物濃度が最大になる深さ位置を特
定し、そのピーク濃度位置まで半導体層２をエッチング
除去する。つまり、図３に示すハッチングを付して示す
部分を除去する。エッチングにより残された半導体層を
図１Ｃに示すように符号２２を付して示す。基板１の面
に残された半導体層２２の表面はガウス分布特性のピー
ク点に相当する最大濃度の部分が露出される。
を正確に規定して不純物濃度が最大になる深さ位置を特
定し、そのピーク濃度位置まで半導体層２をエッチング
除去する。つまり、図３に示すハッチングを付して示す
部分を除去する。エッチングにより残された半導体層を
図１Ｃに示すように符号２２を付して示す。基板１の面
に残された半導体層２２の表面はガウス分布特性のピー
ク点に相当する最大濃度の部分が露出される。
【００１５】エッチング処理後に、基板１の裏側にオー
ミック電極４を被着形成（図１Ｄ）してオーミック処理
し、更に半導体層２２の上面にショットキー電極３を被
着して図１Ｅに示す可変容量ダイオードが完成する。シ
ョットキー電極３に負電位、オーミック電極４に正電位
を与えることにより半導体層２内に空乏層が形成され、
電極３と４の間に静電容量が構成される。
ミック電極４を被着形成（図１Ｄ）してオーミック処理
し、更に半導体層２２の上面にショットキー電極３を被
着して図１Ｅに示す可変容量ダイオードが完成する。シ
ョットキー電極３に負電位、オーミック電極４に正電位
を与えることにより半導体層２内に空乏層が形成され、
電極３と４の間に静電容量が構成される。
【００１６】図１に示したこの発明による可変容量ダイ
オードの製造方法を採ることにより、得られた可変容量
ダイオードの半導体層２２は図３に示したようにショッ
トキー電極３との接合面が最大不純物濃度となっている
ため、容量比を最大限に得ることができる。図４にその
様子を示す。図４は横軸にエッチング量、縦軸に印加電
圧ＯＶと６Ｖの容量比を採りエッチング量が異なる可変
容量素子を複数作って取得したデータである。この図４
から明らかなように、エッチング量を図３に示した不純
物濃度の最大値位置に合致させた場合に、容量比が最大
になることが解る。図５にイオン注入時における不純物
のドーズ量と加速電圧を変化させて作られた可変容量ダ
イオードの容量比の分布を示す。図５に示す曲線Ａは加
速電圧を１５０Ｋｅｖに設定し、ドーズ量を変化させて
作られた複数の可変容量ダイオードの容量比の分布をプ
ロットして求めた曲線、曲線Ｂは加速電圧を１００Ｋｅ
ｖに設定し、ドーズ量を変化させて作られた複数の可変
容量ダイオードの容量比の分布をプロットして求めた曲
線、曲線Ｃは加速電圧を２００Ｋｅｖに設定し、ドーズ
量を変化させて作られた可変容量ダイオードの容量比の
分布をプロットして求めた曲線である。容量比２の位置
に示した直線Ｄは従来の技術で得られる容量比の上限値
を示す。図５に示す集計の結果から加速電圧を１００〜
２００Ｋｅｖ付近に設定し、ドーズ量を（１〜４）×１
０13／ｃｍ2 の範囲に採ることにより従来の技術で得ら
れる容量比２より大きい容量比が得られることが解か
る。従って、この発明ではイオン注入時のドーズ量を
（１〜４）×１０13／ｃｍ2 に採る点を特徴とするもの
である。
オードの製造方法を採ることにより、得られた可変容量
ダイオードの半導体層２２は図３に示したようにショッ
トキー電極３との接合面が最大不純物濃度となっている
ため、容量比を最大限に得ることができる。図４にその
様子を示す。図４は横軸にエッチング量、縦軸に印加電
圧ＯＶと６Ｖの容量比を採りエッチング量が異なる可変
容量素子を複数作って取得したデータである。この図４
から明らかなように、エッチング量を図３に示した不純
物濃度の最大値位置に合致させた場合に、容量比が最大
になることが解る。図５にイオン注入時における不純物
のドーズ量と加速電圧を変化させて作られた可変容量ダ
イオードの容量比の分布を示す。図５に示す曲線Ａは加
速電圧を１５０Ｋｅｖに設定し、ドーズ量を変化させて
作られた複数の可変容量ダイオードの容量比の分布をプ
ロットして求めた曲線、曲線Ｂは加速電圧を１００Ｋｅ
ｖに設定し、ドーズ量を変化させて作られた複数の可変
容量ダイオードの容量比の分布をプロットして求めた曲
線、曲線Ｃは加速電圧を２００Ｋｅｖに設定し、ドーズ
量を変化させて作られた可変容量ダイオードの容量比の
分布をプロットして求めた曲線である。容量比２の位置
に示した直線Ｄは従来の技術で得られる容量比の上限値
を示す。図５に示す集計の結果から加速電圧を１００〜
２００Ｋｅｖ付近に設定し、ドーズ量を（１〜４）×１
０13／ｃｍ2 の範囲に採ることにより従来の技術で得ら
れる容量比２より大きい容量比が得られることが解か
る。従って、この発明ではイオン注入時のドーズ量を
（１〜４）×１０13／ｃｍ2 に採る点を特徴とするもの
である。
【００１７】図６はこの発明による製造方法によりプレ
ーナ型のショットキー型可変容量ダイオードを製造する
場合の実施例を示す。図６Ａに示すように、半絶縁基板
１の一方の面にエピタキシャル成長法により半導体層２
Ａと２Ｂを形成する。下側の半導体層２Ａは、例えばシ
リコンから成る不純物の濃度が１×１０18／cm3 で、厚
みが約１μm とされる。上側の半導体層２Ｂはシリコン
から成る不純物の濃度が１×１０15／cm3 で、厚みが約
0.３８μm とされる。
ーナ型のショットキー型可変容量ダイオードを製造する
場合の実施例を示す。図６Ａに示すように、半絶縁基板
１の一方の面にエピタキシャル成長法により半導体層２
Ａと２Ｂを形成する。下側の半導体層２Ａは、例えばシ
リコンから成る不純物の濃度が１×１０18／cm3 で、厚
みが約１μm とされる。上側の半導体層２Ｂはシリコン
から成る不純物の濃度が１×１０15／cm3 で、厚みが約
0.３８μm とされる。
【００１８】上側の半導体層２Ｂに図６Ｂに示すように
イオン注入法により、例えばシリコンイオンを注入す
る。この注入条件は加速電圧Ｖ＝１５０KeV,ドーズ量を
２×１０13／cm2 とする。イオン注入後、半導体層２Ｂ
を加熱し、活性化アニール処理を施す。イオン注入後、
半導体層２Ｂの表面をエッチングし、その表面に不純物
濃度の最大部分を露出させる（図６Ｃ）。
イオン注入法により、例えばシリコンイオンを注入す
る。この注入条件は加速電圧Ｖ＝１５０KeV,ドーズ量を
２×１０13／cm2 とする。イオン注入後、半導体層２Ｂ
を加熱し、活性化アニール処理を施す。イオン注入後、
半導体層２Ｂの表面をエッチングし、その表面に不純物
濃度の最大部分を露出させる（図６Ｃ）。
【００１９】半導体層２Ｂにマスクを被せ、そのマスク
を被せた部分を除いて半導体層２Ｂをエッチング除去
し、不純物濃度の高い半導体層２Ａを露出させる（図６
Ｄ）。露出された半導体層２Ａの面にオーミック電極５
を被着形成（図６Ｅ）し、更に半導体層２Ｂ上にショッ
トキー電極３を形成して図６Ｆに示すプレーナ構造の可
変容量ダイオードを得る。
を被せた部分を除いて半導体層２Ｂをエッチング除去
し、不純物濃度の高い半導体層２Ａを露出させる（図６
Ｄ）。露出された半導体層２Ａの面にオーミック電極５
を被着形成（図６Ｅ）し、更に半導体層２Ｂ上にショッ
トキー電極３を形成して図６Ｆに示すプレーナ構造の可
変容量ダイオードを得る。
【００２０】このプレーナ構造の場合も、電極３に負電
位、電極５に正電位を与えることにより、半導体層２Ｂ
内に空乏層が形成され、この空乏層により電極３と５の
間に静電容量が形成され、その印加電圧を変化させるこ
とにより静電容量を変化させることができる。なお、上
述の実施例では、基板１としてＧａＡｓを用いた場合を
説明したが、基板１をシリコン基板とすることができ
る。この場合には、基板１の上面に形成されるシリコン
から成る半導体層にリンをイオン化して注入すれば上述
と同様に可変容量ダイオードを作ることができる。
位、電極５に正電位を与えることにより、半導体層２Ｂ
内に空乏層が形成され、この空乏層により電極３と５の
間に静電容量が形成され、その印加電圧を変化させるこ
とにより静電容量を変化させることができる。なお、上
述の実施例では、基板１としてＧａＡｓを用いた場合を
説明したが、基板１をシリコン基板とすることができ
る。この場合には、基板１の上面に形成されるシリコン
から成る半導体層にリンをイオン化して注入すれば上述
と同様に可変容量ダイオードを作ることができる。
【００２１】また、本実施例はショットキー型の可変容
量ダイオードについて説明したが、ＰＮ接合の可変容量
ダイオードについてもこの発明による製造方法を利用出
来ることは容易に理解できよう。
量ダイオードについて説明したが、ＰＮ接合の可変容量
ダイオードについてもこの発明による製造方法を利用出
来ることは容易に理解できよう。
【００２２】
【発明の効果】以上説明したように、この発明によれば
不純物濃度の分布を超階段構造とするために、イオン注
入法を利用したから、エピタキシャル法により超階段構
造の不純物濃度の分布を形成する場合より製造が容易で
ある。また、不純物濃度の最大位置をイオン注入時の加
速電圧によって正確に規定することができるから、超階
段構造を容易に作ることができる。この結果、容量比が
大きい可変容量ダイオードを容易に作ることができる利
点が得られる。
不純物濃度の分布を超階段構造とするために、イオン注
入法を利用したから、エピタキシャル法により超階段構
造の不純物濃度の分布を形成する場合より製造が容易で
ある。また、不純物濃度の最大位置をイオン注入時の加
速電圧によって正確に規定することができるから、超階
段構造を容易に作ることができる。この結果、容量比が
大きい可変容量ダイオードを容易に作ることができる利
点が得られる。
【００２３】また、イオン注入法によれば面方向のイオ
ン注入密度も均一性がよい。このため、静電容量のバラ
ツキも小さくでき、静電容量値を揃えることができる。
また容量比のバラツキも小さく抑えることができる利点
が得られる。
ン注入密度も均一性がよい。このため、静電容量のバラ
ツキも小さくでき、静電容量値を揃えることができる。
また容量比のバラツキも小さく抑えることができる利点
が得られる。
【図１】この発明による可変容量ダイオードの製造方法
を説明するための工程図。
を説明するための工程図。
【図２】この発明による可変容量ダイオードの製造方法
に用いるイオン注入法によって形成される不純物濃度の
分布特性を説明するためのグラフ。
に用いるイオン注入法によって形成される不純物濃度の
分布特性を説明するためのグラフ。
【図３】この発明による可変容量ダイオードの製造方法
の特徴とする部分を説明するためのグラフ。
の特徴とする部分を説明するためのグラフ。
【図４】この発明による可変容量ダイオードの製造方法
において、エッチング量を変化させて作られた可変容量
ダイオードの容量比を説明するためのグラフ。
において、エッチング量を変化させて作られた可変容量
ダイオードの容量比を説明するためのグラフ。
【図５】この発明による可変容量ダイオードの製造方法
において、加速電圧とドーズ量を変化させて作られた可
変容量ダイオードの容量比の分布をプロットして求めた
曲線図。
において、加速電圧とドーズ量を変化させて作られた可
変容量ダイオードの容量比の分布をプロットして求めた
曲線図。
【図６】この発明による可変容量ダイオードの製造方法
をプレーナ型の可変容量ダイオードに適用した場合の工
程図。
をプレーナ型の可変容量ダイオードに適用した場合の工
程図。
【図７】従来の可変容量ダイオードの製造方法を説明す
るための図。
るための図。
１ 基板 ２，２Ａ，２Ｂ，２２ 半導体層 ３ ショットキー電極 ４ オーミック電極 ５ オーミック電極
Claims (3)
- 【請求項１】 基板の一方の面にエピタキシャル成長法
により半導体層を形成し、この半導体層の表面からイオ
ン注入法により不純物を注入して、上記半導体層の厚み
方向にガウス分布特性に従って変化する不純物濃度分布
を形成すると共に、この不純物濃度分布の最大濃度付近
までの深さ位置まで上記半導体層をエッチング除去し、
このエッチングにより形成された上記半導体層の最高濃
度を持つ面に表面電極を形成し、上記基板の裏面に裏面
電極を形成することを特徴とする可変容量ダイオードの
製造方法。 - 【請求項２】 基板の一方の面にエピタキシャル成長法
により不純物濃度が大きい第１半導体層を形成し、この
第１半導体層の上面に不純物濃度が小さい第２半導体層
を形成し、この第２半導体層にイオン注入法により不純
物を注入して、上記第２半導体層の厚み方向にガウス分
布特性に従って変化する不純物濃度分布を形成すると共
に、この不純物濃度分布の最大濃度付近までの深さ位置
まで上記第２半導体層をエッチング除去すると共に、上
記第２半導体層の一部を除去して上記第１半導体層を露
出させ、この第１半導体層の露出面と上記第２半導体層
の面の双方に電極を形成してプレーナ型の可変容量ダイ
オードを形成することを特徴とする可変容量ダイオード
の製造方法。 - 【請求項３】 請求項１又は２記載の可変容量ダイオー
ドの製造方法の何れかにおいて、上記イオン注入時のド
ーズ量を（１〜４）×１０13／ｃｍ2 に選定したことを
特徴とする可変容量ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31224596A JP3355334B2 (ja) | 1996-02-07 | 1996-11-22 | 可変容量ダイオードの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107096 | 1996-02-07 | ||
| JP8-21070 | 1996-02-07 | ||
| JP31224596A JP3355334B2 (ja) | 1996-02-07 | 1996-11-22 | 可変容量ダイオードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09275217A JPH09275217A (ja) | 1997-10-21 |
| JP3355334B2 true JP3355334B2 (ja) | 2002-12-09 |
Family
ID=26358084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31224596A Expired - Fee Related JP3355334B2 (ja) | 1996-02-07 | 1996-11-22 | 可変容量ダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3355334B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE511701T1 (de) | 2000-03-03 | 2011-06-15 | Nxp Bv | Verfahren zur herstellung einer schottky varicap diode |
| CA2483403A1 (en) | 2002-04-30 | 2003-11-13 | Jeffrey S. Flynn | High voltage switching devices and process for forming same |
-
1996
- 1996-11-22 JP JP31224596A patent/JP3355334B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09275217A (ja) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010041400A1 (en) | Angle implant process for cellular deep trench sidewall doping | |
| DE102016124207A1 (de) | Vergrabene isolierungsgebiete und verfahren zu deren bildung | |
| TWI673798B (zh) | 引入外延層場闌區的半導體元件 | |
| US5838027A (en) | Semiconductor device and a method for manufacturing the same | |
| US4362574A (en) | Integrated circuit and manufacturing method | |
| CA1144285A (en) | Ion implanted reverse-conducting thyristor | |
| JP3355334B2 (ja) | 可変容量ダイオードの製造方法 | |
| US5650335A (en) | Method of fabricating a semiconductor device including a process of adjusting fet characteristics after forming the fet | |
| NL8302383A (nl) | Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze. | |
| US4479830A (en) | Method of manufacturing a semiconductor device using epitaxially regrown protrusion as an alignment marker | |
| KR100332626B1 (ko) | 가변용량 다이오드 및 그 제조방법 | |
| JPH10200133A (ja) | 可変容量ダイオードの製造方法 | |
| KR100305674B1 (ko) | 가변용량 다이오드 및 그 제조방법 | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| JPS6361789B2 (ja) | ||
| JPS60189270A (ja) | 化合物半導体装置の製造方法 | |
| JP2808613B2 (ja) | 電界効果トランジスタ | |
| JP2709086B2 (ja) | 半導体装置の電極形成方法 | |
| JPH02219279A (ja) | 超階段型接合ダイオードの製造方法 | |
| JPS6092675A (ja) | 定電圧ダイオ−ド | |
| JPS63148684A (ja) | 超階段形バラクタダイオ−ド | |
| DE102020118404A1 (de) | Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren | |
| JPS5850409B2 (ja) | 砒化ガリウムエピタキシヤル薄層の製造方法 | |
| JPH04287978A (ja) | バラクタダイオード | |
| JP3041886B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020716 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |