JP2709086B2 - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JP2709086B2 JP2709086B2 JP20086788A JP20086788A JP2709086B2 JP 2709086 B2 JP2709086 B2 JP 2709086B2 JP 20086788 A JP20086788 A JP 20086788A JP 20086788 A JP20086788 A JP 20086788A JP 2709086 B2 JP2709086 B2 JP 2709086B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- carrier concentration
- contact resistance
- etching
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置と外部回路との電気的な接続を得
るために形成される半導体装置の電極形成方法に関す
る。
るために形成される半導体装置の電極形成方法に関す
る。
［従来の技術］ 一般に、半導体装置では、外部回路との電気的な接続
を得るために、半導体基板上の外部回路との接続部分に
接触抵抗の低いオーム性の電極金属が形成されることが
多い。半導体装置の素子性能はこの接触抵抗の値により
大きく影響を受けるため、この接触抵抗の値は小さいこ
とが望ましい。
を得るために、半導体基板上の外部回路との接続部分に
接触抵抗の低いオーム性の電極金属が形成されることが
多い。半導体装置の素子性能はこの接触抵抗の値により
大きく影響を受けるため、この接触抵抗の値は小さいこ
とが望ましい。
ところで、半導体と金属間の接触抵抗は、一般に、半
導体表面近傍のキャリヤ濃度が高くなるほど小さくな
る。たとえば「ガリウム・アーセナイド・プロセシング
・テクニックス，アーテック・ハウス1984年（Gallium
Arsenide Processing Techniques,ARTECH HOUSE 198
4）」の第229頁には、ラルフ・イー・ウイリアムス（Ra
lph E Williams）により、ガリウムヒ素（GaAs）の半導
体基板では第２図に示すような表面近傍のキャリヤ濃度
Ｎとこの半導体基板上に形成したオーミック電極の接触
抵抗Rcとの関係があることが報告されている。この第２
図からGaAs基板の表面近傍のキャリヤ濃度Ｎが小さくな
るにつれて接触抵抗Rcが増加していることが分かる。
導体表面近傍のキャリヤ濃度が高くなるほど小さくな
る。たとえば「ガリウム・アーセナイド・プロセシング
・テクニックス，アーテック・ハウス1984年（Gallium
Arsenide Processing Techniques,ARTECH HOUSE 198
4）」の第229頁には、ラルフ・イー・ウイリアムス（Ra
lph E Williams）により、ガリウムヒ素（GaAs）の半導
体基板では第２図に示すような表面近傍のキャリヤ濃度
Ｎとこの半導体基板上に形成したオーミック電極の接触
抵抗Rcとの関係があることが報告されている。この第２
図からGaAs基板の表面近傍のキャリヤ濃度Ｎが小さくな
るにつれて接触抵抗Rcが増加していることが分かる。
また、活性層を形成するために不純物イオンとしてシ
リコン（Si）イオンを注入したGaAs基板中のキャリヤ濃
度分布の一例を第３図に示す。この第３図において、曲
線h1はシリコンイオンを300KeVで注入したものの不純物
分布を示し、曲線h2はシリコンイオンを150KeVで注入し
たものの不純物分布を示す。上記第３図から分かるよう
に、キャリヤ濃度Ｎのピークは、シリコンイオンを注入
するエネルギの大小によって決まり、シリコンイオンの
注入エネルギが高くなるほど基板表面近傍のキャリヤ濃
度Ｎが小さくなる。
リコン（Si）イオンを注入したGaAs基板中のキャリヤ濃
度分布の一例を第３図に示す。この第３図において、曲
線h1はシリコンイオンを300KeVで注入したものの不純物
分布を示し、曲線h2はシリコンイオンを150KeVで注入し
たものの不純物分布を示す。上記第３図から分かるよう
に、キャリヤ濃度Ｎのピークは、シリコンイオンを注入
するエネルギの大小によって決まり、シリコンイオンの
注入エネルギが高くなるほど基板表面近傍のキャリヤ濃
度Ｎが小さくなる。
ところで、半導体基板に厚い活性層を必要とするよう
な半導体装置では、半導体基板に高いエネルギで不純物
イオンを注入するので、半導体基板表面のキャリヤ濃度
Ｎが小さくなり、外部回路との接続を得るために形成さ
れる電極金属との接触抵抗が大きくなってしまう。
な半導体装置では、半導体基板に高いエネルギで不純物
イオンを注入するので、半導体基板表面のキャリヤ濃度
Ｎが小さくなり、外部回路との接続を得るために形成さ
れる電極金属との接触抵抗が大きくなってしまう。
この接触抵抗を小さくするための手法としては、次の
ような方法が周知である。
ような方法が周知である。
方法Ｉ 半導体基板に高エネルギで不純物イオンを注入した
後、さらに比較的低エネルギで不純物イオンを再注入す
る方法。
後、さらに比較的低エネルギで不純物イオンを再注入す
る方法。
たとえば、300KeVでSiイオン注入したGaAs基板に、比
較的低い150KeVでSiイオンを再注入する。このようにす
れば、GaAs基板中では、第３図において曲線h3で示すよ
うなキャリヤ濃度分布が得られる。このキャリヤ濃度分
布からも分かるように、低エネルギでのSiイオンの再注
入により、GaAs基板と電極金属間の接触抵抗を低くする
ことができる。
較的低い150KeVでSiイオンを再注入する。このようにす
れば、GaAs基板中では、第３図において曲線h3で示すよ
うなキャリヤ濃度分布が得られる。このキャリヤ濃度分
布からも分かるように、低エネルギでのSiイオンの再注
入により、GaAs基板と電極金属間の接触抵抗を低くする
ことができる。
方法II 半導体基板全面にイオン注入を行ない、キャリヤ濃度
の小さい表面部分をエッチングにより除去する方法。
の小さい表面部分をエッチングにより除去する方法。
たとえば、300KeVでSiイオン注入を行なったGaAs基板
の表面近傍の低キャリヤ濃度部分を、エッチングによ
り、たとえば第４図に斜線を付して示すように除去する
と、GaAs基板の表面部分に高キャリヤ濃度部が露出す
る。よって、この高キャリヤ濃度部が露出したGaAs基板
にオーミック電極を形成することにより、低接触抵抗を
得ることができる。
の表面近傍の低キャリヤ濃度部分を、エッチングによ
り、たとえば第４図に斜線を付して示すように除去する
と、GaAs基板の表面部分に高キャリヤ濃度部が露出す
る。よって、この高キャリヤ濃度部が露出したGaAs基板
にオーミック電極を形成することにより、低接触抵抗を
得ることができる。
［発明が解決しようとする課題］ ところで、上記従来の方法I.では、不純物イオンを高
いエネルギと低いエネルギとで２回半導体基板に注入し
なければならないので、半導体装置の生産性およびコス
ト面で不利であるという問題があった。
いエネルギと低いエネルギとで２回半導体基板に注入し
なければならないので、半導体装置の生産性およびコス
ト面で不利であるという問題があった。
また、上記従来の方法II.では、厚い活性層を得るた
めに高エネルギで不純物イオンを注入したにもかかわら
ず、不純物イオン注入後の半導体基板表面全面をエッチ
ングすることで、活性層の厚さが薄くなってしまうとい
う問題があった。
めに高エネルギで不純物イオンを注入したにもかかわら
ず、不純物イオン注入後の半導体基板表面全面をエッチ
ングすることで、活性層の厚さが薄くなってしまうとい
う問題があった。
本発明の目的は、活性層の厚みが厚く、しかも半導体
基板と電極金属間の接触抵抗が低い半導体装置を低コス
トで効率よく製造することのできる半導体装置の電極形
成方法を提供することである。
基板と電極金属間の接触抵抗が低い半導体装置を低コス
トで効率よく製造することのできる半導体装置の電極形
成方法を提供することである。
［課題を解決するための手段］ このため、本発明は、半導体基板表面に不純物イオン
注入により形成した活性層の必要部分をマスクして他の
部分をエッチングにより除去した後、残った活性層の電
極形成箇所を途中までエッチングにより除去し、この活
性層のエッチング部分にオーミック電極を形成する半導
体装置の電極形成方法であって、上記活性層とオーミッ
ク電極との間の所望の接触抵抗の大きさを定めておき、
上記オーミック電極を構成する金属および上記活性層の
材料によって決まる上記活性層のキャリヤ濃度と上記接
触抵抗との関係に基づいて、予め定めた上記所望の接触
抵抗を得るために必要なキャリヤ濃度を決定し、上記半
導体基板、不純物イオン、不純物イオンの注入条件によ
り決まる上記半導体基板表面からの距離とキャリヤ濃度
との関係に基づいて、上記必要なキャリヤ濃度を得るた
めの上記活性層のエッチング深さを決定した後、この決
定したエッチング深さまで上記電極形成箇所をエッチン
グにより除去することを特徴としている。
注入により形成した活性層の必要部分をマスクして他の
部分をエッチングにより除去した後、残った活性層の電
極形成箇所を途中までエッチングにより除去し、この活
性層のエッチング部分にオーミック電極を形成する半導
体装置の電極形成方法であって、上記活性層とオーミッ
ク電極との間の所望の接触抵抗の大きさを定めておき、
上記オーミック電極を構成する金属および上記活性層の
材料によって決まる上記活性層のキャリヤ濃度と上記接
触抵抗との関係に基づいて、予め定めた上記所望の接触
抵抗を得るために必要なキャリヤ濃度を決定し、上記半
導体基板、不純物イオン、不純物イオンの注入条件によ
り決まる上記半導体基板表面からの距離とキャリヤ濃度
との関係に基づいて、上記必要なキャリヤ濃度を得るた
めの上記活性層のエッチング深さを決定した後、この決
定したエッチング深さまで上記電極形成箇所をエッチン
グにより除去することを特徴としている。
［作用］ 半導体基板表面のイオン注入により形成した活性層
は、その電極形成箇所が所望の接触抵抗に基づいて決定
されたキャリヤ濃度を有する深さまでエッチングされ
る。
は、その電極形成箇所が所望の接触抵抗に基づいて決定
されたキャリヤ濃度を有する深さまでエッチングされ
る。
［発明の効果］ 本発明によれば、半導体基板表面の活性層をイオン注
入により形成し、活性層の電極形成箇所を所望の接触抵
抗に基づいて決定されたキャリヤ濃度を有する深さまで
エッチングするもので、活性層はその電極形成部分以外
の部分がエッチングされず活性層の厚みも厚くなり、ま
た、不純物イオン注入により表面に活性層を形成した
後、電極形成箇所をエッチングすればよいので、不純物
イオン注入工程が少なく、半導体装置を低コストで効率
よく製造することができ、併せて、活性層の電極形成箇
所と電極との間の接触抵抗を所望の低い値とすることが
できる。
入により形成し、活性層の電極形成箇所を所望の接触抵
抗に基づいて決定されたキャリヤ濃度を有する深さまで
エッチングするもので、活性層はその電極形成部分以外
の部分がエッチングされず活性層の厚みも厚くなり、ま
た、不純物イオン注入により表面に活性層を形成した
後、電極形成箇所をエッチングすればよいので、不純物
イオン注入工程が少なく、半導体装置を低コストで効率
よく製造することができ、併せて、活性層の電極形成箇
所と電極との間の接触抵抗を所望の低い値とすることが
できる。
［実施例］ 以下、添付の図面を参照して本発明の実施例を説明す
る。
る。
表面全面に不純物イオンとしてSiイオンを注入して活
性層を形成したGaAs基板を有する半導体装置に本発明を
適用した実施例について第１図（ａ）ないし第１図
（ｆ）により説明する。
性層を形成したGaAs基板を有する半導体装置に本発明を
適用した実施例について第１図（ａ）ないし第１図
（ｆ）により説明する。
先ず、第１図（ａ）に示すように、不純物イオンとし
てSiイオンをGaAs基板１の全面に注入し、GaAa基板１の
全面に活性層２を形成する。この活性層２の半導体装置
を構成する部分のみを、第１図（ｂ）に示すように、た
とえばレジスト，SiO2，およびSi3N4等のマスク３によ
りマスクする。そして、第１図（ｃ）に示すように、上
記マスク３でマスクされた以外の活性層２を、エッチン
グにより除去する。
てSiイオンをGaAs基板１の全面に注入し、GaAa基板１の
全面に活性層２を形成する。この活性層２の半導体装置
を構成する部分のみを、第１図（ｂ）に示すように、た
とえばレジスト，SiO2，およびSi3N4等のマスク３によ
りマスクする。そして、第１図（ｃ）に示すように、上
記マスク３でマスクされた以外の活性層２を、エッチン
グにより除去する。
次いで、第１図（ｄ）に示すように、上記エッチング
後に残された活性層２上のマスク３を部分的に除去して
窓４を開け、この窓４を通して、その下の活性層２をキ
ャリヤ濃度が高い層に達するまで、エッチングする。
後に残された活性層２上のマスク３を部分的に除去して
窓４を開け、この窓４を通して、その下の活性層２をキ
ャリヤ濃度が高い層に達するまで、エッチングする。
このエッチングにより形成された活性層２の凹部に、
第１図（ｅ）に示すように、たとえばNi/AuGeオーミッ
ク電極５を形成した後、マスク３を除去する。以上の工
程により形成去れた半導体装置の平面図を第１図（ｆ）
に示す。
第１図（ｅ）に示すように、たとえばNi/AuGeオーミッ
ク電極５を形成した後、マスク３を除去する。以上の工
程により形成去れた半導体装置の平面図を第１図（ｆ）
に示す。
このようにすれば、オーミック電極５がGaAs基板１の
活性層２のキャリヤ濃度が高い深さ位置にて活性層に接
触するので、オーミック電極５と活性層２との接触抵抗
が大幅に低下する。
活性層２のキャリヤ濃度が高い深さ位置にて活性層に接
触するので、オーミック電極５と活性層２との接触抵抗
が大幅に低下する。
上記実施例では、GaAs基板１の活性層２の表面のキャ
リヤ濃度は５×1015cm3であるが、0.15μｍの深さでは
キャリヤ濃度は１×1017cm3であり、活性層２の表面か
ら深さ0.15μｍの位置では、キャリヤ濃度は表面の20倍
となった。このため、GaAs基板１の活性層２の表面にオ
ーミック電極５を形成した場合の接触抵抗は103Ω・cm2
であったものが、上記実施例では、２×105Ω・cm2と1/
50に低減された。
リヤ濃度は５×1015cm3であるが、0.15μｍの深さでは
キャリヤ濃度は１×1017cm3であり、活性層２の表面か
ら深さ0.15μｍの位置では、キャリヤ濃度は表面の20倍
となった。このため、GaAs基板１の活性層２の表面にオ
ーミック電極５を形成した場合の接触抵抗は103Ω・cm2
であったものが、上記実施例では、２×105Ω・cm2と1/
50に低減された。
上記では、GaAs基板に不純物イオンとしてSiイオンを
注入する実施例について説明したが、Si基板,GaP基板等
の半導体基板材料を用い、ｎ型およびｐ型用の不純物イ
オンを注入することにより活性層を形成するものにも本
発明を適用することができる。
注入する実施例について説明したが、Si基板,GaP基板等
の半導体基板材料を用い、ｎ型およびｐ型用の不純物イ
オンを注入することにより活性層を形成するものにも本
発明を適用することができる。
本発明はホール素子，トランジスタあるいは集積回路
等のプロセス技術に適用することができる。
等のプロセス技術に適用することができる。
第１図（ａ），第１図（ｂ），第１図（ｃ），第１図
（ｄ），第１図（ｅ）および第１図（ｆ）はそれぞれ本
発明に係る半導体装置の電極形成方法の一実施例の電極
形成工程の説明図、 第２図はキャリヤ濃度と接触抵抗との関係を示す説明
図、 第３図はイオン注入によるキャリヤ濃度の説明図、 第４図は半導体基板の活性層を一部エッチングした後の
キャリヤ濃度分布の説明図である。 １……GaAs基板、２……活性層、３……マスク、４……
窓、５……オーミック電極（金属電極）。
（ｄ），第１図（ｅ）および第１図（ｆ）はそれぞれ本
発明に係る半導体装置の電極形成方法の一実施例の電極
形成工程の説明図、 第２図はキャリヤ濃度と接触抵抗との関係を示す説明
図、 第３図はイオン注入によるキャリヤ濃度の説明図、 第４図は半導体基板の活性層を一部エッチングした後の
キャリヤ濃度分布の説明図である。 １……GaAs基板、２……活性層、３……マスク、４……
窓、５……オーミック電極（金属電極）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 進 京都府長岡京市天神２丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 昭62−104176（ＪＰ，Ａ) 特開 昭61−164271（ＪＰ，Ａ) 特公 昭50−30426（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】半導体基板表面に不純物イオン注入により
形成した活性層の必要部分をマスクして他の部分をエッ
チングにより除去した後、残った活性層の電極形成箇所
を途中までエッチングにより除去し、この活性層のエッ
チング部分にオーミック電極を形成する半導体装置の電
極形成方法であって、 上記活性層とオーミック電極との間の所望の接触抵抗の
大きさを予め定めておき、 上記オーミック電極を構成する金属および上記活性層の
材料によって決まる上記活性層のキャリヤ濃度と上記接
触抵抗との関係に基づいて、予め定めた上記所望の接触
抵抗を得るために必要なキャリヤ濃度を決定し、 上記半導体基板、不純物イオン、不純物イオンの注入条
件により決まる上記半導体基板表面からの距離とキャリ
ヤ濃度との関係に基づいて、上記必要なキャリヤ濃度を
得るための上記活性層のエッチング深さを決定した後、 この決定したエッチング深さまで上記電極形成箇所をエ
ッチングにより除去することを特徴とする半導体装置の
電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20086788A JP2709086B2 (ja) | 1988-08-09 | 1988-08-09 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20086788A JP2709086B2 (ja) | 1988-08-09 | 1988-08-09 | 半導体装置の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0247869A JPH0247869A (ja) | 1990-02-16 |
| JP2709086B2 true JP2709086B2 (ja) | 1998-02-04 |
Family
ID=16431544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20086788A Expired - Fee Related JP2709086B2 (ja) | 1988-08-09 | 1988-08-09 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2709086B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117673129A (zh) * | 2022-08-31 | 2024-03-08 | 华为技术有限公司 | 一种制备半导体器件的方法和装置以及半导体器件 |
-
1988
- 1988-08-09 JP JP20086788A patent/JP2709086B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0247869A (ja) | 1990-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0181091B1 (en) | Schottky gate field effect transistor and manufacturing method thereof | |
| CA1082373A (en) | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps | |
| EP0303248A2 (en) | Method of forming a mask pattern and recessed-gate MESFET | |
| US4473941A (en) | Method of fabricating zener diodes | |
| EP0305975B1 (en) | Compound semiconductor mesfet | |
| US4804635A (en) | Method of manufacture of galluim arsenide field effect transistors | |
| JP2562840B2 (ja) | 電界効果トランジスタ | |
| JPS582076A (ja) | シヨツトキダイオ−ドの製造方法 | |
| US4119446A (en) | Method for forming a guarded Schottky barrier diode by ion-implantation | |
| JP2709086B2 (ja) | 半導体装置の電極形成方法 | |
| JPS58197825A (ja) | 半導体保護層形成方法 | |
| US4936781A (en) | Method of fabrication of a P+nn+ diode and of a bipolar transistor incorporating this diode utilizing the effect of neutralization of donor atoms by atomic hydrogen | |
| JPS60106142A (ja) | 半導体素子の製造方法 | |
| US5508210A (en) | Element isolating method for compound semiconductor device | |
| JPS60193371A (ja) | 半導体装置の製造方法 | |
| US6902992B2 (en) | Method of fabricating semiconductor device having semiconductor resistance element | |
| JP2664527B2 (ja) | 半導体装置 | |
| EP0157780B1 (en) | High density mosfet with field oxide aligned channel stops and method of fabricating the same | |
| JPH02302046A (ja) | 自己整合形トランジスタの製造方法 | |
| KR100231603B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH05182977A (ja) | 半導体装置の製造方法 | |
| JPH01204476A (ja) | 半導体装置及びその製造方法 | |
| JPH02250334A (ja) | 半導体装置及びその製造方法 | |
| JPH0478034B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |