JPS58197825A - 半導体保護層形成方法 - Google Patents

半導体保護層形成方法

Info

Publication number
JPS58197825A
JPS58197825A JP58073697A JP7369783A JPS58197825A JP S58197825 A JPS58197825 A JP S58197825A JP 58073697 A JP58073697 A JP 58073697A JP 7369783 A JP7369783 A JP 7369783A JP S58197825 A JPS58197825 A JP S58197825A
Authority
JP
Japan
Prior art keywords
layer
region
substrate
mesa
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58073697A
Other languages
English (en)
Other versions
JPH0251265B2 (ja
Inventor
マイケル・ジ−・アドラ−スタイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JPS58197825A publication Critical patent/JPS58197825A/ja
Publication of JPH0251265B2 publication Critical patent/JPH0251265B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、半導体構造を製造する方法に関し、更に詳細
には半導体構造の活性領域内に形成される露出された接
合を保護する方法に関するっ（背景技術） 当該技術分野において周知の如く、半導体構造の活性領
域内に形成された窯出接合を周囲の空気又は汚染物質か
ら保護して、構造の電気的特性が変化しないように、又
は、その構造体内に形成されたテバイスが故障しないよ
うにすることが望ましい、特に表面りに存在する空気又
は汚染物質粒子が表面に電荷を発生させろ、その表面の
電荷か露出された接合間に短絡回路を形成する。その接
合に保護を与えろ１つの方法は接合の露出された表面ト
に不活性層（不動態化層）を被着させることである。こ
の従来技術は著しい不利益をもたらｊ、、そＱ）理由は
、半導体σ）表面部分上に不活性層を被着させろことに
よって、そ０９層の形成中に半導体表面上に存在する空
気又１工汚染粒子が半導体表面と被着された不活性１−
との間に捕捉されろ。
その捕捉された空気又は汚染粒子°が接合間に短絡回路
乞形成する表面電荷を発生させる。
ある生得体材料１例えばガリウム砒素（ＧａＡｓ）から
成る活性領域か粒子、例えばプロトン（Ｈ＋）又は酸素
イオン（０）（７）イオン打込みによって半絶縁性にな
ることもまた知られている。結晶の一部に粒子をイオン
打込みすることによってその部分が半絶縁性になること
には２つの明確な物理的メカニズムがある。その１つは
、結晶の格子構造への粒子の衝撃の効果であって、高エ
ネルギ粒子衝撃が格子構造にダメージを与えその電気伝
導性を減少させる。第２のメカニズムは過剰即ち自由電
子に対する打ち込まれた粒子σ）影響であって。
０＋等の打ち込まれた粒子が過剰即ち自由電子と結合す
るキャリア捕捉場所として作用し正味零電荷とする。こ
うして接合の島田された領域１１半絶縁性となり活性領
域の他の部分から電気的に分離されろ。こうして形成さ
れた半絶縁領域の空気又は汚染物質に対する露出はその
活性領域の他の電気的に分離された部分の電気的特性に
影響を与えず、テ°゛バイスの１つσ）故障原因をほぼ
防止することかできる。一般に１〜２ミクロンの深の打
ち込みが尚エネルギ・イオ／・ビーム（即ち、１０電子
ボルトよりも大きなエネルギを有するビーム）によって
行なわれろ、メサ形半導体σ〕活性領域を半絶縁にする
従来の方法は、一般に次σ）ようなステップを含んでい
７．）、３即ち、基板の１表面上に複数の第１コンタク
トを形成し、その基板の反対表面ヒに活性層を形成し、
その活性層上に複数の同様なホトレジスト領域を設けろ
ことによって活性層を選択的にマスクし、その各領域が
基板の反対側の表面上の第１コンタクトの対応するもの
と位置が合せられ、次に活性層σ）マスクされない部分
に粒子が打ち込まれてそσ）マスクされない部分のすべ
てが半絶縁性になる。この時活性層上に支持層が形成さ
れ、選択された位置の基板がエツチングされて半絶縁表
面部分を有するメサ形半導体か供給される。この従来技
術はいくつかの応用において有効であるけれども、ホト
レジスト層のパターン化のステップ、ａち活性層上に複
数のホトレジスト領域を設は頂部コンタクトと位置合せ
することが、パター／・マスクと頂部コンタクトとの前
面及び後面の位置合せを必要とするっこの位置合せのス
テップが難しいステップで、処理時間を増加させデバイ
スの歩留りを低下させる。更に、活性領域の打ち込みビ
ームによる最大透入深さは一般に１〜２ミクロン程度で
、これは高周波半導体についての薄い活性層（１〜２ミ
クロン）を半絶縁にするには充分であるが、低周波デバ
イスについてσ）より厚い活性層領域（６〜６ミクロン
）を半絶縁にするには不充分である。
（発明の概要） 本発明によれば、半絶縁ｌ保護ｒ―が、メサ形結晶の半
導体構造内の接合の周辺部から形成されるう頂部コンタ
クト電、極がエツチング・マスクとして使用され、その
構造の選択された部分がエツチングされ傾斜側壁を有す
るメサ形半導体を形成″′ｆる、こσ）ようにして形成
されたメサ形半導体構造はｌｊｔ部コンタクトの周辺を
越えて伸びる露出された接合周辺部乞有する。この頂部
コンタクト電極は次に打ち込みマスクとして使用され、
奏→≠−＃−臓出された周辺接合部に粒子が打ち込まれ
る。
こθ）ようにし−（打ち込まれた部分の導電度は低下し
、保護層を供給する。このような構成によって。
活性接合部は半絶縁性になる、その理由１ま、外部周辺
接合表面部分シエ粒子によって打ち込みされ。
半導体の結晶粒子かダメージケ受け、それによつ−（表
面部分の導電度が低下するからであるう更に。
頂部コンタクトをエツチング拳マスク及び打ち込みマス
クσ）両方として使用することによって、打ち込みマス
クとエツチング・マスクσ）前後面σ）位置合せが不要
になり、自己不活性化メサ形構造の組立てが簡単になる
。
本発明の更に別の特徴によれば、第１領域及び第２領域
を有する材料の選択部分から！保護層を　・形成−ｒる
方法を工１選択した第１及び小２偵域乞エツチ／ダして
第１饋域σ〕周辺に伸びろ第２領域を為出し、第１領域
σ）一部をマスクし、ｉＩ出された第２領域の延長した
部分及び第１領域σ）マスクされない部分に粒子を打ち
込み、そσ〕打ち込んだ領域σ〕導電度を減少させろ、
ステップを含む、第２領域の露出された表面に打麩フ込
みする構成によって、第２ＶＡ域のあらゆる厚さの部分
の導電度が低下する。更に、材料の表面部分を低い導電
性の保護層に変換することによって、その材料−ヒに存
在−「ろあらゆる表面汚染物質１工、減少した導電度の
保護層によって与えられる材料の保護を低下させない。
（実施例σ）説明） 本発明を以下実施例に従って詳細に説明する。
本発明の教示に従って保護層に変換された表面部分を有
する複数の半導体デバイスの構造を第１〜６図Ｑ）断面
図に関連して述べる。最初に第１図を参照すると、薄く
された基板１２、ここではＮ＋＋をドーグしたガリウム
砒素（ＧａＡｓ）’＆含むウェハ１０が示され、該基板
１ま底面に活性層１４．ここではＮ形のエピタキシャル
成長したＧａＡｓσ）半導体層を有する。活性層１４は
・、ダイオードに対する所望の電気的特性によって多く
の異なったドーピング濃度プロファイルの１つを有する
ことができろ。ここでは１例えば木甲神許第４，１６０
．９９２号（１９７９年７月１０日）に記載されるドー
ピング嬢度グロファイルが使用される。接合１５が活性
層１４と第１金属層１６（ここでは白金Ｐｔ）とＱ）間
に形成され、活性層１４σ）表面にスパッタされて１０
０〜２００オングストローム（Ａ）の範囲θ）厚さにな
る。白金層１６の上には第２金属層１８（ココテ’ｔｌ
ｆ　タｙＴｉ）が１０００〜２００ＯＡ（７）範囲の厚
さにスパッタされる。電気的にそして熱的に島い伝導性
層２０（ここでシ工金Ａｕ）が層１８の上に１０００〜
２００ＯＡの厚さで蒸着される。
次に、第２の電気的にそして熱的に伝導性の層２２（こ
こで１工金）が第１の層２０の上に１２〜２゜ミクロン
σ〕厚さでメッキされる。この層２２１メサ・エツチン
グの間ウェハに対する支持を提供し、組立て及びダイス
の後を１個々のメサ形ダイオード５０σ）ためσ）ヒー
トシンク及び電気的コンタクトとして作用する。丁員部
コンタクト２４（ここで（１金）ｋ’！、Ｍｊ知０）ホ
トレジスト・マスク及び金メツキ技術を使用して基板１
２の上側表面上に形成される。頂部コンタクト２４はエ
ツチング・マスク！ として使用され、メサ形ダイオード６ｏが形成さ　　　
　　　１れろ基板１２の範囲を画定する。
第２図馨参照すると、複数のメサ形ダイオード６０が示
され該ダイオードは基板１２の選択された部分から形成
される。基板１２の上側に形成される頂部コンタクト２
４は、前述の如く、基板１２のエツチングのためのエツ
チング・マスクラ供給する。等方性の化学的基板エツチ
ング剤、ここでは硫酸（）１．ｓｏ）、過酸化水素（Ｈ
２０□）、及び水、、４ の３：１：１の比率の溶液が、基板１２σ）上側表面の
マスクされない部分と接触し、基板σ）選択された部分
２８がエツチングされて広がった側壁１５を有する複数
のメサ形ダイオード６０を供給する。
ウェハ１０は化学的エツチング剤の槽（図示せず）の中
に配置され、該エツチング剤によって図示σ）如く基板
１２のマスクされない部分２８が除去されろ。基板１２
の部分２８は、メサ形ダイオード６０が延長￥ろベース
領域２９を有する広がった側壁１５を設けるまでエツチ
ング剤一ろ。各延長したベース領域２９は活性層１４の
一部とエツチングされた基板１２の一部を含んでいる。
接合１６は頂部コンタクトの周囲を越えて伸びる露出さ
れた周辺接合部１５′を有する。各延長したベース領域
２９及び露出された周辺接合部１６′ハメサ形ダイオー
ド５０上に形成された対応する頂部コンタクト２４０円
周を越えて伸びている。各メサ形ダイオード３０は、ベ
ース部５１を形成する活性層１４及び露出された周辺接
合部１′５′を含むベース部６１の直径が対応する頂部
コンタクト２４の直径よりも太ぎくなろよ゛うに形成さ
れろということを注目すべきである。エッチノブ処理は
後述する技術によってモニタされ、基板１２の選択され
た部分２８か充分にエツチングされる時点が決定さＪし
て図示！／）如く延長したベース領域が供給される。
そのよ５なメサ形ダイオードの形成をモニタする１つ０
）技術は、形成されるに従ってそのメサ形ダイオード６
０の１又はそれ以上のキャパシタンス値がモータされ、
所定のキャパシタンス値が得られる造石なわれる。メサ
形ダイオード５０の形成をモニタする他σ）技術は、頂
部コンタクト側（第２Ａ図）から適当な顕微鏡（図示せ
ず）を通して観察し、ベース領域６１の直径が所定の直
径にな　′つたことを監視する方法である。後述する如
く。
メサ形ダイオードの活性層１４の後続の望ましい打ち込
みを保証するために、活性１１ｉ＃１４は頂部コンタク
ト２４０円周２越えて、第５図に関連して説明する打ち
込み段階の間頂部コンタクト２４が活性層１４をマスク
しないようにしなければならない、 ここで、第２Ａ図を参照すると、基板の一部は。
メサ形ダイオード６００ペース６１が活性層１４の金属
層１６の連続する部分で申り囲まれ、露出した周辺接合
部１５′が頂部コンタクト２４０周辺を越えて伸びるま
でエツチングされる。
第６図において、メサ形ダイオード６０のウェハ１０は
、延長したベース領域２９０表面部分と前もって露出し
た周辺接合部ｉ′５’ｖ供給する半導体部分とから保護
層６２を形成するために適当な装置（図示せず）の中に
配置される。ここで、メサ形ダイオードろ０の表面部を
保護層６２に変換する望ましい方法は、メサ形ダイオー
ド６０をイオン打ち込み装置（図示せず）の中に配！＋
ｆ　Ｌ　、プロトノ（Ｈ＋）又は酸素イオン（０＋）等
のイオン打ぢ込み粒子流５７をメサ形ダイオード６０の
延長した部分２９０表面に打ち込む、ステップを含み。
その粒子流ろ７はウェハ１００〕表面にある入射角、こ
こで１１泊部コンタクト２４０表面に垂直に向けられろ
、その粒子１１頂部コンタクト２４によってマスクされ
たメサ形ダイオード５００部分には打ち込まれない、こ
うして頂部コンタクト２４はイオン打込み中打ち込みマ
スクとして作用し保護層を形成する。前もって供給され
た露出周辺接合部された接合部１６“をもたらす。この
結晶格子構造ダメージは保護層５２の導電性ケ低下させ
る。更に、ダメージを受けた格子構造へ埋められた例え
ばＯ＋粉粒子、格子ダメージの結果として発生されろ自
由キャリア又は結晶中にそれまでに存在する過剰電子の
いずれに対してもキャリア捕捉（トラップ）場所を提供
する。これらの捕捉場Ｆ９Ｔは更に格子構造の導電性を
低下させる。一般に、格子構造にダメージを与える程に
達しないエネルギを有する粒子を打ち込むことによって
、また５打ち込み後ダメージを受けた構造をアニールし
てそのダメージを回復させることによって達成されるよ
うなダメージを受けてない格子構造にトラップを与えて
導電性の低下した保護層６２が供給される。
更に５粒子を打ち込むことによってキャリア・トラップ
σ）ないダメージを受けｆこ格子構造を生じさせ、同様
に保護層６２を供給する領域の４宙性を低下させろ、そ
のような保護層５２を設けるには一般に０，２５〜１．
０ミクロンの深さの打ち込みで充分である。
ここで、第４図を参照すると、接合１６１工、Ｎ形のド
ープされた領域１４とショットキ・バリア・コンタクト
１６′（ここでは金属層１６σ）一部）とによって与え
られろ。このタイプのダイオード構造はしばしばショッ
トキ・バリア・ダイオードと呼ばれろ。このダイオード
１１Ｎ形領域１４の小さい部分に限定されバリ７嗜コン
タクト表面１６′で終丁する高電界強度領域６９を供給
する。メサ形ダイオード５０の打ち込まれた表面部分か
ら形成されろ保護層ろ２（工、高電界領域が含まれろＮ
形材料から成る変換された露出周辺接合部１５′ヲ供給
するっ 第５Ａ図及び第５Ｂ図は、他のダイオード活性領域構造
を示し、これｈはダブル・ドリフトｅダイオード（第５
Ａ図）及びシングル拳ドリフト・ダイオード６０“（第
５Ｂ図）と呼ばれる。ダブル・ドリフト・ダイオード６
０′１まＰ＋＋形ドープ層４１゜Ｐ形ドープ層４２及び
その上に形成されたＮ形ドープ層４４を含む５層４２．
４４の境界は接合４６を形成する。そσ）接合４５１″
Ｓ、変換された露出周辺接合部４ろ“ケ供給する、最も
商い電界の領域１工接合４３０領域にほぼ限定されろ、
保護層６２′はＰ形材料４２及び１く形材料４４０表面
部分から形成され、変容′ｔされた露出周辺接合部４３
′、即ち高電界領域なメサ形ダイオード６０の内部に対
しｔ気的に分離する。シングル・ドリフト構造６０“（
第５Ｂ図）は、薄いＰ　形層４６とその上に形成される
Ｎ形／ｉ４８とから成り１層４６．４８は接合４７を形
ｌｊ′ｙ、−ｉ−石、接合４７はあらかじめ変換された
＾出筒辺接合部４７′ヲ供給する。ここでも高電界強度
は接合４７の領域にほぼ限定されろ。保護層３２“もま
た層４６及び４８の表面部分から与えられ、変換された
施用周辺接合部４７′を限定し。
故に高電界領域をメサ形ダイオード５０“の内部に限定
する。
延長したベース部２９に含まれろ活性層１４０表面部分
は半絶縁にされる。従来は、これに反して活性層の深部
が半絶縁にされた。このように接合部が奥出されその奥
出された接合領域が保護層に変換される。不活性化する
本発明の技術は打ち込みσ）深さに制限されない。従っ
て、従来技術と異なり、より低い周波数のより厚い層に
対しても同様に使用することがでとる。
本発明を好適実施例に従って説明したが１本発明はこの
実施例に限定されることなく他の実施例に適用されるこ
とは当業者には明らかである。
【図面の簡単な説明】
第１〜６図はメサ形ダイオードの延長された表面部分に
半絶縁Ｉ＠ヲ有するメサ形ダイオードの製造σ）ステッ
プを示す一連の断面図で、第２図は第２Ａ図の＃２−２
からＱ）断面図である。 第２Ａ図１工第２図に示す工程のメサ形ダイオードの上
面図であるっ 第４図は第６図に示すような活性層によって供給されろ
接合の詳細図である。 第５Ａ、５Ｂ図は別σ〕型式の活性層によって供給され
ろ接合の詳細図である。 （符号説明） １０：１クエハ、　１２：基板、　１６：接合。 １４：活性層、　　１６．１８：金属層、　　２４：頂
部コノタクト、　　５０二メサ形ダイオード。 ５２＝保護層。 ％許出に人　　レイセオン・カンパニー（外４名）　　
　　　　（

Claims (1)

  1. 【特許請求の範囲】 基板の第１表面に接合領域を有する活性領域を形成し、 前記基板の第２表面に電極コンタクトラ形成し、前記電
    極コンタクトラマスクとして使用して基板の一部をエツ
    チングしてメサ形構造を形成し。 前記電極コンタクトの円周を越えて伸びる前記構造の周
    辺接合部ヲ露出し。 前記電極コンタクトをマスクとして使用して前記周辺接
    合部に粒子を打ち込む、 ステップから構成される保護層形成方法、
JP58073697A 1982-04-26 1983-04-26 半導体保護層形成方法 Granted JPS58197825A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/371,857 US4474623A (en) 1982-04-26 1982-04-26 Method of passivating a semiconductor body
US371857 1982-04-26

Publications (2)

Publication Number Publication Date
JPS58197825A true JPS58197825A (ja) 1983-11-17
JPH0251265B2 JPH0251265B2 (ja) 1990-11-06

Family

ID=23465680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58073697A Granted JPS58197825A (ja) 1982-04-26 1983-04-26 半導体保護層形成方法

Country Status (4)

Country Link
US (1) US4474623A (ja)
JP (1) JPS58197825A (ja)
FR (1) FR2525814B1 (ja)
GB (1) GB2119568B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0312965B1 (de) * 1987-10-23 1992-12-30 Siemens Aktiengesellschaft Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors
US5160492A (en) * 1989-04-24 1992-11-03 Hewlett-Packard Company Buried isolation using ion implantation and subsequent epitaxial growth
GB9315798D0 (en) * 1993-07-30 1993-09-15 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film transistors
US6046109A (en) * 1997-12-29 2000-04-04 Industrial Technology Research Institute Creation of local semi-insulating regions on semiconductor substrates
US5998294A (en) * 1998-04-29 1999-12-07 The United States Of America As Represented By The Secretary Of The Navy Method for forming improved electrical contacts on non-planar structures
US6800563B2 (en) * 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
ATE388520T1 (de) * 2004-05-06 2008-03-15 Nxp Bv Elektronische einrichtung
US7622358B2 (en) * 2005-09-30 2009-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with semi-insulating substrate portions and method for forming the same
US11069995B1 (en) * 2020-02-07 2021-07-20 Northrop Grumman Systems Corporation Single self-insulating contact for wet electrical connector

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1300186A (en) * 1970-07-22 1972-12-20 Motorola Inc Method for passivating mesa pn junction structures
US3886580A (en) * 1973-10-09 1975-05-27 Cutler Hammer Inc Tantalum-gallium arsenide schottky barrier semiconductor device
US3923975A (en) * 1973-10-09 1975-12-02 Cutler Hammer Inc Tantalum-gallium arsenide schottky barrier semiconductor device
FR2268355B1 (ja) * 1974-04-16 1978-01-20 Thomson Csf
JPS5136878A (en) * 1974-09-14 1976-03-27 Tokyo Shibaura Electric Co Handotaisochi no seizohoho
US3912546A (en) * 1974-12-06 1975-10-14 Hughes Aircraft Co Enhancement mode, Schottky-barrier gate gallium arsenide field effect transistor
US4110488A (en) * 1976-04-09 1978-08-29 Rca Corporation Method for making schottky barrier diodes
US4075650A (en) * 1976-04-09 1978-02-21 Cutler-Hammer, Inc. Millimeter wave semiconductor device
US4098921A (en) * 1976-04-28 1978-07-04 Cutler-Hammer Tantalum-gallium arsenide schottky barrier semiconductor device
JPS5356972A (en) * 1976-11-01 1978-05-23 Mitsubishi Electric Corp Mesa type semiconductor device
US4157610A (en) * 1976-12-20 1979-06-12 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing a field effect transistor
US4197557A (en) * 1977-05-05 1980-04-08 Rca Corporation Brightness control circuit employing a closed control loop
US4172906A (en) * 1977-05-11 1979-10-30 Rockwell International Corporation Method for passivating III-V compound semiconductors
US4160992A (en) * 1977-09-14 1979-07-10 Raytheon Company Plural semiconductor devices mounted between plural heat sinks
DE2755168A1 (de) * 1977-12-10 1979-06-13 Itt Ind Gmbh Deutsche Verfahren zur herstellung von halbleiterbauelementen
GB1601059A (en) * 1978-05-31 1981-10-21 Secr Defence Fet devices and their fabrication
US4198250A (en) * 1979-02-05 1980-04-15 Intel Corporation Shadow masking process for forming source and drain regions for field-effect transistors and like regions
GB2071411B (en) * 1980-03-07 1983-12-21 Philips Electronic Associated Passivating p-n junction devices
DE3047821A1 (de) * 1980-12-18 1982-07-15 Siemens AG, 1000 Berlin und 8000 München Schottky-diode und verfahren zu deren herstellung

Also Published As

Publication number Publication date
GB2119568A (en) 1983-11-16
JPH0251265B2 (ja) 1990-11-06
GB2119568B (en) 1986-01-08
GB8310609D0 (en) 1983-05-25
FR2525814B1 (fr) 1986-03-14
FR2525814A1 (fr) 1983-10-28
US4474623A (en) 1984-10-02

Similar Documents

Publication Publication Date Title
US6703276B2 (en) Passivated silicon carbide devices with low leakage current and method of fabricating
US5155561A (en) Permeable base transistor having an electrode configuration for heat dissipation
US4960718A (en) MESFET device having a semiconductor surface barrier layer
EP0194197A1 (en) Heterojunction bipolar transistor and process for fabricating same
JPS58197825A (ja) 半導体保護層形成方法
US6265756B1 (en) Electrostatic discharge protection device
US4516315A (en) Method of making a self-protected thyristor
US4771324A (en) Heterojunction field effect device having an implanted region within a device channel
US5401682A (en) Method of fabricating high voltage junction termination extension structure for a semiconductor integrated circuit device
US8748204B2 (en) Structure and method for III-nitride device isolation
US20210057221A1 (en) Method for preparing ohmic contact electrode of gallium nitride-based device
JPH0249012B2 (ja) Handotaisochinoseizohoho
JPS62122170A (ja) Ｍｉｓトランジスタ及びその製造方法
US6680236B2 (en) Ion-implantation and shallow etching to produce effective edge termination in high-voltage heterojunction bipolar transistors
JP2709086B2 (ja) 半導体装置の電極形成方法
JP2835398B2 (ja) 電界効果トランジスタの製法
JPS5955072A (ja) 半導体装置の製造方法
WO1987003742A1 (en) Mesfet device having a semiconductor surface barrier layer
KR100192978B1 (ko) 반도체 장치 및 그 제조방법
JPS59213172A (ja) 半導体装置およびその製造方法
JPS62272571A (ja) 半導体装置
JPS6347982A (ja) 半導体装置
JPH01259558A (ja) ショットキバリア半導体装置
JPH05136084A (ja) 半導体装置の表面にメタライゼーシヨンを形成する方法
JPH0846234A (ja) 化合物半導体装置の製造方法